JP4782196B2 - データ記憶装置 - Google Patents

Description

本発明は物理的に分離されたユニットとして提供される、カード式メモリ・ユニットと読み取り／書き込みユニットを含む、データ記憶装置に関する。

デジタル情報を物体の上にローカルに記憶するための方法が必要な状況が多数存在している。今日これを実現するための３つの優力な方法がある。第１は外部読み取り／書き込みユニットを用いて読み取りおよび書き込みされる外部磁気材料を使用するもの、第２は光学的方法で読み取られる読み取り専用メモリ形式の、印刷されたバーコードを使用するもの、そして第３はフラッシュ・メモリの様なチップ方式メモリを使用するものである。異なる技術はいずれもそれらの長所並びに欠点を有する。チップ方式メモリ（例えばＳＩＭカード）は、メモリ装置上に駆動回路と制御ロジックを含み、製造コストが高くなる。また、チップ方式メモリはメモリ装置上にトランジスタを必要とし、これらは結果として使用可能な製造方式の数を制限する。実際これら全てはＳｉウェハー上に構築される。磁気テープは再書き込み可能であるが、バーコードは出来ない。磁気テープは今日使用されているように、メモリ素子に対して相対速度を有する外部ユニットによって読み取られ、一方バーコードは通常、読み取りユニットとメモリ装置が静止している時に読み取られる。バーコードは非常に低価格の印刷された道具であり、一方磁気ストライプは管理された環境下で製造されて、後で対象商品の内部に積層化されなければならない。バーコードのデータ密度は非常に低く、磁気ストライプのデータ容量はストライプ長によって制限されるが、それはメモリと読み取り／書き込みユニット間で一定の相対速度を用いて読み取られるためである。実際、磁気ストライプの記憶容量は数百バイト程度に制限される。磁気ストライプの欠点、例えばデータ内容の制限、高い製造コストおよびメモリ装置と読み取り／書き込み機器との間の相対速度が必要、等は本来的なものであって望ましいものではない。

簡単なメモリ・カードに関する既存技術および解決策の欠点に鑑み、またこれらの非常に広範で頻繁な使用を考慮すると、従来型の読み取り可能メモリ・カード形式で実現でき、かつ特に読み取り／書き込み操作に関して非常に高い品質、記憶容量、簡便さ、信頼性を提供し、更に大量に低コストで製造できるデータ記憶装置に基づく技術改善の必要が有ることは明白である。これはまた、再書き込み可能で、今日のカード・リーダーとは概念的に違わない再書き込み機器で採用されるべきであること；これは例えば稼働部品を必要とすべきでないこと、入力／出力操作がメモリ・カードと読み取り／書き込み機器との間の相対速度を維持しないで実施されるべきことを意味する。またこの種のメモリ・カードは低コスト大量生産方式で製造可能で有るべきである。これらはそれ自体、従来型印刷技術を含み、これは現在まで電子機器および集積回路工業における製造に適用されて来ているが、それでも高性能構成部品を高い信頼性でまた高い生産性で製造することが可能である。加えて、印刷技術はまたこれらが、製造される構成部品として多くの異なる材質、無機物同様に有機物を容易に採用できるという一方で、同時に従来の製造工程においてその様な材質を使用する際に直面する非互換性の問題が解消されると言う利点を有する。これらの非互換性の問題は、熱的、機械的または科学的が考えられ、１つまたは複数の機能材料の機能を著しく阻害するものである。

本発明の目的は既存のメモリ・カードの上述の欠点を回避し、一方でそれらの全ての長所を保持しつつ、加えてより多くの記憶容量、高い信頼性そして安価な製造コストを持つ、改善されたメモリ・カードを提供することである。

本発明の別の目的は、今までは更に上級のデータ記憶システムに適用されていたデータ記憶技術に基づく、その様なメモリ・カードを提供することである。

更に別の目的は、データが記憶され電気的手段で入出力されるその様なメモリ・カードを提供することである。

最後の、しかしながら重要な本発明の目的は、記憶媒体として有機材料を含む新規な材質を使用し、更に性能を阻害することの無い製造方法で処理することを可能とすることである。

上記の目的、同様更に別の特徴および長所が本発明に基づくデータ記憶装置で実現されており、此処でメモリ・ユニットは少なくとも２つの区別可能な物理状態を実現可能なそして／またはそれらのいずれかに設定されるかまたはそれらの間で、このメモリ材に電場を加えることにより切り換えることの可能なメモリ材のパターン化された、またはパターン化されていない層を含み、此処で前記２つの区別可能な物理状態がインピーダンス値または分極値によって特徴づけられ、此処で電場が特定部位に特定方向で加えられ、またそれによって特定部位のメモリ材の或る体積内の定められた大きさにメモリ・セルを定義し、論理値で与えられるデータをメモリ・セル内の区別可能な物理状態セットに電場を加えることで割り当て、此処でこの論理値が検出可能でそのメモリ・セルに電位差を加えることで読み取られ、此処でメモリ・ユニットが、メモリ材のパターン化されたまたは非パターン化された層内に具備されたメモリ・セルの１つまたは複数の線形アレイ、メモリ層の底面とインタフェースするように具備された１つまたは複数の底電極を含み、此処で各々の前記１つまたは複数の底電極は１つの接点手段を含んで、少なくとも１つのメモリ・セルとメモリ・セルの１つの線形アレイ内のほぼ全てのメモリ・セルと接触し、此処で複数の頂部電極がメモリ・セルの上部表面上にインタフェースして広がるように具備されており、此処で各々の頂部電極が１つの接点手段を含んで、少なくとも１つのメモリ・セルとメモリ・セルの１つの線形アレイ内のほぼ全てのメモリ・セルと接触し、これにより１つのメモリ・セルがメモリ材の層内で底部および頂部電極の交差部の間に定義され、此処で読み取り／書き込みユニットがメモリ・ユニットの接点手段の幾何学的構造に対応する幾何学的構造として具備された接点手段を含み、従って読み取り／書き込みユニットとメモリ・ユニットの間に相互咬合を確立すると、それらの間で直接的な電気接続を可能とし、これにより電気接続が各々のメモリ・セルに対して電気回路を閉路し、従って後者に対して電位差を加えることを可能とし、加えられる電位差の符号および強度に依存して、メモリ・セルに対して読み取り／書き込みおよび消去操作を実現可能としている。

本発明のデータ記憶システムの別の特徴および長所は、添付の特許請求の範囲に開示されている好適な実施例から明らかとなろう。

本発明を次に、添付図を参照して本発明の実施事例の説明を行うことで更に詳細に説明する。

本発明のメモリ・ユニットで使用されるメモリ・セルを図１を参照して説明する。

メモリ・セルが平滑な非導電性基板１の上に構築されており、この基板は更にその上の底部電極２に具備されている材料と反応してはならないが、これを除いて基板は多数の候補材料、シリコン・アエファー、高分子化合物フィルム、紙、コーティングされた金属箔などを含む、堅い物質、同様に柔軟な物質で作ることが可能である。このメモリ・セルは基本的に薄膜層の積層で構成されている。これらは、基板から上に底部電極２、メモリ材またはフィルム４そして頂部電極５である。加えて、中間層３ａをメモリ材４そして／または底部および頂部電極２；５それぞれの間に具備することが出来る。メモリ材４はデータを記憶し保持するという、メモリ材としての全体的な機能を与える、合成物または種々の物質の混合物で良いことは理解されよう。メモリ・セル構造の頂部に光学的保護層６が具備されている。この全体として完成された積層薄膜構造は構成部品７と同じであり、この様なメモリ・セルの垂直積層が単にその様なメモリ・セル構成部品７を互いの上に配置することで形成できることを示している。またその様なメモリ・セル構造を同一基板上に並列配置して、種々の構造を種々の幾何学的配列のメモリ・セル・アレイと出来ることは明らかであろう。その様なメモリ・アレイの種々の薄膜層は、アレイ内で連続して全体に広がっており、一方例えば、頂部および底部電極は各々のメモリ・セルがデータ記憶またはデータ呼び出し操作の際に個別に選択できてかつアドレス指定出来るように適切にパターン化されなければならない。一般的にこれは例えば底部電極を平行なストライプ状電極の組としてパターン化し、次に頂部電極を同様の平行ストライプ状電極として、底部電極とは直交するようにパターン化して、１つのメモリ・セルを頂部および底部電極の交差点の間のメモリ材の体積の中に定義できるようにして実現される。

また、メモリ・セル構造は図２に示すような二重層構造として形成することも出来る。先と同様、底部電極２が基板１の上に蒸着され、続いて第１メモリ層４_１、共通電極層８、続いて第２メモリ層４_２、そして最後に頂部電極５をかぶせて構造が完成される。従って、この構造で２つのメモリ・セルが定義され、共通電極８はそれぞれ第１セルの頂部電極を形成し、一方これはまた第２セルの底部電極を形成していることが分かる。これは体積あたりの記憶容量を増すが、また積層構造内の電極数がメモリ層の数の倍とはならず、メモリ層の数より１つ多いだけなので製造が簡単となる。この特定の実施例は例えば国際公開特許出願ＷＯ９８／５８３８３に完全に開示されており、本特許出願者に属する。

本発明は以下の種々の好適な実施例、特にメモリ・セル自体の説明から、より良く理解されるであろう。

好適な実施例の説明の中で、本開示は一般的にメモリ・セルの全体として必要な機能を実現する上で必要な、材料および構成部品に限定されている。この同様の考慮はまた種々の実施例の図面にも適用されており、例えば基板は通常、省かれている。

本発明に基づくメモリ・ユニットの第１の好適な実施例が図３に示されている。メモリ材４が底部電極２の上に沈積され、これはまた単にχで示された接点手段９を含む。頂部電極３がメモリ材またはメモリ層４の上に沈積された多数のパターン化された電極５の列として示されている。これら個別の電極５はまた、メモリ・セルの接点手段９_２を形成し、これは一般的に、接点手段９_２と底部電極２の間のメモリ層４内に形成されたメモリ・セルの線形アレイを具備した１つのユニットとして記述できる。

本発明に基づくデータ記憶装置の第１の好適な実施例が図４ａおよび４ｂに示されている。更に図４ａおよび４ｂは図３のメモリ・ユニットの詳細な使用方法を読み取り／書き込みユニット１１と一緒に示している。図４ａはメモリ・ユニット１０の接点手段が、例えば携帯式読み取り／書き込みユニット１１をメモリ・ユニット１０に押しつけて動かすことで、如何にして接触されるかを示している。読み取り／書き込みユニット１１は、例えば接触ピンまたはパッドの形式でその接触部に具備されている接点手段１２を含む。接点手段はメモリ・ユニット１０上の接点手段９と完全に咬合する、幾何学的配列またはパターンとして具備されている。図４ａ，４ｂにおいて、また底部電極２の点χの接点手段９_１が、接点手段９ _２ の線形アレイ内に含まれていて、読み取り／書き込みユニット１１上の接点手段１２が、メモリ・ユニット１０内の対応する接点手段９と噛み合った際に、電気回路がメモリ・ユニット１０のメモリ・セルを通って確立されることに注意されたい。もちろん、読み取り／書き込みユニット１１はまた、例えば端末装置または類似装置の一部の様な、機械的に可動なユニットも可能である。更に読み取り／書き込みユニット１０は説明されているように、駆動、検出および制御に必要な回路を含むことが可能であるが、この回路は図４ａまたは４ｂに図示されていない、別の周辺ユニットとすることも可能であり、従って読み取り／書き込みユニットはコード１３の様な適切な手段を介してそこに接続される必要がある。図３および４ａ，ｂに示されるように、この実施例は要求される記憶容量が少ない場合のデータ記憶用途に適していると見なせる。

本発明に基づくメモリ・ユニット１０の第２実施例が図５に示されている。此処でも複数のメモリ・セルが線形アレイとしてメモリ層４（図内の影の部分）に定義されており、各メモリ・セルにはメモリ層４の片方の側方に沿って列を形成している接点手段９_１を備えた底部電極２が具備されている。各メモリ・セルにはまたメモリ層４の反対側表面上に、メモリ層４の１つの側方に沿って、底部電極２の接点手段９_１の反対側にあり、同様の接点手段９_２を備えた頂部電極５が具備されている。

本発明に基づくデータ記憶装置内のメモリ・ユニットの第３実施例が図６に示されている。この実施例は図５に似ているが、此処では全てのメモリ材が、メモリ・セルの２つの線形アレイがメモリ・ユニット内に形成されるように２つの平行ストライプ状の層４_１，４_２の中に具備されている。複数の底部電極２が、メモリ・セルの対に共通となるように具備されており、この対の各々のセルは図に示されるやり方で、メモリ材のそれぞれの層４_１，４_２の中に配置されている。此処で底部電極の接点手段９ _１ は平行なメモリ層４_１，４_２間の間隙内に具備されている。しかしながら、各々のメモリ・セルに対して、それぞれのメモリ層４の側縁に沿った列の中に具備された接点手段９_２を備えた個別の頂部電極５が具備されている。図５および図６に示されたメモリ・ユニットの実施例は共に、本発明に基づく、また当業者には知られている読み取り／書き込みユニットと滑動咬合する際に、定置状態でアドレス指定されることが可能であり、定置状態アドレス指定操作用の読み取り／書き込みユニット１１は、図５および図６の実施例の接点手段９_１、９_２の幾何学的パターンと全く同様に幾何学的配置でパターン化された接触ピンまたは接触パッドの形式の接点を含まなければならない。図５および図６の実施例に対応するメモリ・ユニットのアドレス指定方法を次に図７ａ−ｃおよび図８を参照して説明する。

図７ａは本発明のデータ記憶装置の第２実施例を描画し、基板１を具備したメモリ・ユニット１０と、メモリ・ユニット１０の表面上に示される接触パッド９を備えている。携帯式読み取り／書き込みユニット１１は此処ではメモリ・ユニット１０に沿って滑動し、接点手段９と次から次へと接触するように平行移動される。もちろん、読み取り／書き込みユニット１１は携帯式である必要はなく、機械的に動かすことが可能であることは理解されよう。

図７ｂは図７ａの読み取り／書き込みユニット１１の動作の側面図を示す。構成部品はもちろん既に図７ａに示されている物と同じであるが、滑動接点１２が読み取り／書き込みユニット１１の中に追加されている。滑動接点１２は図７ｂに示されるように、２つまたはそれ以上の重ね板バネとして実現でき、従って読み取り／書き込みユニット１１が滑動して平行移動される際に適切な接触を与えなければならない。読み取り／書き込みユニット１１の滑動接点の位置は、もちろん図５または図６いずれかの接点９の列配列に対応しなければならない。しかしながら、滑動接点１２の代わりにローラーおよび同様の形式の接点も具備することが可能であり、もちろんこれはメモリ・ユニットの接点パッドの構成に依存する。図７ｃはメモリ・ユニット１０と読み取り／書き込みユニット１１を動き方向に示しており、同一構成部品には同一番号が付されている。メモリ・ユニット１０はまた此処で図５および図６に示す実施例の１つに対応し、メモリ・ユニット１０の接触パッド９は読み取り／書き込みユニット１１の読み取り／書き込みヘッド内に装着されているそれぞれの滑動接点１２と咬合されている。先と同様、滑動接点１２は重ね板バネが可能である。

図８は定置読み取り／書き込みユニット１１で使用されるメモリ・ユニット１０を示し、これはもちろん本発明のデータ記憶装置の一部を形成するが、他の点は当業分野で磁気カードまたは同様の従来型メモリ・カード読み取り用固定定置ユニットに似ている。カード状のメモリ・ユニット１０は従来技術と同様、定置読み取り／書き込みユニット１１のスロット内に挿入され、アドレス指定操作は滑動運動の中で実施され、メモリ・ユニット１０の接点手段に対応する；例えば読み取り／書き込みユニット１１の滑動接点手段と咬合するからである。

読み取り／書き込みユニットまたはメモリ・ユニットのいずれかを動かすことでアドレス指定操作を実行する読み取り／書き込みユニットの滑動運動の使用を可能とする実施例の明らかな長所は、もちろん読み取り／書き込みユニットの接点構造がかなり簡素化され、例えば図５および６に示す実施例内の接点手段の対応する幾何学的配列およびパターンを模倣する、幾何学的配列およびパターンを形成する必要が無いという長所を有する。当業者には明らかなように、図５のメモリ・ユニットを読み取るためには読み取り／書き込みユニット内に１対の滑動接点のみで十分であるが、一方図６のメモリ・ユニットに対しては読み取り／書き込みユニット１１内に３つの滑動接点が必要である。読み取り／書き込みユニット１０が携帯式ユニットの場合、これがメモリ・ユニット１０に対して滑動接触するように平行移動されることに注意されたい。接点手段の大きさおよびメモリ・セル・アレイの配列は、手動式読み取り／書き込みユニット１１の場合でも確実なアドレス指定を得るため適切な咬合と物理的接触を維持する上で問題の無いものである。

本発明に基づくメモリ・ユニットの第４実施例が図９に示されている。この中で接点手段９を備えた単一底部電極２が、メモリ層４内の単一線形アレイの中に具備された全てのメモリ・セルに対する共通ワード線として具備されている。頂部電極５は共通底部電極２と直交するようにメモリ層の反対側に具備されており、これはメモリ材の層４の周辺部に平行して具備されている接点手段９_２を備えている。接点手段９は、図９に図示されるようにメモリ・ユニット１０内の接点手段９の幾何学的配列に対応する幾何学的配列に有る接触ピン、または接触パッドの形式の接点手段を含む読み取り／書き込みユニット１１と、好適な咬合の下に容易に定置接触を可能とする。つまり、ワード線電極２とビット線電極５は共に、メモリ・ユニット１０と読み取り／書き込みユニット１１との間の定置咬合により同時に接続される。滑動接触では読み取り／書き込みユニット１１は図７ｂまたは７ｃと同様の滑動式接点手段１２を用いる。

本発明に基づくメモリ・ユニットの第５実施例が図１０に示されている。このメモリ・ユニット１０は、いわゆる行列アドレス指定可能アレイに似ており、それは種々の半導体メモリで使用され、また当業者には良く知られているものである。第１の組の平行ストライプ式底部電極２がメモリ材全体層４の一方の側に具備されている。平行ストライプ式底部電極２はメモリ行列内のワード線を形成し、先と同様接点手段９_１で終端している。同様に頂部電極５がメモリ層４の反対側表面上に、ワード線電極に直交する向きの平行ストライプ式電極を備えて具備されており、メモリ行列内のビット線を形成し、同じように接点手段９_２で終端している。過度な設置容積を必要とすること無く図示された構造に適合するために、接点手段はメモリ材の層４の縁部に沿って、接点手段の４本の線形アレイが周辺部に形成されるように交互に並んでいる。図１０ｂは図１０ａの実施例の側面図であり、メモリ層４で分離された底部（ワード線）電極２と頂部（ビット線）電極５を備えている。

このメモリ・ユニットは従来技術で知られた行列アドレス指定可能メモリに構造的に似ているが、この中には駆動またはマルチプレクス回路は含まれておらず、従ってその容積は接触パッドの個数のみによって制限される。当業者には理解されるようにワード線とビット線の数の比は自由に、例えば１：Ｎとして、選択可能であり、此処でＮはビット線の本数であり、図９に示すメモリ・ユニットに対応する１つの実施例は正方行列、すなわち等しい数のワード線とビット線２；５を備えたＮ・Ｎ行列であり、一般的にはＭ≠ＮであるＭ本のワード線とＮ本のリード線２；５を具備した長方形Ｍ・Ｎ行列である。図９の１本のワード線と全部でｎ個の９接点手段を具備するメモリ・ユニットの実施例において、記憶可能なデータ・ビット数はｎ−１に等しい。図１０に示すメモリ・ユニット１０の正方行列実施例において、記憶可能なデータ・ビットの数はｎ^２／４である。例えば、図１０の実施例を参照すると、正方行列は６４個のビット点を含むので、６４個のデータ・ビットを記憶できる。接点手段９のｎという数は、ワード線とビット線電極の合計であり、この場合もちろん１６なので、記憶容量は１６^２／４＝６４データ・ビットとなる。

本発明に基づくデータ記憶装置で使用されるメモリ・ユニット１０内のメモリ・セルと接点手段の数が増えると、より高品質のアドレス指定操作を実現するために、メモリ・ユニットと読み取り／書き込みユニット１１の間の咬合を取り扱う、更に正確な手順が要求される。例えば、図１１ａまたは１１ｂのいずれかに描かれている様な読み取り／書き込みユニット１１を使用できる。此処で接点手段９はメモリ層４を含むメモリ・セル行列１４の外側に、別のアレイ１５として具備されている。このアレイ１４はもちろん、承諾された決まりに基づき、行列の列または行のいずれかを構成する別々の平行線形接点アレイで構成されていると見なすことも可能である。メモリ行列および接点手段アレイの詳細な配列を直ぐ以下に説明する。全メモリ・ユニット１０が読み取り／書き込みユニット１１のスロット内に挿入され、この目的のためおよび適切な咬合を保証するために、読み取り／書き込みユニット１１には、メモリ・ユニット１０の滑動を導くためのガイド兼保持手段１６が具備されている。メモリ・セル行列１４よりもかなり大きな接点手段のアレイ１５ａが、読み取り／書き込みユニット１１内の対応する、例えば接触ピンまたはパッドを含む、接点手段のアレイ１５ｂと咬合する。読み取り／書き込みユニット内の接点手段のアレイ１５ｂは、図１１ｂに描かれているように、メモリ・ユニット内の対応する接点手段９の上に、注意深く着接するように容易に制御できる。

図１１ｃに示されるように、アレイ１５内に具備されている接点手段はメモリ行列１４のビット線およびワード線電極と、適切な接続線を経由して接続されている。図１１ｃに図示されている実施例に描かれているように、メモリ行列１３内には６４ビット点が存在し、これは８本のワード線と８本のビット線を備えた正方行列であり、全部で１６本となるので、行列１５は１６個の接点手段９を含む。メモリ・セル行列１４用接点手段９の別の構造が図１１ｄに示されており、此処で接点手段はメモリ・セル行列の周辺に、図示されているように側方から交互に具備されている。もちろん、読み取り／書き込みユニット１１の接点手段１５ｂは、対応するように配置されている。接点手段９として別のアレイ１５を使用することの利点は、メモリ・セル行列１４の大きさに制限されることが無く、またその寸法に合わせなければならないということが無いことである。例えば、強誘電体または抵抗性メモリ・セルの行列アドレス指定可能アレイにおいて、後者は０．２ミクロンまたはそれ以下のピッチで具備（すなわち画素化）でき、例えばたったの１ミリ平方のメモリ層領域で、容易に数百万のメモリ・セルを収容することが可能である。仮に記憶容量がそんなに大きく無い場合、構造をより大きくして製造を容易にかつ低価格で行い、線幅およびピッチを小さくすると不良や欠陥が更に多く生じやすいので、製造量も少なくまた全体として高い品質の製品を保証するために必要な品質管理も少なくて済む。

つまり、適切なデータ記憶容量がせいぜい数平方ミリメートルを占めるメモリ行列内で実現できる際に、接点アレイを大きく作り、操作の信頼性を確保することができると言うことである。接点アレイのスケール合わせが可能であることは、接点の個数はＭ＋Ｎ、すなわちワード線とビット線（底部および頂部電極２；５）の合計であり、一方メモリ・セルの数はＭ・Ｎであると言う事実によっている。

最後に注意しておくべきことは、電極層は非常に薄く、またメモリ層４の厚さも極端に小さいので、全ての層は合計の厚さが１マイクロメートル未満で製造できるということである。これは三次元メモリ・ユニットでの使用に適しており、これはすなわちデータが単一平面メモリ層内に記憶されていない、例えば図１または図２での説明に関連して記述されている様な層を垂直に重ね合わせて電気的に適切に接続したものである。その様な構造および構成は本発明または従来技術で知られているメモリ・ユニットでは必要でないが、これは特定用途向けにあつらえられるものであってコンピュータ機器で使用されるものでは無く、図１２ａの断面で示される三次元カード構造を実現することは難しくなく、此処では２つのメモリ層４_１，４_２が１つの同一メモリ・ユニット内で使用されている。説明されるように、これは階段状かつ千鳥状配列のメモリ層を使用して実現可能であり、これは接点手段９を図１２ｂの平面図に示すように、メモリ層４が占める領域の外側で、メモリ・ユニット１０の周辺部近くに好適な幾何学的配列で配置することを可能としている。千鳥状配列により、サブ・ユニット１０ａ内のメモリ層４_１はサブ・ユニット１０ｂ内のメモリ層４_２よりも大きな記憶容量を有することができる。その他の点では図１２ａおよび１２ｂに示される実施例は、使用者および本発明の読み取り／書き込みユニットに対して、単一メモリ層を具備したカード式メモリ・ユニットと同一の外観を示す。図１２，１２ｂのサブ・ユニット１０ａ，１０ｂいずれかの、実際のメモリ配列および、メモリ行列１４並びに接点手段９の幾何学的配列は、例えば図１１ｄに示す配列に似ているであろう。

電極は、金属を使用して、任意の標準的な方法、例えば蒸発、スパッタリング、および写真平板技術で蒸着およびパターン化するか、または例えばポリマー基盤導電性インクを例えばインクジェット、フレキソ印刷またはその他の適切な技術を用いて沈積させることにより製造できる。

メモリ膜は、電気膜の層を２つの電極層の間に、スピンコート法によって沈積できる。その他の技術、例えばインクジェット、フレキソ（ｆｌｅｘｏ）印刷、蒸発などもまた電気メモリ層を沈積させるために使用できる。

読み取り／書き込みユニットは２つの主たる役割がある。第１はメモリ・セルの読み取りおよび書き込みを制御するために必要な電圧波形を発生させることである。第２は読み取り中にメモリ・セルの状態を検知することである。

メモリの動作は、時間的にまたその大きさの両方が適切に制御された電圧波形が電極に供給されることを必要とする。これは標準的個別電子部品または特定用途集積回路のいずれでも実現できる。メモリ材が強誘電体の場合、十分大きな電圧が加えられると強誘電体メモリ膜内を、電極間の電場の向きと一致するように二極化させるので、材質の分極方向に情報を記憶する。強誘電体メモリ・セルの動作に関する基本的な情報は文献に見られる。同様に抵抗性インピーダンス特性を有する物質は、加えられた外部場によってその抵抗の組を有し、従って安定した抵抗値で表されるデータを記憶することが可能である。この種のメモリ材は、例えばＭ（ＴＣＮＱ）の様な金属有機塩を、複数ビットメモリ・セルを実現するために使用できる。

検知回路はメモリ・セルの状態を、セルからの電荷量に基づいて決定するが、それは読み取り電圧パルス中の強誘電体材料内の電荷の変位による。これは、例えば簡単なソーヤー塔構造（Sawyer tower configuration）または電流積分器により実施可能であり、共に個別回路で実現できる。しかしながら大容量メモリに関しては、これを行うための特定用途集積回路を構築する価値があろう。

仮に本発明のデータ記憶装置のメモリ材が強誘電体または、２つの残存分極状態のいずれかに分極しヒステリシスを示すエレクトレット材の場合、１つのデータはメモリ・セル内に論理値を、その残存分極状態、すなわち負または正分極状態のいずれかに割り当てることにより記憶される。読み取りおよび書き込み操作はヒステリシス曲線上で、好適な強度の電場をメモリ・セル上に加えることにより実行され、此処で分極状態の切換は、メモリ・セルよりも強い電場強度を備えた場を、メモリ・セルの分極ベクトルと反対方向に加えることで行われる。強誘電体材は厳密にはエレクトレット材に分類されることに注意されたい。当業者には良く知られている強誘電体の数多くの候補には、ジルコン酸チタン酸塩（ＰＺＴ）の様な無機セラミック材、または更に好適な有機物で印刷の容易な強誘電オリゴマー、ポリマー、共オリゴマーを含み、共オリゴマーには良く知られているポリ（フッ化トリフルオロエチレン・ビニリデン）を含み、これは今日最も一般的に使用されている有機強誘電体材である。一般的にこれらの有機強誘電体材は本質的に接触金属電極を具備したダイオード接合を形成することは出来ない。

本発明に基づくデータ記憶装置において、メモリ材はまた線形または非線型抵抗インピーダンスを備えた誘電体を選ぶことも可能である。この種類の材質は電場を加えることにより特定の抵抗値に設定することが可能であり、場の強度を変化させることにより、メモリ材内に複数の特定抵抗状態を設定することが可能である。つまり、複数ビット・コードを備えたデータを記憶することが可能であり、例えばセット値を、４または８等の抵抗値レベルの１つとして選択すると、それぞれ２，３またはそれ以上のビットを記憶することが可能である。印加された特定の電場強度が抵抗値の設定を決定する。また、電場を逆にすることで設定された抵抗値を消去することが可能である。候補の抵抗性メモリ材のいくつか（またはほとんど）は、接点金属電極と自発的にダイオード接合を形成することは出来ないが、その様なダイオード接合を形成するために、半導体材料をメモリ材と電極の間に備えることでショットキー接合を生成することが可能である。当業者は抵抗性メモリ材の候補に関して精通しているであろうが、それらは例えばフタロシアニン化合物、有機小分子量化合物、良く知られているＭ（ＴＣＮＱ）の様な金属有機塩、オリゴマー、ポリマーまたは共ポリマーが選択できる。

本発明で使用可能なメモリ・セルの基本構造ブロックを図式的に示す。 本発明で使用可能なメモリ・セルの二重層メモリ・セルの基本構造ブロックの図式図。 本発明に基づくメモリ・ユニットの第１実施例。 図４ａ，４ｂは、本発明に基づくデータ記憶装置の第１実施例。 本発明に基づくメモリ・ユニットの第２実施例。 本発明に基づくメモリ・ユニットの第３実施例。 本発明に基づくデータ記憶装置の第２実施例であり、図７ａは透視図、図７ｂは、７ｃは図７ａのデータ記憶装置の詳細図である。 本発明に基づくデータ記憶装置の第３実施例である。 本発明に基づくメモリ・ユニットの第４実施例である。 本発明に基づくメモリ・ユニットの第５実施例であり、１０ａは平面図、１０ｂは図１０ａの実施例の側面図である。 本発明に基づくデータ記憶装置の第３実施例であり、１１ａは全体図、１１ｂは図１１ａに示すデータ記憶装置の側面図、図１１ｃは図１１ａの実施例で使用されるメモリ・ユニットの図式的平面図、図１１ｄは図１１ｃのメモリ・ユニットの変形の平面図である。 積層構造を具備したメモリ・ユニットであり、それぞれ図１２ａは側面図、図１２ｂは平面図である。

Claims (21)

1. 物理的に別のユニットとして具備された、カード式メモリ・ユニット（１０）と読み取り／書き込みユニット（１１）を含む不揮発性電気式データ記憶装置において、メモリ・ユニット（１０）は少なくとも２つの区別可能な物理状態を実現可能なそして／またはそれらのいずれかに設定されるかまたはそれらの間で、このメモリ材に電場を加えることにより切り換えることの可能なメモリ材（４）のパターン化された、またはパターン化されていない層を含み、
   此処で前記２つの区別可能な物理状態がインピーダンス値または分極値によって区別され、
   此処で電場が特定部位に特定方向で加えられ、またそれによって特定部位のメモリ材の或る体積内の定められた大きさにメモリ・セルを定義し、論理値で与えられるデータをメモリ・セル内の区別可能な物理状態セットに電場を加えることで割り当て、
   此処でこの論理値が検出可能でそのメモリ・セルに電位差を加えることで読み取られ、此処でメモリ・ユニット（１０）が、メモリ材（４）のパターン化されたまたは非パターン化された層内に具備されたメモリ・セルの１つまたは複数の線形アレイ、メモリ層（４）の底面とインタフェースするように具備された１つまたは複数の底電極（２）を含み、
   此処で各々の前記１つまたは複数の底電極（２）は１つの接点手段（９）を含んで、少なくとも１つのメモリ・セルとメモリ・セルの１つの線形アレイ内のほぼ全てのメモリ・セルと接触し、
   此処で複数の頂部電極（５）がメモリ・セルの上部表面上にインタフェースして広がるように具備されており、
   此処で各々の頂部電極が１つの接点手段（９_２）を含んで、少なくとも１つのメモリ・セルとメモリ・セルの１つの線形アレイ内のほぼ全てのメモリ・セルと接触し、これにより１つのメモリ・セルがメモリ材（４）の層内で底部および頂部電極（２；５）の交差部の間に定義され、
   此処で読み取り／書き込みユニット（１１）がメモリ・ユニット（１０）の接点手段（９）の幾何学的配列に対応する幾何学的配列として具備された接点手段（１２）を含み、従って読み取り／書き込みユニット（１１）とメモリ・ユニット（１０）の間に相互咬合を確立すると、それらの間で直接的な電気接続を可能とし、これにより電気接続が各々のメモリ・セルに対して電気回路を閉路し、従って後者に対して電位差を加えることを可能とし、加えられる電位差の符号および強度に依存して、メモリ・セルに対して読み取り／書き込みおよび消去操作を実現可能としている、前記データ記憶装置。
2. 請求項１記載のデータ記憶装置であって、各頂部電極（５）が１つの接点手段（９_２）を含むことを特徴とする、前記データ記憶装置。
3. 請求項１記載のデータ記憶装置であって、メモリ・ユニット（１０）の全ての接点手段（９）がメモリ層（４）で占められる領域の外側に具備されていることを特徴とする、前記データ記憶装置。
4. 請求項１記載のデータ記憶装置であって、メモリ・ユニット（１０）が複数の線形メモリ・セル・アレイを含み、前記アレイが長方形または正方形行列の列および行を形成することを特徴とする、前記データ記憶装置。
5. 請求項４記載のデータ記憶装置であって、１つのまた同一の底部電極（２）がメモリ・セルの一対と接触し、前記メモリ・セルの対の各部材が、それぞれ別個の隣接する線形アレイの１つの要素であることを特徴とする、前記データ記憶装置。
6. 請求項４記載のデータ記憶装置であって、各電極（２，５）の接点手段がメモリ層（４）で占められる領域の外側で、行列の周辺部に具備されており、接点手段（９）の個数が行列内の列および行の個数の合計であることを特徴とする、前記データ記憶装置。
7. 請求項４記載のデータ記憶装置であって、底部および頂部電極（２；５）両方の接点手段が、メモリ層（４）で占められる領域の外側でメモリ・ユニット（１０）上に配置されている接点手段行列（１５）内に具備されており、接点手段（９）の列および行の個数が、メモリ行列内の列および行の個数の合計であり、接点手段行列内の各々の接点手段が、頂部および底部電極（２；５）のそれぞれに接続するように経路が取られていることを特徴とする、前記データ記憶装置。
8. 請求項１記載のデータ記憶装置であって、底部電極（２）の接点手段（９_１）がメモリ・ユニットの表面に露出するように具備され、頂部電極（５）の接点手段（９_２）がその反対側表面に露出するように具備されていることを特徴とする、前記データ記憶装置。
9. 請求項１記載のデータ記憶装置であって、底部および頂部電極（２；５）両方の接点手段（９）が、メモリ・ユニット（１０）の同一表面内に露出するように具備されていることを特徴とする、前記データ記憶装置。
10. 請求項１記載のデータ記憶装置であって、読み取り／書き込みユニット（１１）の接点手段（１２）が、読み取り／書き込みユニットの中またはそれに接続された周辺ユニットの中のいずれかに配置されている、駆動、検知および制御装置に接続可能であることを特徴とする、前記データ記憶装置。
11. 請求項１記載のデータ記憶装置であって、読み取り／書き込みユニット（１１）がメモリ・ユニットと固定式または滑動式で物理的に咬合するように適合されていることを特徴とする、前記データ記憶装置。
12. 請求項１１記載のデータ記憶装置であって、メモリ・ユニットを読み取り／書き込みユニット（１１）に対して平行移動する、またはその逆方式で平行移動することで、滑動式物理的接触が確立されることを特徴とする、前記データ記憶装置。
13. 請求項１１記載のデータ記憶装置であって、読み取り／書き込みユニット（１１）が固定ユニット、例えば端末装置内のカード読み取り機であることを特徴とする、前記データ記憶装置。
14. 請求項１３記載のデータ記憶装置であって、接触面がメモリ・ユニットの動きを誘導するための手段（１８）を含むことを特徴とする、前記データ記憶装置。
15. 請求項１記載のデータ記憶装置であって、読み取り／書き込みユニット（１１）が可動ユニット、例えば携帯式装置であることを特徴とする、前記データ記憶装置。
16. 請求項５記載のデータ記憶装置であって、読み取り／書き込みユニット（１１）の接点手段（１２）がその接触面上に具備されており、メモリ・ユニット（１０）の接点手段（９）と固定式または滑動式物理的接触で咬合するように適合されていることを特徴とする、前記データ記憶装置。
17. 請求項１記載のデータ記憶装置であって、メモリ材（４）が強誘電体または２つの反対方向のいずれかに分極可能で、ヒステリシスを表すことが可能なエレクトレット材であり、データが強誘電体またはエレクトレット・メモリ材（４）の中に、論理値をその残留分極状態のいずれかに割り当てることで記憶されることを特徴とする、前記データ記憶装置。
18. 請求項１記載のデータ記憶装置であって、強誘電体またはエレクトレット・メモリ材（４）が、ペロブスカイト種の無機質セラミック材、オリゴマー、ポリマーまたは共ポリマー、例えばポリ（フッ化トリフルオロエチレン・ビニリデン）［Ｐ（ＶＤＦ−ＴｒＦＥ）］であることを特徴とする、前記データ記憶装置。
19. 請求項１記載のデータ記憶装置であって、メモリ材（４）が線形または非線型抵抗性インピーダンス特性を有する誘電体であり、これが好適な電位差または電場をそこに加えることで、特定の抵抗値に設定可能であり、データがメモリ・セル内に特定の抵抗値として記憶され、論理値が前記特定の抵抗値に割り当てられ、その論理値が好適な検知電位差をメモリ材に加えることで読み取りおよび検出され、前記検知電位差がメモリ・セルの設定された抵抗値を変更しない値を有することを特徴とする、前記データ記憶装置。
20. 請求項１９記載のデータ記憶装置であって、抵抗性メモリ材（４）がフタロシアニン化合物、有機小分子量化合物、Ｍ（ＴＣＮＱ）の様な金属有機塩、オリゴマー、ポリマーまたは共ポリマーであることを特徴とする、前記データ記憶装置。
21. 請求項１９記載のデータ記憶装置であって、無機質または有機質半導体の層が、抵抗性メモリ材（４）を含むメモリ層に近接して具備されていて、ダイオード接合が半導体材の前記層を電極材と接触することで形成されることを特徴とする、前記データ記憶装置。

Images