JP4776928B2 - 周波数逓倍器 - Google Patents
周波数逓倍器 Download PDFInfo
- Publication number
- JP4776928B2 JP4776928B2 JP2005003667A JP2005003667A JP4776928B2 JP 4776928 B2 JP4776928 B2 JP 4776928B2 JP 2005003667 A JP2005003667 A JP 2005003667A JP 2005003667 A JP2005003667 A JP 2005003667A JP 4776928 B2 JP4776928 B2 JP 4776928B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- multiplier
- input
- terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
図1は本発明の実施の形態1に係る周波数逓倍器の構成を示す回路図である。本実施の形態1に係る周波数逓倍器は、入力信号の周波数の偶数倍、例えば2倍の周波数を有する信号を出力することが可能である。
図2は本発明の実施の形態2に係る周波数逓倍器の構成を示す回路図である。図2に示されるように、本実施の形態2に係る周波数逓倍器は、上述の逓倍器コア1、差動アンプ2、バイアス回路3及び容量素子C1,C2と、LC直列回路11と、抵抗素子Rb11,Rb12とを備えている。なお、本実施の形態2に係る逓倍器コア1では、nMOSトランジスタM1,M2のソース端子は抵抗素子Rs1を介して接地電位に接続されている。
図3は本発明の実施の形態3に係る周波数逓倍器の構成を示す回路図である。図3に示されるように、本実施の形態3に係る周波数逓倍器は、上述の逓倍器コア1、差動アンプ2、バイアス回路3及び容量素子C1,C2と、180°移相器15と、抵抗素子Rb16,Rb17と、容量素子Cs12とを備えている。
図4は本発明の実施の形態4に係る周波数逓倍器の構成を示す回路図である。本実施の形態4に係る周波数逓倍器は、上述の実施の形態3に係る周波数逓倍器において、ダミー逓倍器コア21を更に備えるものである。
図5は本発明の実施の形態5に係る周波数逓倍器の構成を示す回路図である。本実施の形態5に係る周波数逓倍器は、上述の実施の形態1に係る周波数逓倍器において、実施の形態4に係るダミー逓倍器コア21を更に備えるものである。
図6は本発明の実施の形態6に係る周波数逓倍器の構成を示す回路図である。本実施の形態6に係る周波数逓倍器は、上述の実施の形態2に係る周波数逓倍器において、上述のダミー逓倍器コア21を更に備えるものである。なお、本実施形態6に係るダミー逓倍器コア21では、nMOSトランジスタM7,M8のソース端子は抵抗素子Rs2を介して接地電位に接続されている。また、図6に示される逓倍器コア1及びダミー逓倍器コア21のレイアウトパターンは同一である。
Claims (9)
- 入力信号の周波数の2倍の周波数を有する2倍波成分を主として含み、かつ当該2倍波成分とは異なる、前記入力信号の周波数の偶数倍の周波数を有する周波数成分を含む信号を単相で出力する逓倍器コアと、
一方の入力端子には前記逓倍器コアの出力信号が入力され、他方の入力端子は交流的に接地される差動入力端子を有し、当該差動入力端子に入力される信号を差動増幅することによって前記逓倍器コアの前記出力信号を増幅して差動出力する差動アンプと、
互いに直列に接続されたインダクタ素子及び容量素子を有するLC直列回路と
を備え、
前記差動アンプは、それぞれが第1及び第2の電流端子と制御端子とを有し、前記第2の電流端子同士が互いに接続された第1及び第2のトランジスタを含み、
前記第1のトランジスタの前記制御端子は前記差動入力端子の前記一方の入力端子として機能し、
前記第2のトランジスタの前記制御端子は前記差動入力端子の前記他方の入力端子として機能し、
前記LC直列回路は、前記逓倍器コアの出力端子と、前記差動アンプにおける前記第1及び第2のトランジスタの前記第2の電流端子との間に直列に挿入され、前記逓倍器コアの出力信号に含まれる、前記入力信号と同じ周波数の基本波成分を通過させるバンドパスフィルタとして機能する、周波数逓倍器。 - 請求項1に記載の周波数逓倍器であって、
前記逓倍器コアの前記出力端子と、前記差動アンプにおける前記第1及び第2のトランジスタの前記第2の電流端子との間には、前記LC直列回路と直列に接続された可変抵抗素子が直列に挿入されている、周波数逓倍器。 - それぞれが第1及び第2の電流端子と制御端子とを有する第1及び第2のトランジスタを含み、入力信号の周波数の2倍の周波数を有する2倍波成分を主として含み、かつ当該2倍波成分とは異なる、前記入力信号の周波数の偶数倍の周波数を有する周波数成分を含む信号を単相で出力する逓倍器コアと、
一方の入力端子には前記逓倍器コアの出力信号が入力され、他方の入力端子は交流的に接地される差動入力端子を有し、当該差動入力端子に入力される信号を差動増幅することによって前記逓倍器コアの前記出力信号を増幅して差動出力する差動アンプと、
互いに直列に接続されたインダクタ素子及び容量素子を有するLC直列回路と
を備え、
前記逓倍器コアにおける前記第1及び第2のトランジスタでは、前記第1の電流端子同士、及び前記第2の電流端子同士は互いに接続されるとともに、前記第1の電流端子が第1の抵抗素子を介して電源電位に接続され、かつ前記第2の電流端子が第2の抵抗素子を介して接地電位に接続され、
前記逓倍器コアは、前記第1及び第2のトランジスタの前記第1の電流端子の電位を出力し、
前記LC直列回路は、前記逓倍器コアにおける前記第1及び第2のトランジスタの前記第2の電流端子と、前記差動入力端子における前記一方の入力端子との間に直列に挿入され、前記逓倍器コアにおける前記第1及び第2のトランジスタの前記第2の電流端子に現れる、前記入力信号と同じ周波数の基本波成分を通過させるバンドパスフィルタとして機能する、周波数逓倍器。 - 請求項3に記載の周波数逓倍器であって、
前記逓倍器コアにおける前記第1及び第2のトランジスタの前記第2の電流端子と、前記差動入力端子における前記一方の入力端子との間には、前記LC直列回路と直列に接続された可変抵抗素子が直列に挿入されている、周波数逓倍器。 - 請求項1及び請求項3のいずれか一つに記載の周波数逓倍器であって、
前記LC直列回路に含まれる容量素子は可変容量素子である、周波数逓倍器。 - 入力信号の周波数の2倍の周波数を有する2倍波成分を主として含み、かつ当該2倍波成分とは異なる、前記入力信号の周波数の偶数倍の周波数を有する周波数成分を含む信号を単相で出力する逓倍器コアと、
前記逓倍器コアの出力信号を2系統に分配して第1及び第2の信号として出力する180°移相器と、
一方の入力端子には前記第1の信号が入力され、他方の入力端子には第2の信号が入力される差動入力端子を有し、当該差動入力端子に入力される信号を差動増幅して差動出力する差動アンプと
を備え、
前記180°移相器は、前記逓倍器コアの前記出力信号に含まれる前記2倍波成分については逆相で2系統に分配して出力し、前記逓倍器コアの出力信号に含まれる、前記入力信号と同じ周波数の基本波成分については同相で2系統に分配して出力する、周波数逓倍器。 - 請求項6に記載の周波数逓倍器であって、
前記逓倍器コアと同じレイアウトパターンを有し、前記逓倍器コアと共通の電源電位に接続されるダミー逓倍器コアを更に備え、
前記逓倍器コア及び前記ダミー逓倍器コアのそれぞれは、それぞれが第1及び第2の電流端子を有する第3及び第4のトランジスタを含み、
前記逓倍器コア及び前記ダミー逓倍器コアのそれぞれにおいては、前記第3及び第4のトランジスタの前記第1の電流端子同士が接続されるとともに、前記第3及び第4のトランジスタの前記第1の電流端子が抵抗素子を介して前記電源電位に接続され、
前記逓倍器コア及び前記ダミー逓倍器コアのそれぞれにおいては、前記第3及び第4のトランジスタの前記第2の電流端子は接地電位に接続されており、
前記逓倍器コア及び前記ダミー逓倍器コアのそれぞれは、前記第3及び第4のトランジスタの前記第1の電流端子の電位を出力し、
前記ダミー逓倍器コアの出力信号は、前記差動入力端子における前記他方の入力端子に入力される、周波数逓倍器。 - 請求項7に記載の周波数逓倍器であって、
前記電源電位が前記逓倍器コアの前記抵抗素子を介して前記差動入力端子の前記一方の入力端子に接続される経路の回路構成と、前記電源電位が前記ダミー逓倍器コアの前記抵抗素子を介して前記差動入力端子の前記他方の入力端子に接続される経路の回路構成とは同一である、周波数逓倍器。 - 請求項6乃至請求項8のいずれか一つに記載の周波数逓倍器であって、
前記差動入力端子における前記一方及び他方の入力端子のそれぞれにバイアス電位を入力するバイアス回路を更に備え、
前記バイアス電位が前記差動入力端子の前記一方の入力端子に接続される経路の回路構成と、前記バイアス電位が前記差動入力端子の前記他方の入力端子に接続される経路の回路構成とは同一である、周波数逓倍器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005003667A JP4776928B2 (ja) | 2005-01-11 | 2005-01-11 | 周波数逓倍器 |
US11/298,591 US7227392B2 (en) | 2005-01-11 | 2005-12-12 | Frequency multiplier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005003667A JP4776928B2 (ja) | 2005-01-11 | 2005-01-11 | 周波数逓倍器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006196963A JP2006196963A (ja) | 2006-07-27 |
JP2006196963A5 JP2006196963A5 (ja) | 2008-01-31 |
JP4776928B2 true JP4776928B2 (ja) | 2011-09-21 |
Family
ID=36652661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005003667A Active JP4776928B2 (ja) | 2005-01-11 | 2005-01-11 | 周波数逓倍器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7227392B2 (ja) |
JP (1) | JP4776928B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8330506B2 (en) * | 2008-11-24 | 2012-12-11 | Freescale Semiconductor, Inc. | Frequency multiplier circuit |
JP2011071761A (ja) * | 2009-09-25 | 2011-04-07 | Fujitsu Ltd | 周波数逓倍回路 |
US8451033B2 (en) * | 2010-12-14 | 2013-05-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Millimeter-wave wideband frequency doubler |
CN102104362B (zh) * | 2011-03-01 | 2013-03-06 | 北京大学 | 一种毫米波倍频器及级联倍频器 |
JP2013219717A (ja) * | 2012-04-12 | 2013-10-24 | Sony Corp | 信号処理装置、及び、信号処理方法 |
US8760899B1 (en) * | 2013-01-14 | 2014-06-24 | Texas Instruments Incorporated | Frequency multiplier |
WO2015117645A1 (en) * | 2014-02-05 | 2015-08-13 | Telefonaktiebolaget L M Ericsson (Publ) | A frequency multiplier and a method therein for generating an output signal with a specific frequency |
US9461622B2 (en) * | 2014-05-02 | 2016-10-04 | Nxp B.V. | Capacitance multiplier and method |
US10567063B1 (en) * | 2019-03-20 | 2020-02-18 | Analog Devices International Unlimited Company | Phase shift module with an enhanced frequency multiplier and temperature compensation in local oscillator path |
FR3126570B1 (fr) * | 2021-08-26 | 2023-08-25 | St Microelectronics Sa | Doubleur et tripleur radiofréquence |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07135424A (ja) | 1993-11-11 | 1995-05-23 | Fujitsu Ltd | 周波数逓倍回路 |
US5815014A (en) * | 1996-06-28 | 1998-09-29 | The Whitaker Corporation | Transistor based frequency multiplier |
JP3372198B2 (ja) * | 1997-09-17 | 2003-01-27 | 株式会社東芝 | 周波数逓倍器 |
JP2003229722A (ja) | 2002-02-05 | 2003-08-15 | Rf Chips Technology Inc | 周波数逓倍回路および送受信装置 |
JP2003283251A (ja) | 2002-03-27 | 2003-10-03 | New Japan Radio Co Ltd | 周波数逓倍器 |
US6882191B2 (en) * | 2003-06-23 | 2005-04-19 | M2 Networks, Inc. | Rectifier type frequency doubler with harmonic cancellation |
JP2006191352A (ja) * | 2005-01-06 | 2006-07-20 | Mitsubishi Electric Corp | 電流再利用型周波数逓倍器 |
-
2005
- 2005-01-11 JP JP2005003667A patent/JP4776928B2/ja active Active
- 2005-12-12 US US11/298,591 patent/US7227392B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006196963A (ja) | 2006-07-27 |
US7227392B2 (en) | 2007-06-05 |
US20060152257A1 (en) | 2006-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4776928B2 (ja) | 周波数逓倍器 | |
US20090212861A1 (en) | Low noise amplifier | |
US7884677B2 (en) | Method and apparatus for reducing phase noise in an oscillator signal of a Colpitts oscillator | |
US7548136B1 (en) | Distortion reduction for variable capacitance devices | |
EP2461478B1 (en) | Reducing distortion | |
JP5516425B2 (ja) | 高周波電力増幅器 | |
US20170170784A1 (en) | Oscillator scheme capable of reducing far-out phase noise and closed-in phase noise | |
JP2008172791A (ja) | 位相ノイズを制御する電圧制御発振器及びその利用方法 | |
GB2393866A (en) | A class F Doherty amplifier using PHEMTs | |
EP3565117B1 (en) | Method of operating polyphase filter | |
JP2018067878A (ja) | 周波数逓倍器 | |
US8035450B2 (en) | Operational transconductance amplifier having two amplification stages | |
US6476692B2 (en) | Distributed balanced frequency multiplier | |
JP2005260703A (ja) | 電力合成型増幅器 | |
US8120436B2 (en) | System and method for implementing an oscillator | |
KR102656450B1 (ko) | 2차 고조파 트랩을 갖는 증폭기 | |
JP2016181788A (ja) | 電力増幅器 | |
KR20080075522A (ko) | 인핸스드 믹서 디바이스 | |
JP2008005422A (ja) | 低雑音増幅器 | |
JP2007274626A (ja) | 自動調整回路 | |
WO2018220668A1 (ja) | 電力増幅器 | |
JPH06188611A (ja) | マイクロ波信号分配回路 | |
WO2023182510A1 (ja) | 電子回路及びドハティ増幅回路 | |
JP2007274180A (ja) | 負荷回路及びこれを用いた同調回路 | |
JP2010118875A (ja) | サーキュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071211 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071211 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110629 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4776928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |