JP2003283251A - 周波数逓倍器 - Google Patents

周波数逓倍器

Info

Publication number
JP2003283251A
JP2003283251A JP2002088616A JP2002088616A JP2003283251A JP 2003283251 A JP2003283251 A JP 2003283251A JP 2002088616 A JP2002088616 A JP 2002088616A JP 2002088616 A JP2002088616 A JP 2002088616A JP 2003283251 A JP2003283251 A JP 2003283251A
Authority
JP
Japan
Prior art keywords
frequency
circuit
signal
output
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002088616A
Other languages
English (en)
Inventor
Manabu Kameda
学 亀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2002088616A priority Critical patent/JP2003283251A/ja
Publication of JP2003283251A publication Critical patent/JP2003283251A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 広い周波数範囲に対応可能にするとともに小
型、低消費電力を実現する。 【解決手段】 単相の入力信号を受けて該入力信号と周
波数が同じで位相が互いに180度異なる2つの信号を
発生する差動信号発生回路2と、該差動信号発生回路か
ら出力する2つの信号をトランジスタの半波整流作用を
利用することでそれぞれ同一極性の半サイクルづつ増幅
しこれを合成して出力する整流合成回路3とを有し、該
整流合成回路から前記入力信号に対して2倍の周波数の
信号を得る。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は単相の入力信号から
該入力信号の2倍の周波数の信号を生成する周波数逓倍
器に関するものである。 【0002】 【従来の技術】図4に増幅回路で発生する高調波を利用
した従来の周波数逓倍器の例を示す。入力端子11に印
加された信号は、入力整合回路12を介してソース接地
された電界効果トランジスタ13のゲートに入力され
る。電界効果トランジスタ13のドレインは基本波抑圧
回路14が接続され、また出力整合回路15を介して出
力端子16に接続されている。 【0003】入力信号の周波数をfo、出力信号の周波
数をfxとすると、入力整合回路12はfoの周波数に
おいて電界効果トランジスタ13の入力インピーダンス
を前段の回路のインピーダンスに整合させるよう設計さ
れ、出力整合回路15はfxの周波数において電界効果
トランジスタ13の出力インピーダンスを後段の回路の
インピーダンスに整合させるよう設計されている。 【0004】基本波抑圧回路14は電界効果トランジス
タ13のドレインに現れる入力信号の周波数foの成分
を抑圧する目的で接続されている。基本波抑圧回路14
にはバンドパスフィルタやスタブが用いられる。バンド
パスフィルタを用いる場合は周波数fxの信号を通過さ
せ周波数foの信号を反射するように回路定数が設定さ
れる。スタブを用いる場合には周波数foのλ/4の波
長を有するオープンスタブもしくはλ/2の波長を有す
るショートスタブが接続され、バンドパスフィルタの場
合と同様に周波数foの信号を反射するように設計され
ている。基本波抑圧回路14は電界効果トランジスタ1
3のドレインに現れる周波数foの成分を反射すること
で電界効果トランジスタ13を飽和させ、高調波を発生
させる効率を上げる役割を合わせ持っている。 【0005】周波数逓倍器としては、図4に示した増幅
回路で発生する高調波を利用したものの他に、図5に示
すようなダブルバランスミキサを用いて構成されたもの
が知られている。図5では、入力端子21に印加された
単相の入力信号を基準信号とし、差動信号発生回路22
によって周波数が同じで位相が互いに180度異なる差
動信号を発生する。 【0006】差動信号発生回路22を構成する電界効果
トランジスタQ6,Q7のドレインからの出力信号は差
動増幅回路23を構成する電界効果トランジスタQ8,
Q9のゲートに接続されている経路とダブルバランスミ
キサ24を構成する電界効果トランジスタQ14,Q1
5のゲートに接続されている経路とに分岐される。 【0007】前記差動増幅回路23を構成する電界効果
トランジスタQ8,Q9のドレインからの差動出力信号
は、前記差動信号発生回路22の差動出力信号に対して
周波数が同じで位相が互いに180度異なる出力信号と
なり、ダブルバランスミキサ24を構成する電界効果ト
ランジスタQ10,Q11,Q12,Q13のゲートに
入力する。 【0008】前記差動信号発生回路22の差動出力と前
記差動増幅回路23の差動出力の、周波数が同じで位相
が互いに180度異なる2つの経路から得られる信号を
ダブルバランスミキサ24によって混合することによ
り、入力信号の2倍の周波数が得られる。 【0009】ダブルバランスミキサ24の動作原理上、
そこへの2つの差動入力信号の振幅を揃え、位相差を1
80度に近づけるほど出力に現れる入力信号の周波数成
分は少なくなり、出力に基本波抑圧回路を設ける必要が
無くなる。また回路の殆どがトランジスタと抵抗により
構成されるため小型化に向いている。 【0010】図6に図5に示したダブルバランスミキサ
24を用いて構成された周波数逓倍器のブロック図を示
す。 【0011】 【発明が解決しようとする課題】ところが、図4に示し
たような増幅素子の歪みを利用した周波数逓倍器におい
ては、入力信号の周波数成分も電界効果トランジスタの
ドレインに現れ、希望する高調波成分のみを取り出すた
めにはバンドパスフィルタやスタブ等による基本波抑圧
回路14が必要となる。特にスタブを用いる場合は広い
面積を必要とするため小型化には不向きである。また、
バンドバスフイルタやスタブの特性が設計値からずれた
場合、入力信号の周波数の反射量が少なくなり高調波を
発生させる効率が低下するため、基本波抑圧回路14に
は高精度な特性が要求される。結果として逓倍周波数が
効率よく得られる周波数範囲はバンドバスフィルタやス
タブの特性に依存した狭い範囲に限定されてしまうとい
う欠点がある。 【0012】一方、図5に示したようなダブルバランス
ミキサを用いた周波数逓倍器は、ダブルバランスミキサ
24ヘの入力回路として単相信号を差動信号に変換する
差動信号発生回路22と差動信号増幅回路23を必要と
するが、前記差動信号発生回路22で発生する差動信号
の振幅を揃え、位相差を完全に180度にすることは実
際には困難であり、理想状態に近づけるための設計は緻
密なものとなる。 【0013】また、前記差動増幅回路23の出力レベル
としては、ミキサの動作原理上効率よくミキシング動作
を行うために、ダブルバランスミキサ24を構成する電
界効果トランジスタのドレイン電流をフルスイングさせ
るに充分な出力を必要とする上、前記差動信号発生回路
22と同様に出力信号の振幅、位相差を理想状態に近づ
けることが要求され、さらには前記差動信号発生回路2
2の出力信号と差動増幅回路23の出力信号との位相関
係も180度に近づける必要がある。 【0014】このように、ダブルバランスミキサ24を
用いて構成された周波数逓倍器を効率よく動作させるた
めには、各差動信号の振幅、位相および前記差動信号発
生器22と前記差動増幅回路23の出力信号における位
相関係を理想状態に近づける必要があり、回路構成が複
雑、大規模なものとなると共に消費電力が大きくなると
いう欠点がある。 【0015】本発明は、上記した点に鑑みてなされたも
のであり、その目的は、広い周波数範囲に対応でき、小
型、低消費電力も実現できる周波数逓倍器を提供するこ
とである。 【0016】 【課題を解決するための手段】請求項1にかかる発明
は、単相の入力信号を受けて該入力信号と周波数が同じ
で位相が互いに180度異なる2つの信号を発生する差
動信号発生回路と、該差動信号発生回路から出力する2
つの信号をトランジスタの半波整流作用を利用すること
でそれぞれ同一極性の半サイクルづつ増幅しこれを合成
して出力する整流合成回路とを有し、該整流合成回路か
ら前記入力信号に対して2倍の周波数の信号を得ること
を特徴とする周波数逓倍器とした。 【0017】 【発明の実施の形態】図1は本発明の1つの実施形態の
周波数逓倍器の構成を示す回路図である。図1におい
て、1は入力端子、2はデプレッション型電界効果トラ
ンジスタQ1,Q2を具備する差動信号発生回路、3は
エンハンスメント型電界効果トランジスタQ3,Q4を
具備する整流合成回路、4はエンハンスメント型電界効
果トランジスタQ5を具備する出力用増幅回路、5は出
力端子である。 【0018】差動信号発生回路2において、単相の入力
信号は入力端子1から直流阻止コンデンサC1を介しト
ランジスタQ1のゲートに入力される。トランジスタQ
1,Q2はソースが定電流源IQに共通接続され、ゲー
トがそれぞれ抵抗器R3,R4を介し共通電位(接地電
位)に接続されている。トランジスタQ2のゲートはコ
ンデンサC2を介し接地されている。トランジスタQ
1,Q2のドレインはそれぞれ抵抗器R1,R2を介し
正の直流電源に接続されているとともに、それぞれ直流
阻止コンデンサC3,C4を介しトランジスタQ3,Q
4のゲートに接続されている。 【0019】整流合成回路3において、トランジスタQ
4のゲートは抵抗器R7を介して正の直流電源に接続さ
れるとともに、抵抗器R8を介して接地されている。ト
ランジスタQ3,Q4のゲート間は抵抗器R6を介して
接続されている。トランジスタQ3,Q4のソースはそ
れぞれ接地され、ドレインは共通接続されるとともに、
抵抗器R5を介して正の直流電源に接続され、さらに直
流阻止コンデンサC5を介してトランジスタQ5のゲー
トに接続されている。 【0020】出力用増幅回路4において、トランジスタ
Q5のゲートは抵抗器R9を介して正の直流電源に接続
されるとともに、抵抗器R10を介して接地され、ドレ
インは抵抗器R11を介して正の直流電源に接続される
とともに、直流阻止コンデンサC6を介して出力端子5
に接続されている。 【0021】差動信号発生回路2は、トランジスタQ
1,Q2のソースが共通の定電流源IQに接続され、ト
ランジスタQ2のゲートがコンデンサC2を介して接地
されていることで、トランジスタQ1,Q2の各ドレイ
ンに入力端子1から入力された信号と周波数が同じで互
いに位相が180度異なる信号を発生する。 【0022】整流合成回路4は、トランジスタQ3,Q
4のゲートに差動信号発生回路2のトランジスタQ1,
Q2で発生した差動信号が直流阻止コンデンサC3,C
4を介して入力され、これらトランジスタQ3,Q4の
ゲートバイアスは抵抗器R7,R8,R6によりしきい
値電圧付近に設定されているので、いずれの入力信号も
負のサイクルではドレイン電流が変化せず、正のサイク
ルでのみドレインに半波整流波形信号を出力する。 【0023】トランジスタQ3,Q4の各ドレインから
出力される半波整流波形信号は、前記差動信号発生回路
2により出力された、周波数が同じで互いに位相が18
0度異なる信号を入力信号としているので、トランジス
タQ3,Q4の各ドレインを共通接続することにより各
半波整流波形が合成されて全波整流波形となり、これに
より前記入力信号の2倍の周波数成分が得られる。 【0024】得られた全波整流波形信号をもって周波数
逓倍器の出力信号として使用することも可能であるが、
周波数逓倍器の出力は受信機の局発信号として利用され
る場合が多く、大きな出力レベルが要求される。 【0025】そこで、整流合成回路3のトランジスタQ
3,Q4のドレインに発生した全波整流波形信号を直流
阻止コンデンサC5を介して出力用増幅回路4のトラン
ジスタQ5のゲートに入力して増幅し、直流阻止コンデ
ンサC6を介して出力端子5に出力する。 【0026】図2に本発明の図1で説明した周波数逓倍
器のブロック図を示した。図3に図2のブロック図に示
したA〜Fの点における波形を示した。 【0027】なお、図1に示した周波数逓倍器におい
て、差動信号発生回路2を構成する手段としてデプレッ
ション型電界効果トランジスタQ1,Q2を用いたが、
これに代えてエンハンスメント型電界効果トランジスタ
を用いることもできる。また、整流合成回路3を構成す
る手段としてエンハンスメント型電界効果トランジスタ
Q3,Q4を用いたが、バイアス設定によってはデプレ
ッション型電界効果トランジスタを用いた場合でも、入
力信号の正のサイクルに対応した半波整流波形が得られ
る。さらに、出力用増幅回路4を構成する手段としてエ
ンハンスメント型電界効果トランジスタQ5を用いた
が、これに代えてデプレッション型電界効果トランジス
タを用いることもできる。つまり、トランジスタとして
は、デプレッション型電界効果トランジスタ、エンハン
スメント型電界効果トランジスタのいずれを用いること
もできる。 【0028】 【発明の効果】以上から本発明によれば、増幅回路の高
調波を利用した周波数逓倍方法ではないため入力信号周
波数成分の出力側への漏洩が少なくなり、広い面積を必
要とする精度の高い基本波抑圧回路が不要となる。ま
た、差動信号の振幅、位相条件は差動信号発生回路にお
いて理想条件に近づければよく、ダブルバランスミキサ
を用いた周波数逓倍方法と比較して回路を小規模なもの
とすることができる。よって広い周波数範囲に対応し、
小型、低消費電力の周波数逓倍器を提供することができ
る。
【図面の簡単な説明】 【図1】 本発明の1つの実施形態の周波数逓倍器の回
路図である。 【図2】 図1の周波数逓倍器のブロック図である。 【図3】 図2における各部の波形図である。 【図4】 従来の周波数逓倍器の第1の構成例を示すブ
ロック図である。 【図5】 従来の周波数逓倍器の第2の構成例を示す回
路図である。 【図6】 図5の周波数逓倍器のブロック図である。 【符号の説明】 1:入力端子、2:差動信号発生回路、3:整流合成回
路、4:増幅回路、5:出力端子 11:入力端子、12:入力整合回路、13:電界効果
トランジスタ、14:基本波抑制回路、15:出力整合
回路、16:出力端子 21:入力端子、22:差動信号発生回路、23:差動
増幅回路、24:ダブルバランスミキサ、25:出力端

Claims (1)

  1. 【特許請求の範囲】 【請求項1】単相の入力信号を受けて該入力信号と周波
    数が同じで位相が互いに180度異なる2つの信号を発
    生する差動信号発生回路と、該差動信号発生回路から出
    力する2つの信号をトランジスタの半波整流作用を利用
    することでそれぞれ同一極性の半サイクルづつ増幅しこ
    れを合成して出力する整流合成回路とを有し、該整流合
    成回路から前記入力信号に対して2倍の周波数の信号を
    得ることを特徴とする周波数逓倍器。
JP2002088616A 2002-03-27 2002-03-27 周波数逓倍器 Pending JP2003283251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002088616A JP2003283251A (ja) 2002-03-27 2002-03-27 周波数逓倍器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002088616A JP2003283251A (ja) 2002-03-27 2002-03-27 周波数逓倍器

Publications (1)

Publication Number Publication Date
JP2003283251A true JP2003283251A (ja) 2003-10-03

Family

ID=29234424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002088616A Pending JP2003283251A (ja) 2002-03-27 2002-03-27 周波数逓倍器

Country Status (1)

Country Link
JP (1) JP2003283251A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227392B2 (en) 2005-01-11 2007-06-05 Mitsubishi Denki Kabushiki Kaisha Frequency multiplier
JP2007208488A (ja) * 2006-01-31 2007-08-16 Sharp Corp 周波数逓倍回路および半導体集積回路
JP2011071761A (ja) * 2009-09-25 2011-04-07 Fujitsu Ltd 周波数逓倍回路
JP2012119819A (ja) * 2010-11-30 2012-06-21 Waseda Univ 周波数逓倍器
CN108631733A (zh) * 2018-03-28 2018-10-09 杭州电子科技大学 一种共地式双极性脉冲信号的整流与倍频电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227392B2 (en) 2005-01-11 2007-06-05 Mitsubishi Denki Kabushiki Kaisha Frequency multiplier
JP2007208488A (ja) * 2006-01-31 2007-08-16 Sharp Corp 周波数逓倍回路および半導体集積回路
JP2011071761A (ja) * 2009-09-25 2011-04-07 Fujitsu Ltd 周波数逓倍回路
JP2012119819A (ja) * 2010-11-30 2012-06-21 Waseda Univ 周波数逓倍器
CN108631733A (zh) * 2018-03-28 2018-10-09 杭州电子科技大学 一种共地式双极性脉冲信号的整流与倍频电路
CN108631733B (zh) * 2018-03-28 2021-11-16 杭州电子科技大学 一种共地式双极性脉冲信号的整流与倍频电路

Similar Documents

Publication Publication Date Title
TWI482424B (zh) 倍頻器
JP2008536432A (ja) ミキサ回路
US7570936B2 (en) Sub-harmonically pumped mixer
JPS6034283B2 (ja) 第3高調波信号発生器
WO2001001564A1 (fr) Circuit a semiconducteur
JPH10303652A (ja) 高周波変換回路
US7459947B2 (en) Radio frequency doubler
TWI473419B (zh) 倍頻器
JP2003283251A (ja) 周波数逓倍器
JPWO2017122271A1 (ja) 高周波増幅器及び増幅器モジュール
JP3189633B2 (ja) ミキサ
JPS61184933A (ja) パルス性雑音除去用信号補償ゲ−ト回路
EP2885871A1 (en) Device for frequency tripling
WO2016041575A1 (en) A power efficient frequency multiplier
US6812763B1 (en) Automatic wideband quadrature frequency generator
JPH02502766A (ja) 高速アナログマルチプライヤー‐絶対値検出器
JPH04354407A (ja) 周波数ディスクリミネータ
JP2011217239A (ja) 電子回路
JPH0786841A (ja) 逓倍回路
JPH0690118A (ja) 電力増幅器
JP3455489B2 (ja) 周波数逓倍器
JP3545291B2 (ja) ミキサ回路
JP3525332B2 (ja) Fm受信機用半導体集積回路
JP2003283253A (ja) Iq変復調回路
JP2002135092A (ja) 波形整形回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306