JP3113965B2 - 周波数逓倍回路及びこれを用いた周波数逓倍装置 - Google Patents
周波数逓倍回路及びこれを用いた周波数逓倍装置Info
- Publication number
- JP3113965B2 JP3113965B2 JP06071722A JP7172294A JP3113965B2 JP 3113965 B2 JP3113965 B2 JP 3113965B2 JP 06071722 A JP06071722 A JP 06071722A JP 7172294 A JP7172294 A JP 7172294A JP 3113965 B2 JP3113965 B2 JP 3113965B2
- Authority
- JP
- Japan
- Prior art keywords
- wave
- frequency
- circuit
- pulse
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明は周波数逓倍回路及びこれ
を用いた周波数逓倍装置に関し、特に通信機等に利用さ
れ入力パルスの周波数を逓倍して出力する回路、更には
これを用いた周波数逓倍装置に関する。
を用いた周波数逓倍装置に関し、特に通信機等に利用さ
れ入力パルスの周波数を逓倍して出力する回路、更には
これを用いた周波数逓倍装置に関する。
【０００２】
【従来の技術】従来の周波数逓倍回路では、入力パルス
を微分回路や遅延回路に通した後合成することにより周
波数逓倍された出力パルスを導出していた。この従来の
回路について図面を参照して説明する。
を微分回路や遅延回路に通した後合成することにより周
波数逓倍された出力パルスを導出していた。この従来の
回路について図面を参照して説明する。
【０００３】図６（ａ）は従来の周波数逓倍回路の構成
を示すブロック図であり、同図（ｂ）はその動作を示す
波形図である。図において、従来の周波数逓倍回路は、
入力端子１に印加される入力パルスを微分する微分回路
１４と、この微分出力を正転及び反転増幅する正・反転
増幅回路１５と、この正転出力によりオンオフ動作する
トランジスタ１６及び反転出力によりオンオフ動作する
トランジスタ１７と、２つの電源３及び４と、抵抗１８
とを含んで構成されていた。なお、２は出力端子であ
る。
を示すブロック図であり、同図（ｂ）はその動作を示す
波形図である。図において、従来の周波数逓倍回路は、
入力端子１に印加される入力パルスを微分する微分回路
１４と、この微分出力を正転及び反転増幅する正・反転
増幅回路１５と、この正転出力によりオンオフ動作する
トランジスタ１６及び反転出力によりオンオフ動作する
トランジスタ１７と、２つの電源３及び４と、抵抗１８
とを含んで構成されていた。なお、２は出力端子であ
る。
【０００４】つまり、入力端子１は微分回路１４を介し
て、正・反転増幅回路１５の入力に接続され、正・反転
増幅回路１５の正転・反転された出力は夫々トランジス
タ１６，１７のベースに接続され、トランジスタ１６，
１７のコレクタは電源３に接続され、トランジスタ１
６，１７のエミッタは接点１９において出力端子２及び
抵抗１８を介して電源４に接続されているのである。
て、正・反転増幅回路１５の入力に接続され、正・反転
増幅回路１５の正転・反転された出力は夫々トランジス
タ１６，１７のベースに接続され、トランジスタ１６，
１７のコレクタは電源３に接続され、トランジスタ１
６，１７のエミッタは接点１９において出力端子２及び
抵抗１８を介して電源４に接続されているのである。
【０００５】かかる回路構成において、入力端子１より
入力された信号すなわち同図（ｂ）の（イ）は、微分回
路１４を通り同図の（ロ）に示す微分波形となって出力
される。この微分波形は正・反転増幅回路１５によって
増幅される。正転増幅された信号は同図の（ハ）の波形
となりトランジスタ１６のベースに入力され、反転増幅
された信号は同図の（ニ）の波形となりトランジスタ１
７のベースに入力される。同図の（ハ）及び同図の
（ニ）の波形はトランジスタ１６，１７によって構成さ
れるワイヤードＯＲ回路により同図の（ホ）に示されて
いる波形となり出力端子２に表れる。これにより、入力
信号の周波数の成分の２倍の周波数成分を持つ出力信号
を得ることができる。
入力された信号すなわち同図（ｂ）の（イ）は、微分回
路１４を通り同図の（ロ）に示す微分波形となって出力
される。この微分波形は正・反転増幅回路１５によって
増幅される。正転増幅された信号は同図の（ハ）の波形
となりトランジスタ１６のベースに入力され、反転増幅
された信号は同図の（ニ）の波形となりトランジスタ１
７のベースに入力される。同図の（ハ）及び同図の
（ニ）の波形はトランジスタ１６，１７によって構成さ
れるワイヤードＯＲ回路により同図の（ホ）に示されて
いる波形となり出力端子２に表れる。これにより、入力
信号の周波数の成分の２倍の周波数成分を持つ出力信号
を得ることができる。
【０００６】また、従来の他の回路として図７（ａ）に
示されている回路がある。すなわち入力端子１は排他的
論理和回路（ＥＸ−ＯＲ）２１の第１の入力端子及び遅
延回路２０の入力端子に接続され、遅延回路２０を介し
て排他的論理和回路２１の第２の入力端子に接続され、
さらに排他的論理和回路２１の出力は出力端子２に接続
されている。なお、遅延回路２０は位相を１／４周期遅
らせる機能を有する。
示されている回路がある。すなわち入力端子１は排他的
論理和回路（ＥＸ−ＯＲ）２１の第１の入力端子及び遅
延回路２０の入力端子に接続され、遅延回路２０を介し
て排他的論理和回路２１の第２の入力端子に接続され、
さらに排他的論理和回路２１の出力は出力端子２に接続
されている。なお、遅延回路２０は位相を１／４周期遅
らせる機能を有する。
【０００７】かかる回路構成において、入力端子１より
入力された一方の信号は、直接排他的論理和回路２１の
第１の入力端子に同図（ｂ）の（イ）の波形が入力さ
れ、もう一つは遅延回路２０を通り位相が１／４周期遅
れて同図（ｂ）の（ロ）の波形が排他的論理和回路２１
の第２の入力端子に入力される。これにより、同図
（ｂ）の（イ）、（ロ）の波形が排他的論理和され、同
図（ｂ）の（ハ）の波形となり出力端子２に表れる。こ
れにより、２逓倍された信号が得られる。なお、同様に
排他的論理和回路を用いたものが特開平１−１５２８１
５号公報や特開平２−２２８８１０号公報にも開示され
ている。
入力された一方の信号は、直接排他的論理和回路２１の
第１の入力端子に同図（ｂ）の（イ）の波形が入力さ
れ、もう一つは遅延回路２０を通り位相が１／４周期遅
れて同図（ｂ）の（ロ）の波形が排他的論理和回路２１
の第２の入力端子に入力される。これにより、同図
（ｂ）の（イ）、（ロ）の波形が排他的論理和され、同
図（ｂ）の（ハ）の波形となり出力端子２に表れる。こ
れにより、２逓倍された信号が得られる。なお、同様に
排他的論理和回路を用いたものが特開平１−１５２８１
５号公報や特開平２−２２８８１０号公報にも開示され
ている。
【０００８】
【発明が解決しようとする課題】上述した従来の周波数
逓倍回路は、微分回路と折り返し回路、あるいは遅延回
路とディジタル回路等を用いて構成されているが、これ
らの回路はトランジスタや抵抗等多くの素子を必要と
し、回路が複雑かつ規模が大きくなるという欠点があっ
た。
逓倍回路は、微分回路と折り返し回路、あるいは遅延回
路とディジタル回路等を用いて構成されているが、これ
らの回路はトランジスタや抵抗等多くの素子を必要と
し、回路が複雑かつ規模が大きくなるという欠点があっ
た。
【０００９】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は回路構成が簡
単で規模の小さい周波数逓倍回路及びこれを用いた周波
数逓倍装置を提供することである。
るためになされたものであり、その目的は回路構成が簡
単で規模の小さい周波数逓倍回路及びこれを用いた周波
数逓倍装置を提供することである。
【００１０】
【課題を解決するための手段】本発明による周波数逓倍
回路は、１／８波長の電気長を有し終端接地され入力パ
ルスが印加される第１の伝送路と、前記入力パルスと前
記第１の伝送路による反射波との合成波を半波整流する
半波整流素子と、１／４波長の電気長を有し終端開放さ
れ前記半波整流素子による半波整流後のパルスが入力さ
れる第２の伝送路とを含み、前記半波整流後のパルスと
前記第２の伝送路による反射波との合成波を出力パルス
としたことを特徴とする。
回路は、１／８波長の電気長を有し終端接地され入力パ
ルスが印加される第１の伝送路と、前記入力パルスと前
記第１の伝送路による反射波との合成波を半波整流する
半波整流素子と、１／４波長の電気長を有し終端開放さ
れ前記半波整流素子による半波整流後のパルスが入力さ
れる第２の伝送路とを含み、前記半波整流後のパルスと
前記第２の伝送路による反射波との合成波を出力パルス
としたことを特徴とする。
【００１１】本発明による周波数逓倍装置は、１／８波
長の電気長を有し終端接地され入力パルスが印加される
第１の伝送路と、前記入力パルスと前記第１の伝送路に
よる反射波との合成波を半波整流する半波整流素子と、
１／４波長の電気長を有し終端開放され前記半波整流素
子による半波整流後のパルスが入力される第２の伝送路
とを含み、前記半波整流後のパルスと前記第２の伝送路
による反射波との合成波を出力パルスとした第１及び第
２の逓倍回路を有し、前記第１の逓倍回路の出力パルス
を前記第２の逓倍回路の入力パルスとして印加したこと
を特徴とする。
長の電気長を有し終端接地され入力パルスが印加される
第１の伝送路と、前記入力パルスと前記第１の伝送路に
よる反射波との合成波を半波整流する半波整流素子と、
１／４波長の電気長を有し終端開放され前記半波整流素
子による半波整流後のパルスが入力される第２の伝送路
とを含み、前記半波整流後のパルスと前記第２の伝送路
による反射波との合成波を出力パルスとした第１及び第
２の逓倍回路を有し、前記第１の逓倍回路の出力パルス
を前記第２の逓倍回路の入力パルスとして印加したこと
を特徴とする。
【００１２】
【作用】１／８波長の電気長を有し終端接地された第１
の伝送路に入力パルスを印加し、この伝送路による反射
波と合成する。これを半波整流したものを１／４波長の
電気長を有し終端開放された第２の伝送路に印加し、こ
の伝送路による反射波と合成したものを出力パルスとす
る。
の伝送路に入力パルスを印加し、この伝送路による反射
波と合成する。これを半波整流したものを１／４波長の
電気長を有し終端開放された第２の伝送路に印加し、こ
の伝送路による反射波と合成したものを出力パルスとす
る。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１４】図１（ａ）は本発明による周波数逓倍回路
の第１の実施例の構成を示すブロック図であり、同図
（ｂ）はその動作を示す波形図である。なお、同図
（ａ）において図６（ａ）と同等部分は同一符号により
示されている。
の第１の実施例の構成を示すブロック図であり、同図
（ｂ）はその動作を示す波形図である。なお、同図
（ａ）において図６（ａ）と同等部分は同一符号により
示されている。
【００１５】図において、本発明の第１の実施例による
周波数逓倍回路は、一端が接地され信号波長の１／８の
波長相当の電気長を持つ伝送路５と、この伝送路５によ
る反射波と入力パルスとの合成波を半波整流するための
半端整流素子であるＮＰＮトランジスタ７と、この半端
整流後の合成波が入力され一端が開放され信号波長の１
／４の波長相当の電気長を持つ伝送路６とを含んで構成
されている。なお、８は抵抗である。
周波数逓倍回路は、一端が接地され信号波長の１／８の
波長相当の電気長を持つ伝送路５と、この伝送路５によ
る反射波と入力パルスとの合成波を半波整流するための
半端整流素子であるＮＰＮトランジスタ７と、この半端
整流後の合成波が入力され一端が開放され信号波長の１
／４の波長相当の電気長を持つ伝送路６とを含んで構成
されている。なお、８は抵抗である。
【００１６】つまり、入力端子１は一端が接地された信
号波長の１／８の波長相当の電気長を持つ第１の伝送路
の他端とトランジスタ７のベースとに接続され、トラン
ジスタ７のコレクタは電源３に接続され、トランジスタ
７のエミッタは出力端子２と一端が開放された信号波長
の１／４の波長相当の電気長を持つ伝送路６の他端、及
び一端が電源４に接続された抵抗８に接続されている。
号波長の１／８の波長相当の電気長を持つ第１の伝送路
の他端とトランジスタ７のベースとに接続され、トラン
ジスタ７のコレクタは電源３に接続され、トランジスタ
７のエミッタは出力端子２と一端が開放された信号波長
の１／４の波長相当の電気長を持つ伝送路６の他端、及
び一端が電源４に接続された抵抗８に接続されている。
【００１７】この回路の動作を同図（ｂ）を用いて説明
する。入力端子１より入力されたパルス波形同図（ｂ）
の（イ）は伝送路５を通り接地端で反射して位相が１／
４波長遅れて戻ってくる。ただし、接地端では反転反射
をするので、伝送路５で反射した波形は同図（ロ）とな
る。したがって、接点９では同図の（イ）、（ロ）の２
つの波形から同図（ハ）の合成波となる。
する。入力端子１より入力されたパルス波形同図（ｂ）
の（イ）は伝送路５を通り接地端で反射して位相が１／
４波長遅れて戻ってくる。ただし、接地端では反転反射
をするので、伝送路５で反射した波形は同図（ロ）とな
る。したがって、接点９では同図の（イ）、（ロ）の２
つの波形から同図（ハ）の合成波となる。
【００１８】ここで、トランジスタ７のバイアス電圧を
同図（ハ）の波形の中心値以上のみでトランジスタ７が
導通するように設定することにより、トランジスタ７の
ベースに同図（ハ）の波形が入力されると、トランジス
タ７のエミッタには同図（ニ）の波形が表れる。この
（ニ）の波形は伝送路６を通り開放端で反射して位相１
／２波長遅れて戻ってくる。ただし、開放端で正転反射
をするので、伝送路６で反射した波形は同図（ホ）とな
る。したがって、接点１０では同図の（ニ）、（ホ）の
２つの波形から同図（ヘ）の合成波となる。
同図（ハ）の波形の中心値以上のみでトランジスタ７が
導通するように設定することにより、トランジスタ７の
ベースに同図（ハ）の波形が入力されると、トランジス
タ７のエミッタには同図（ニ）の波形が表れる。この
（ニ）の波形は伝送路６を通り開放端で反射して位相１
／２波長遅れて戻ってくる。ただし、開放端で正転反射
をするので、伝送路６で反射した波形は同図（ホ）とな
る。したがって、接点１０では同図の（ニ）、（ホ）の
２つの波形から同図（ヘ）の合成波となる。
【００１９】出力端子２にはこの（ヘ）の波形が表れ、
よって入力信号の周波数成分の２倍の周波数成分、すな
わち２逓倍の出力信号周波数が得られることになる。
よって入力信号の周波数成分の２倍の周波数成分、すな
わち２逓倍の出力信号周波数が得られることになる。
【００２０】つまり、同図（ａ）の半波整流素子として
のトランジスタ７のエミッタに表れる波形が矢印Ｙ１１
及びＹ１２のように伝達され矢印Ｙ１３のように反射さ
れた後、接点１０においてもとの波形と合成され矢印Ｙ
１４のように伝達されるのである。
のトランジスタ７のエミッタに表れる波形が矢印Ｙ１１
及びＹ１２のように伝達され矢印Ｙ１３のように反射さ
れた後、接点１０においてもとの波形と合成され矢印Ｙ
１４のように伝達されるのである。
【００２１】以上のように本実施例によれば、２つの伝
送路、１つのトランジスタ、１つの抵抗により周波数逓
倍回路を構成することができ、従来の回路に比べて回路
の簡素化が図れる。
送路、１つのトランジスタ、１つの抵抗により周波数逓
倍回路を構成することができ、従来の回路に比べて回路
の簡素化が図れる。
【００２２】なお、２つの伝送路５及び６については、
周知の同軸ケーブル、マイクロストリップライン、コプ
レーナライン等、種々のものを用いることができる。そ
して、周波数帯域の広いトランジスタや伝送路を使用す
れば、より広い帯域に対応することができるのである。
周知の同軸ケーブル、マイクロストリップライン、コプ
レーナライン等、種々のものを用いることができる。そ
して、周波数帯域の広いトランジスタや伝送路を使用す
れば、より広い帯域に対応することができるのである。
【００２３】図２は本発明による周波数逓倍回路の第２
の実施例の構成を示すブロック図であり、図１（ａ）と
同等部分は同一符号により示されている。第１の実施例
と異なる点は、半波整流素子としてＮＰＮトランジスタ
ではなくＰＮＰトランジスタ１１を用いている点であ
る。その他の点は第１の実施例の場合と同様の構成であ
る。
の実施例の構成を示すブロック図であり、図１（ａ）と
同等部分は同一符号により示されている。第１の実施例
と異なる点は、半波整流素子としてＮＰＮトランジスタ
ではなくＰＮＰトランジスタ１１を用いている点であ
る。その他の点は第１の実施例の場合と同様の構成であ
る。
【００２４】かかる構成において、トランジスタ１１の
バイアス電圧を図１（ｂ）の波形（ハ）の中心値以下の
みでトランジスタ１１が導通するように設定することに
より、やはり出力端子２には入力波形の２倍の周波数成
分を有する出力信号が表れることになる。
バイアス電圧を図１（ｂ）の波形（ハ）の中心値以下の
みでトランジスタ１１が導通するように設定することに
より、やはり出力端子２には入力波形の２倍の周波数成
分を有する出力信号が表れることになる。
【００２５】また、半波整流素子としてトランジスタで
はなく、ダイオードを用いても同様の出力信号が得られ
る。すなわち、本発明の第３の実施例を示す図３のよう
に、伝送路５側にアノードが接続され、かつ伝送路６側
にカソードが接続されたダイオード１２を用いれば、図
１（ａ）の場合と同様に動作し、出力端子２には入力波
形の２倍の周波数成分を有する出力信号が表れる。
はなく、ダイオードを用いても同様の出力信号が得られ
る。すなわち、本発明の第３の実施例を示す図３のよう
に、伝送路５側にアノードが接続され、かつ伝送路６側
にカソードが接続されたダイオード１２を用いれば、図
１（ａ）の場合と同様に動作し、出力端子２には入力波
形の２倍の周波数成分を有する出力信号が表れる。
【００２６】さらに、ダイオードの向きを変え、本発明
の第４の実施例を示す図４のように、伝送路５側にカソ
ード、伝送路６側にアノードが接続されたダイオード１
３を用いれば、図２の場合と同様に出力端子２には入力
波形の２倍の周波数成分を有する出力信号が表れる。
の第４の実施例を示す図４のように、伝送路５側にカソ
ード、伝送路６側にアノードが接続されたダイオード１
３を用いれば、図２の場合と同様に出力端子２には入力
波形の２倍の周波数成分を有する出力信号が表れる。
【００２７】ここで、以上の各実施例では２逓倍回路に
ついて説明したが、かかる回路を縦続接続することによ
り、２N 逓倍装置（Ｎは正の整数）を得ることができ
る。例えば、４逓倍装置であれば、図５に示されている
ように２逓倍回路１００の後段に２逓倍回路３００を設
ければ良い。
ついて説明したが、かかる回路を縦続接続することによ
り、２N 逓倍装置（Ｎは正の整数）を得ることができ
る。例えば、４逓倍装置であれば、図５に示されている
ように２逓倍回路１００の後段に２逓倍回路３００を設
ければ良い。
【００２８】この図５においては、減衰補償のためのバ
ッファ回路２００が２逓倍回路１００と３００との間に
設けられている。ただし、減衰補償の必要がない場合に
は、これを除去しても良い。
ッファ回路２００が２逓倍回路１００と３００との間に
設けられている。ただし、減衰補償の必要がない場合に
は、これを除去しても良い。
【００２９】さらに、直流成分を除去するために、２逓
倍回路１００とバッファ回路２００との間にコンデンサ
Ｃ１、バッファ回路２００と２逓倍回路３００との間に
コンデンサＣ２が設けられている。
倍回路１００とバッファ回路２００との間にコンデンサ
Ｃ１、バッファ回路２００と２逓倍回路３００との間に
コンデンサＣ２が設けられている。
【００３０】なお、８逓倍装置については３段縦続接
続、１６逓倍装置については４段縦続接続を行えば良
い。
続、１６逓倍装置については４段縦続接続を行えば良
い。
【００３１】
【発明の効果】以上説明したように本発明は、２つの伝
送路及び１つの半波整流素子という簡単な構成で規模の
小さい周波数逓倍回路が構成できるという効果がある。
また、この周波数逓倍回路を縦続接続すれば、簡単な構
成で２N 逓倍装置が構成できるという効果がある。さら
に、構成が簡単であるため、逓倍回路及び装置共に低コ
スト化が図れるという効果もある。
送路及び１つの半波整流素子という簡単な構成で規模の
小さい周波数逓倍回路が構成できるという効果がある。
また、この周波数逓倍回路を縦続接続すれば、簡単な構
成で２N 逓倍装置が構成できるという効果がある。さら
に、構成が簡単であるため、逓倍回路及び装置共に低コ
スト化が図れるという効果もある。
【図１】（ａ）は本発明の第１の実施例による周波数逓
倍回路の構成を示すブロック図、（ｂ）はその動作を示
す波形図である。
倍回路の構成を示すブロック図、（ｂ）はその動作を示
す波形図である。
【図２】本発明の第２の実施例による周波数逓倍回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図３】本発明の第３の実施例による周波数逓倍回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図４】本発明の第４の実施例による周波数逓倍回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図５】図１〜図４の周波数逓倍回路のいずれかを用い
た周波数逓倍装置の構成例を示すブロック図である。
た周波数逓倍装置の構成例を示すブロック図である。
【図６】（ａ）は従来の周波数逓倍回路の構成を示すブ
ロック図、（ｂ）はその動作を示す波形図である。
ロック図、（ｂ）はその動作を示す波形図である。
【図７】（ａ）は従来の他の周波数逓倍回路の構成を示
すブロック図、（ｂ）はその動作を示す波形図である。
すブロック図、（ｂ）はその動作を示す波形図である。
１ 入力端子 ２ 出力端子 ３、４ 電源 ５、６ 伝送路 ７、１１ トランジスタ １２、１３ ダイオード
Claims (6)
- 【請求項１】 入力パルスの繰返し周波数に対応する波
長の１／８波長の電気長を有し終端接地され該入力パル
スが印加される第１の伝送路と、前記入力パルスと前記
第１の伝送路による反射波との合成波を半波整流する半
波整流素子と、前記周波数に対応する波長の１／４波長
の電気長を有し終端開放され前記半波整流素子による半
波整流後のパルスが入力される第２の伝送路とを含み、
前記半波整流後のパルスと前記第２の伝送路による反射
波との合成波を出力パルスとしたことを特徴とする周波
数逓倍回路。 - 【請求項２】 前記半波整流素子は、トランジスタであ
ることを特徴とする請求項１記載の周波数逓倍回路。 - 【請求項３】 前記半波整流素子は、ダイオードである
ことを特徴とする請求項１記載の周波数逓倍回路。 - 【請求項４】 入力パルスの繰返し周波数に対応する波
長の１／８波長の電気長を有し終端接地され該入力パル
スが印加される第１の伝送路と、前記入力パルスと前記
第１の伝送路による反射波との合成波を半波整流する半
波整流素子と、前記周波数に対応する波長の１／４波長
の電気長を有し終端開放され前記半波整流素子による半
波整流後のパルスが入力される第２の伝送路とを含み、
前記半波整流後のパルスと前記第２の伝送路による反射
波との合成波を出力パルスとした第１及び第２の逓倍回
路を有し、前記第１の逓倍回路の出力パルスを前記第２
の逓倍回路の入力パルスとして印加したことを特徴とす
る周波数逓倍装置。 - 【請求項５】 前記半波整流素子は、トランジスタであ
ることを特徴とする請求項４記載の周波数逓倍装置。 - 【請求項６】 前記半波整流素子は、ダイオードである
ことを特徴とする請求項４記載の周波数逓倍装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06071722A JP3113965B2 (ja) | 1994-04-11 | 1994-04-11 | 周波数逓倍回路及びこれを用いた周波数逓倍装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06071722A JP3113965B2 (ja) | 1994-04-11 | 1994-04-11 | 周波数逓倍回路及びこれを用いた周波数逓倍装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07283699A JPH07283699A (ja) | 1995-10-27 |
| JP3113965B2 true JP3113965B2 (ja) | 2000-12-04 |
Family
ID=13468705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06071722A Expired - Fee Related JP3113965B2 (ja) | 1994-04-11 | 1994-04-11 | 周波数逓倍回路及びこれを用いた周波数逓倍装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3113965B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6656494B2 (ja) * | 2017-12-06 | 2020-03-04 | 三菱電機株式会社 | 信号伝送システム |
-
1994
- 1994-04-11 JP JP06071722A patent/JP3113965B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07283699A (ja) | 1995-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6034283B2 (ja) | 第３高調波信号発生器 | |
| KR20010106456A (ko) | 반도체 회로 | |
| JPS6047769B2 (ja) | ミクサ回路 | |
| US6819913B2 (en) | Low-noise frequency converter with strong rejection of image frequency | |
| JP2515963B2 (ja) | 高効率電力増幅器 | |
| JP3113965B2 (ja) | 周波数逓倍回路及びこれを用いた周波数逓倍装置 | |
| US6124742A (en) | Wide bandwidth frequency multiplier | |
| US5355099A (en) | Signal generating device | |
| JPH0969730A (ja) | 周波数ミキサ回路 | |
| US5909129A (en) | Low cost microstrip phase detector | |
| JP2885250B2 (ja) | 周波数逓倍ミキサ回路 | |
| JPS5942489B2 (ja) | 周波数弁別回路 | |
| JP3068044B2 (ja) | 差動増幅器 | |
| US5442323A (en) | Broad-band power amplifier | |
| JPS62280675A (ja) | 周波数変調パルス信号発生装置 | |
| JP3066811B2 (ja) | 移相器 | |
| JPS61154207A (ja) | Ｆｍ復調回路 | |
| JP2573173B2 (ja) | 高周波用周波数逓倍器 | |
| JPH04145711A (ja) | 差動増幅回路 | |
| JP3193510B2 (ja) | 高周波電力増幅器 | |
| JP3525332B2 (ja) | Ｆｍ受信機用半導体集積回路 | |
| JP2000091849A (ja) | ラジオ受信機 | |
| JPH06224657A (ja) | 差動増幅回路用負荷回路 | |
| JPH0786882A (ja) | 逓倍回路 | |
| JPH05268005A (ja) | 周波数逓倍器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000808 |
|
| LAPS | Cancellation because of no payment of annual fees |