JP4775160B2 - シート状基板母材及び電子デバイス - Google Patents

シート状基板母材及び電子デバイス Download PDF

Info

Publication number
JP4775160B2
JP4775160B2 JP2006207545A JP2006207545A JP4775160B2 JP 4775160 B2 JP4775160 B2 JP 4775160B2 JP 2006207545 A JP2006207545 A JP 2006207545A JP 2006207545 A JP2006207545 A JP 2006207545A JP 4775160 B2 JP4775160 B2 JP 4775160B2
Authority
JP
Japan
Prior art keywords
mounting
insulating substrate
substrate
electrode
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006207545A
Other languages
English (en)
Other versions
JP2008034678A (ja
Inventor
康秀 小野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Miyazaki Epson Corp
Original Assignee
Miyazaki Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miyazaki Epson Corp filed Critical Miyazaki Epson Corp
Priority to JP2006207545A priority Critical patent/JP4775160B2/ja
Publication of JP2008034678A publication Critical patent/JP2008034678A/ja
Application granted granted Critical
Publication of JP4775160B2 publication Critical patent/JP4775160B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、シート状基板母材及び電子デバイスに関するものである。
従来、表面弾性波素子、圧電振動素子、半導体素子等の電子素子を搭載する電子素子搭
載用基板(絶縁基板)は、セラミックス材料を積層した積層セラミックス基板が広く利用
されている。
図3は積層セラミックス基板を利用した従来の電子機器の一例として圧電振動子の構成
を示した図であり、(a)は縦断面図、(b)は上面図、(c)は内層パターン図、(d
)は底面図である。なお、図3(b)においては、金属蓋の図示を省略している。
この図3に示す圧電振動子50は、絶縁基板11がセラミックス等の絶縁材料からなる
底板11aに枠体11b、11cを積層した3層構造となっている。枠体11bは枠体1
1cより内部に突出しており、この枠体11bの上面に2つの素子搭載用パッド12a、
12bが設けられている。素子搭載用パッド12a、12bは、導電性接着剤13により
水晶振動素子30の励振電極31が電気的に接続されると共に、水晶振動素子30を機械
的に保持する。絶縁基板11の上面には金属蓋19を接合するための接合面(金属面)と
してシームリング14が設けられており、このシームリング14に金属蓋19を接合する
ことにより絶縁基板11の内部を気密封止するようにしている。
矩形状の絶縁基板11の短辺には下面から側面にかけて、図3(d)に示すように下面
電極17a、18aと側面電極17b、18bを有する実装電極17、18が形成されて
いる。
また絶縁基板11の内層である底板11a上には、図3(c)に示すような内部配線(
接続導体)16a、16b、16c、16dが形成されている。
内部配線16aは、素子搭載用パッド12aと実装電極17とを電気的に接続する配線
、内部配線16bは素子搭載用パッド12bと実装電極18とを電気的に接続する配線と
して夫々利用されている。またこれらの内部配線16a、16bは絶縁基板11の製造時
、素子搭載用パッド12a、12b及び実装電極17、18に電解メッキを施すための電
解メッキ用パターンとしても利用されている。
また内部配線16c及び16dは、ビアホール15を介して絶縁基板11の上面に設け
られているシームリング14と電気的に接続されており、これらの内部配線16c及び1
6dは、絶縁基板11の製造時においてシームリング14に電解メッキを施すための電解
メッキ用パターンとして設けられているものである。
図4は、図3に示した従来の圧電振動子を製造する際に用いられるシート状基板母材の
電解メッキ用パターンの一例を示した図である。
シート状基板母材60は各絶縁基板11が複数個シート状に連結されていると共に、そ
の外周に廃棄領域62を連設した絶縁基板シート61を備える。またこの絶縁基板シート
61上の各絶縁基板11の上面に素子搭載用パッド12a、12bが形成され、絶縁基板
11の下面及び側面に表面実装用の実装電極17、18が形成されている。さらに素子搭
載用パッド12a、12bと実装電極17、18とを配線する内部配線16a〜16d等
が形成されている。この場合は、図4に示すように絶縁基板シート61の各絶縁基板11
に形成されている素子搭載用パッド12a、12bと実装電極17、18とを夫々導通す
る内部配線(電解メッキ用パターン)16a〜16dは廃棄領域62に形成されている共
通電極63に夫々接続されている。
なお、シート状基板母材及びセラミック材料を用いた絶縁基板の先行文献としては特許
文献1等がある。
特開平7−122838号公報 特開平7−307407号公報
しかしながら、従来の圧電振動子のシート状基板母材60では、電解メッキ用パターン
16a〜16dを実装電極17、18の側面電極17b、18bが形成されている絶縁基
板11の短辺から廃棄領域62へと引き出されているため、シート状基板母材60を分割
線Lにより分割して各絶縁基板11を個片化した場合、図3(c)に示すように絶縁基板
11の側面から露出する電解メッキ用パターン16a〜16dと、実装電極17、18の
側面電極17b、18bとが近接配置されることになる。この結果、従来のシート状基板
母材60を用いて、表面実装型の圧電振動子を構成して、各種電子機器のプリント基板に
表面実装した場合は、各実装電極17、18の側面電極17b、18bと、絶縁基板11
の側面に露出している電解メッキ用パターン16a〜16dと間で短絡不良が発生するお
それがあった。
特許文献1に開示されている電子素子搭載用基板には、側面電極が設けられていないが
、この電子素子搭載基板に側面電極を設けた場合は、前記したような短絡不良が発生する

また、絶縁基板の金属面のメッキ処理方法としては、上記した電解メッキの他に無電解
メッキが知られている。無電解メッキでは、電解メッキ用の引き出し線を設ける必要が無
いため、上記したような不具合は発生しないが、特許文献2等に記載されているようにメ
ッキ液の寿命が短い、メッキ被膜形成の速度が電解メッキの場合と比較して約1/10と
遅い、メッキ液自身が高価であるなどの問題点があった。また特許文献2には記載されて
いないが、無電界メッキ膜には鉛が含まれている場合が多いという問題点があった。よっ
て、生産性、コスト、対環境性などの観点から無電解メッキ処理を採用することは望まし
くない。
本発明は、上記したような点を鑑みてなされたものであり、電解メッキによりメッキ処
理を行った場合でも、実装端子と電解メッキ用パターンとの間で短絡不良が発生するのを
防止できるシート状基板母材及び電子デバイスを提供することを目的とする。
上記目的を達成するため、本発明のシート状基板母材は、絶縁基板を複数個シート状に連結すると共に、この絶縁基板群の外周に廃棄領域を連設した絶縁基板シートと、各絶縁基板の上面に形成した電子素子を搭載する素子搭載用パッドと、絶縁基板の少なくとも側面に形成した表面実装用の実装電極と、素子搭載用パッドと実装電極とを配線する接続導体と、を備えたシート状基板母材であって、各絶縁基板には素子搭載用パッドと実装電極とを夫々導通させる電解メッキ用パターンが形成されていると共に、廃棄領域には各絶縁基板の電解メッキ用パターンを共通接続する共通パターンが形成され、各絶縁基板の電解メッキ用パターンを前記絶縁基板の各実装電極の側面電極を形成していない辺から引き出すようにし、前記素子搭載用パッドと、前記実装電極に電解メッキを施した。このような本発明によれば、各絶縁基板の電解メッキ用パターンを実装電極の側面電極が形成されていない辺から引き出すようにしているので、電解メッキ用パターンと実装電極の側面電極との間で短絡不良が発生するのを防止することができる。
また本発明の電子デバイスは、絶縁基板と、絶縁基板の上面に形成した電子素子を搭載する素子搭載用パッドと、絶縁基板の少なくとも側面に形成した表面実装用の実装電極と、素子搭載用パッドと実装電極とを配線する接続導体と、素子搭載用パッドに接続される電子素子と、を備えた電子デバイスであって、素子搭載用パッドと実装電極とを夫々導通させる電解メッキ用パターンを絶縁基板の各実装電極の側面電極を形成していない辺から引き出すようにし、前記素子搭載用パッドと、前記実装電極に電解メッキを施した。このような本発明によれば、各絶縁基板の電解メッキ用パターンを実装電極の側面電極が形成されていない辺から引き出すようにして、前記素子搭載用パッドと、前記実装電極に電解メッキを施したことで、電解メッキ用パターンと実装電極の側面電極との間で短絡不良が発生するのを防止することができる。
また本発明の電子デバイスは、電子素子を圧電素子とすれば、圧電振動子の電解メッキ
用パターンと実装電極の側面電極との間で短絡不良が発生するのを防止することができる
以下、図面を用いて本発明の実施形態を詳細に説明する。
図1は本発明に係る積層セラミックス基板を利用した電子デバイスの実施形態として圧
電振動子の構成を示した図であり、(a)は縦断面図、(b)は上面図、(c)は内層パ
ターン図、(d)は底面図である。なお、図1(b)においては、金属蓋の図示を省略し
ている。
この図1に示す圧電振動子10は、絶縁基板11がセラミックス等の絶縁材料からなる
底板11aに枠体11b、11cを積層した3層構造となっている。枠体11bは枠体1
1cより内部に突出しており、この枠体11bの上面に2つの素子搭載用パッド12a、
12bが設けられている。素子搭載用パッド12a、12bは、導電性接着剤13により
水晶振動素子30の励振電極31と電気的に接続されると共に、水晶振動素子30を機械
的に保持する。絶縁基板11の上面には金属蓋19を接合するための接合面(金属面)と
してシームリング14が設けられており、このシームリング14に金属蓋19を接合する
ことにより絶縁基板11の内部を気密封止するようにしている。
矩形状の絶縁基板11の短辺には下面から側面にかけて、図1(d)に示すように下面
電極17a、18aと側面電極17b、18bを有する実装電極17、18が形成されて
いる。
また絶縁基板11の内層である底板11a上には、図1(c)に示すような内部配線1
6a、16b、16c、16dが形成されている。
内部配線16aは、素子搭載用パッド12aと実装電極17とを電気的に接続する配線
、内部配線16bは素子搭載用パッド12bと実装電極18とを電気的に接続する配線と
して夫々利用されている。またこれらの内部配線16a、16bは絶縁基板11の製造時
、素子搭載用パッド12a、12b及び実装電極17、18に電解メッキを施すための電
解メッキ用パターンとしても利用されている。
また、内部配線16c及び16dは、ビアホール15を介して絶縁基板11の上面に設
けられているシームリング14と電気的に接続されており、これらの内部配線16c及び
16dは、絶縁基板11の製造時においてシームリング14に電解メッキを施すための電
解メッキ用パターンとして設けられている。
図2は、図1に示した本実施形態の圧電振動子を製造する際に用いられるシート状基板
母材の電解メッキ用パターンの一例を示した図である。
シート状基板母材20は、各絶縁基板11が複数個シート状に連結されていると共に、
その外周に廃棄領域22を連設した絶縁基板シート21を備える。この絶縁基板シート2
1の各絶縁基板11の上面には圧電素子を搭載する素子搭載用パッド12a、12bが形
成され、絶縁基板11の下面及び側面には表面実装用の実装電極17、18が形成されて
いる。そして、これら素子搭載用パッド12a、12bと実装電極17、18とを夫々接
続する内部配線16a〜16dが形成されている。
本実施形態では、図2に示すように絶縁シート基板21の各絶縁基板11には、素子搭
載用パッド12a、12bと実装電極17、18とを夫々導通する内部配線(電解メッキ
用パターン)16a〜16dが形成され、この各絶縁基板11の電解メッキ用パターン1
6a〜16dを廃棄領域22に形成されている共通パターン23に接続するようにしてい
る。そして、本実施形態では、各絶縁基板11の電解メッキ用パターン16a〜16dを
絶縁基板11の各実装電極17、18の側面電極17b、18bを形成していない辺から
引き出すようにした。
このようにすれば、シート状基板母材20を分割線Lにより分割した場合に各絶縁基板
11の側面から露出する電解メッキ用パターン16a〜16dと、実装電極17、18の
側面電極17b、18bとを異なる辺に形成できるので、本実施形態のシート状基板母材
21を利用して、圧電振動子を構成すれば、圧電振動子を各種電子機器のプリント基板に
表面実装(ハンダ実装)した場合でも金属粉等の付着により電解メッキ用パターン16a
〜16dと実装電極17、18の側面電極17b、18bとの間で短絡不良が発生するの
を防止することができる。
なお、本実施形態では、電子デバイスとして圧電振動子を例に挙げて説明したが、これ
はあくまでも一例であり、本発明は少なくとも素子搭載用パッドと実装電極とを備えた電
子デバイス、例えば表面弾性波素子、圧電振動素子、半導体素子等に適用可能である。
本発明に係る積層セラミックス基板を利用した電子デバイスの実施形態として圧電振動子の構成を示した図である。 図1に示した本実施形態の圧電振動子を製造する際に用いられるシート状基板母材の電解メッキ用パターンの一例を示した図である。 積層セラミックス基板を利用した従来の電子デバイスの一例として圧電振動子の構成を示した図である。 図3に示した従来の圧電振動子を製造する際に用いられるシート状基板母材の電解メッキ用パターンの一例を示した図である。
符号の説明
10…圧電振動子、11…絶縁基板、12a、12b…素子搭載用パッド、13…導電
性接着剤、14…シームリング、15…ビアホール、16a〜16d…内部配線(電解メ
ッキ用パターン)、17、18…実装電極、17b、18b…側面電極、19…金属蓋、
20…シート状基板母材、21…絶縁基板シート、22…廃棄領域、23…共通パターン
、30…水晶振動素子、31…励振電極

Claims (3)

  1. 長辺と短辺とを有する絶縁基板複数個シート状に連結している絶縁基板群と、該絶縁基板群の外周に連設している廃棄領域とを有する絶縁基板シートと、
    前記各絶縁基板の上面に配置されている素子搭載用パッドと、
    前記絶縁基板の前記短辺沿いの側面に配置されている表面実装用の実装電極と、
    前記素子搭載用パッドと前記実装電極とを配線する接続導体と、
    を備えたシート状基板母材であって、
    前記絶縁基板の前記長辺沿いの側面には表面実装用の実装電極が配置されておらず、
    前記各絶縁基板には前記素子搭載用パッドと前記実装電極とを夫々導通している電解メッキ用パターンが配置されていると共に、前記廃棄領域には前記各絶縁基板の電解メッキ用パターンを共通接続している共通パターンが配置され、前記各絶縁基板の電解メッキ用パターンを前記絶縁基板の前記長辺からのみ引き出すようにし、前記素子搭載用パッドと前記実装電極に電解メッキされていることを特徴とするシート状基板母材。
  2. 長辺と短辺とを有する絶縁基板と、該絶縁基板の上面に配置されている素子搭載用パッドと、前記絶縁基板の前記短辺沿いの側面に配置されている表面実装用の実装電極と、前記素子搭載用パッドと前記実装電極とを配線する接続導体と、前記素子搭載用パッドに接続されている電子素子と、を備えた電子デバイスであって、
    前記絶縁基板の前記長辺沿いの側面には表面実装用の実装電極が配置されておらず、
    前記素子搭載用パッドと前記実装電極とを夫々導通している電解メッキ用パターンを前記絶縁基板の前記長辺沿いの側面からのみ露出するようにし、前記素子搭載用パッドと前記実装電極に電解メッキされていることを特徴とする電子デバイス。
  3. 前記電子素子は圧電素子であることを特徴とする請求項2に記載の電子デバイス。
JP2006207545A 2006-07-31 2006-07-31 シート状基板母材及び電子デバイス Expired - Fee Related JP4775160B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006207545A JP4775160B2 (ja) 2006-07-31 2006-07-31 シート状基板母材及び電子デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006207545A JP4775160B2 (ja) 2006-07-31 2006-07-31 シート状基板母材及び電子デバイス

Publications (2)

Publication Number Publication Date
JP2008034678A JP2008034678A (ja) 2008-02-14
JP4775160B2 true JP4775160B2 (ja) 2011-09-21

Family

ID=39123783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006207545A Expired - Fee Related JP4775160B2 (ja) 2006-07-31 2006-07-31 シート状基板母材及び電子デバイス

Country Status (1)

Country Link
JP (1) JP4775160B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108712819B (zh) * 2018-05-17 2021-02-26 惠州中京电子科技有限公司 一种印制线路板报废方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335995A (ja) * 1994-06-13 1995-12-22 Murata Mfg Co Ltd 電子部品及びその製造方法
JPH098423A (ja) * 1995-06-16 1997-01-10 Murata Mfg Co Ltd 回路基板およびその製造方法
JPH09181443A (ja) * 1995-12-25 1997-07-11 Murata Mfg Co Ltd 電子部品の製造方法
JPH1126913A (ja) * 1997-07-09 1999-01-29 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2000012989A (ja) * 1998-06-18 2000-01-14 Murata Mfg Co Ltd 集合基板およびそれを分割してなる単位基板
JP2001210926A (ja) * 2000-01-25 2001-08-03 Murata Mfg Co Ltd 集合基板および回路基板、および集合基板を用いた回路基板の製造方法
JP2002009188A (ja) * 2000-06-19 2002-01-11 Sumitomo Metal Electronics Devices Inc セラミックパッケージ及びその製造方法
JP3894810B2 (ja) * 2002-02-27 2007-03-22 京セラ株式会社 多数個取り配線基板
JP4272507B2 (ja) * 2003-12-24 2009-06-03 京セラ株式会社 多数個取り配線基板
JP4484672B2 (ja) * 2004-11-16 2010-06-16 京セラ株式会社 多数個取り配線基板

Also Published As

Publication number Publication date
JP2008034678A (ja) 2008-02-14

Similar Documents

Publication Publication Date Title
WO2018216693A1 (ja) 多数個取り配線基板、電子部品収納用パッケージ、および電子装置
JP4775160B2 (ja) シート状基板母材及び電子デバイス
JP5383407B2 (ja) 多数個取り配線基板
JP2010073961A (ja) 積層型電子部品及びその製造方法
JP6323622B2 (ja) 部品実装基板
JP6105517B2 (ja) 配線基板
JP4571012B2 (ja) 台座付水晶振動子
JP2006202870A (ja) 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置
JP4458933B2 (ja) 多数個取り配線基板
JP3850343B2 (ja) 電子部品搭載用基板
JP4423181B2 (ja) 複数個取り配線基板
JP2017063165A (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP5997197B2 (ja) 配線基板
JP2004023051A (ja) 多数個取り配線基板
JP4303539B2 (ja) 多数個取り配線基板
JP3801935B2 (ja) 電子部品搭載用基板
JP6374279B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP2015065207A (ja) 表面実装型電子部品用のセラミック基板端面電極
JPWO2019017441A1 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP5997200B2 (ja) 配線基板
JP2004047821A (ja) 多数個取り配線基板
JP2006041310A (ja) 多数個取り配線基板
JP2007005343A (ja) 電子装置用パッケージの製造方法および電子装置用パッケージ
JP2005285994A (ja) 表面実装型多連コンデンサ
JP2011029424A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110613

R150 Certificate of patent or registration of utility model

Ref document number: 4775160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees