JP4752465B2 - 無線送信回路及び無線送信装置 - Google Patents
無線送信回路及び無線送信装置 Download PDFInfo
- Publication number
- JP4752465B2 JP4752465B2 JP2005340540A JP2005340540A JP4752465B2 JP 4752465 B2 JP4752465 B2 JP 4752465B2 JP 2005340540 A JP2005340540 A JP 2005340540A JP 2005340540 A JP2005340540 A JP 2005340540A JP 4752465 B2 JP4752465 B2 JP 4752465B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- wireless transmission
- periodic signal
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Dc Digital Transmission (AREA)
- Transmitters (AREA)
- Mobile Radio Communication Systems (AREA)
Description
2 無線送信回路
3 データ生成部
4 アンテナ
5,5a,5b,5c タイミング信号生成部
6 送信パルス生成部
51 発振回路
53 第1遅延回路
53a 遅延回路
54 第2遅延回路
55 選択部
56 選択信号生成部
57 制御電圧生成部
57a 制御電圧生成部
58 設定受付部
531,541 配線
532 オンオフ制御部
CK0 基準周期信号
CK1,CK2 周期信号
CLK タイミング信号
S4 パルス信号
SD 送信データ
SEL 選択信号
Tr10,Tr19,Tr20,Tr29 CMOSインバータ
Tr11,Tr17,Tr21,Tr27 PMOSトランジスタ
Tr12〜Tr16,Tr18,Tr22〜Tr26,Tr28 NMOSトランジスタ
V1,V2 制御電圧
t0 周期
Claims (16)
- 所定の周期と同期したパルスを用いた無線信号により送信データを送信する無線送信回路において、
前記周期を有する周期信号である基準周期信号を生成する基準周期信号生成部と、
前記基準周期信号生成部から出力された基準周期信号を遅延させて第1の周期信号を生成する第1の遅延部と、
前記基準周期信号生成部から出力された基準周期信号及び前記第1の遅延部により生成された第1の周期信号のうち、いずれか一方を不規則に選択することによりジッタを生じさせたタイミング信号を出力する選択部と、
前記選択部から出力されたタイミング信号と同期して、前記送信データを示す前記パルスを出力する送信パルス生成部とを備え、
前記第1の遅延部は、
前記基準周期信号を前記選択部へ導く第1の信号経路と、
前記第1の信号経路と複数のスイッチング素子を介してそれぞれ接続される複数のキャパシタと、
当該スイッチング素子のオンオフ状態を制御するオンオフ制御部とを備えること
を特徴とする無線送信回路。 - 前記基準周期信号生成部から出力された基準周期信号と同期して、前記送信データを変調して得られた変調信号を出力する変調回路をさらに備え、
前記第1の遅延部及び前記選択部は、前記基準周期信号の代わりに前記変調回路により出力された変調信号を用いること
を特徴とする請求項1記載の無線送信回路。 - 前記基準周期信号生成部から出力された基準周期信号を遅延させて第2の周期信号を生成する第2の遅延部をさらに備え、
前記選択部は、前記第1の遅延部により生成された第1の周期信号及び前記第2の遅延部により生成された第2の周期信号のうち、いずれか一方を不規則に選択することによりジッタを生じさせたタイミング信号を出力するものであり、
前記第2の遅延部は、
前記基準周期信号を前記選択部へ導く第2の信号経路と、
前記第2の信号経路と複数のスイッチング素子を介してそれぞれ接続される複数のキャパシタとを備え、
前記オンオフ制御部は、前記第2の信号経路における信号遅延時間を前記第1の信号経路における信号遅延時間と異ならせるべく前記第2の信号経路に接続された前記複数のスイッチング素子のオンオフ状態をさらに制御すること
を特徴とする請求項1記載の無線送信回路。 - 前記基準周期信号生成部から出力された基準周期信号を変調した変調信号を出力する変調回路をさらに備え、
前記第1及び第2の遅延部は、前記基準周期信号の代わりに前記変調回路により出力された変調信号を用いること
を特徴とする請求項3記載の無線送信回路。 - 前記複数のスイッチング素子におけるオンオフ状態の設定を受け付ける設定受付部をさらに備え、
前記オンオフ制御部は、前記設定受付部により受け付けられた設定内容に応じて前記複数のスイッチング素子のオンオフ状態を設定すること
を特徴とする請求項1〜4のいずれかに記載の無線送信回路。 - 前記オンオフ制御部は、前記複数のスイッチング素子におけるオンオフ状態を、不規則に変化させること
を特徴とする請求項1〜4のいずれかに記載の無線送信回路。 - 前記複数のスイッチング素子は、MOSトランジスタを用いて構成されており、
前記オンオフ制御部は、前記MOSトランジスタをオンさせる際におけるゲート電圧を、前記設定受付部により受け付けられた設定内容に応じて設定すること
を特徴とする請求項5記載の無線送信回路。 - 前記複数のスイッチング素子は、MOSトランジスタを用いて構成されており、
前記オンオフ制御部は、前記MOSトランジスタをオンさせる際におけるゲート電圧を不規則に変化させること
を特徴とする請求項6記載の無線送信回路。 - 前記キャパシタは、MOSトランジスタにおけるゲート容量によって構成されていること
を特徴とする請求項1〜8のいずれかに記載の無線送信回路。 - 前記第1の信号経路における信号遅延時間を調整するための第1の制御電圧を生成する第1の制御電圧生成部をさらに備え、
前記第1の遅延部は、前記基準周期信号に応じて、前記第1の制御電圧生成部により生成された前記第1の制御電圧の前記第1の信号経路への供給をオンオフする第1の信号駆動用スイッチング素子をさらに備えたこと
を特徴とする請求項1〜9のいずれかに記載の無線送信回路。 - 前記第1の信号駆動用スイッチング素子はCMOSインバータであり、
前記基準周期信号は、当該CMOSインバータのゲートに印加され、
前記第1の制御電圧生成部は、前記第1の制御電圧を当該CMOSインバータにおけるPMOSトランジスタのソースに印加し、
当該PMOSトランジスタのドレインは、前記第1の信号経路に接続されていること
を特徴とする請求項10記載の無線送信回路。 - 前記第2の信号経路における信号遅延時間を調整するための第2の制御電圧を生成する第2の制御電圧生成部をさらに備え、
前記第2の遅延部は、前記基準周期信号に応じて、前記第2の制御電圧生成部により生成された前記第2の制御電圧の前記第2の信号経路への供給をオンオフする第2の信号駆動用スイッチング素子をさらに備えたこと
を特徴とする請求項3〜11のいずれかに記載の無線送信回路。 - 前記第2の信号駆動用スイッチング素子はCMOSインバータであり、
前記基準周期信号は、当該CMOSインバータのゲートに印加され、
前記第2の制御電圧生成部は、前記第2の制御電圧を当該CMOSインバータにおけるPMOSトランジスタのソースに印加し、
当該PMOSトランジスタのドレインは、前記第2の信号経路に接続されていること
を特徴とする請求項12記載の無線送信回路。 - 所定の周期と同期したパルスを用いた無線信号により送信データを送信する無線送信回路において、
前記周期を有する周期信号である基準周期信号を生成する基準周期信号生成部と、
前記基準周期信号生成部から出力された基準周期信号を遅延させてタイミング信号を生成する遅延部と、
前記遅延部から出力されたタイミング信号と同期して、前記送信データを示す前記パルスを出力する送信パルス生成部とを備え、
前記遅延部は、
前記基準周期信号を前記タイミング信号として前記送信パルス生成部へ導く信号経路と、
前記信号経路と複数のスイッチング素子を介してそれぞれ接続される複数のキャパシタと、
当該スイッチング素子のオンオフ状態を不規則に変化させるオンオフ制御部とを備えること
を特徴とする無線送信回路。 - 所定の周期と同期したパルスを用いた無線信号により送信データを送信する無線送信回路において、
前記周期を有する周期信号である基準周期信号を生成する基準周期信号生成部と、
所定の遅延時間設定用電圧を不規則に変化させる制御電圧生成部と、
前記制御電圧生成部から出力された遅延時間設定用電圧に応じて、前記基準周期信号生成部から出力された基準周期信号を遅延させてタイミング信号を生成する遅延部と、
前記遅延部から出力されたタイミング信号と同期して、前記送信データを示す前記パルスを出力する送信パルス生成部とを備え、
前記遅延部は、
前記基準周期信号を前記送信パルス生成部へ導く信号経路と、
前記信号経路に接続されるキャパシタと、
前記基準周期信号に応じて、前記制御電圧生成部から出力された遅延時間設定用電圧の前記信号経路への供給をオンオフする信号駆動用スイッチング素子とを備えること
を特徴とする無線送信回路。 - 周期的なタイミングと同期したパルスを用いた無線信号により送信データを送信する無線送信装置において、
前記送信データを生成するデータ生成部と、
前記データ生成部により生成された送信データに基づいて、前記送信データを表すパルスを出力する無線送信回路と、
前記無線送信回路により出力されたパルスを放射するアンテナと
を備え、
前記無線送信回路は、請求項1〜15のいずれかに記載の無線送信回路であることを特徴とする無線送信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005340540A JP4752465B2 (ja) | 2005-11-25 | 2005-11-25 | 無線送信回路及び無線送信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005340540A JP4752465B2 (ja) | 2005-11-25 | 2005-11-25 | 無線送信回路及び無線送信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007150565A JP2007150565A (ja) | 2007-06-14 |
JP4752465B2 true JP4752465B2 (ja) | 2011-08-17 |
Family
ID=38211463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005340540A Expired - Fee Related JP4752465B2 (ja) | 2005-11-25 | 2005-11-25 | 無線送信回路及び無線送信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4752465B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101754357B1 (ko) * | 2015-12-08 | 2017-07-07 | 주식회사 맵스 | 전력 수신장치의 무선전력 전송 표준 선택기 및 그 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2583180B1 (fr) * | 1985-06-10 | 1987-08-07 | Cit Alcatel | Procede et dispositif de reduction de gigue d'un train numerique synchrone en vue de la recuperation de son rythme |
JPH04233314A (ja) * | 1990-12-28 | 1992-08-21 | Mitsubishi Electric Corp | 半導体装置の入力回路 |
JPH06164335A (ja) * | 1992-11-19 | 1994-06-10 | Toshiba Corp | 昇圧回路 |
JP3935777B2 (ja) * | 2002-05-28 | 2007-06-27 | 富士通株式会社 | 出力回路装置 |
JP4013828B2 (ja) * | 2003-05-27 | 2007-11-28 | 松下電工株式会社 | 無線送信回路 |
JP3979345B2 (ja) * | 2003-05-27 | 2007-09-19 | 松下電工株式会社 | 無線送信回路 |
JP4337613B2 (ja) * | 2004-04-23 | 2009-09-30 | パナソニック電工株式会社 | 無線送信回路 |
-
2005
- 2005-11-25 JP JP2005340540A patent/JP4752465B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007150565A (ja) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4365795B2 (ja) | パルス発生器及びそれを用いた送信機 | |
US6501307B1 (en) | Spread-spectrum clock buffer/driver that modulates clock period by switching loads | |
Shen et al. | A 0.76-pJ/pulse 0.1–1 Gpps microwatt IR-UWB CMOS pulse generator with adaptive PSD control using a limited monocycle precharge technique | |
JP4752465B2 (ja) | 無線送信回路及び無線送信装置 | |
Toya et al. | 125 mW 102.4 GS/s ultra-high-speed sampling circuit for complementary metal–oxide–semiconductor breast cancer detection system | |
JP4529723B2 (ja) | 無線送信回路及び無線送信装置 | |
Dong et al. | A CMOS ultrawideband pulse generator for 3–5 GHz applications | |
Saha et al. | A CMOS UWB transmitter for intra/inter-chip wireless communication | |
JP4853307B2 (ja) | 無線送信回路及び無線送信装置 | |
JP4803110B2 (ja) | Uwb通信装置 | |
CN104967465A (zh) | Cmos全数字频率可调脉冲无线电超宽带发射机 | |
JP6149937B2 (ja) | パルス位置変調方式インパルス無線送信機および無線通信システム | |
WO2012038732A1 (en) | Pulse generator | |
JP4517884B2 (ja) | 無線送信回路及び無線送信装置 | |
Buchegger et al. | Pulse delay techniques for PPM impulse radio transmitters | |
JP6582710B2 (ja) | インパルス送信機 | |
JP2006237661A (ja) | 無線送信回路及び無線送信装置 | |
Arafat et al. | A simple high data rate UWB OOK pulse generator with transmitted reference for on-chip wireless interconnects | |
JP4350655B2 (ja) | スペクトラム拡散クロックジェネレータ | |
Alam et al. | A High Data Rate Swing Enhanced CMOS Pulse Generator with an Overhead Reducing Technique | |
Moreira et al. | A pseudo-raised cosine IR-UWB pulse generator with adaptive PSD using 130nm CMOS process | |
Zhu et al. | A 2.5 Gpulse/s, 25 pJ/pulse, 0.18 μm CMOS impulse radio UWB transmitter based on dual-polarity distributed waveform generator | |
JP2008113287A (ja) | パルス発生回路及びパルス発生回路を有する通信装置、電子機器 | |
Popa et al. | A 2-PPM CMOS modulator for IR-UWB signals | |
Coke et al. | An Impulse-Radio UWB Transmitter for Short-Range Communication Systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110509 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |