CN104967465A - Cmos全数字频率可调脉冲无线电超宽带发射机 - Google Patents

Cmos全数字频率可调脉冲无线电超宽带发射机 Download PDF

Info

Publication number
CN104967465A
CN104967465A CN201510385672.3A CN201510385672A CN104967465A CN 104967465 A CN104967465 A CN 104967465A CN 201510385672 A CN201510385672 A CN 201510385672A CN 104967465 A CN104967465 A CN 104967465A
Authority
CN
China
Prior art keywords
nmos pass
pass transistor
circuit
time delay
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510385672.3A
Other languages
English (en)
Other versions
CN104967465B (zh
Inventor
韦保林
陈�田
徐卫林
韦雪明
段吉海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN201510385672.3A priority Critical patent/CN104967465B/zh
Publication of CN104967465A publication Critical patent/CN104967465A/zh
Application granted granted Critical
Publication of CN104967465B publication Critical patent/CN104967465B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Pulse Circuits (AREA)

Abstract

本发明公开一种CMOS全数字频率可调脉冲无线电超宽带发射机，由OOK调制电路、延时网络、脉冲序列产生网络和天线组成；OOK调制电路将输入数字信号DATA和时钟信号CLK进行处理，产生满足OOK调制要求的数字信号；延时网络采用反相器延时的特点，利用输入与输出信号的延时间隔作为后继脉冲序列产生网络的输入信号，在这延时间隔时间段内，生成等时间宽度的单脉冲单元；脉冲序列产生网络的每一级单脉冲信号产生电路产生一个单脉冲信号，所有单脉冲信号产生电路产生的脉冲信号组合成一个脉冲序列，该整脉冲序列作为输出信号输出经由天线发出。本发明的脉冲频率可调且工作带宽满足UWB协议要求。

Description

CMOS全数字频率可调脉冲无线电超宽带发射机
技术领域
本发明涉及脉冲无线电超宽带技术领域，具体涉及一种CMOS全数字频率可调脉冲无线电超宽带发射机。
背景技术
自从2002年美国联邦通信委员会(Federal CommunicationsCommission，FCC)颁布超宽带(Ultra-Wideband，UWB)的频谱规范，并将3。1GHz～10。6GHz频段作为民用超宽带设备的免授权频段以来，超宽带通信技术以其系统结构简单、传输速率高、功耗低等特点受到了无线个域网、无线传感器网络、生物医学等领域的应用研究及关注。
当前超宽带通信系统可分为三类：直接序列扩谱(DS-SS)，多带正交频分复用(MB-OFDM)，脉冲无线电(IR)。其中IR-UWB技术主要是利用一系列极窄脉冲作为信息的载体进行数据传输，无需任何载波信号，且窄脉冲信号可以直接或者经过缓冲器后由天线发射出去，因此相对于另外两种方式而言，其系统及电路结构更加简单，功耗及成本更低。当前已有不少文献对IR-UWB发射机进行研究，这些UWB主要采用以下方案实现：方案一是先采用数字电路延迟得到一个窄脉冲，窄脉冲经过整形网络后，频谱被搬移到所需频段，这种方案需要用到大量的电容、电感以及电阻器件、因此芯片面积和成本较大；第二种方案是先利用数字电路的延迟产生若干个窄脉冲，再把这些窄脉冲合成一个频谱满足要求的脉冲波形，这种方案对波形合成部分的要求非常严格，脉冲合成的时间稍有偏差则得到的波形就会完全失真；此外还有一种方案是利用雪崩二极管的阶跃恢复特性得到所需的窄脉冲信号，这种方案因其采用的雪崩二极管器件的工艺与标准的CMOS工艺不兼容，所以非常不适合进行CMOS芯片集成。
发明内容
本发明所要解决的技术问题是提供一种CMOS全数字频率可调脉冲无线电超宽带发射机，其脉冲频率可调且工作带宽满足UWB协议要求。
为解决上述问题，本发明是通过以下技术方案实现的：
CMOS全数字频率可调脉冲无线电超宽带发射机，由OOK调制电路、延时网络、脉冲序列产生网络和天线组成；其中
OOK调制电路将输入数字信号DATA和时钟信号CLK进行处理，产生满足OOK调制要求的数字信号；
延时网络采用反相器延时的特点，利用输入与输出信号的延时间隔作为后继脉冲序列产生网络的输入信号，在这延时间隔时间段内，生成等时间宽度的单脉冲单元；
脉冲序列产生网络的每一级单脉冲信号产生电路产生一个单脉冲信号，所有单脉冲信号产生电路产生的脉冲信号组合成一个脉冲序列，该整脉冲序列作为输出信号输出经由天线发出。
所述CMOS全数字频率可调脉冲无线电超宽带发射机，还进一步包括串接在OOK调制电路和延时网络之间的整型电路。
上述方案中，所述整型电路由2个反相器INV1和INV2串联而成，反相器INV1的输入端与OOK调制电路的输出端相连，反相器INV2的输出端与延时网络的输入端相连。
上述方案中，OOK调制电路由NMOS晶体管NM0、NM1，PMOS晶体管PM0和一个反相器INV0电路组成；NMOS晶体管NM0的漏极和PMOS晶体管PM0的源极相连后，形成OOK调制电路的数字信号CLK的输入端；NMOS晶体管NM0的栅极和反相器INV0的输入端相连后，形成OOK调制电路的时钟信号DATA的输入端；反相器INV0的输出端、PMOS晶体管PM0的栅极和NMOS晶体管NM1的栅极连接；NMOS晶体管NM1的源极接低电平；NMOS晶体管NM0的源极、PMOS晶体管PM0的漏极和NMOS晶体管NM1的漏极相连，形成OOK调制电路的输出端。
上述方案中，所述延时网络包括至少一级延时单元，每一级延时单元由2个延时可调反相电路串联而成；每个延时可调反相电路均由NMOS晶体管NM2、NM3、NM4、NM5、NM6和PMOS晶体管PM1、PM2、PM3、PM4组成；NMOS晶体管NM2的栅极形成延时可调反相电路的可调电压Vctrl的输入端；NMOS晶体管NM2的漏极、NMOS晶体管NM3的栅极、NMOS晶体管NM3的漏极、PMOS晶体管PM1的漏极、PMOS晶体管PM1的栅极、PMOS晶体管PM2的栅极和PMOS晶体管PM3的栅极相连；PMOS晶体管PM2的漏极、NMOS晶体管NM4的漏极、NMOS晶体管NM4的栅极和NMOS晶体管NM6的栅极相连；PMOS晶体管PM1的源极、PMOS晶体管PM2的源极和PMOS晶体管PM3的源极同时连接高电平；NMOS晶体管NM2的源极、NMOS晶体管NM3的源极、NMOS晶体管NM4的源极和NMOS晶体管N6的源极同时连接低电平；PMOS晶体管PM3的漏极连接PMOS晶体管PM4的源极；NMOS晶体管NM6的漏极连接NMOS晶体管NM5的源极；PMOS晶体管PM4的栅极和NMOS晶体管NM5的栅极相连后，形成延时可调反相电路的输入端；PMOS晶体管PM4的漏极和NMOS晶体管NM5的漏极相连后，形成延时可调反相电路的输出端。
上述方案中，通过每级延时生成电路中晶体管PM3、PM4、NM5、NM6的宽长比来调节反相器的反相延时时间。
上述方案中，所述延时网络包括三级延时单元，即由6个延时可调反相电路串联而成。
上述方案中，所述脉冲序列产生网络包括至少一级单脉冲信号产生电路，每一级单脉冲生成电路对应一级延时单元即2个延时可调反相电路；其中每一级单脉冲信号产生电路均由PMOS晶体管PM5、PM6和NMOS晶体管NM7、NM8组成；PMOS晶体管PM6的栅极形成本级单脉冲信号产生电路的延时信号A的输入端，该延时信号A的输入端连接所对应延时单元的第一延时可调反相电路INV-C1的输入端；PMOS晶体管PM6的源极和PMOS晶体管PM5的栅极相连；PMOS晶体管PM5的源极接高电平；PMOS晶体管PM5的栅极和NMOS晶体管NM7的栅极相连后，形成本级单脉冲信号产生电路的延时信号B的输入端，该延时信号A的输入端连接所对应延时单元的第一延时可调反相电路INV-C1的输出端和第二延时可调反相电路INV-C2的输入端；NMOS晶体管NM7的源极和NMOS晶体管NM8的栅极相连；NMOS晶体管NM8的源极接低电平；NMOS晶体管NM8的栅极形成本级单脉冲信号产生电路的延时信号C的输入端，该延时信号C的输入端连接所对应延时单元的第一延时可调反相电路INV-C2的输出端；PMOS晶体管PM6的栅极和NMOS晶体管NM7的栅极相连后，形成本级单脉冲信号产生电路输出信号OUT的输出端；三级单脉冲信号产生电路的输出端相连，并共同形成整个脉冲序列产生网络的输出端。
上述方案中，通过调节每级单脉冲生成电路中晶体管PM5、PM6、NM7、NM8的宽长比来调节所形成单脉冲信号的幅度。
上述方案中，所述脉冲序列产生网络包括三级单脉冲信号产生电路。
与现有技术相比，本发明具有结构简单，功耗低，面积小容易集成，且拥有脉冲频段可调的功能，增加UWB整体频段的利用率。
附图说明
图1是CMOS全数字频率可调脉冲无线电超宽带发射机的系统结构图。
图2是本发明的延时可调反相单元INV_C的结构图。
图3是本发明的单脉冲生成电路的结构图。
图4是本发明的反相器的结构图。
具体实施方式
下面结合附图对本发明做进一步描述：
CMOS全数字频率可调脉冲无线电超宽带发射机，如图1所示，主要由OOK(二进制启闭键控)调制电路、整型电路、延时网络、脉冲序列产生网络、反相器和天线组成。
OOK调制电路的主要功能是将输入数字信号DATA和时钟信号CLK进行处理，产生满足OOK调制要求的数字信号。即，当数字信号DATA为高电平“1”时，输出信号Y为时钟信号CLK，当数字信号DATA为低电平“0”时，输出信号Y为“0”。
OOK调制电路由NMOS晶体管NM0、NM1，PMOS晶体管PM0和一个反相器INV0电路组成。NMOS晶体管NM0的漏极和PMOS晶体管PM0的源极相连后，形成OOK调制电路的数字信号CLK的输入端。NMOS晶体管NM0的栅极和反相器INV0的输入端相连后，形成OOK调制电路的时钟信号DATA的输入端。反相器INV0的输出端、PMOS晶体管PM0的栅极和NMOS晶体管NM1的栅极连接。NMOS晶体管NM1的源极接低电平。NMOS晶体管NM0的源极、PMOS晶体管PM0的漏极和NMOS晶体管NM1的漏极相连，形成OOK调制电路的输出端。参见图1。
反相器的结构如图4所示，每个反相器均由PMOS晶体管PM7和NMOS晶体管NM9组成。其中PMOS晶体管PM7的栅极和NMOS晶体管NM9的栅极相连后，形成反相器的输入端。PMOS晶体管PM7的源极接高电平，NMOS晶体管NM9的源极接低电平。PMOS晶体管PM7的漏极和NMOS晶体管NM9的漏极相连后，形成反相器的输出端。
OOK调制电路的工作过程是：当DATA为高电平“1”时，NMOS晶体管NM0和PMOS晶体管PM0处于导通状态，而NMOS晶体管NM1处于不导通状态，于是时钟信号CLK可以通过NM0和PM0并联组成的电路网络，输出信号Y等于CLK信号。当DATA为高电平“0”时，NMOS晶体管NM0和PMOS晶体管PM0处于截止状态，而NMOS晶体管NM1处于导通状态，于是输出信号Y等于“0”。于是在数据数字信号为“1”时，有信号输出，数据数字信号为“0”时，无信号输出，满足OOK调制模式要求。
OOK调制电路的输出信号Y通过两级反相器INV1和INV2串联所组成的整型电路后，再作为延时网络的输入信号。参见图1。
延时网络的主要功能是采用反相器延时的特点，利用输入与输出信号的延时间隔作为后继脉冲序列产生网络的输入信号，在这延时间隔时间段内，生成等时间宽度的单脉冲单元。
上述延时网络包括三级延时单元，每一级延时单元由2个延时可调反相电路串联而成。每个延时可调反相电路均由NMOS晶体管NM2、NM3、NM4、NM5、NM6和PMOS晶体管PM1、PM2、PM3、PM4组成。NMOS晶体管NM2的栅极形成延时可调反相电路的可调电压Vctrl的输入端。NMOS晶体管NM2的漏极、NMOS晶体管NM3的栅极、NMOS晶体管NM3的漏极、PMOS晶体管PM1的漏极、PMOS晶体管PM1的栅极、PMOS晶体管PM2的栅极和PMOS晶体管PM3的栅极相连。PMOS晶体管PM2的漏极、NMOS晶体管NM4的漏极、NMOS晶体管NM4的栅极和NMOS晶体管NM6的栅极相连。PMOS晶体管PM1的源极、PMOS晶体管PM2的源极和PMOS晶体管PM3的源极同时连接高电平。NMOS晶体管NM2的源极、NMOS晶体管NM3的源极、NMOS晶体管NM4的源极和NMOS晶体管N6的源极同时连接低电平。PMOS晶体管PM3的漏极连接PMOS晶体管PM4的源极。NMOS晶体管NM6的漏极连接NMOS晶体管NM5的源极。PMOS晶体管PM4的栅极和NMOS晶体管NM5的栅极相连后，形成延时可调反相电路的输入端。PMOS晶体管PM4的漏极和NMOS晶体管NM5的漏极相连后，形成延时可调反相电路的输出端。参见图2。
延时可调反相电路的工作过程是：当调节可调电压Vctrl时，可以改变流经PMOS晶体管PM1的电流，而因为电流镜的作用，也相应的改变了流经PMOS晶体管PM3和NMOS晶体管NM6中的电流，从而改变由PMOS晶体管PM4和NMOS晶体管NM5组成的反相器的漏源电流，改变反相器的延时时间。该结构的主要特点是添加了NMOS晶体管NM3，可将NMOS晶体管NM3等效于并联在NMOS晶体管NM2两端的电阻。通过改变宽长比，使NMOS晶体管NM3等效于一个很大的电阻，从而减小NMOS晶体管NM2栅极电压变化而引起电流改变时的线性度，使线性度平滑，同时使电压调谐范围变宽。在本发明中，通过每级延时生成电路中晶体管PM3、PM4、NM5、NM6的宽长比来调节反相器的反相延时时间。
脉冲序列产生网络包括三级单脉冲信号产生电路，每一级单脉冲信号产生电路产生一个单脉冲信号，三级脉冲信号组合成一个脉冲序列作为输出信号。通过调节每级单脉冲信号产生电路中晶体管的宽长比来调节所形成单脉冲信号的幅度，三级单脉冲信号组合成一种具有较好的频谱特性伪高斯脉冲信号。每一级单脉冲生成电路对应一级延时单元即2个延时可调反相电路。
每一级单脉冲信号产生电路均由PMOS晶体管PM5、PM6和NMOS晶体管NM7、NM8组成。PMOS晶体管PM6的栅极形成本级单脉冲信号产生电路的延时信号A的输入端，该延时信号A的输入端连接所对应延时单元的第一延时可调反相电路INV-C1的输入端。PMOS晶体管PM6的源极和PMOS晶体管PM5的栅极相连。PMOS晶体管PM5的源极接高电平。PMOS晶体管PM5的栅极和NMOS晶体管NM7的栅极相连后，形成本级单脉冲信号产生电路的延时信号B的输入端，该延时信号A的输入端连接所对应延时单元的第一延时可调反相电路INV-C1的输出端和第二延时可调反相电路INV-C2的输入端。NMOS晶体管NM7的源极和NMOS晶体管NM8的栅极相连。NMOS晶体管NM8的源极接低电平。NMOS晶体管NM8的栅极形成本级单脉冲信号产生电路的延时信号C的输入端，该延时信号C的输入端连接所对应延时单元的第一延时可调反相电路INV-C2的输出端。PMOS晶体管PM6的栅极和NMOS晶体管NM7的栅极相连后，形成本级单脉冲信号产生电路输出信号OUT的输出端。三级单脉冲信号产生电路的输出端相连，并共同形成整个脉冲序列产生网络的输出端。参见图3。
脉冲序列产生网络的工作过程是：在单脉冲生成电路中，初始状态为A＝“1”,B＝“0”,C＝“1”。NMOS晶体管NM8和PMOS晶体管PM5导通，NMOS晶体管NM7和PMOS晶体管PM6截止，输出信号OUT为恒定电压值。当A点信号从高电平“1”变成低电平“0”时，而因为反相延时的原因，此时B点信号依然为低电平“0”，在A＝B＝“0”的情况下，PMOS晶体管PM5和PM6都导通，而NMOS晶体管NM7依然处在截止状态，所以输出信号OUT被连通到高电平直流电压信号，电压值被拉高。延迟时间过后，B点信号从“0”变成“1”，PMOS晶体管PM5截止，输出信号电压停止被拉高。当B点信号变成高电平“1”时，因为反相器延时原因，C点电压依然时高电平“1”，所以NMOS晶体管NM7、NM8都导通。输出信号OUT被连通到信号地(低电平“0”)，电压值被拉低。当反相器延迟时间结束后，C点信号变成低电平“0”。NMOS晶体管NM8截止，输出信号电压停止被拉低。在这一个周期的变化中，输出信号上形成了一个小的单脉冲信号。
在输出信号OUT电压值被拉低或拉高的过程中，电压变化的幅度受晶体管的性能决定。当改变晶体管的宽长比时，可以调节输出信号上所形成的脉冲的幅度。这个脉冲生成网络由三个单脉冲形成电路，并且都是在时间上延续的,三个单脉冲组合形成一个完整的脉冲序列,整个脉冲序列类似一个高阶高斯脉冲。这种高阶高斯脉冲在频谱上有很好的频谱特性，有利于通信信号的传输。在本发明中，通过调节每级单脉冲生成电路中晶体管PM5、PM6、NM7、NM8的宽长比来调节所形成单脉冲信号的幅度。
输出脉冲信号频率可调的工作过程是：系统所产生的脉冲序列的工作中心频率fc＝1/tc，其中tc为延时可调网络产生的延时时间，即单脉冲信号的脉冲宽度。脉冲序列的信号频宽B＝1/tB,其中tB为脉冲序列的时域宽度。所以通过调节延时可调网络延时时间tc的大小来调节发射机输出脉冲信号的工作中心频率。使发射机发射的脉冲信号可以在3-10GHz频段内选择最佳的工作频段。有利于UWB协议中3-10GHz频段的有效利用。
此外，在脉冲序列产生网络和天线之间串接有一缓冲电路。

Claims (10)

1.CMOS全数字频率可调脉冲无线电超宽带发射机，其特征在于：由OOK调制电路、延时网络、脉冲序列产生网络和天线组成；其中
OOK调制电路将输入数字信号DATA和时钟信号CLK进行处理，产生满足OOK调制要求的数字信号；
延时网络采用反相器延时的特点，利用输入与输出信号的延时间隔作为后继脉冲序列产生网络的输入信号，在这延时间隔时间段内，生成等时间宽度的单脉冲单元；
脉冲序列产生网络的每一级单脉冲信号产生电路产生一个单脉冲信号，所有单脉冲信号产生电路产生的脉冲信号组合成一个脉冲序列，该整脉冲序列作为输出信号输出经由天线发出。
2.根据权利要求1所述的CMOS全数字频率可调脉冲无线电超宽带发射机，其特征在于：还进一步包括串接在OOK调制电路和延时网络之间的整型电路。
3.根据权利要求2所述的CMOS全数字频率可调脉冲无线电超宽带发射机，其特征在于：所述整型电路由2个反相器INV1和INV2串联而成，反相器INV1的输入端与OOK调制电路的输出端相连，反相器INV2的输出端与延时网络的输入端相连。
4.根据权利要求1～3中任意一项所述的CMOS全数字频率可调脉冲无线电超宽带发射机，其特征在于：
OOK调制电路由NMOS晶体管NM0、NM1，PMOS晶体管PM0和一个反相器INV0电路组成；NMOS晶体管NM0的漏极和PMOS晶体管PM0的源极相连后，形成OOK调制电路的数字信号CLK的输入端；NMOS晶体管NM0的栅极和反相器INV0的输入端相连后，形成OOK调制电路的时钟信号DATA的输入端；反相器INV0的输出端、PMOS晶体管PM0的栅极和NMOS晶体管NM1的栅极连接；NMOS晶体管NM1的源极接低电平；NMOS晶体管NM0的源极、PMOS晶体管PM0的漏极和NMOS晶体管NM1的漏极相连，形成OOK调制电路的输出端。
5.根据权利要求4所述的CMOS全数字频率可调脉冲无线电超宽带发射机，其特征在于：所述延时网络包括至少一级延时单元，每一级延时单元由2个延时可调反相电路串联而成；每个延时可调反相电路均由NMOS晶体管NM2、NM3、NM4、NM5、NM6和PMOS晶体管PM1、PM2、PM3、PM4组成；NMOS晶体管NM2的栅极形成延时可调反相电路的可调电压Vctrl的输入端；NMOS晶体管NM2的漏极、NMOS晶体管NM3的栅极、NMOS晶体管NM3的漏极、PMOS晶体管PM1的漏极、PMOS晶体管PM1的栅极、PMOS晶体管PM2的栅极和PMOS晶体管PM3的栅极相连；PMOS晶体管PM2的漏极、NMOS晶体管NM4的漏极、NMOS晶体管NM4的栅极和NMOS晶体管NM6的栅极相连；PMOS晶体管PM1的源极、PMOS晶体管PM2的源极和PMOS晶体管PM3的源极同时连接高电平；NMOS晶体管NM2的源极、NMOS晶体管NM3的源极、NMOS晶体管NM4的源极和NMOS晶体管N6的源极同时连接低电平；PMOS晶体管PM3的漏极连接PMOS晶体管PM4的源极；NMOS晶体管NM6的漏极连接NMOS晶体管NM5的源极；PMOS晶体管PM4的栅极和NMOS晶体管NM5的栅极相连后，形成延时可调反相电路的输入端；PMOS晶体管PM4的漏极和NMOS晶体管NM5的漏极相连后，形成延时可调反相电路的输出端。
6.根据权利要求5所述的CMOS全数字频率可调脉冲无线电超宽带发射机，其特征在于：通过每级延时生成电路中晶体管PM3、PM4、NM5、NM6的宽长比来调节反相器的反相延时时间。
7.根据权利要求5所述的CMOS全数字频率可调脉冲无线电超宽带发射机，其特征在于：所述延时网络包括三级延时单元，即由6个延时可调反相电路串联而成。
8.根据权利要求5所述的CMOS全数字频率可调脉冲无线电超宽带发射机，其特征在于：所述脉冲序列产生网络包括至少一级单脉冲信号产生电路，每一级单脉冲生成电路对应一级延时单元即2个延时可调反相电路；其中每一级单脉冲信号产生电路均由PMOS晶体管PM5、PM6和NMOS晶体管NM7、NM8组成；PMOS晶体管PM6的栅极形成本级单脉冲信号产生电路的延时信号A的输入端，该延时信号A的输入端连接所对应延时单元的第一延时可调反相电路INV-C1的输入端；PMOS晶体管PM6的源极和PMOS晶体管PM5的栅极相连；PMOS晶体管PM5的源极接高电平；PMOS晶体管PM5的栅极和NMOS晶体管NM7的栅极相连后，形成本级单脉冲信号产生电路的延时信号B的输入端，该延时信号A的输入端连接所对应延时单元的第一延时可调反相电路INV-C1的输出端和第二延时可调反相电路INV-C2的输入端；NMOS晶体管NM7的源极和NMOS晶体管NM8的栅极相连；NMOS晶体管NM8的源极接低电平；NMOS晶体管NM8的栅极形成本级单脉冲信号产生电路的延时信号C的输入端，该延时信号C的输入端连接所对应延时单元的第一延时可调反相电路INV-C2的输出端；PMOS晶体管PM6的栅极和NMOS晶体管NM7的栅极相连后，形成本级单脉冲信号产生电路输出信号OUT的输出端；三级单脉冲信号产生电路的输出端相连，并共同形成整个脉冲序列产生网络的输出端。
9.根据权利要求8所述的CMOS全数字频率可调脉冲无线电超宽带发射机，其特征在于：通过调节每级单脉冲生成电路中晶体管PM5、PM6、NM7、NM8的宽长比来调节所形成单脉冲信号的幅度。
10.根据权利要求8所述的CMOS全数字频率可调脉冲无线电超宽带发射机，其特征在于：所述脉冲序列产生网络包括三级单脉冲信号产生电路。
CN201510385672.3A 2015-07-03 2015-07-03 Cmos全数字频率可调脉冲无线电超宽带发射机 Active CN104967465B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510385672.3A CN104967465B (zh) 2015-07-03 2015-07-03 Cmos全数字频率可调脉冲无线电超宽带发射机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510385672.3A CN104967465B (zh) 2015-07-03 2015-07-03 Cmos全数字频率可调脉冲无线电超宽带发射机

Publications (2)

Publication Number Publication Date
CN104967465A true CN104967465A (zh) 2015-10-07
CN104967465B CN104967465B (zh) 2017-10-24

Family

ID=54221422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510385672.3A Active CN104967465B (zh) 2015-07-03 2015-07-03 Cmos全数字频率可调脉冲无线电超宽带发射机

Country Status (1)

Country Link
CN (1) CN104967465B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110366690A (zh) * 2018-02-11 2019-10-22 深圳市大疆创新科技有限公司 集成电路以及用于测量距离的系统
CN110391802A (zh) * 2019-06-11 2019-10-29 西安电子科技大学 一种基于数字逻辑实现的频移高斯脉冲产生电路
CN112821917A (zh) * 2020-12-31 2021-05-18 广州捷宝电子科技股份有限公司 一种超宽带的无线载波通信方法及基于其的定位技术

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100310024A1 (en) * 2000-07-21 2010-12-09 Broadcom Corporation Methods and systems for DSP-based receivers
CN101924574A (zh) * 2010-08-30 2010-12-22 复旦大学 幅度和频谱可调的脉冲式超宽带发射机
US20110142093A1 (en) * 2009-12-16 2011-06-16 The Swatch Group Research And Development Ltd Low voltage mixer circuit for a uwb signal transmission device
CN204895028U (zh) * 2015-08-14 2015-12-23 南方英特空调有限公司 汽车空调箱暖风管路进出口固定装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100310024A1 (en) * 2000-07-21 2010-12-09 Broadcom Corporation Methods and systems for DSP-based receivers
US20110142093A1 (en) * 2009-12-16 2011-06-16 The Swatch Group Research And Development Ltd Low voltage mixer circuit for a uwb signal transmission device
CN101924574A (zh) * 2010-08-30 2010-12-22 复旦大学 幅度和频谱可调的脉冲式超宽带发射机
CN204895028U (zh) * 2015-08-14 2015-12-23 南方英特空调有限公司 汽车空调箱暖风管路进出口固定装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110366690A (zh) * 2018-02-11 2019-10-22 深圳市大疆创新科技有限公司 集成电路以及用于测量距离的系统
CN110391802A (zh) * 2019-06-11 2019-10-29 西安电子科技大学 一种基于数字逻辑实现的频移高斯脉冲产生电路
CN110391802B (zh) * 2019-06-11 2020-12-01 西安电子科技大学 一种基于数字逻辑实现的频移高斯脉冲产生电路
CN112821917A (zh) * 2020-12-31 2021-05-18 广州捷宝电子科技股份有限公司 一种超宽带的无线载波通信方法及基于其的定位技术

Also Published As

Publication number Publication date
CN104967465B (zh) 2017-10-24

Similar Documents

Publication Publication Date Title
CN103731123B (zh) 一种基于忆阻器的超宽带脉冲信号产生装置
CN103066953A (zh) 连续脉冲发生器
CN104967465A (zh) Cmos全数字频率可调脉冲无线电超宽带发射机
Shen et al. A 3–10 GHz IR-UWB CMOS pulse generator with 6 mW peak power dissipation using a slow-charge fast-discharge technique
CN104967464B (zh) Cmos全数字bpsk调制脉冲无线电超宽带发射机
CN204795028U (zh) Cmos全数字频率可调脉冲无线电超宽带发射机
Barraj et al. On/off wide tuning range voltage controlled ring oscillator for UWB pulse generator
US7804347B2 (en) Pulse generator circuit and communication apparatus
CN204795027U (zh) Cmos全数字bpsk调制脉冲无线电超宽带发射机
Moreira et al. All-digital reconfigurable IR-UWB pulse generator using BPSK modulation in 130nm RF-CMOS process
WO2011053243A1 (en) A transmitter with modulation
CN101421937A (zh) 用于超宽带传输的脉冲产生设备和方法
Radic et al. A low power 3.1–7.5 GHz tunable pulse generator for impulse radio UWB
Buchegger et al. Pulse delay techniques for PPM impulse radio transmitters
Tsang et al. Fully integrated sub-microWatt CMOS ultra wideband pulse-based transmitter for wireless sensors networks
CN201708772U (zh) 宽度极窄的高斯信号脉冲产生和调制装置
JP4517884B2 (ja) 無線送信回路及び無線送信装置
Hamdi et al. A low-power OOK ultra-wideband transmitter with power cycling and spectral flexibility
CN115276680B (zh) 一种多级可调谐的超宽带发射机
Wang et al. Ultra wide-band high-order pulse digital transmitter IC in 90nm CMOS for biomedical radar sensing
Pantoli et al. A Gaussian monocycle pulse generator/modulator for UWB radios applications
Radiò et al. A novel low-complexity bpsk ir-uwb pulse generator in 0.13 um cmos technology
Li et al. A current-steering DAC-based CMOS ultra-wideband transmitter with bi-phase modulation
Wang et al. A low power CMOS transmitter design for IR-UWB communication systems
JP5077147B2 (ja) 信号生成装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20151007

Assignee: Nanning Taisu Semiconductor Co.,Ltd.

Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY

Contract record no.: X2022450000523

Denomination of invention: CMOS all digital frequency adjustable pulse radio ultra wideband transmitter

Granted publication date: 20171024

License type: Common License

Record date: 20221229