JP4517884B2

JP4517884B2 - 無線送信回路及び無線送信装置

Info

Publication number: JP4517884B2
Application number: JP2005047528A
Authority: JP
Inventors: 善文末広; 雅則林; 篤志沖田
Original assignee: Panasonic Corp; Matsushita Electric Works Ltd
Current assignee: Panasonic Corp; Panasonic Electric Works Co Ltd
Priority date: 2005-02-23
Filing date: 2005-02-23
Publication date: 2010-08-04
Anticipated expiration: 2025-02-23
Also published as: JP2006237852A

Description

本発明は、無線送信回路に関し、特に、消費電流を低減することができる無線送信回路に関する。そして、本発明は、これを用いた無線送信装置に関する。

近年、高速無線伝送方式の一つとして、ウルトラワイドバンド（ＵＷＢ：Ultra Wide Band）通信方式が注目されている。ウルトラワイドバンド通信とは、超広帯域無線を意味し、中心周波数の２５％以上、又は１．５ＧＨｚ以上の帯域幅を占有する無線伝送方式を指し、搬送波を用いず、例えばパルス幅が１ｎｓｅｃ以下等の極めて細かい短パルス信号からなるパルス信号列を用いて通信を行うものである（例えば、特許文献１参照。）。このような短パルスを生成する高速パルス発生回路として、ステップリカバリダイオードを用いた無線送信回路が知られている。

図１３は、背景技術に係るウルトラワイドバンド通信方式の無線送信装置の構成を示すブロック図である。図１３に示す無線送信装置１０１では、送信データを変調してステップリカバリダイオード１０３へ出力する通信制御回路１０２と、通信制御回路１０２から出力された変調信号に高周波の信号成分を生じさせるステップリカバリダイオード１０３と、ステップリカバリダイオード１０３で生成された高周波の信号成分を抽出することにより短パルス信号を生成し、アンテナ１０５から無線信号として送信させるバンドパスフィルタ（ＢＰＦ）１０４とを備えている。

また、ウルトラワイドバンド通信方式による送信電力は、図１４に示す米連邦通信委員会（FCC:Federal Communications Commission）で規定されたスペクトラムマスク以下にする必要がある。図１４に示すスペクトラムマスクは、横軸が送信周波数、縦軸が送信電力を示し、周波数毎に送信電力が規定されているので、送信周波数毎に規定された電力以下の電波を用いて送信を行わなければならない。

送信電力は、送信する短パルス信号の波高値に応じて増大する。しかし、図１３に示す無線送信装置１０１では、送信パルスの波高値は、ステップリカバリダイオード１０３の特性や、通信制御回路１０２からステップリカバリダイオードへ出力される信号のスルーレートの影響を受けるため、波高値を精度よく制御することが困難であるという不都合があった。そこで、従来、短パルス信号の波高値がばらついてもスペクトラムマスクの規格値を超えないようにあらかじめ短パルス信号の波高値を規格値まで十分なマージンを取って低いレベルに設定したり、所定の時間内に出力する短パルス信号の波高値とパルス数とを制御することにより、送信電力を規格値の範囲内に抑えたりするものが知られている。
特表２００３−５１５９７４号公報

ところで、上述のように、あらかじめ十分なマージンを取って波高値を十分低いレベルに設定することにより送信電力を規格値の範囲内に抑える場合には、送信距離が短くなってしまうという不都合があった。また、所定の時間内に出力する短パルス信号の波高値とパルス数とを制御することにより送信電力を規格値の範囲内に抑えるものでは制御回路が複雑になり、部品点数が増大するという不都合があった。

本発明は、このような問題に鑑みて為された発明であり、短パルス信号における波高値の制御精度を向上させることにより規格値に対して必要とされる波高値のマージンを縮小することができる無線送信回路、及びこれを用いた無線送信装置を提供することを目的とする。

上述の目的を達成するために、本発明の第１の手段に係る無線送信回路は、パルスを用いた無線信号により送信データを送信する無線送信回路において、前記送信データを変調して第１の変調信号を生成する変調部と、前記変調部により生成された第１の変調信号の立ち上がり及び立ち下がりのうち少なくとも一方の信号エッジにおけるスルーレートを調整し、第２の変調信号として出力するスルーレート調整部と、前記スルーレート調整部により出力された前記第２の変調信号における信号立ち下がりエッジのスルーレートに基づいて前記第２の変調信号に高周波の信号成分を生じさせた第３の変調信号を生成するステップリカバリダイオードと、前記ステップリカバリダイオードにより生成された前記第３の変調信号から前記高周波の信号成分を抽出し、当該高周波の信号成分を前記送信データを表すパルスとして出力するフィルタ部とを備え、前記スルーレート調整部は、前記ステップリカバリダイオードへ前記第２の変調信号を出力するＣＭＯＳドライバ回路と、前記変調部により生成された第１の変調信号に基づいて前記ＣＭＯＳドライバ回路におけるゲート電圧を制御するプリドライバ回路とを備え、前記ＣＭＯＳドライバ回路は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとが直列接続されて構成され、前記ＣＭＯＳドライバ回路におけるＮＭＯＳトランジスタは、オンすることにより前記第２の変調信号を立ち下げるものであり、前記ＣＭＯＳドライバ回路におけるＰＭＯＳトランジスタは、オンすることにより前記第２の変調信号を立ち上げるものであり、前記ＣＭＯＳドライバ回路におけるＰＭＯＳトランジスタのオン抵抗は、当該ＣＭＯＳドライバ回路におけるＮＭＯＳトランジスタのオン抵抗よりも大きくされていることを特徴としている。

また、上述の無線送信回路において、前記プリドライバ回路は、前記第１の変調信号における第１のレベルで、前記ＣＭＯＳドライバ回路におけるゲート電圧を上昇させるべく並列接続された複数のＰＭＯＳトランジスタと、前記第１の変調信号における前記第１のレベルとは異なる第２のレベルで、前記ＣＭＯＳドライバ回路におけるゲート電圧を下降させるべく並列接続された複数のＮＭＯＳトランジスタと、前記第１の変調信号に応じて動作する、前記複数のＰＭＯＳトランジスタの数及び前記複数のＮＭＯＳトランジスタの数のうち少なくとも一方の数を設定する設定部とを備えることを特徴としている。

また、上述の無線送信回路において、前記プリドライバ回路は、前記第１の変調信号が前記第１のレベルから前記第２のレベルへ変化した場合に前記複数のＰＭＯＳトランジスタをオフさせてから前記複数のＮＭＯＳトランジスタをオンさせ、前記第１の変調信号が前記第２のレベルから前記第１のレベルへ変化した場合に前記複数のＮＭＯＳトランジスタをオフさせてから前記複数のＰＭＯＳトランジスタをオンさせる第１のノンオーバーラップ回路を備えることを特徴としている。

また、上述の無線送信回路において、前記プリドライバ回路における前記複数のＰＭＯＳトランジスタ及び複数のＮＭＯＳトランジスタは、前記ＣＭＯＳドライバ回路におけるＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのいずれか一方のゲート電圧を制御するべく並列接続されており、前記スルーレート調整部は、前記第１の変調信号が前記第１のレベルから前記第２のレベルへ変化した場合に前記ＣＭＯＳドライバ回路におけるＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのいずれか一方のトランジスタをオフさせてから前記プリドライバ回路によって他方のトランジスタをオンさせ、前記第１の変調信号が前記第２のレベルから前記第１のレベルへ変化した場合に前記プリドライバ回路によって前記他方のトランジスタをオフさせてから、前記ＣＭＯＳドライバ回路における前記一方のトランジスタをオンさせる第２のノンオーバーラップ回路をさらに備えることを特徴としている。

そして、本発明の第２の手段に係る無線送信装置は、パルスを用いた無線信号により送信データを送信する無線送信装置において、前記送信データを生成するデータ生成部と、前記データ生成部により生成された送信データに基づいて、前記送信データを表すパルスを出力する無線送信回路と、前記無線送信回路により出力されたパルスを放射するアンテナとを備え、前記無線送信回路は、上述のいずれかに記載の無線送信回路であることを特徴としている。

このような構成の無線送信回路及び無線送信装置は、スルーレート調整部によって、変調部により送信データが変調されて生成された第１の変調信号の立ち上がり及び立ち下がりのうち少なくとも一方の信号エッジにおけるスルーレートが調整され、第２の変調信号として出力される。そして、ステップリカバリダイオードによって第２の変調信号における信号エッジのスルーレートに基づいて第２の変調信号に高周波の信号成分を生じさせた第３の変調信号が生成され、フィルタ部によって第３の変調信号から高周波の信号成分が抽出され、当該高周波の信号成分が送信データを表すパルスとして出力されるので、パルスの波高値は、第２の変調信号における信号エッジのスルーレートに基づいて増減される。そして、第２の変調信号における信号エッジのスルーレートは、スルーレート調整部によって調整されるので、スルーレート調整部によってパルスの波高値を調整することができ、短パルス信号における波高値の制御精度を向上させて規格値に対して必要とされる波高値のマージンを縮小することができる。

以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。

（第１実施形態）
図１は、本発明の第１の実施形態に係る無線送信装置及び無線送信回路の構成の一例を示すブロック図である。図１に示す無線送信装置１は、水晶発振子ＯＳＣ１と、発振回路２と、データ生成部３と、無線送信回路１０と、アンテナ８とを備えている。無線送信回路１０は、データ生成部３から出力された送信データＳＤを変調し、パルスを用いて無線通信を行う通信方式、例えばウルトラワイドバンド通信方式におけるパルスを用いた無線信号として送信する回路部で、変調回路４（変調部）と、スルーレート調整部５と、ステップリカバリダイオード回路６と、バンドパスフィルタ７とを備えている。

発振回路２は、水晶発振子ＯＳＣ１を発振させて、無線送信装置１の動作の基本となる周期信号、例えば送信信号における短パルスの出力周期にされたクロック信号ＣＬＫをデータ生成部３と変調回路４とへ出力する。

データ生成部３は、送信しようとするデータを生成する回路部で、例えば人の在不在を検出する人感センサや温度センサ等の検出装置及び、例えば照明器具や空調装置等を制御するためのリモコン装置等の、情報や指示命令等を表すデータを生成するものであり、生成したデータを送信データＳＤとして発振回路２から出力されたクロック信号ＣＬＫと同期して変調回路４へ出力する。なお、データ生成部３は、自ら送信しようとするデータを生成するものに限られず、例えば外部に接続された機器から送信しようとするデータを受信して、送信データＳＤとして変調回路４へ出力するものであってもよい。

変調回路４は、ウルトラワイドバンド方式による変調を行う回路であり、例えばデータ生成部３から出力された送信データＳＤとＰＮ（Pseudorandom Noise）符号とを乗積することにより、送信データＳＤを変調して変調信号Ｓ１（第１の変調信号）を生成し、スルーレート調整部５へ出力する。

スルーレート調整部５は、変調回路４により生成された変調信号Ｓ１の立ち上がり及び立ち下がりのうち少なくとも一方の信号エッジにおけるスルーレートを調整し、変調信号Ｓ２（第２の変調信号）としてステップリカバリダイオード回路６へ出力する。図２は、スルーレート調整部５の構成の一例を示す回路図である。図２に示すスルーレート調整部５は、ＣＭＯＳドライバ回路５０１と、プリドライバ回路５０２とを備えている。

ＣＭＯＳドライバ回路５０１は、ＰＭＯＳトランジスタＱ１とＮＭＯＳトランジスタＱ２とが直列に接続され、ＰＭＯＳトランジスタＱ１のソースに回路動作用電源電圧が印加され、ＮＭＯＳトランジスタＱ２のソースがグラウンドに接続されて構成されたＣＭＯＳトランジスタ回路で、ＰＭＯＳトランジスタＱ１とＮＭＯＳトランジスタＱ２とのドレイン同士の接続された接続点が、ステップリカバリダイオード回路６に接続されている。また、ＰＭＯＳトランジスタＱ１とＮＭＯＳトランジスタＱ２とのゲート同士の接続された接続点が、ＣＭＯＳドライバ回路５０１のゲートとしてプリドライバ回路５０２に接続されている。

図３は、ＰＭＯＳトランジスタＱ１とＮＭＯＳトランジスタＱ２との構造を模式的に示した構造図である。図３に示すように、ＰＭＯＳトランジスタＱ１とＮＭＯＳトランジスタＱ２とにおいて、ＰＭＯＳトランジスタＱ１のゲートＧ１と、ＮＭＯＳトランジスタＱ２のゲートＧ２とは、ソース−ドレイン間の距離方向の長さＬが略等しく形成されている。そして、ＰＭＯＳトランジスタＱ１のゲートＧ１における長さＬ方向と垂直方向の幅Ｗ１は、ＮＭＯＳトランジスタＱ２のゲートＧ２における長さＬ方向と垂直方向の幅Ｗ２よりも小さく、例えば１／２以下にされている。これにより、ＰＭＯＳトランジスタＱ１のオン抵抗はＮＭＯＳトランジスタＱ２のオン抵抗よりも大きく、例えば２倍以上に設定される。

ＮＭＯＳトランジスタＱ２のゲートＧ２は、オンすることにより変調信号Ｓ２を立ち下げる。そして、後述するように、変調信号Ｓ２の立ち下がりによってパルス信号Ｓ４が生成されるので、ＮＭＯＳトランジスタＱ２は変調信号Ｓ２を高速に駆動するべく低オン抵抗となる必要があり、従ってＮＭＯＳトランジスタＱ２のゲートＧ２における幅Ｗ２は、オン抵抗の要求を満たすべく一定の幅以上にする必要がある。一方、ＰＭＯＳトランジスタＱ１によって駆動される変調信号Ｓ２の立ち上がりは、パルス信号Ｓ４の生成に寄与しないので、ＮＭＯＳトランジスタＱ２に比べてオン抵抗が大きくてもよい。

そこで、ＰＭＯＳトランジスタＱ１のゲートＧ１における幅Ｗ１を、ＮＭＯＳトランジスタＱ２のゲートＧ２における幅Ｗ２よりも小さく、例えば１／２以下とし、ＰＭＯＳトランジスタＱ１のオン抵抗をＮＭＯＳトランジスタＱ２のオン抵抗よりも大きく、例えば２倍以上に設定することにより、ＰＭＯＳトランジスタＱ１とＮＭＯＳトランジスタＱ２とのオン抵抗の合計を増大させ、ＣＭＯＳドライバ回路５０１のスイッチングタイミングにおけるＰＭＯＳトランジスタＱ１とＮＭＯＳトランジスタＱ２とを貫通する貫通電流を減少させ、消費電流を低減することができる。

また、ＰＭＯＳトランジスタＱ１のゲートＧ１における幅Ｗ１を、ＮＭＯＳトランジスタＱ２のゲートＧ２における幅Ｗ２よりも小さく、例えば１／２以下としてＰＭＯＳトランジスタＱ１を小型化することができるので、ＣＭＯＳドライバ回路５０１を小型化することができる。

プリドライバ回路５０２は、第１ノンオーバーラップ回路５０３（第１のノンオーバーラップ回路）と、トランジスタアレー部５０４とを備えている。トランジスタアレー部５０４は、ＣＭＯＳドライバ回路５０１のゲート電圧を上昇させるべく並列接続された複数、例えばｎ個のＰＭＯＳトランジスタＱＰ１〜ＱＰｎと、ＣＭＯＳドライバ回路５０１のゲート電圧を下降させるべく並列接続された複数、例えばｎ個のＮＭＯＳトランジスタＱＮ１〜ＱＮｎと、ＰＭＯＳトランジスタＱＰ１〜ＱＰｎのゲート電圧を制御するｎ個のトライステートインバータＢＰ１〜ＢＰｎと、ＮＭＯＳトランジスタＱＮ１〜ＱＮｎのゲート電圧を制御するｎ個のトライステートインバータＢＮ１〜ＢＮｎと、設定部５０５とを備えている。

図４は、第１ノンオーバーラップ回路５０３の構成の一例を示す回路図である。図４に示す第１ノンオーバーラップ回路５０３は、ＮＯＲゲート５３１，５３２と、インバータゲート５３３〜５３８とを備えている。そして、変調回路４から出力された変調信号Ｓ１が、ＮＯＲゲート５３１の入力端子の一方に入力され、ＮＯＲゲート５３１の出力信号がインバータゲート５３３，５３４で遅延されてＰＭＯＳトランジスタＱＰ１〜ＱＰｎの制御信号Ｓ５３４としてトライステートインバータＢＰ１〜ＢＰｎの入力端子へ出力される。また、変調回路４から出力された変調信号Ｓ１は、インバータゲート５３５を介してＮＯＲゲート５３２の入力端子の一方に入力され、ＮＯＲゲート５３２によりインバータゲート５３４から出力された出力信号Ｓ５３４とＮＯＲ演算が施された後、インバータゲート５３６，５３７で遅延されて出力信号Ｓ５３７としてＮＯＲゲート５３１の他方の入力端子へ出力されると共にインバータゲート５３８で遅延されてＮＭＯＳトランジスタＱＮ１〜ＱＮｎの制御信号Ｓ５３８としてトライステートインバータＢＮ１〜ＢＮｎの入力端子へ出力される。

トライステートインバータＢＰ１〜ＢＰｎの出力端子は、ＰＭＯＳトランジスタＱＰ１〜ＱＰｎのゲートにそれぞれ接続されている。トライステートインバータＢＮ１〜ＢＮｎの出力端子は、ＮＭＯＳトランジスタＱＮ１〜ＱＮｎのゲートにそれぞれ接続されている。ＰＭＯＳトランジスタＱＰ１〜ＱＰｎのソースには回路動作用電源電圧が印加され、ＰＭＯＳトランジスタＱＰ１〜ＱＰｎのドレインはＣＭＯＳドライバ回路５０１のゲートに接続されている。ＮＭＯＳトランジスタＱＮ１〜ＱＮｎのソースはグラウンドに接続され、ＮＭＯＳトランジスタＱＮ１〜ＱＮｎのドレインはＣＭＯＳドライバ回路５０１のゲートに接続されている。これにより、ＰＭＯＳトランジスタＱＰ１〜ＱＰｎのドレインとＮＭＯＳトランジスタＱＮ１〜ＱＮｎのドレインとの接続点に生じた電圧が、制御信号Ｓ１１としてＣＭＯＳドライバ回路５０１のゲートへ出力される。

設定部５０５は、第１ノンオーバーラップ回路５０３から出力された制御信号Ｓ５３４に応じてオンするＰＭＯＳトランジスタＱＰ１〜ＱＰｎの数、及び第１ノンオーバーラップ回路５０３から出力された制御信号Ｓ５３８に応じてオンするＮＭＯＳトランジスタＱＮ１〜ＱＮｎの数を設定する。具体的には、設定部５０５は、例えばトライステートインバータＢＰ１〜ＢＰｎのゲート端子にそれぞれ接続されたｎ個の図略の設定スイッチによって構成されており、各設定スイッチがオンされると、トライステートインバータＢＰ１〜ＢＰｎのうちオンされた設定スイッチに接続されたものがイネーブルとなって制御信号Ｓ５３４がそのトライステートバッファに接続されたＰＭＯＳトランジスタのゲートに反転して供給される。また、設定部５０５における図略の各設定スイッチがオフされると、トライステートインバータＢＰ１〜ＢＰｎのうちオフされた設定スイッチに接続されたトライステートバッファは制御信号Ｓ５３４をＰＭＯＳトランジスタへ出力せず、そのトライステートバッファに接続されたＰＭＯＳトランジスタは制御信号Ｓ５３４にかかわらずオンしないようにされている。

これにより、設定部５０５は、第１ノンオーバーラップ回路５０３から出力された制御信号Ｓ５３４に応じてオンするＰＭＯＳトランジスタＱＰ１〜ＱＰｎの数を設定するようにされている。設定部５０５は、同様の構成により、第１ノンオーバーラップ回路５０３から出力された制御信号Ｓ５３８に応じてオンするＮＯＳトランジスタＱＮ１〜ＱＮｎの数を設定するようにされている。

なお、設定部５０５は、ＰＭＯＳトランジスタＱＰ１〜ＱＰｎの数と、ＮＯＳトランジスタＱＮ１〜ＱＮｎの数とのうち、後述するステップリカバリダイオード回路６によるパルスの生成に用いられる方向の変調信号Ｓ２の信号エッジに関わる方の数のみ設定するものであってもよい。例えば、変調信号Ｓ２の立ち下がりがステップリカバリダイオード回路６によりパルスの生成に用いられる場合、変調信号Ｓ２の立ち下がりを出力するＮＭＯＳトランジスタＱ２をオンさせるＰＭＯＳトランジスタＱＰ１〜ＱＰｎの数のみを設定するものであってもよい。

また、プリドライバ回路５０２は、第１ノンオーバーラップ回路５０３を備えず、例えば変調回路４から出力された変調信号Ｓ１が、直接トライステートインバータＢＰ１〜ＢＰｎ及びトライステートインバータＢＮ１〜ＢＮｎの入力端子に入力される構成としてもよい。

ステップリカバリダイオード回路６は、ステップリカバリダイオードＳＲＤを用いてスルーレート調整部５により出力された変調信号Ｓ２における信号エッジのスルーレートに基づいて変調信号Ｓ２に高周波の信号成分を生じさせた変調信号Ｓ３（第３の変調信号）を生成する回路部である。図５は、ステップリカバリダイオード回路６の構成の一例を示す回路図である。図５に示すステップリカバリダイオード回路６は、スルーレート調整部５から出力された変調信号Ｓ２がハイパスフィルタ６０１に入力され、ハイパスフィルタ６０１の出力がステップリカバリダイオードＳＲＤのアノードに接続され、ステップリカバリダイオードＳＲＤのカソードがグラウンドに接続されている。また、所定のバイアス電圧Ｖｂｉａｓが、電圧−電流変換素子６０２を介してステップリカバリダイオードＳＲＤのアノードに供給されている。

ハイパスフィルタ６０１は、例えばコンデンサを用いて構成されたハイパスフィルタで、スルーレート調整部５から出力された変調信号Ｓ２の高周波成分を通過させる。電圧−電流変換素子６０２は、バイアス電圧Ｖｂｉａｓを電流に変換する素子で、例えば抵抗やインダクタ等が用いられる。そして、ステップリカバリダイオードＳＲＤのアノードに生じた電圧が、変調信号Ｓ３としてバンドパスフィルタ７へ出力される。

図１に戻ってバンドパスフィルタ７は、ステップリカバリダイオード回路６から出力された変調信号Ｓ３から高周波の信号成分を抽出する帯域フィルタであり、抽出した高周波の信号成分をウルトラワイドバンド通信用のパルス信号Ｓ４としてアンテナ８へ出力する。アンテナ８は、パルス信号Ｓ４を無線信号として放射する。

次に、上述のように構成された無線送信装置１の動作について説明する。図６は、無線送信装置１の動作を説明するための信号波形図である。まず、発振回路２によって、水晶発振子ＯＳＣ１の発振周波数に基づきクロック信号ＣＬＫが生成されると共にデータ生成部３と変調回路４とへ出力される。次に、データ生成部３から、クロック信号ＣＬＫと同期して送信データＳＤが変調回路４へ出力される。そして、変調回路４によって、例えばデータ生成部３から出力された送信データＳＤとＰＮ符号とが乗積されてウルトラワイドバンド方式による変調が施された変調信号Ｓ１が生成され、スルーレート調整部５へ出力される。

スルーレート調整部５では、プリドライバ回路５０２により変調信号Ｓ１を反転させた信号が制御信号Ｓ１１としてＣＭＯＳドライバ回路５０１へ出力され、ＣＭＯＳドライバ回路５０１によって制御信号Ｓ１１を反転させた信号が変調信号Ｓ２としてステップリカバリダイオード回路６へ出力される。

具体的には、まずスルーレート調整部５において、変調回路４から出力された変調信号Ｓ１が、図４に示す第１ノンオーバーラップ回路５０３に入力される。図７は、第１ノンオーバーラップ回路５０３の動作を説明するための信号波形図である。図７に示すように、変調信号Ｓ１が第１ノンオーバーラップ回路５０３に入力されると、変調信号Ｓ１がハイレベルからローレベルに変化した場合に、制御信号Ｓ５３８をローレベルからハイレベルに変化させてから制御信号Ｓ５３４をローレベルからハイレベルに変化させることによりＮＭＯＳトランジスタＱＮ１〜ＱＮｎをオフさせてからＰＭＯＳトランジスタＱＰ１〜ＱＰｎをオンさせて、制御信号Ｓ１１をローレベルからハイレベルに変化させる。

また、変調信号Ｓ１がローレベルからハイレベルに変化した場合に、制御信号Ｓ５３４をハイレベルからローレベルに変化させてから制御信号Ｓ５３８をハイレベルからローレベルに変化させることによりＰＭＯＳトランジスタＱＰ１〜ＱＰｎをオフさせてからＮＭＯＳトランジスタＱＮ１〜ＱＮｎをオンさせて、制御信号Ｓ１１をハイレベルからローレベルに変化させる。

これにより、変調信号Ｓ１のレベル反転時にＰＭＯＳトランジスタＱＰ１〜ＱＰｎとＮＭＯＳトランジスタＱＮ１〜ＱＮｎとが同時にオンするタイミングが無く、ＰＭＯＳトランジスタＱＰ１〜ＱＰｎとＮＭＯＳトランジスタＱＮ１〜ＱＮｎとを貫通する貫通電流の流れることが抑制されるので、変調信号Ｓ１のレベル反転時における消費電流が低減される。

図８は、制御信号Ｓ１１、変調信号Ｓ２，Ｓ３、及びパルス信号Ｓ４を拡大して示した信号波形図である。上述のように、制御信号Ｓ５３４に応じてＰＭＯＳトランジスタＱＰ１〜ＱＰｎがオンすると、ＣＭＯＳドライバ回路５０１のゲートに印加される制御信号Ｓ１１の電圧レベルが上昇し、立ち上がる。この場合、制御信号Ｓ１１の立ち上がりにおける電圧レベルの上昇速度であるスルーレートは、ＰＭＯＳトランジスタＱＰ１〜ＱＰｎのうちオンしたトランジスタの数の増減に応じて増減する。ＰＭＯＳトランジスタＱＰ１〜ＱＰｎのうち制御信号Ｓ５３４に応じてオンするトランジスタは設定部５０５の設定内容によって決められるので、設定部５０５によって制御信号Ｓ５３４に応じてオンするトランジスタの数を増減することにより、制御信号Ｓ１１の立ち上がりにおけるスルーレートを増減させることができる。

同様に、制御信号Ｓ５３８に応じてＮＭＯＳトランジスタＱＮ１〜ＱＮｎがオンすると、ＣＭＯＳドライバ回路５０１のゲートに印加される制御信号Ｓ１１の電圧レベルが下降し、立ち下がる。この場合、制御信号Ｓ１１の立ち下がりにおける電圧レベルの下降速度であるスルーレートは、ＮＭＯＳトランジスタＱＮ１〜ＱＮｎのうちオンしたトランジスタの数の増減に応じて増減する。ＮＭＯＳトランジスタＱＮ１〜ＱＮｎのうち制御信号Ｓ５３８に応じてオンするトランジスタは設定部５０５の設定内容によって決められるので、設定部５０５によって制御信号Ｓ５３８に応じてオンするトランジスタの数を増減することにより、制御信号Ｓ１１の立ち下がりにおけるスルーレートを増減させることができる。

そして、制御信号Ｓ１１の立ち上がり、立ち下がりにおけるスルーレートが増減されると、ＣＭＯＳドライバ回路５０１から出力される変調信号Ｓ２の立ち下がり、立ち上がりにおけるスルーレートが増減される。これにより、スルーレート調整部５によって、設定部５０５の設定内容に応じて、変調回路４により生成された変調信号Ｓ１の信号エッジにおけるスルーレートが調整され、変調信号Ｓ２としてステップリカバリダイオード回路６へ出力される。

次に、ステップリカバリダイオード回路６に変調信号Ｓ２が入力されると、図８に示すように、ステップリカバリダイオード回路６におけるステップリカバリダイオードＳＲＤによって、変調信号Ｓ２の信号立ち下がり部に高周波の信号成分を生じさせることにより、立ち下がりが急峻にされると共にアンダーシュートが生じた変調信号Ｓ３が生成される。この場合、ステップリカバリダイオード回路６によって生じる高周波の信号成分は、変調信号Ｓ２の立ち下がりにおけるスルーレートの増減に応じて増減される。

次に、ステップリカバリダイオード回路６から出力された変調信号Ｓ３から、バンドパスフィルタ７によって高周波の信号成分が抽出され、抽出された高周波の信号成分がウルトラワイドバンド通信用のパルス信号Ｓ４としてアンテナ８へ出力され、アンテナ８によってパルス信号Ｓ４が無線信号として放射される。この場合、パルス信号Ｓ４の時間幅は、ウルトラワイドバンド通信に用いられる１ｎｓ程度の時間幅が得られると共に、変調信号Ｓ３における高周波の信号成分の増減に応じてパルス信号Ｓ４の波高値が増減される。

そして、上述のように、高周波の信号成分は変調信号Ｓ２の立ち下がりにおけるスルーレートの増減に応じて増減され、変調信号Ｓ２の立ち下がりにおけるスルーレートはスルーレート調整部５における設定部５０５の設定内容に応じて調整されるので、設定部５０５の設定内容に応じてパルス信号Ｓ４の波高値を調整することができる。例えばステップリカバリダイオードＳＲＤの特性バラツキや使用環境によるステップリカバリダイオードＳＲＤの温度特性等、パルス信号Ｓ４の波高値の変動を設定部５０５の設定内容に基づきスルーレート調整部５で補正することができるのでパルス信号Ｓ４における波高値の制御精度を向上させることができる。そして、パルス信号Ｓ４における波高値の制御精度を向上させることができるので、要求される規格値に対して必要とされる波高値のマージンを縮小することができ、波高値のマージンによる送信距離の低下を低減することができる。

なお、図９に示すように、第１ノンオーバーラップ回路５０３を直接ＣＭＯＳドライバ回路５０１に接続し、第１ノンオーバーラップ回路５０３の制御信号Ｓ５３８をＰＭＯＳトランジスタＱ１のゲートへ出力し、第１ノンオーバーラップ回路５０３の制御信号Ｓ５３４をＮＭＯＳトランジスタＱ２のゲートへ出力するようにしてもよい。この場合、図７に示すＰＭＯＳトランジスタＱＰ１〜ＱＰｎ及びＮＭＯＳトランジスタＱＮ１〜ＱＮｎと同様に、ＰＭＯＳトランジスタＱ１及びＮＭＯＳトランジスタＱ２がオンオフされるので、ＰＭＯＳトランジスタＱ１及びＮＭＯＳトランジスタＱ２が同時にオン状態にされることが無く、ＰＭＯＳトランジスタＱ１及びＮＭＯＳトランジスタＱ２を貫通する貫通電流が流れることが抑制され、消費電流を低減することができる。

（第２実施形態）
次に、本発明の第２の実施形態に係る無線送信装置及び無線送信回路について説明する。本発明の第２の実施形態に係る無線送信装置及び無線送信回路は、第１の実施形態に係る無線送信装置及び無線送信回路とは、スルーレート調整部５ａの構成が異なる。他の構成は第１の実施形態に係る無線送信装置及び無線送信回路と同様であるのでその説明を省略する。

図１０は、本発明の第２の実施形態に係る無線送信装置及び無線送信回路に用いられるスルーレート調整部５ａの構成の一例を示すブロック図である。図１０に示すスルーレート調整部５ａは、ＣＭＯＳドライバ回路５０１と、トランジスタアレー部５０４と、第２ノンオーバーラップ回路５１０とを備えている。この場合、第２ノンオーバーラップ回路５１０が、請求項における第１及び第２のノンオーバーラップ回路の一例に相当している。

図１１は、第２ノンオーバーラップ回路５１０の構成の一例を示す回路図である。図１１に示す第２ノンオーバーラップ回路５１０は、ＮＯＲゲート５５０〜５５２と、インバータゲート５５３〜５６４とを備えている。そして、変調回路４から出力された変調信号Ｓ１が、ＮＯＲゲート５５１の入力端子の一方に入力され、ＮＯＲゲート５５１の出力信号がインバータゲート５５３，５５４で遅延されて図２に示す制御信号Ｓ５３８の代わりにＮＭＯＳトランジスタＱＮ１〜ＱＮｎの制御信号ＳＱ３としてトライステートインバータＢＮ１〜ＢＮｎの入力端子へ出力される。

また、変調回路４から出力された変調信号Ｓ１は、インバータゲート５５５を介してＮＯＲゲート５５２の入力端子の一方に入力され、ＮＯＲゲート５５２により制御信号ＳＱ３とＮＯＲ演算が施された後、インバータゲート５５６，５５７で遅延されて出力信号Ｓ５５７としてＮＯＲゲート５５０の一方の入力端子へ出力されると共にインバータゲート５５８で遅延、反転されて、制御信号ＳＱ１として、ＣＭＯＳドライバ回路５０１におけるＰＭＯＳトランジスタＱ１のゲートへ出力される。

さらに、変調回路４から出力された変調信号Ｓ１は、インバータゲート５５９，５６０で遅延されてＮＯＲゲート５５０の他方の入力端子に入力され、ＮＯＲゲート５５０により制御信号Ｓ５５７とＮＯＲ演算が施された後、インバータゲート５６１〜５６３で遅延、反転されて出力信号Ｓ５６３としてＮＯＲゲート５５１の他方の入力端子へ出力されると共にさらにインバータゲート５６４で遅延、反転されて図２に示す制御信号Ｓ５３４の代わりにＰＭＯＳトランジスタＱＰ１〜ＱＰｎの制御信号ＳＱ２としてトライステートインバータＢＰ１〜ＢＰｎの入力端子へ出力される。

その他の構成は図２に示すスルーレート調整部５と同様であるので、その説明を省略し、スルーレート調整部５ａの動作を説明する。図１２は、スルーレート調整部５ａの動作を説明するための説明図である。図１２に示すように、変調信号Ｓ１がハイレベルからローレベルに変化した場合に、第２ノンオーバーラップ回路５１０からの制御信号ＳＱ１に応じてＰＭＯＳトランジスタＱ１がオフ（制御信号ＳＱ１がハイレベル）されてから、第２ノンオーバーラップ回路５１０からの制御信号ＳＱ２及びＳＱ３に応じてトランジスタアレー部５０４によりＮＭＯＳトランジスタＱ２がオン（制御信号Ｓ１１がハイレベル）される。また、変調信号Ｓ１がローレベルからハイレベルに変化した場合に、第２ノンオーバーラップ回路５１０からの制御信号ＳＱ２及びＳＱ３に応じてトランジスタアレー部５０４によりＮＭＯＳトランジスタＱ２がオフ（制御信号Ｓ１１がローレベル）されてから、第２ノンオーバーラップ回路５１０からの制御信号ＳＱ１に応じてＰＭＯＳトランジスタＱ１がオン（制御信号ＳＱ１がローレベル）される。

これにより、変調信号Ｓ１のレベル反転時にＰＭＯＳトランジスタＱ１とＮＭＯＳトランジスタＱ２とが同時にオンするタイミングが無く、ＰＭＯＳトランジスタＱ１とＮＭＯＳトランジスタＱ２とを貫通する貫通電流の流れることが抑制されるので、変調信号Ｓ１のレベル反転時におけるＣＭＯＳドライバ回路５０１での消費電流を低減することができる。

また、第２ノンオーバーラップ回路５１０からの制御信号ＳＱ２及びＳＱ３によって、第１ノンオーバーラップ回路５０３と同様の動作により、制御信号ＳＱ２のレベル反転時に、ＰＭＯＳトランジスタＱＰ１〜ＱＰｎとＮＭＯＳトランジスタＱＮ１〜ＱＮｎとが同時にオンするタイミングが無く、ＰＭＯＳトランジスタＱＰ１〜ＱＰｎとＮＭＯＳトランジスタＱＮ１〜ＱＮｎとを貫通する貫通電流の流れることが抑制されるので、変調信号Ｓ１のレベル反転時においてトランジスタアレー部５０４における消費電流が低減される。

また、上述のようにステップリカバリダイオード回路６によって生じる高周波の信号成分が変調信号Ｓ２の立ち下がりにおけるスルーレートの増減に応じて増減される場合には、変調信号Ｓ２の立ち下げを行うＮＭＯＳトランジスタＱ２のゲート信号のスルーレートを調整することによりパルス信号Ｓ４における波高値を調整することができるので、トランジスタアレー部５０４は、ＮＭＯＳトランジスタＱ２側にのみ設けることで、パルス信号Ｓ４における波高値を調整することができる。

本発明の第１の実施形態に係る無線送信装置及び無線送信回路の構成の一例を示すブロック図である。図１に示すスルーレート調整部の構成の一例を示す回路図である。図２に示すＰＭＯＳトランジスタとＮＭＯＳトランジスタとの構造を模式的に示した構造図である。図２に示す第１ノンオーバーラップ回路の構成の一例を示す回路図である。図１に示すステップリカバリダイオード回路の構成の一例を示す回路図である。図１に示す無線送信装置の動作を説明するための信号波形図である。図２に示す第１ノンオーバーラップ回路の動作を説明するための信号波形図である。図１に示す無線送信装置の動作を説明するための信号波形図である。図１に示すスルーレート調整部の変形例を示す回路図である。本発明の第２の実施形態に係る無線送信装置及び無線送信回路に用いられるスルーレート調整部の構成の一例を示すブロック図である。図１０に示す第２ノンオーバーラップ回路の構成の一例を示す回路図である。図１０に示すスルーレート調整部の動作を説明するための説明図である。背景技術に係るウルトラワイドバンド通信方式の無線送信装置の構成を示すブロック図である。米連邦通信委員会で規定されたスペクトラムマスクを示す図である。

符号の説明

１無線送信装置
２発振回路
３データ生成部
４変調回路
５,５ａスルーレート調整部
６ステップリカバリダイオード回路
７バンドパスフィルタ
８アンテナ
１０無線送信回路
５０１ＣＭＯＳドライバ回路
５０２プリドライバ回路
５０３第１ノンオーバーラップ回路
５０４トランジスタアレー部
５０５設定部
５０６第３ノンオーバーラップ回路
５１０第２ノンオーバーラップ回路
６０１ハイパスフィルタ
６０２電圧−電流変換素子
ＢＮ１〜ＢＮｎトライステートインバータ
ＢＰ１〜ＢＰｎトライステートインバータ
Ｇ１，Ｇ２ゲート
ＯＳＣ１水晶発振子
Ｑ１トランジスタ
Ｑ２トランジスタ
ＱＮ１〜ＱＮｎＮＭＯＳトランジスタ
ＱＰ１〜ＱＰｎＰＭＯＳトランジスタ
ＳＲＤステップリカバリダイオード

Claims

パルスを用いた無線信号により送信データを送信する無線送信回路において、
前記送信データを変調して第１の変調信号を生成する変調部と、
前記変調部により生成された第１の変調信号の立ち上がり及び立ち下がりのうち少なくとも一方の信号エッジにおけるスルーレートを調整し、第２の変調信号として出力するスルーレート調整部と、
前記スルーレート調整部により出力された前記第２の変調信号における信号立ち下がりエッジのスルーレートに基づいて前記第２の変調信号に高周波の信号成分を生じさせた第３の変調信号を生成するステップリカバリダイオードと、
前記ステップリカバリダイオードにより生成された前記第３の変調信号から前記高周波の信号成分を抽出し、当該高周波の信号成分を前記送信データを表すパルスとして出力するフィルタ部とを備え、
前記スルーレート調整部は、
前記ステップリカバリダイオードへ前記第２の変調信号を出力するＣＭＯＳドライバ回路と、
前記変調部により生成された第１の変調信号に基づいて前記ＣＭＯＳドライバ回路におけるゲート電圧を制御するプリドライバ回路とを備え、
前記ＣＭＯＳドライバ回路は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとが直列接続されて構成され、
前記ＣＭＯＳドライバ回路におけるＮＭＯＳトランジスタは、オンすることにより前記第２の変調信号を立ち下げるものであり、
前記ＣＭＯＳドライバ回路におけるＰＭＯＳトランジスタは、オンすることにより前記第２の変調信号を立ち上げるものであり、
前記ＣＭＯＳドライバ回路におけるＰＭＯＳトランジスタのオン抵抗は、当該ＣＭＯＳドライバ回路におけるＮＭＯＳトランジスタのオン抵抗よりも大きくされていることを特徴とする無線送信回路。
前記プリドライバ回路は、
前記第１の変調信号における第１のレベルで、前記ＣＭＯＳドライバ回路におけるゲート電圧を上昇させるべく並列接続された複数のＰＭＯＳトランジスタと、
前記第１の変調信号における前記第１のレベルとは異なる第２のレベルで、前記ＣＭＯＳドライバ回路におけるゲート電圧を下降させるべく並列接続された複数のＮＭＯＳトランジスタと、
前記第１の変調信号に応じて動作する、前記複数のＰＭＯＳトランジスタの数及び前記複数のＮＭＯＳトランジスタの数のうち少なくとも一方の数を設定する設定部と
を備えることを特徴とする請求項１記載の無線送信回路。
前記プリドライバ回路は、前記第１の変調信号が前記第１のレベルから前記第２のレベルへ変化した場合に前記複数のＰＭＯＳトランジスタをオフさせてから前記複数のＮＭＯＳトランジスタをオンさせ、前記第１の変調信号が前記第２のレベルから前記第１のレベルへ変化した場合に前記複数のＮＭＯＳトランジスタをオフさせてから前記複数のＰＭＯＳトランジスタをオンさせる第１のノンオーバーラップ回路を備えることを特徴とする請求項２記載の無線送信回路。
前記プリドライバ回路における前記複数のＰＭＯＳトランジスタ及び複数のＮＭＯＳトランジスタは、前記ＣＭＯＳドライバ回路におけるＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのいずれか一方のゲート電圧を制御するべく並列接続されており、
前記スルーレート調整部は、前記第１の変調信号が前記第１のレベルから前記第２のレベルへ変化した場合に前記ＣＭＯＳドライバ回路におけるＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのいずれか一方のトランジスタをオフさせてから前記プリドライバ回路によって他方のトランジスタをオンさせ、前記第１の変調信号が前記第２のレベルから前記第１のレベルへ変化した場合に前記プリドライバ回路によって前記他方のトランジスタをオフさせてから、前記ＣＭＯＳドライバ回路における前記一方のトランジスタをオンさせる第２のノンオーバーラップ回路をさらに備えることを特徴とする請求項２又は３記載の無線送信回路。
パルスを用いた無線信号により送信データを送信する無線送信装置において、
前記送信データを生成するデータ生成部と、
前記データ生成部により生成された送信データに基づいて、前記送信データを表すパルスを出力する無線送信回路と、
前記無線送信回路により出力されたパルスを放射するアンテナと
を備え、
前記無線送信回路は、請求項１〜４のいずれかに記載の無線送信回路であることを特徴とする無線送信装置。