JP4013828B2 - 無線送信回路 - Google Patents
無線送信回路 Download PDFInfo
- Publication number
- JP4013828B2 JP4013828B2 JP2003149912A JP2003149912A JP4013828B2 JP 4013828 B2 JP4013828 B2 JP 4013828B2 JP 2003149912 A JP2003149912 A JP 2003149912A JP 2003149912 A JP2003149912 A JP 2003149912A JP 4013828 B2 JP4013828 B2 JP 4013828B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- cmos inverter
- slew rate
- wireless transmission
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
- Transmitters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、UWBの無線方式に対応した無線送信回路に関する。
【０００２】
【従来の技術】
ＵＷＢ(Ultra Wide Band)とは、超広帯域無線を意味し、中心周波数の２５％以上、または、１．５ＧＨｚ以上の帯域幅を占有する無線伝送方式であって、超広帯域の短パルス（インパルス；幅が通常１ｎｓ以下）を用いて通信する無線方式である。従来の無線とUWＢとの決定的な違いは、搬送波の有無である。従来の無線では、搬送波と呼ばれる所定の周波数の正弦波を様々な方法で変調し、データを送信している。しかし、UWBではその搬送波を使わず、超広帯域の短パルスを用いている。図２４（ａ）は実際の携帯電話で多く使用されているＰＫＳ（Phase-Shift-Keying）無線信号を簡略化して示したものであり、（ｂ）はUWBの無線信号を示している。両者共に位相を反転させることにより「０」、「１」の識別を行っている。
【０００３】
図２５は、従来のＵＷＢの無線送信回路に用いられるアンテナドライバ回路を示した回路図である。従来のアンテナドライバ回路は、ＰＭＯＳ（Ｐ-chanel-Metal-Oxide-Semiconductor）トランジスタＰ１００（以下Ｐ１００と略す）及びＮＭＯＳ（Ｎ-chanel-Metal-Oxide-Semiconductor）トランジスタＮ１００（以下、Ｎ１００と略す）はドレイン及びゲート同士が接続されたＣＭＯＳインバータ１００であり、ＰＭＯＳトランジスタＰ２００（以下、Ｐ２００と略す）及びＮＭＯＳトランジスタＮ２００（以下Ｎ２００と略す）もドレイン及びゲート同士が接続されたインバータ２００であり、両インバータはＬＣＲアンテナ３００を介して接続されている。すなわち、アンテナドライバ回路は、Ｈブリッジ構造を有している。そして、パルス電流がＬＣＲアンテナ３００を流れると電波が放射される。
【０００４】
図２６は、従来のアンテナドライバ回路のタイミングチャートを示しており、上段に示す表は、Ｐ１００、Ｐ２００、Ｎ１００及びＮ２００のＯＮ／ＯＦＦのタイミングを示し、中段のグラフはＬＣＲアンテナに流れる電流（アンテナ電流）Ｉａｎｔを示し、下段のグラフはＬＣＲアンテナ３００から送信される電波を示している。図２６に示すように、Ｐ１００及びＰ２００がＯＮ、Ｎ１及びＮ２００がＯＦＦの状態では、ＬＣＲアンテナ３００にはＩａｎｔは流れない。Ｐ１００及びＮ２００がＯＮ、Ｐ２００及びＮ１００がＯＦＦの時、Ｉａｎｔは正の値を示す。そして、Ｉａｎｔの立ち上がり時に、ＬＣＲアンテナ３００から正の短パルスが放射される。次に、Ｎ１００及びＮ２００がＯＮし、Ｐ１００及びＰ２００がＯＦＦするとＩａｎｔは流れなくなる。そして、Ｉａｎｔの立下り時に、ＬＣＲアンテナ３００から負の短パルスが放射される。次にＰ２００及びＮ１００がＯＮし、Ｐ１００及びＮ２００がＯＦＦするとＩａｎｔは負の値を示す。この時、Ｉａｎｔは、０から負に変化するため、負の短パルスがＬＣＲアンテナ３００より放射される。さらに、Ｐ１００及びＰ２００がＯＮし、Ｎ１００及びＮ２００がＯＦＦすると、Ｉａｎｔは０となり、Ｉａｎｔの立下り時にＩａｎｔは負から０に変化するため、ＬＣＲアンテナ３００からは、正の短パルスが放射される。
【０００５】
これらの正及び負の短パルスの組み合わせにより、「１」及び「０」が表される。すなわち、正の短パルスの次に負の短パルスが放射されたときは、送信データは「１」を表し、負の短パルスの次に正の短パルスが放射されたときは送信データは「０」を表す。このように、短パルスの位相を反転することにより、「１」及び「０」のデータが表現される。なお、実際の通信に使用される短パルスの幅は、３００〜５００ｐｓ程度である。その他、ウルトラワイドバンドに関連する技術として以下に示す特許文献１〜５が公開されている。
【０００６】
【特許文献１】
特開２０００−３０７３０３号公報
【特許文献２】
特開２０００−３３５２５２号公報
【特許文献３】
特開２０００−３７６３８号公報
【特許文献４】
特開２００３−３７６３９号公報
【特許文献５】
米国特許５７４８８９１号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、図２５に示す従来のアンテナドライバ回路は、図２６に示すように、正の短パルスから負の短パルスに切り替わる期間及び負の短パルスから正の短パルスに切り替わる期間中、ＬＣＲアンテナ３００に電流が流れているため、消費電力が大きくなるという問題があった。
【０００８】
本発明の目的は、上記課題を解決するためになされたものであり、電力消費量を低減することができるＵＷＢ送信装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る無線送信回路は、アンテナ部と、パルス信号を出力する発振手段と、前記パルス信号に基づいて前記アンテナ部に駆動電流を供給する駆動手段とを備えるＵＷＢの無線送信回路であって、前記アンテナ部は、コイルから構成され、前記駆動手段は、前記コイルの両端側に接続された２個のインバータから構成され、前記インバータと前記コイルとをコンデンサを介して接続し、前記インバータはＣＭＯＳインバータであり、前記ＣＭＯＳインバータのゲート端子に接続され、前記パルス信号のスルーレートを調整するためのスルーレートコントロール手段と、前記スルーレートコントロール手段を制御する制御手段とを備えることを特徴とする（請求項１）。
【００１０】
この構成によれば、駆動手段とコイルとの間にコンデンサを接続したため、アンテナ部に供給される駆動電流は直流成分がカットされることとなり、消費電力を低減することができる。また、この構成によれば、インバータをＣＭＯＳインバータで構成したため、ｏｎ／ｏｆｆ切替え時以外は電力が消費されず、消費電力をさらに低減することができる。また、この構成によれば、スルーレートコントロール手段によって、パルス信号のスルーレートが調整されるため、アンテナ部に供給される駆動電流のインパルス幅を所望する大きさ（例えば、一定の幅）に制御することができる。
【００１１】
また、本発明に係る別の無線送信回路は、アンテナ部と、パルス信号を出力する発振手段と、前記パルス信号に基づいて前記アンテナ部に駆動信号を出力する駆動手段とを備えるＵＷＢの無線送信回路であって、前記アンテナ部は、ダイポールアンテナで構成され、前記駆動手段は、前記ダイポールアンテナの両端側に接続された２個のインバータから構成され、前記インバータはＣＭＯＳインバータであり、前記ＣＭＯＳインバータのゲート端子に接続され、前記パルス信号のスルーレートを調整するためのスルーレートコントロール手段と、前記スルーレートコントロール手段を制御する制御手段とを備えることを特徴とする。
【００１２】
この構成によれば、アンテナ部をダイポールアンテナで構成したため、ダイポールアンテナによって、インバータから供給される駆動電流は、直流成分がカットされ、消費電力の低減を図ることができる。また、この構成によれば、インバータをＣＭＯＳインバータで構成したため、ｏｎ／ｏｆｆ切替え時以外は電力が消費されず、消費電力をさらに低減することができる。また、この構成によれば、スルーレートコントロール手段によって、パルス信号のスルーレートが調整されるため、アンテナ部に供給される駆動電流のインパルス幅を所望する大きさ（例えば、一定の幅）に制御することができる。
【００１６】
また、前記スルーレートコントロール手段は、前記ＣＭＯＳインバータのゲート端子に接続された遅延回路からなり、前記制御手段は、前記遅延回路の遅延時間が一定となるように当該遅延回路を制御することが好ましい（請求項３）。この構成によれば、遅延回路は、遅延時間が一定となるように制御されるため、パルス信号のスルーレートが一定の大きさとなり、アンテナ部に供給される駆動電流のインパルス幅を一定の大きさにすることができる。
【００１７】
また、前記スルーレートコントロール手段は、前記ＣＭＯＳインバータのゲート容量を充電又は放電するゲート容量充放電手段からなることが好ましい（請求項４）。この構成によれば、ＣＭＯＳインバータのゲート容量を充電したり放電したりすることが可能となり、パルス信号のスルーレートを調整することができる。
【００１８】
また、前記ゲート容量充放電手段は、ゲート同士が接続された２個のＰＭＯＳからなる第１のカレントミラー回路と、ゲート同士が接続された２個のＮＭＯＳからなる第２のカレントミラー回路とから構成され、前記第１のカレントミラー回路は、一方のＰＭＯＳが前記ＣＭＯＳインバータのゲートに接続され、他方のＰＭＯＳのソースに第１の可変電流源が接続され、前記第２のカレントミラー回路は、一方のＮＭＯＳが前記ＣＭＯＳインバータのゲートに接続され、他方のＮＭＯＳのソースに第２の可変電流源が接続されていることが好ましい（請求項５）。この構成によれば、電流の大きさが調整可能な第１及び第２のカレントミラー回路からの電流をＣＭＯＳインバータに導き、ゲート容量を充放電させることにより、パルス信号のスルーレートを調整することができる。
【００１９】
また、前記ゲート容量充放電手段は、ゲートにバッファが接続された少なくとも１つのＰＭＯＳと、ゲートにバッファが接続された少なくとも１つのＮＭＯＳとを備え、前記ＰＭＯＳのドレイン及び前記ＮＭＯＳのドレインを、前記ＣＭＯＳインバータのゲートに接続したことが好ましい（請求項６）。
【００２０】
この構成によれば、ＣＭＯＳインバータのゲートにドレインが接続されたＰＭＯＳ及びＮＭＯＳを適宜ＯＮ／ＯＦＦさせて、ＣＭＯＳインバータのゲートへ供給する電流の大きさを調節し、ＣＭＯＳインバータのゲート容量への電荷の蓄積時間を調節することが可能となり、パルス信号のスルーレートを所望する大きさに調節することができる。
【００２１】
また、前記ゲート容量充放電手段は、ゲートにバッファが接続された複数のＰＭＯＳと、ゲートにバッファが接続された複数のＮＭＯＳから構成され、前記複数のＰＭＯＳの各サイズを２ｎの比で形成するとともに、前記複数のＮＭＯＳの各サイズを２ｎの比で形成することが好ましい（請求項７）。
【００２２】
この構成によれば、ＣＭＯＳインバータのゲートに供給する電流の大きさを細かく調節することができ（２ｎビットの分解能で調整することができ）、パルス信号のスルーレートをより細かく調節することができる。
【００２３】
また、前記ゲート容量充放電手段は、ゲート同士が接続され、ドレインが前記ＣＭＯＳインバータのゲートに接続され、ドレイン及びソース間が並列接続された複数のＰＭＯＳを１単位とした少なくとも１つのアレー回路と、ゲート同士が接続され、ドレインが前記ＣＭＯＳインバータのゲートに接続され、ドレイン及びソース間が並列接続された複数のＮＭＯＳを１単位とした少なくとも１つのアレー回路とをさらに含むことが好ましい（請求項８）。
【００２４】
この構成によれば、ＣＭＯＳインバータのゲートに供給する電流は、アレー回路によって大まかな大きさが調整される。
【００２５】
また、前記制御手段は、前記パルス信号のスルーレートが所望の値となるように、前記ゲート容量充放電手段を構成する前記複数のＰＭＯＳ及びＮＭＯＳの中からＯＮするＰＭＯＳ及びＮＭＯＳを選択することが好ましい（請求項９）。
【００２６】
この構成によれば、ＯＮするＰＭＯＳ及びＮＭＯＳの個数を選択することにより、ＣＭＯＳインバータのゲートに供給する電流値が決定され、パルス信号のスルーレートを調節することができる。
【００２７】
また、前記ゲート容量充放電手段に含まれる少なくとも１つのＮＭＯＳのゲートに接続されたバッファは、可変式の電源部を備えることが好ましい（請求項１０）。
【００２８】
この構成によれば、バッファに供給される電源電圧を調節することにより、ＣＭＯＳインバータのゲートに供給される電流値が調節され、パルス信号のスルーレートを調節することができる。
【００２９】
また、前記ゲート容量充放電手段は、少なくとも１つのＰＭＯＳのバルク電圧を調節するバルク電圧調節手段を備えることが好ましい（請求項１１）。
【００３０】
この構成によれば、ＰＭＯＳのバルク電圧を調節することにより、ＣＭＯＳインバータのゲートに供給される電流値が調節され、パルス信号のスルーレートを調節することができる。
【００３１】
また、前記ゲート容量調整手段は、少なくとも１つのＮＭＯＳのソース電圧を調節するソース電圧調整手段を備えることが好ましい（請求項１２）。
【００３２】
この構成によれば、ＮＭＯＳのソース電圧を調節することにより、ＣＭＯＳインバータのゲートに供給される電流値が調節され、パルス信号のスルーレートを調節することができる。
【００３３】
また、前記制御手段は、前記ゲート容量充放電手段を構成する前記ＰＭＯＳをＯＮ及びＯＦＦするタイミングと前記ＮＭＯＳをＯＮ及びＯＦＦするタイミングとをずらすことが好ましい（請求項１３）。
【００３４】
この構成によれば、ＰＭＯＳ及びＮＭＯＳは同時のＯＮ及びＯＦＦされないため、突入電流が防止され、消費電力の低減を図ることができる。
【００３５】
また、前記ＣＭＯＳインバータのゲートと前記ゲート容量充放電手段との間に接続された第１の電流源をさらに備え、前記制御手段は、前記ゲート容量充放電手段を構成するＰＭＯＳがＯＮするときに、前記ＣＭＯＳインバータのゲートの電圧を低下させ、前記ゲート容量充放電手段を構成するＮＭＯＳがＯＮするときに、前記ＣＭＯＳインバータのゲートの電圧が増大するように前記第１の電流源を制御することが好ましい（請求項１４）。
【００３６】
この構成によれば、ＰＭＯＳがＯＮし、ＣＭＯＳインバータのゲートがＬｏｗとなったとき、当該ゲートの電圧を増大させるように第１の電流源が駆動され、ＣＭＯＳインバータのゲートに供給される電流値が低下されるため、ＣＭＯＳインバータから出力されるパルス信号の立ち下がり時間を遅くすることができる。また、ＮＭＯＳがＯＮし、ＣＭＯＳインバータのゲートがＨｉｇｈになったとき、当該ゲートの電圧を低下させるように第１の電流源が駆動され、ＣＭＯＳインバータのゲートに供給される電流値が低下されるため、ＣＭＯＳインバータから出力されるパルス信号の立ち上がり時間を遅くすることができる。
【００３７】
また、前記制御手段は、前記アンテナ部が駆動されているときのみ、前記第１の電流源を駆動させることが好ましい（請求項１５）。この構成によれば、第１の電流源は、アンテナ部が駆動されているときのみ駆動されるため、消費電力の低減を図ることができる。
【００３８】
また、前記制御手段は、前記ＣＭＯＳインバータの出力端のパルス信号を立ち上げる時に、前記ゲート容量充放電手段を構成する少なくとも１つのＰＭＯＳをＯＮし、前記ＣＭＯＳインバータの出力端のパルス信号を立ち下げる時に、前記ゲート容量充放電手段を構成する少なくとも１つのＮＭＯＳをＯＮすることが好ましい（請求項１６）。
【００３９】
この構成によれば、パルス信号の立ち上げ時にＮＭＯＳをＯＮすると、ＣＭＯＳインバータのゲートに供給される電流値が減少するため、立ち上げ時のスルーレートを遅くすることができる。同様に、パルス信号の立ち下げ時にＰＭＯＳをＯＮすると、ＣＭＯＳインバータのゲートに供給される電流値が減少するため、立ち下げ時のスルーレートを遅くすることができる。
【００４０】
また、前記ＣＭＯＳインバータの出力端に接続された第２の電流源をさらに備え、前記制御手段は、前記ＣＭＯＳインバータの出力端のパルス信号が立ち上がる時に、当該出力端の電圧が低下するように前記第２の電流源を制御し、前記ＣＭＯＳインバータの出力端のパルス信号が立ち下がる時に、当該出力端の電圧が増大するように前記第２の電流源を制御することが好ましい（請求項１７）。
【００４１】
この構成によれば、ＣＭＯＳインバータの出力端のパルス信号の立ち下げ時に、この出力端の電圧を低下させるように第２の電流源が動作するため、ＣＭＯＳインバータの出力端に電流が流れ込み、スルーレートを遅くすることができる。
【００４２】
また、前記第１の電流源は、ともにドレインが前記ＣＭＯＳインバータのゲートに接続されたＰＭＯＳ及びＮＭＯＳからなり、前記第２の電流源は、ともにドレインが前記ＣＭＯＳインバータのゲートに接続されたＰＭＯＳ及びＮＭＯＳからなり、前記制御手段は、前記スルーレートコントロール手段のＰＭＯＳ、前記第１の電流源のＮＭＯＳ及び前記第２の電流源のＰＭＯＳを同一の制御信号で制御するとともに、前記スルーレートコントロール手段のＮＭＯＳ、前記第１の電流源のＰＭＯＳ及び前記第２の電流源のＮＭＯＳを同一の制御信号で制御することが好ましい（請求項１８）。
【００４３】
この構成によれば、上記複数の回路が同じタイミングで動作されるため、回路の簡略化を図ることができる。
【００４４】
また、前記制御手段は、前記ＣＭＯＳインバータの出力端のパルス信号の立上がり時のスルーレートと立下り時のスルーレートとが異なる大きさとなるように前記スルーレート回路を構成するＰＭＯＳ及びＮＭＯＳを動作させることが好ましい（請求項１９）。
【００４５】
この構成によれば、例えば、パルス信号のスルーレートを遅くすると、アンテナ部に流れるインパルス電流は小さくなり、放射される電波のパワーが小さくなるため、受信側でこの電波を破棄させることができる。これにより一つのインパルスで１つのデータを送信することができる。詳しくは実施の形態で後述する。
【００４６】
また、前記制御手段は、前記アンテナ部の一方端に接続されたＣＭＯＳインバータが出力するパルス信号と、前記アンテナ部の他端に接続されたＣＭＯＳインバータが出力するパルス信号とが逆相となるように両ＣＭＯＳインバータを制御することが好ましい（請求項２０）。この構成によれば、アンテナ電流を大きくすることができる。
【００４７】
また、前記制御手段は、前記ＣＭＯＳインバータの出力端のパルス信号の立上がり時のスルーレートと立下り時のスルーレートとをそれぞれ調節可能であることが好ましい（請求項２１）。この構成によれば、アンテナ電流の値を調節することが可能となり、ＡＭ変調方式のデータの送信が可能となる。
【００４８】
また、前記制御部は、送信パケットのヘッダ部及びデータ部の少なくとも一方に含まれる所定のデータを送信するときに、両ＣＭＯＳインバータが出力するパルス信号が逆相となるように両ＣＭＯＳインバータを制御することが好ましい（請求項２２）。
【００４９】
この構成によれば、送信パケットのヘッダ部又はデータ部に含まれる所定のビットのデータを送信するときの電波のパワーを大きくし、このビットを受信側との同期用のビットとして用いることにより、通信精度の向上が図られる。なお、所定のビットは、複数であってもよい。この場合、複数のビットを一定の間隔でとってもよいし、任意の間隔でとってもよい。
【００５０】
また、本発明に係る別の無線送信回路は、ＵＷＢの無線送信回路であって、モノポールアンテナと、パルス信号を出力する発振手段と、前記パルス信号に基づいて前記モノポールアンテナに駆動信号を出力する駆動手段とを備え、前記駆動手段は、ＣＭＯＳインバータであり、前記ＣＭＯＳインバータのゲート端子に接続され、前記パルス信号のスルーレートを調整するためのスルーレートコントロール手段と、前記スルーレートコントロール手段を制御する制御手段とを備えることを特徴とする（請求項２３）。
【００５１】
この構成によれば、モノポールアンテナを用いたため、モノポールアンテナに供給される駆動電流は直流成分がカットされ、消費電力を低減することができる。また、この構成によれば、インバータをＣＭＯＳインバータで構成したため、ｏｎ／ｏｆｆ切替え時以外は電力が消費されず、消費電力をさらに低減することができる。また、この構成によれば、スルーレートコントロール手段によって、パルス信号のスルーレートが調整されるため、アンテナ部に供給される駆動電流のインパルス幅を所望する大きさ（例えば、一定の幅）に制御することができる。
【００５２】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る無線送信回路の全体構成を示すブロック図である。第１の実施形態に係る無線送信回路は、制御ロジック回路１１、水晶振動子１２、発振回路１３、ＰＬＬ（PahseLockLoop）回路１４、パルス発生回路１５、アンテナドライバ回路１６及びアンテナ部１７を備えている。制御ロジック回路１１は、水晶振動子１２、発振回路１３、ＰＬＬ回路１４、パルス発生回路１５及びアンテナドライバ回路１６を制御する。
【００５３】
発振回路１３及び水晶振動子１２は、正弦波信号を生成する。ＰＬＬ回路１４は、発振回路１３からの正弦波信号の周波数等を安定化させる。パルス発生回路１５は、ＰＬＬ回路１４から出力された正弦波信号に基づいて、パルス電圧（パルス信号）を生成する。アンテナドライバ回路１６は、パルス発生回路１５が出力するパルス信号に基づいて、アンテナ部１７を駆動させる。
【００５４】
図２は、アンテナドライバ回路１６及びアンテナ部１７の詳細な構成を示した回路図である。アンテナドライバ回路１６は、２個のＣＭＯＳインバータ１６１，１６２から構成されている。ＣＭＯＳインバータ１６１の出力端は、コンデンサＣ１を介してアンテナ部１７の一端と接続されている。ＣＭＯＳインバータ１６２の出力端は、コンデンサＣ２を介してアンテナ部１７の他端と接続されている。
【００５５】
ＣＭＯＳインバータ１６１は、ＰＭＯＳトランジスタＰ１（以下、「Ｐ１と略す」とＮＭＯＳトランジスタＮ１（以下、「Ｎ１」略す）とから構成されている。Ｐ１はソースが電源部ＶＤＤに接続されている。Ｎ１はソースが接地されている。Ｐ１及びＮ１は、ドレイン同士が接続されて出力端とされ、ゲート同士が接続されて入力端とされている。ＣＭＯＳインバータ１６２は、ＰＭＯＳトランジスタＰ２（以下、「Ｐ２」と略す）及びＮＭＯＳトランジスタＮ２（以下、「Ｎ２」と略す）とから構成されている。ＣＭＯＳインバータ１６２は、ＣＭＯＳインバータ１６１と同一構成であるため説明を省略する。
【００５６】
図３は、図２の回路のタイミングチャートを示しており、（ａ）はＣＭＯＳインバータ１６１の出力端の電圧Ｖ１を、（ｂ）はＣＭＯＳインバータ１６２の出力端の電圧Ｖ２を、（ｃ）はアンテナ部１７を流れるアンテナ電流（駆動電流）Ｉａｎｔを、（ｄ）はアンテナ部１７から出力される電波をそれぞれ示している。なお、（ｃ）において、コンデンサＣ１からコンデンサＣ２へ電流が流れる向きを正としている。
【００５７】
まず、ＣＭＯＳインバータ１６１は、パルス発生回路１５からのパルス電圧の立ち下がりを受けると、Ｐ１がＯＮ、Ｎ１がＯＦＦとなり、電圧Ｖ１は所定のスルーレートで立ち上がる（期間Ｔ１）。このとき、アンテナ部１７には、コンデンサＣ１及びＣ２の作用によって、直流成分がカットされた正のインパルス電流が流れる。これにより、アンテナ部１７からは、正のインパルスの電波が放射される。続いて、ＣＭＯＳインバータ１６１は、パルス発生回路１５からのパルス電圧の立下りを受けると、Ｐ１がＯＦＦ、Ｎ１がＯＮとなり、電圧Ｖ１は所定のスルーレートで立ち下がる（期間Ｔ２）。このとき、アンテナ部１７には、立ち上がり時と同様にして、負のインパルス電流が流れる。これにより、アンテナ部１７からは、負のインパルスの電波が放射される。
【００５８】
本実施形態では、「１」のデータを送信する場合、正のインパルスの電波を放射した後、負のインパルスの電波を放射する。また、「０」のデータを送信する場合、負のインパルスの電波を放射した後、正のインパルスの電波を放射する。
【００５９】
同様にして、ＣＭＯＳインバータ１６２は、パルス発生回路１５からパルス電圧の立ち上がりを受けると（期間Ｔ３）、アンテナ部１７には負のインパルス電流が流れ、パルス発生回路１５からパルス電圧の立下りを受けると（期間Ｔ４）、アンテナ部１７には正のインパルス電流が流れ、それぞれ負及び正のインパルスの電波が放射される。
【００６０】
このように、第１の実施形態の無線送信回路によれば、ＣＭＯＳインバータ１６１及び１６２は、コンデンサＣ１及びＣ２を介してアンテナ部１７と接続されているため、アンテナ部１７には直流成分がカットされたアンテナ電流（インパルス電流）が流れる結果、消費電力の低減を図ることができる。
【００６１】
（第２の実施形態）
図４は、第２の実施形態に係る無線送信回路の一部を示した回路図である。なお、第２の実施形態において、第１の実施形態と同一のものは、同一の番号を付し説明を省略する。また、以下に示す他の実施形態においても、特に断りがない場合は、同一の符号を付したものは同一のものとして説明は省略する。第２の実施形態の無線送信回路は、アンテナ部１７としてダイポールアンテナ１７１を用いている。ダイポールアンテナ１７１は、ポール１７１ａ及び１７１ｂから構成され、ポール１７１ａはＣＭＯＳインバータ１６１の出力端に接続され、ポール１７１ｂはＣＭＯＳインバータ１６２の出力端に接続されている。ダイポールアンテナ１７１は、コンデンサとしての作用を有するため、第１の実施形態のように、コンデンサＣ１及びＣ２を用いなくとも、アンテナ部１７に流れる電流の直流成分は、カットされる。
【００６２】
図５は、図４の回路のタイミングチャートを示しており、（ａ）はＣＭＯＳインバータ１６１の出力端の電圧Ｖ１を、（ｂ）はＣＭＯＳインバータ１６２の出力端の電圧Ｖ２を、（ｃ）はポール１７１ａを流れる電流（Ｉａｎｔ１）を、（ｄ）はポール１７１ｂを流れる電流（Ｉａｎｔ２）を、（ｅ）はアンテナ部１７から放射される電波をそれぞれ示している。
【００６３】
電圧Ｖ１が立ち上がると、ポール１７１ａには正のインパルス電流が流れ、正のインパルスの電波が放射される（期間Ｔ１）。続いて、電圧Ｖ１が立ち下がると、ポール１７１ａには負のインパルス電流が流れ、負のインパルスの電波が放射される（期間Ｔ２）。これにより、「１」のデータが送信される。電圧Ｖ２が立ち上がると、ポール１７１ｂには、負のインパルス電流が流れ、負のインパルスの電波が放射される（期間Ｔ３）。続いて、電圧Ｖ２が立ち下がると、ポール１７１ｂには、正のインパルス電流が流れ、正のインパルスの電波が放射される（期間Ｔ４）。これにより、「０」のデータが送信される。
【００６４】
このように、第２の実施形態に係る無線送信回路によれば、ダイポールアンテナ１７１を用いたため、アンテナ電流は、直流成分がカットされる結果、消費電力の低減を図ることができる。
【００６５】
（第３の実施形態）
図６は、第３の実施形態に係る無線送信回路の一部を示した回路図である。第３の実施形態の無線送信回路は、図２に示す第１の実施形態の無線送信回路の構成において、ＣＭＯＳインバータの入力端（ゲート）にスルーレートコントロール回路２０を接続したものである。スルーレートコントロール回路２０は、制御ロジック回路１１の制御に基づいて、パルス発生回路１５から出力されたパルス信号の立ち上がり及び立下り時のスルーレートを調節し、アンテナ部１７に流れるインパルス電流の幅を変化させる。スルーレート回路２０の構成については後述する。
【００６６】
図７は、図６の回路のタイミングチャートを示しており、（ａ）はＣＭＯＳインバータ１６１のゲートの電圧Ｖｉｎを、（ｂ）は電圧Ｖ１を、（ｃ）はアンテナ電流（Ｉａｎｔ）を示している。例えば、電圧Ｖｉｎが（ａ）で示す実線のように立ち上がると、電圧Ｖ１は（ｂ）で示す実線のように立ち下がる。ここで、スルーレートコントロール回路２０によって電圧Ｖｉｎの立ち上がりのスルーレートを（ａ）で示す破線のように遅くすると、それに応じて電圧Ｖ１の立下りのスルーレートは（ｂ）に示す破線のように遅くなる。その結果、負のインパルス電流は（ｃ）の破線で示すようにインパルス幅が大きくなる。Ｖｉｎの立下りのスルーレートも立ち上がり時と同様にして遅くすると、（ｃ）の破線に示すように、正のインパルス電流のインパルス幅は大きくなる。
【００６７】
このように、第３の実施形態に係る無線送信回路によれば、Ｖｉｎの立ち上がり及び立下りのスルーレートを調節することにより、インパルス電流のインパルス幅を調節することができる。これにより好適なインパルス幅を有する電波を放射することが可能となり、通信精度の向上を図ることができる。
【００６８】
（第４の実施形態）
図８は、第４の実施形態の無線送信回路の一部を示した回路図である。第４の無線送信回路は、図６に示す第３の実施形態の無線送信回路のスルーレートコントロール回路２０及び制御ロジック回路１１を、図８のように構成したものである。
【００６９】
スルーレートコントロール回路２０は、遅延回路ＤＬ２から構成されている。制御ロジック回路１１は、遅延回路ＤＬ１、位相検出器ＰＤ、チャージポンプＣＰを含むＰＬＬ又はＤＬＬから構成されている。遅延回路ＤＬ１及びＤＬ２は、それぞれ同一の遅延時間が設定されている。また、遅延回路ＤＬ１及びＤＬ２は、例えば１又は複数のバッファから構成されている。ここで、制御ロジック回路１１は、遅延回路ＤＬ１の遅延時間と遅延回路ＤＬ２の遅延時間とが一致するように遅延回路ＤＬ２を制御する。これにより、温度特性、電圧特性等のばらつきに依存することなく常に一定のスルーレートを有するパルス電圧を出力することができ、アンテナ部１７を流れるインパルス電流のパルス幅を常に一定にすることができる。
【００７０】
（第５の実施形態）
図９は、第５の実施形態に係る無線送信回路の一部を示した回路図である。第５の実施形態の無線送信回路は、図６に示す第３の実施形態のスルーレートコントロール回路２０をカレントミラー回路で構成したものである。スルーレートコントロール回路２０は、ゲート同士が接続されたＰＭＯＳトランジスタＰ３及びＰ４（以下、「Ｐ３」及び「Ｐ４」と略す）と、ゲート同士が接続されたＮＭＯＳトランジスタＮ３及びＮ４（以下、「Ｎ３」、「Ｎ４」と略す）とを備えている。Ｐ３及びＰ４のソースには電源部ＶＤＤが接続されている。Ｎ３及びＮ４のソースは接地されている。Ｐ３及びＮ３のドレインは、ＣＭＯＳインバータ１６１のゲートに接続されている。Ｐ４のソースは、可変電流源ＶＳ１を介して接地されている。Ｐ４のドレイン及びゲート間は接続されている。Ｎ４のドレインは、可変電流源ＶＳ２を介して電源部ＶＤＤに接続されている。Ｎ４のドレイン及びゲート間は接続されている。
【００７１】
つまり、Ｐ３及びＰ４でカレントミラー回路が構成されるとともに、Ｎ３及びＮ４でカレントミラー回路が構成されている。したがって、Ｐ３及びＰ４がＯＮすると、可変電流源ＶＳ１の電流と同一の電流がＰ３のソースドレイン間に流れ、Ｎ３及びＮ４がＯＮされると、可変電流源ＶＳ２の電流と同一の電流がＮ３のドレイン及びソース間に流れる。可変電流源ＶＳ１及びＶＳ２は、それぞれ制御ロジック回路１１から出力される制御電圧ＶＣのレベルに応じた電流Ｉ１、Ｉ２を出力する。なお、Ｐ１及びＮ１のソース及びゲート間における点線で結線されたコンデンサＣ３及びＣ４は、それぞれＰ１及びＮ１のゲート容量を示している。
【００７２】
制御ロジック回路１１からの制御信号によって、Ｐ３及びＰ４がＯＮ、Ｎ３及びＮ４がＯＦＦされると、Ｐ３のソース及びドレイン間にＩ１が流れる。このＩ１は、ＣＭＯＳインバータ１６１のゲートへ流れ、コンデンサＣ３及びＣ４を充電するため、電圧Ｖ１の立下り時のスルーレートを速くする。なお、スルーレートとはパルス電圧が立ち上がる又は立ち下がる際の速度をいい、スルーレートが速い場合、パルス電圧の立ち上がり又は立ち下がりは短時間となる。続いて、制御ロジック回路１１からの制御信号によって、Ｎ３及びＮ４がＯＮ、Ｐ３及びＰ４がＯＦＦされると、Ｎ３のドレイン及びソース間に電流Ｉ２が流れ、コンデンサＣ３及びＣ４を充電するため、電圧Ｖ１の立ち上がり時のスルーレートを速くする。
【００７３】
このように、第５の実施形態の無線送信回路によれば、制御電圧ＶＣによって、Ｉ１及びＩ２の大きさを調節することにより、電圧Ｖ１の立ち上がり及び立下り時のスルーレートを調節することができる。
【００７４】
（第６の実施形態）
図１０は、第６の実施形態の無線送信回路の一部の構成を示した回路図である。第６の実施形態の無線送信回路は、図６に示すスルーレートコントロール回路２０を図１０のように構成したものである。このスルーレートコントロール回路２０は、ｎ個のＰＭＯＳトランジスタＳＷＰ１（ＳＷＰ）〜ＳＷＰｎ（ＳＷＰ）及びｎ個のＮＭＯＳトランジスタＳＷＮ１（ＳＷＮ）〜ＳＷＮｎ（ＳＷＮ）から構成されている。以下、ＰＭＯＳトランジスタＳＷＰ１〜ＳＷＰｎを「ＳＷＰ１」〜「ＳＷＰｎ」若しくは「ＳＷＰ」と略して表し、ＮＭＯＳトランジスタＳＷＮ１〜ＳＷＮ１０を「ＳＷＮ１」〜「ＳＷＮｎ」若しくは「ＳＷＮ」と略して表す。各ＳＷＰは、ドレインがＣＭＯＳインバータ１６１のゲートに接続され、ソースが電源部ＶＤＤに接続され、ゲートがバッファＢＦに接続されている。各ＳＷＮは、ドレインがＣＭＯＳインバータ１６１のゲートに接続され、ソースが接地され、ゲートがバッファＢＦに接続されている。各バッファＢＦは制御ロジック回路１１及びパルス発生回路１５と接続されている。各バッファＢＦは、例えばスリーステートバッファから構成され、制御ロジック回路１１からの制御信号によって、スルーレートコントロール回路２０にＳＷＰ（又はＳＷＮ）を電気的に含ませたり切り離したりする。
【００７５】
電圧Ｖ１の立ち下げ時において、ＳＷＰ１〜ＳＷＰｎがＯＮされると（このとき、ＳＷＮ１〜ＳＷＮｎはＯＦＦ）、ＳＷＰ１〜ＳＷＰｎのソース及びドレイン間には、それぞれ電流Ｉ１１〜Ｉ１ｎが流れる。これらの電流Ｉ１１〜Ｉ１ｎは、コンデンサＣ３及びＣ４を充電させ、電圧Ｖ１の立ち下げ時のスルーレートを速くする。
【００７６】
一方、電圧Ｖ１の立ち上げ時において、ＳＷＮ１〜ＳＷＮｎがＯＮされると（このときＳＷＰ１〜ＳＷＰｎはＯＦＦ）、電圧Ｖ１は立ち上げられ、ＳＷＮ１〜ＳＷＮｎのソース及びドレイン間には、それぞれ電流Ｉ２１〜Ｉ２ｎが流れる。これらの電流Ｉ２１〜Ｉ２ｎは、コンデンサＣ３及びＣ４を充電させ、電圧Ｖ１の立ち上げ時のスルーレートを速くする。
【００７７】
このように、第６の実施形態では、スルーレートコントロール回路２０が複数のＳＷＰ及びＳＷＮで構成されているため、ＣＭＯＳインバータ１６１のゲートに供給される電流は、立ち上げ時及び立ち下げ時のそれぞれにおいて、Ｉ１１＋Ｉ１２＋・・・＋Ｉ１ｎ又はＩ２１＋Ｉ２２＋・・・＋Ｉ２ｎ、となって大きくなる。その結果、コンデンサＣ３及びＣ４は速やかに充電され、電圧Ｖ１のスルーレートを速くすることができる。
【００７８】
なお、第６の実施形態では、ＯＮするＳＷＰ及びＳＷＮを選択して、ＣＭＯＳインバータ１６１に供給される電流を調整してもよい。選択は、制御ロジック回路１１がバッファＢＦに制御信号を出力することにより行う。これにより、ＣＭＯＳインバータ１６１へ供給される電流の大きさが調節され、電圧Ｖ１のスルーレートを調節することができる。
【００７９】
電流Ｉ１１〜Ｉ１ｎは、電圧Ｖ１の立ち下げ時のスルーレートを速くするように作用しているが、ここで、ＳＷＮのいずれかをＯＮすると、電流Ｉ２１〜Ｉ２ｎのいずれかが流れ、この電流Ｉ２１〜Ｉ２ｎは、コンデンサＣ３及びＣ４の電荷を引き抜くように作用するため、立ち下げ時のスルーレートは遅くなる。同様に、電圧Ｖ１の立ち上げ時においても、いずれかのＳＷＰをＯＮさせると、スルーレートを遅くすることができる。したがって、第６の実施形態では、電圧Ｖ１の立ち下げ時（立ち下げ時）に、いずれかのＳＷＮを（ＳＷＰ）ＯＮさせて、スルーレートが遅くなるように調節してもよい。
【００８０】
（第７の実施形態）
第７の実施形態は、図１０に示すスルーレートコントロール回路２０を構成するＳＷＰ１〜ＳＷＰｎのサイズ及びＳＷＮ１〜ＳＷＮｎのサイズをそれぞれ異なるサイズにしたものである。
【００８１】
ＭＯＳトランジスタのソース及びドレイン間の電流（ドレイン電流）の大きさは、ソース端子とドレイン端子との距離をＬ、ＭＯＳトランジスタの幅をＷとすると、Ｗ／Ｌに比例する。そのため、Ｗ／Ｌのサイズを変えれば、ドレイン電流の大きさを変えることができる。
【００８２】
そこで、第７の実施形態では、ＳＷＰ１のＷ／Ｌのサイズを１、ＳＷＮ１のＷ／Ｌのサイズを１としたときの、各ＳＷＰ及び各ＳＷＮのＷ／Ｌのサイズを、ＳＷＰ１：ＳＷＰ２：・・・：ＳＷＰｎ＝１：２：・・・：２ｎ、ＳＷＮ１：ＳＷＮ２：・・・ＳＷＮｎ＝１：２：・・・：２ｎと設定する。これにより、電流Ｉ１１、Ｉ１２、・・・、Ｉ１ｎの大きさは、それぞれ、Ｉ１１、２・Ｉ１１、４・Ｉ１１、・・・、２ｎ・Ｉ１１となり、電流Ｉ２１、Ｉ２２、・・・、Ｉ２ｎの大きさは、それぞれ、Ｉ２１、２・Ｉ２１、４・Ｉ２１、２ｎ・Ｉ２１となる。そして、ＯＮするＳＷＰ及びＳＷＮを選択することにより、ＣＭＯＳインバータ１６１のゲートに供給する電流値を一定の割合ではなく、非線形的な割合で変更することができ、その結果、電圧Ｖ１のスルーレートを細かく変更することができる。
【００８３】
ゲート電流が小さな場合、スルーレートはゲート電流の増加に伴ってほぼ一定の割合で増加していくが、ゲート電流が大きくなると一定の割合で増加しない。詳細には、ゲート電流の増大に伴って、スルーレート増加する割合は緩やかになる。したがって、ゲート電流が大きな領域においては、ゲート電流を一定の割合で増加させると、所望のスルーレートを得ることができないおそれがある。このような場合、第７の実施形態が有効となる。
【００８４】
なお、ＳＷＰ及びＳＷＮの選択は、制御ロジック回路１１が、バッファＢＦに制御信号を出力することで行う。
【００８５】
また、第７の実施形態も、第６の実施形態同様、電圧Ｖ１の立ち下げ時（立ち上げ時）において、いずれかのＳＷＮ（ＳＷＰ）をＯＮすることで、立ち下げ時（立ち上げ時）のスルーレートが遅くなるように調節してもよい。
【００８６】
（第８の実施形態）
図１１は、第８の実施形態に係る無線送信回路の一部を示した回路図である。第８の実施形態の無線送信回路は、図９に示すスルーレートコントロール回路２０に１又は複数のアレー回路２１を含ませたものである。なお、図１１は、図９に示すＳＷＰ側の回路構成を省略して示しており、ＳＰＷ側にもアレー回路２１が含まれている。アレー回路２１は、複数、例えば４個のＮＭＯＳトランジスタＳＷ１（ＳＷ）〜ＳＷ４（ＳＷ）が従属接続されることによって構成されている。各ＳＷは、ゲートが１個のバッファＢＦを介してパルス発生回路１５（図略）に接続され、ドレインがＣＭＯＳインバータ１６１のゲートに接続され、ソースが接地されている。
【００８７】
制御ロジック回路１１は、アレー回路２１に接続されたバッファＢＦに制御信号を出力し、アレー回路２１をスルーレートコントロール回路２０に電気的に含ませる又は切り離すことができる。アレー回路２１がスルーレートコントロール回路２０に含まれた場合、アレー回路の出力端ＯＰには、ＳＷ１〜ＳＷ４のそれぞれのドレイン電流のトータルの電流が流れる。したがって、１個のアレー回路２１をＯＮするだけで、ＳＷのドレイン電流の４倍の電流（各ＳＷのドレイン電流が同じである場合）をＣＭＯＳインバータ１６１のゲートに供給することができる。これにより、ＣＭＯＳインバータ１６１のゲートに供給する電流（ゲート電流）を大まかに調節することができる。そして、ゲート電流の細かな調整は、アレー回路２１とは別に接続されたＳＷＮを個別にＯＮすることで行うことができる。このようにスルーレートコントロール回路２０にアレー回路２１を含ませると、バッファやバッファを制御するための信号線の数を減らすことができる。その結果、制御の簡略化及び回路規模の小型化を図りつつ、ゲート電流を細かく調節することができる。
【００８８】
なお、第８の実施形態において、アレー回路２１とは別に接続されたＳＷＮは、各素子の特性が同一のものを使用してもよいし、第７の実施形態のように、各素子のＷ／Ｌのサイズが２ｎの比で表されるものを用いてもよい。さらに、アレー回路２１を構成するＳＷも、同一のドレイン電流が流れるものを使用してもよいし、Ｗ／Ｌのサイズが２ｎで表されるものを用いてもよい。
【００８９】
（第９の実施形態）
図１２は第９の実施形態に係る無線送信回路の一部を示した回路図である。第９の実施形態の無線送信回路は、図１０又は図１１に示すスルーレートコントロール回路２０のＳＷＮｎに接続されたバッファＢＦを図１２に示す回路で構成したものである。このバッファＢＦは、ＰＭＯＳトランジスタＰ５及びＰ６（以下、「Ｐ５」及び「Ｐ６」略す）、ＮＭＯＳトランジスタＮ５及びＮ６（以下、「Ｎ５」及び「Ｎ６」と略す）を備えている。Ｐ６及びＮ６でＣＭＯＳインバータが構成されている。Ｐ５は、ソースが可変電源部ＶＤＤａに接続され、ドレインがＰ６のソースに接続され、ゲートがインバータＢ１の入力端に接続されている。Ｎ５は、ゲートがインバータＢ１の出力端に接続され、ドレインがＳＷＮｎのゲートに接続されるとともにＰ６及びＮ６のドレインに接続されている。さらに、Ｐ６及びＮ６のゲートは、パルス発生回路１５（図略）に接続されている。さらに、インバータＢ１の入力端は制御ロジック回路１１（図略）に接続されている。すなわち、第９の実施形態では、可変電源部ＶＤＤａの電圧に応じて、ＳＷＮｎのドレイン抵抗を調節することが可能となり、これにより、電流Ｉ２ｎを調節することが可能となり、ＣＭＯＳゲート電流を調節することができる。
【００９０】
ここで、ＳＷＮｎのソースの電圧を調節してもよい。これにより、ＳＷＮｎのドレイン抵抗に印加する電圧が調節され、電流Ｉ２ｎを調節することが可能となる。
【００９１】
（第１０の実施形態）
図１３は、第１０の実施形態に係る無線送信回路の一部を示した回路図である。第１０の実施形態に係る無線送信回路は、図１０又は図１１に示すスルーレートコントロール回路２０のＳＷＰｎのバッファＢＦを図１３に示す回路で構成したものである。このバッファＢＦは、ＰＭＯＳトランジスタＰ７及びＰ８（以下「Ｐ７」、「Ｐ８」と略す）、ＮＭＯＳトランジスタＮ７及びＮ８（以下「Ｎ７」、「Ｎ８」と略す）を備えている。Ｐ８及びＮ８でＣＭＯＳインバータが構成されている。Ｐ７はゲートがインバータＢ２の出力端に接続され、ソースが電源部ＶＤＤに接続され、ドレインがＳＷＰｎのゲートに接続されている。Ｎ７はドレインがＮ８のソースに接続され、ソースが接地され、ゲートがインバータＢ２の入力端に接続されている。そして、ＳＷＰｎのバルク電圧（ＶＢｌｕｋ）は、可変電圧源（図略）に接続されている。
【００９２】
バルク電圧を変更すると、ＰＭＯＳトランジスタのチャネル幅が変化するため、バルク電圧に応じて、ＳＷＰｎのドレイン電流Ｉ１ｎを変化させることができる。そこで、第１０の実施形態では、ＳＷＰｎのバルク電圧を調節することにより、ゲート電流を調節している。
【００９３】
（第１１の実施形態）
図１４は、第１１の実施形態に係る無線送信回路の一部を示した回路図である。第１１の実施形態に係る無線送信回路は、図１０に示す回路において、さらに第１の電流源４１、第２の電流源４２及びノンオーバラップ回路３０等を付加したものである。
【００９４】
第１の電流源４１は、ＣＭＯＳインバータ１６１及びスルーレートコントロール回路２０の間に接続されており、ＰＭＯＳトランジスタＰ９及びＮＭＯＳトランジスタＮ９（以下、「Ｐ９」、「Ｎ９」と略す）を備えている。Ｐ９はソースが電源部ＶＤＤに接続され、ドレインがＣＭＯＳインバータ１６１のゲートに接続されている。Ｎ９はドレインがＣＭＯＳインバータ１６１のゲートに接続され、ソースが接地されている。また、Ｐ９及びＮ９のゲートはそれぞれ電流源制御回路３１を介してノンオーバラップ回路３０に接続されている。
【００９５】
第２の電流源４２は、ＣＭＯＳインバータ１６１の出力端に接続されており、ＰＭＯＳトランジスタＰ１０及びＮＭＯＳトランジスタＮ１０（以下、「Ｐ１０」、「Ｎ１０」と略す）を備えている。Ｐ１０及Ｎ１０のゲートは、電流源制御回路３２を介してノンオーバラップ回路３０と接続されている。Ｐ１０及びＮ１０のドレインはともに、ＣＭＯＳインバータ１６１の出力端に接続されている。
【００９６】
ノンオーバラップ回路３０は、スルーレートコントロール回路２０の各バッファＢＦとパラレルに接続されており、パルス発生回路１５からのパルス電圧に基づいてパルス電圧Ｖｐ、Ｖｎを生成する。そして、ノンオーバラップ回路３０は、ＳＷＰ１〜ＳＷＰｎのゲートに対し、バッファＢＦを介してパルス電圧Ｖｐを出力し、ＳＷＮ１〜ＳＷＮｎのゲートに対し、バッファＢＦを介してパルス電圧Ｖｎを出力する。
【００９７】
図１５は、パルス電圧Ｖｐ、Ｖｎの波形を示している。図１５に示すようにノンオーバラップ回路３０は、パルス発生回路１５からのパルス電圧のパルス幅を調節することにより、それぞれパルス幅が異なり、かつ、立ち上がり及び立下りのタイミングが異なるパルス電圧Ｖｐ、Ｖｎを生成する。本実施形態では、ノンオーバラップ回路３０は、パルス電圧Ｖｎの立ち上がりのタイミングをパルス電圧Ｖｐの立ち上がりタイミングよりもΔｔだけ遅延させ、パルス電圧Ｖｐの立下りのタイミングをパルス電圧Ｖｎの立下りのタイミングよりもΔｔだけ遅延させている。これにより、ＳＷＰとＳＷＮとが同時にＯＮしないため、ＳＷＰとＳＷＮとの間に大量のドレイン電流が流れることが防止され、突入電流の低減等による、消費電力の低下を図ることができる。
【００９８】
次に、第１の電流源４１の作用について説明する。図１６は、第１の電流源４１の作用を説明するための図である。電圧Ｖ１の立ち下げ時には、ＳＷＰをＯＮすることにより、スルーレートを速くしているが、この時、第１の電流源４１のＮ９をＯＮすると、コンデンサＣ３及びＣ４に蓄積された電荷が引き抜かれるため、スルーレートを遅くすることができる。また、同様にして、電圧Ｖ１の立ち上げ時には、第１の電流源４１のＰ９をＯＮすることにより、スルーレートを遅くすることができる。すなわち、電圧Ｖ１の波形は、図１６の破線で示す波形となり、スルーレートが遅くなる。このように第１の電流源４１を駆動させることにより、電圧Ｖ１のスルーレートを遅らせることが可能となる。なお、Ｐ９及びＮ９をＯＮするタイミングは、電流源制御回路３１によって制御されている。
【００９９】
ここで、電流源制御回路３１は、パルス電圧Ｖｐ、Ｖｎの立ち上がり及び立下りタイミングから、アンテナ部１７が駆動されるタイミング（インパルス電流が流れるタイミング）を検出し、第１の電流源４１を駆動させている。そのため、アンテナ部１７が駆動されないときは第１の電流源４１が駆動されず、これによっても消費電力の低減が図られている。
【０１００】
さらに、この場合、制御ロジック回路１１は、スルーレートコントロール回路２０のＳＷＰをＯＮする時に、少なくとも１つのＳＷＮをＯＮすることでスルーレートを遅らせる、又は、ＳＷＮがＯＮする時に、少なくとも１つのＳＷＰをＯＮすることでスルーレートを遅らせて電圧Ｖ１のスルーレートをさらに細かく調節することができる。
【０１０１】
次に、第２の電流源の作用ついて説明する。図１７は、第２の電流源４２の作用を説明するための図である。電圧Ｖ１の立ち下げ時には、ＳＷＰをＯＮすることにより、スルーレートを速くしているが、この時、第２の電流源４２のＰ１０をＯＮすると、Ｐ１０からＣＭＯＳインバータ１６１の出力端側に電流が流れ込み、この電流が電圧Ｖ１の立ち下がりを妨げるように作用するため、電圧Ｖ１のスルーレートを遅くすることができる。同様に、電圧Ｖ１の立ち上げ時に、第２の電流源４２のＮ１０をＯＮすると、ＣＭＯＳインバータ１６１の出力端からＮ１０に向けて電流が引き出され、この電流が、電圧Ｖ１の立ち上げを妨げるように作用するため、電圧Ｖ１のスルーレートを遅くすることが可能となる。そして、この場合、電圧Ｖ１は、図１７の破線で示す波形となる。なお、Ｐ１０及びＮ１０をＯＮするタイミングは、電流源制御回路３２によって制御されている。ここで、電流源制御回路３２は、電流源制御回路３１と同様にして、アンテナ部１７が駆動するときのみ、第２の電流源４２を駆動させており、消費電流の低減が図られている。
【０１０２】
なお、制御ロジック回路１１は、立ち上げ時及び立ち下げ時において、ＯＮするＳＷＰ及びＳＷＮのそれぞれの個数を変更することにより、電圧Ｖ１の立ち下げ時及び立ち上げ時のスルーレートを異なるようにしてもよい。さらに、各ＳＷＰ及びＳＷＮのＷ／Ｌのサイズを第８の実施形態のように２ｎの比で構成し、制御ロジック回路１１にＯＮするＳＷＰ及びＳＷＮを選択させることでスルーレートをより細かく調節させてもよい。さらに、第１の電流源４１と第２の電流源を同時に駆動させてもよいし、いずれか一方のみを駆動させてもよい。
【０１０３】
このように、第１１の実施形態によれば、ノンオーバラップ回路３０、第１の電流源４１及び第２の電流源４２を備えたため、消費電力を低減することができるとともに、電圧Ｖ１のスルーレートを所望の値に調節することができる。
【０１０４】
（第１２の実施形態）
図１８は、第１２の実施形態に係る無線送信回路の一部を示した回路図である。第１２の実施形態に係る無線送信回路は、図６に示すスルーレートコントロール回路２０を、図１８で示す回路で構成したものである。このスルーレートコントロール回路２０は、バッファＢ３及び可変容量コンデンサＣＶを備えている。バッファＢ３は、出力端がＣＭＯＳインバータ１６１のゲートに接続されている。可変容量コンデンサＣＶは、一端がバッファＢ３の出力端に接続され、他端は接地されている。なお、バッファＢ３の入力端にはパルス発生回路１５（図略）が接続されている。
【０１０５】
可変容量コンデンサＣＶとしては、集積化容易、かつ、電圧制御可能なバラクタダイオードが好ましい。可変容量コンデンサＣＶは、制御ロジック回路１１からの制御電圧によって、容量値が変更される。可変容量コンデンサＣＶの容量を大きくすると、電圧Ｖｉｎのスルーレートが遅くなるため、電圧Ｖ１のスルーレートが遅くなる。一方、可変容量コンデンサＣＶの容量を小さくすると電圧Ｖｉｎのスルーレートが速くなるため、電圧Ｖ１のスルーレートが速くなる。
【０１０６】
このように第１２の実施形態によれば、可変容量コンデンサＣＶの容量を変更することにより、電圧Ｖ１のスルーレートを所望の値に設定することができる。
【０１０７】
（第１３の実施形態）
第１３の実施形態に係る無線送信回路は、図６に示す回路において、電圧Ｖ１と電圧Ｖ２とを逆相にしたものである。この制御は、例えば、制御ロジック回路１１が、ＣＭＯＳインバータ１６１のゲートに入力される信号の位相に対して、ＣＭＯＳインバータ１６２のゲートに入力される信号の位相を１８０度ずらすことで実現される。図１９は、第１３実施形態に係る無線送信回路のタイミングチャートを示しており、（ａ）は電圧Ｖ１を示し、（ｂ）は電圧Ｖ２を示し、（ｃ）はアンテナ電流Ｉａｎｔを示し、（ｄ）は受信機側で受信される信号を示している。ＣＭＯＳインバータ１６１、１６２を駆動させて、電圧Ｖ１を立ち上げると同時に電圧Ｖ２を立ち下げると、アンテナ部１７には、図３（ｃ）の場合に比べて、振幅がほぼ２倍のインパルス電流が流れる（期間Ｔ１）。したがって、アンテナ部１７からは図３（ｄ）の場合に比べて、振幅がほぼ２倍の正のインパルスの電波が放射される（期間Ｔ１）。
【０１０８】
続いて、ＣＭＯＳインバータを駆動させて、電圧Ｖ１を立ち下げると同時に電圧Ｖ２を立ち上げる。この場合、スルーレートコントロール回路２０によって、電圧Ｖ１及びＶ２のスルーレートは遅くされている。そのため、アンテナ部１７には、期間Ｔ２に示すような振幅が小さな負のインパルス電流が流れる。このインパルス電流により放射された電波は、振幅が小さいため、受信機側で破棄される（（ｄ）の期間Ｔ２）。これにより、「１」のデータを連続して送信することが可能となる。仮に、期間Ｔ２において、電圧Ｖ１及びＶ２のスルーレートを期間Ｔ１場合と同一にすると、アンテナ部１７には負のインパルス電流が流れ、受信機側で「０」のデータが受信されてしまう。これでは、１つのインパルスに１つのデータを割り当てた場合において、「１」の次に「１」のデータを連続して送信することが不可能となる。そこで、電圧Ｖ１の立ち下がり及び電圧Ｖ２の立ち上がりのスルーレートを遅くすることにより、負のインパルス電流の振幅を小さくし、受信機側でこのデータを破棄させることで、「１」のデータの連続送信を可能としている。なお、連続して「０」のデータを送信する場合も、電圧Ｖ１の立ち下がり及び電圧Ｖ２の立ち上がりのスルーレートを遅くすることで実現できる。
【０１０９】
続いて、期間Ｔ３において、期間Ｔ１と同じスルーレートで、電圧Ｖ１が立ち上げられ、電圧Ｖ２が立ち上げられる。そのため、アンテナ部１７には、期間Ｔ１と振幅及びパルス幅が同一の正のインパルス電流が流れ、受信機によって「１」のデータが受信される。
【０１１０】
続いて、期間Ｔ４において、期間Ｔ１及び期間Ｔ３と同じスルーレートで電圧Ｖ１が立ち下げられ、電圧Ｖ２が立ち上げられる。これによって、アンテナ部１７には負のインパルス電流が流れ、受信機によって「０」のデータが受信される。
【０１１１】
このように、第１３の実施形態によれば、アンテナ部１７の両端に印加する電圧Ｖ１及びＶ２をそれぞれ逆相にしたため、電圧Ｖ１及びＶ２のいずれか一方のみで駆動した場合に比べて、振幅がほぼ２倍のアンテナ電流を流すことができる。そのため、電圧Ｖ１及びＶ２のスルーレートを遅らしたときに流れるアンテナ電流との振幅の差を明確にすることができ、「１」のデータの連続送信及び「０」の連続送信を高精度で行うことができる。その結果、１つのインパルス電流に１つのデータを割り当てることができるとともに、その場合の通信精度を高めることができる。
【０１１２】
（第１４の実施形態）
第１４の実施形態に係る無線送信回路は、電圧Ｖ１及びＶ２の両電圧を逆相にしてアンテナ部１７を駆動させることに加えて、さらに、電圧Ｖ１及びＶ２のうちいずれか一方の電圧のみを用いてアンテナ部１７を駆動させて、アンテナ電流にバリエーションを持たせたものである。
【０１１３】
図２０は、第１４実施形態に係る無線送信回路のタイミングチャートを示しており、（ａ）は電圧Ｖ１を示し、（ｂ）は電圧Ｖ２を示し、（ｃ）はアンテナ電流Ｉａｎｔを示し、（ｄ）は受信機側で受信される信号を示している。なお、電圧Ｖ１及び電圧Ｖ１の立ち上がり及び立ち下がりのタイミングは、制御ロジック回路１１によって制御されており、また、スルーレートの調節は、制御ロジック回路１１の制御に基づいて、スルーレートコントロール回路２０によって行われる。
【０１１４】
まず、期間Ｔ１において、電圧Ｖ１が立ち上げられ、アンテナ部１７に振幅がＩの正のインパルス電流が流れる。この時、放射される電波は、受信機側で例えば「１」のデータとして受信される。続く、期間Ｔ２のおいて、期間Ｔ１よりも遅いスルーレートで電圧Ｖ１が立ち下げられ、アンテナ部１７に振幅が０．５Ｉのインパルス電流が流れる。この時、放射される電波は、インパルス電流の振幅がＩよりも小さいため、受信機側でこのデータは破棄される。
【０１１５】
次いで、期間Ｔ３において、期間Ｔ１と同じスルーレートで電圧Ｖ１が立ち下げられ、電圧Ｖ２が立ち下げら、アンテナ部１７に振幅が２Ｉのインパルス電流が流れる。この時、放射される電波は、受信機側で例えば「２」のデータとして受信される。次いで、期間Ｔ４において、電圧Ｖ１が立ち下げられ、アンテナ部１７に振幅が−Ｉのインパルス電流が流れる。この時、放射される電波は、受信機側で例えば「−１」のデータとして受信される。
【０１１６】
このように、第１３の実施形態に係る無線送信回路によれば、逆相の電圧Ｖ１及びＶ２によりアンテナ部１７を駆動させる態様に加えて、さらに、電圧Ｖ１及びＶ２のいずれか一方の電圧のみでアンテナ部１７を駆動させる態様を加えたため、例えばアンテナ電流の振幅がＩ、２Ｉ、−Ｉ、−２Ｉのとき、それぞれ、「１」、「２」、「−１」、「−２」のデータを割り当てることが可能となり、送信データの情報量を増やすことができる。また、電圧Ｖ１及びＶ２のスルーレートを遅くすることで、振幅の絶対値がＩよりも小さなアンテナ電流を流すことが可能となり、データを送信することなく電圧Ｖ１の立ち下げ及び立ち上げ、電圧Ｖ２の立ち下げ及び立ち上げが可能となる。
【０１１７】
なお、第１３の実施形態では、アンテナ電流の振幅に応じて、上記４つのデータを割り当てたがこれに限定されず、他のデータ（例えば「０」）を割り当てても良いし、アンテナ電流の振幅に応じて、５つ以上のデータを割り当てもよい。割り当てるデータ数を多くすることによりＡＭ変調方式によるデータ送信も可能となる。
【０１１８】
（第１４の実施形態）
第１４の実施形態に係る無線送信回路は、第１２又は第１３の実施形態に示す技術を用いて、送信側と受信側とを同期させるための同期用のデータ等を送信させ、通信精度の向上を図るものである。図２１は、本発明に係る無線送信回路が送信する送信パケットＰＫのデータ構造の一例を示した図である。送信パケットＰＫは、ヘッダ部ＰＫ１及びデータ部ＰＫ２から構成されている。ヘッダ部ＰＫ１には、捕捉・同期用のデータが含まれている。また、データ部には送信対象データが含まれている。第１４の実施形態では、ヘッダ部に含まれる捕捉・同期用データを送信する際、アンテナ電流の振幅を他のデータを送信するときよりも大きくする。これにより、無線送信回路で、振幅レベルに基づいて捕捉・同期用のデータに基づいて送信側及び受信側との同期が図られ通信精度の向上を図ることができる。
【０１１９】
また、送信対象データに含まれるいずれかのデータの送信時の電力レベルを他のデータよりも大きくしてもよい。この場合、データ部ＰＫ２において、送信レベルを大きくして送信するデータの位置を送信装置及び受信装置間で予め定めておけば、電力レベルの大きなデータを目印として、送信装置及び受信装置間で同期を図ることができる。これによっても通信精度の向上を図ることができる。
【０１２０】
（第１５の実施形態）
図２２は、第１５の実施形態に係る無線送信回路の一部を示した回路図である。本無線送信回路は、図１に示す回路において、アンテナドライバ回路１６及びアンテナ部１７を図２２に示す回路で構成したものである。アンテナドライバ回路１６は、１つのＣＭＯＳインバータで構成されている。アンテナ部１７は、モノポールアンテナ１７２で構成されている。ＣＭＯＳインバータの出力端は、モノポールアンテナに接続され、入力端は、スルーレートコントロール回路２０に接続されている。スルーレートコントロール回路２０は、上記第３〜第１４の実施形態のいずれかのスルーレートコントロール回路が用いられ、制御ロジック回路１１の制御に基づいて、パルス発生回路１５からのパルス電圧の立ち上がり及び立ち下がりのスルーレートを調節する。
【０１２１】
図２３は、第１５の実施形態に係る無線送信回路のタイミングチャートを示しており、（ａ）はＣＭＯＳインバータの出力端の電圧Ｖ２を示し、（ｂ）はアンテナ電流Ｉａｎｔを示し、（ｃ）は送信されるデータを示している。期間Ｔ１において、電圧Ｖ１が立ち上がると、アンテナ部１７には、振幅Ｉ、かつ、電圧Ｖ１の立ち上がり時間と同じインパルス幅を有するインパルス電流が流れる。ここで、モノポールアンテナは、ダイポールアンテナ同様、直流成分をカットする作用を有するため、アンテナ部１７には、インパルス電流が流れるのである。
【０１２２】
続く、期間Ｔ２において、電圧Ｖ１が立ち下がると、アンテナ部１７には、振幅が−Ｉ、かつ、電圧Ｖ１の立ち下がり時間と同じインパルス幅を有するインパルス電流が流れる。これにより、「１」のデータが送信される。
【０１２３】
続いて期間Ｔ３において、期間Ｔ１よりも遅いスルーレートで電圧Ｖ１が立ち上げられる。そのため、アンテナ部１７には、振幅がＩよりも遥かに小さな（約２分の１）インパルス電流が流れる。この時、放射された電波は、振幅がＩよりも遥かに小さいため、受信機側で破棄される。そのため、データを構成する電波を出力することなく、電圧Ｖ１を立ち上がることができる。
【０１２４】
本実施形態では、モノポールアンテナ１７２を採用したため、電圧Ｖ１のみによってアンテナを駆動させなければならない。一方、「１」のデータは、正及び負の連続するインパルスによって、又、「０」のデータは、負及び正の連続するインパルスによって送信される。そのため、「１」及び「０」のデータはそれぞれ連続して送信することが可能であるが、「１」及び「０」又は「０」及び「１」のデータを連続して送信することは不可能である。そこで、「１」及び「０」又は「０」及び「１」のデータを連続して送信する場合は、電圧Ｖ１のスルーレートを遅くして、受信機側でデータを構成する電波を破棄させることにより連続送信を可能としている。
【０１２５】
続いて期間Ｔ４において、電圧Ｖ１は、期間Ｔ１と同一のスルーレートで立ち下げられ、振幅が−Ｉのインパルス状の電波が放射された後、期間Ｔ５において、期間Ｔ４と同じスルーレートで電圧Ｖ１が立ち上げられ、振幅がＩのインパルス状の電波が放射される。これによって、受信機側で「０」のデータが受信される。
【０１２６】
以上説明したように、第１５の実施形態に係る無線送信回路によれば、モノポールアンテナ１７２を用いたため、アンテナ電流は直流成分がカットされることとなり、消費電力の低減を図ることができる。さらに、スルーレートコントロール回路２０を備えたため、異種のデータの連続送信が可能となる。
【０１２７】
【発明の効果】
以上説明したように、本発明に係る無線送信回路によれば、コイルからなるアンテナの両端にコンデンサを接続したもの、ダイポールアンテナ及びモノポールアンテナをアンテナ部として用いたため、アンテナ電流は直流成分がカットされ、消費電力を低減することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る無線送信回路の全体構成を示すブロック図である。
【図２】 アンテナドライバ回路及びアンテナ部の詳細な構成を示した回路図である。
【図３】 図２の回路のタイミングチャートを示しており、（ａ）は電圧Ｖ１を、（ｂ）は電圧Ｖ２を、（ｃ）はアンテナ電流Ｉａｎｔを、（ｄ）は出力される電波をそれぞれ示している。
【図４】 第２の実施形態に係る無線送信回路の一部を示した回路図である。
【図５】 図４の回路のタイミングチャートを示しており、（ａ）は電圧Ｖ１を、（ｂ）は電圧Ｖ２を、（ｃ）アンテナ電流Ｉａｎｔ１を、（ｄ）はアンテナ電流Ｉａｎｔ２を、（ｅ）は出力される電波をそれぞれ示している。
【図６】 第３の実施形態に係る無線送信回路の一部を示した回路図である。
【図７】 図６の回路のタイミングチャートを示しており、（ａ）は電圧Ｖｉｎを、（ｂ）は電圧Ｖ１を、（ｃ）はアンテナ電流Ｉａｎｔを示している。
【図８】 第４の実施形態の無線送信回路の一部を示した回路図である。
【図９】 第５の実施形態に係る無線送信回路の一部を示した回路図である。
【図１０】 第６の実施形態の無線送信回路の一部を示した回路図である。
【図１１】 第８の実施形態に係る無線送信回路の一部を示した回路図である。
【図１２】 第９の実施形態に係る無線送信回路の一部を示した回路図である。
【図１３】 第１０の実施形態に係る無線送信回路の一部を示した回路図である。
【図１４】 第１１の実施形態に係る無線送信回路の一部を示した回路図である。
【図１５】 パルス電圧Ｖｐ、Ｖｎの波形を示す図である。
【図１６】 第１の電流源の作用を説明するための図である。
【図１７】 第２の電流源の作用を説明するための図である。
【図１８】 第１２の実施形態に係る無線送信回路の一部を示した回路図である。
【図１９】 第１３実施形態に係る無線送信回路のタイミングチャートを示す図であり、（ａ）は電圧Ｖ１を示し、（ｂ）は電圧Ｖ２を示し、（ｃ）はアンテナ電流Ｉａｎｔを示し、（ｄ）は受信機側で受信される信号を示している。
【図２０】 第１４実施形態に係る無線送信回路のタイミングチャートを示す図であり、（ａ）は電圧Ｖ１を示し、（ｂ）は電圧Ｖ２を示し、（ｃ）はアンテナ電流Ｉａｎｔを示し、（ｄ）は受信機側で受信される信号を示している。
【図２１】 本発明に係る無線送信回路が送信する送信パケットＰＫのデータ構造の一例を示した図である。
【図２２】 第１５の実施形態に係る無線送信回路の一部を示した回路図である。
【図２３】 第１５の実施形態に係る無線送信回路のタイミングチャートを示す図であり、（ａ）は電圧Ｖ２を示し、（ｂ）はアンテナ電流Ｉａｎｔを示し、（ｃ）は送信されるデータを示している。
【図２４】 （ａ）は実際の携帯電話で多く使用されているＰＫＳ（Phase-Shift-Keying）無線信号を簡略化して示したものであり、（ｂ）はUWBの無線信号を示している。
【図２５】 従来のＵＷＢの無線送信回路に用いられるアンテナドライバ回路を示した回路図である。
【図２６】 従来のアンテナドライバ回路のタイミングチャートを示しており、上段に示す表は、Ｐ１、Ｐ２、Ｎ１及びＮ２のＯＮ／ＯＦＦのタイミングを示し、中段のグラフはＬＣＲアンテナに流れる電流（アンテナ電流）Ｉａｎｔを示し、下段のグラフはＬＣＲアンテナ１０７から送信される電波を示している。
【符号の説明】
１１ 制御ロジック回路
１２ 水晶振動子
１３ 発振回路
１４ ＰＬＬ回路
１５ パルス発生回路
１６ アンテナドライバ回路
１７ アンテナ部
２０ スルーレートコントロール回路
２１ アレー回路
３０ ノンオーバラップ回路
３１ 電流源制御回路
３２ 電流源制御回路
４１ 第１の電流源
４２ 第２の電流源
１６１ １６２ ＣＭＯＳインバータ
１７１ ダイポールアンテナ
１７１ａ ポール
１７１ｂ ポール
１７２ モノポールアンテナ
Ｂ２ インバータ
Ｂ３ ＢＦ バッファ
Ｃ１ Ｃ２ Ｃ３ コンデンサ
ＣＰ チャージポンプ
ＣＶ 可変容量コンデンサ
ＤＬ１ ＤＬ２遅延回路
Ｎ１〜Ｎ１０ ＮＭＯＳトランジスタ
Ｐ１〜Ｐ１０ ＰＭＯＳトランジスタ
ＰＤ 位相検出器
ＰＫ 送信パケット
ＰＫ１ ヘッダ部
ＰＫ２ データ部
ＳＷ１〜ＳＷ４ ＮＭＯＳトランジスタ
ＳＷＰ１〜ＳＷＰｎ ＰＭＯＳトランジスタ
ＳＷＮ１〜ＳＷＮｎ ＮＭＯＳトランジスタ
Ｖ１ Ｖ２ Ｖｉｎ 電圧
ＶＣ 制御電圧
ＶＤＤ 電源部
ＶＤＤａ 可変電源部
Ｖｎ Ｖｐ パルス電圧
ＶＳ１ ＶＳ２ 可変電流源
【発明の属する技術分野】
本発明は、UWBの無線方式に対応した無線送信回路に関する。
【０００２】
【従来の技術】
ＵＷＢ(Ultra Wide Band)とは、超広帯域無線を意味し、中心周波数の２５％以上、または、１．５ＧＨｚ以上の帯域幅を占有する無線伝送方式であって、超広帯域の短パルス（インパルス；幅が通常１ｎｓ以下）を用いて通信する無線方式である。従来の無線とUWＢとの決定的な違いは、搬送波の有無である。従来の無線では、搬送波と呼ばれる所定の周波数の正弦波を様々な方法で変調し、データを送信している。しかし、UWBではその搬送波を使わず、超広帯域の短パルスを用いている。図２４（ａ）は実際の携帯電話で多く使用されているＰＫＳ（Phase-Shift-Keying）無線信号を簡略化して示したものであり、（ｂ）はUWBの無線信号を示している。両者共に位相を反転させることにより「０」、「１」の識別を行っている。
【０００３】
図２５は、従来のＵＷＢの無線送信回路に用いられるアンテナドライバ回路を示した回路図である。従来のアンテナドライバ回路は、ＰＭＯＳ（Ｐ-chanel-Metal-Oxide-Semiconductor）トランジスタＰ１００（以下Ｐ１００と略す）及びＮＭＯＳ（Ｎ-chanel-Metal-Oxide-Semiconductor）トランジスタＮ１００（以下、Ｎ１００と略す）はドレイン及びゲート同士が接続されたＣＭＯＳインバータ１００であり、ＰＭＯＳトランジスタＰ２００（以下、Ｐ２００と略す）及びＮＭＯＳトランジスタＮ２００（以下Ｎ２００と略す）もドレイン及びゲート同士が接続されたインバータ２００であり、両インバータはＬＣＲアンテナ３００を介して接続されている。すなわち、アンテナドライバ回路は、Ｈブリッジ構造を有している。そして、パルス電流がＬＣＲアンテナ３００を流れると電波が放射される。
【０００４】
図２６は、従来のアンテナドライバ回路のタイミングチャートを示しており、上段に示す表は、Ｐ１００、Ｐ２００、Ｎ１００及びＮ２００のＯＮ／ＯＦＦのタイミングを示し、中段のグラフはＬＣＲアンテナに流れる電流（アンテナ電流）Ｉａｎｔを示し、下段のグラフはＬＣＲアンテナ３００から送信される電波を示している。図２６に示すように、Ｐ１００及びＰ２００がＯＮ、Ｎ１及びＮ２００がＯＦＦの状態では、ＬＣＲアンテナ３００にはＩａｎｔは流れない。Ｐ１００及びＮ２００がＯＮ、Ｐ２００及びＮ１００がＯＦＦの時、Ｉａｎｔは正の値を示す。そして、Ｉａｎｔの立ち上がり時に、ＬＣＲアンテナ３００から正の短パルスが放射される。次に、Ｎ１００及びＮ２００がＯＮし、Ｐ１００及びＰ２００がＯＦＦするとＩａｎｔは流れなくなる。そして、Ｉａｎｔの立下り時に、ＬＣＲアンテナ３００から負の短パルスが放射される。次にＰ２００及びＮ１００がＯＮし、Ｐ１００及びＮ２００がＯＦＦするとＩａｎｔは負の値を示す。この時、Ｉａｎｔは、０から負に変化するため、負の短パルスがＬＣＲアンテナ３００より放射される。さらに、Ｐ１００及びＰ２００がＯＮし、Ｎ１００及びＮ２００がＯＦＦすると、Ｉａｎｔは０となり、Ｉａｎｔの立下り時にＩａｎｔは負から０に変化するため、ＬＣＲアンテナ３００からは、正の短パルスが放射される。
【０００５】
これらの正及び負の短パルスの組み合わせにより、「１」及び「０」が表される。すなわち、正の短パルスの次に負の短パルスが放射されたときは、送信データは「１」を表し、負の短パルスの次に正の短パルスが放射されたときは送信データは「０」を表す。このように、短パルスの位相を反転することにより、「１」及び「０」のデータが表現される。なお、実際の通信に使用される短パルスの幅は、３００〜５００ｐｓ程度である。その他、ウルトラワイドバンドに関連する技術として以下に示す特許文献１〜５が公開されている。
【０００６】
【特許文献１】
特開２０００−３０７３０３号公報
【特許文献２】
特開２０００−３３５２５２号公報
【特許文献３】
特開２０００−３７６３８号公報
【特許文献４】
特開２００３−３７６３９号公報
【特許文献５】
米国特許５７４８８９１号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、図２５に示す従来のアンテナドライバ回路は、図２６に示すように、正の短パルスから負の短パルスに切り替わる期間及び負の短パルスから正の短パルスに切り替わる期間中、ＬＣＲアンテナ３００に電流が流れているため、消費電力が大きくなるという問題があった。
【０００８】
本発明の目的は、上記課題を解決するためになされたものであり、電力消費量を低減することができるＵＷＢ送信装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る無線送信回路は、アンテナ部と、パルス信号を出力する発振手段と、前記パルス信号に基づいて前記アンテナ部に駆動電流を供給する駆動手段とを備えるＵＷＢの無線送信回路であって、前記アンテナ部は、コイルから構成され、前記駆動手段は、前記コイルの両端側に接続された２個のインバータから構成され、前記インバータと前記コイルとをコンデンサを介して接続し、前記インバータはＣＭＯＳインバータであり、前記ＣＭＯＳインバータのゲート端子に接続され、前記パルス信号のスルーレートを調整するためのスルーレートコントロール手段と、前記スルーレートコントロール手段を制御する制御手段とを備えることを特徴とする（請求項１）。
【００１０】
この構成によれば、駆動手段とコイルとの間にコンデンサを接続したため、アンテナ部に供給される駆動電流は直流成分がカットされることとなり、消費電力を低減することができる。また、この構成によれば、インバータをＣＭＯＳインバータで構成したため、ｏｎ／ｏｆｆ切替え時以外は電力が消費されず、消費電力をさらに低減することができる。また、この構成によれば、スルーレートコントロール手段によって、パルス信号のスルーレートが調整されるため、アンテナ部に供給される駆動電流のインパルス幅を所望する大きさ（例えば、一定の幅）に制御することができる。
【００１１】
また、本発明に係る別の無線送信回路は、アンテナ部と、パルス信号を出力する発振手段と、前記パルス信号に基づいて前記アンテナ部に駆動信号を出力する駆動手段とを備えるＵＷＢの無線送信回路であって、前記アンテナ部は、ダイポールアンテナで構成され、前記駆動手段は、前記ダイポールアンテナの両端側に接続された２個のインバータから構成され、前記インバータはＣＭＯＳインバータであり、前記ＣＭＯＳインバータのゲート端子に接続され、前記パルス信号のスルーレートを調整するためのスルーレートコントロール手段と、前記スルーレートコントロール手段を制御する制御手段とを備えることを特徴とする。
【００１２】
この構成によれば、アンテナ部をダイポールアンテナで構成したため、ダイポールアンテナによって、インバータから供給される駆動電流は、直流成分がカットされ、消費電力の低減を図ることができる。また、この構成によれば、インバータをＣＭＯＳインバータで構成したため、ｏｎ／ｏｆｆ切替え時以外は電力が消費されず、消費電力をさらに低減することができる。また、この構成によれば、スルーレートコントロール手段によって、パルス信号のスルーレートが調整されるため、アンテナ部に供給される駆動電流のインパルス幅を所望する大きさ（例えば、一定の幅）に制御することができる。
【００１６】
また、前記スルーレートコントロール手段は、前記ＣＭＯＳインバータのゲート端子に接続された遅延回路からなり、前記制御手段は、前記遅延回路の遅延時間が一定となるように当該遅延回路を制御することが好ましい（請求項３）。この構成によれば、遅延回路は、遅延時間が一定となるように制御されるため、パルス信号のスルーレートが一定の大きさとなり、アンテナ部に供給される駆動電流のインパルス幅を一定の大きさにすることができる。
【００１７】
また、前記スルーレートコントロール手段は、前記ＣＭＯＳインバータのゲート容量を充電又は放電するゲート容量充放電手段からなることが好ましい（請求項４）。この構成によれば、ＣＭＯＳインバータのゲート容量を充電したり放電したりすることが可能となり、パルス信号のスルーレートを調整することができる。
【００１８】
また、前記ゲート容量充放電手段は、ゲート同士が接続された２個のＰＭＯＳからなる第１のカレントミラー回路と、ゲート同士が接続された２個のＮＭＯＳからなる第２のカレントミラー回路とから構成され、前記第１のカレントミラー回路は、一方のＰＭＯＳが前記ＣＭＯＳインバータのゲートに接続され、他方のＰＭＯＳのソースに第１の可変電流源が接続され、前記第２のカレントミラー回路は、一方のＮＭＯＳが前記ＣＭＯＳインバータのゲートに接続され、他方のＮＭＯＳのソースに第２の可変電流源が接続されていることが好ましい（請求項５）。この構成によれば、電流の大きさが調整可能な第１及び第２のカレントミラー回路からの電流をＣＭＯＳインバータに導き、ゲート容量を充放電させることにより、パルス信号のスルーレートを調整することができる。
【００１９】
また、前記ゲート容量充放電手段は、ゲートにバッファが接続された少なくとも１つのＰＭＯＳと、ゲートにバッファが接続された少なくとも１つのＮＭＯＳとを備え、前記ＰＭＯＳのドレイン及び前記ＮＭＯＳのドレインを、前記ＣＭＯＳインバータのゲートに接続したことが好ましい（請求項６）。
【００２０】
この構成によれば、ＣＭＯＳインバータのゲートにドレインが接続されたＰＭＯＳ及びＮＭＯＳを適宜ＯＮ／ＯＦＦさせて、ＣＭＯＳインバータのゲートへ供給する電流の大きさを調節し、ＣＭＯＳインバータのゲート容量への電荷の蓄積時間を調節することが可能となり、パルス信号のスルーレートを所望する大きさに調節することができる。
【００２１】
また、前記ゲート容量充放電手段は、ゲートにバッファが接続された複数のＰＭＯＳと、ゲートにバッファが接続された複数のＮＭＯＳから構成され、前記複数のＰＭＯＳの各サイズを２ｎの比で形成するとともに、前記複数のＮＭＯＳの各サイズを２ｎの比で形成することが好ましい（請求項７）。
【００２２】
この構成によれば、ＣＭＯＳインバータのゲートに供給する電流の大きさを細かく調節することができ（２ｎビットの分解能で調整することができ）、パルス信号のスルーレートをより細かく調節することができる。
【００２３】
また、前記ゲート容量充放電手段は、ゲート同士が接続され、ドレインが前記ＣＭＯＳインバータのゲートに接続され、ドレイン及びソース間が並列接続された複数のＰＭＯＳを１単位とした少なくとも１つのアレー回路と、ゲート同士が接続され、ドレインが前記ＣＭＯＳインバータのゲートに接続され、ドレイン及びソース間が並列接続された複数のＮＭＯＳを１単位とした少なくとも１つのアレー回路とをさらに含むことが好ましい（請求項８）。
【００２４】
この構成によれば、ＣＭＯＳインバータのゲートに供給する電流は、アレー回路によって大まかな大きさが調整される。
【００２５】
また、前記制御手段は、前記パルス信号のスルーレートが所望の値となるように、前記ゲート容量充放電手段を構成する前記複数のＰＭＯＳ及びＮＭＯＳの中からＯＮするＰＭＯＳ及びＮＭＯＳを選択することが好ましい（請求項９）。
【００２６】
この構成によれば、ＯＮするＰＭＯＳ及びＮＭＯＳの個数を選択することにより、ＣＭＯＳインバータのゲートに供給する電流値が決定され、パルス信号のスルーレートを調節することができる。
【００２７】
また、前記ゲート容量充放電手段に含まれる少なくとも１つのＮＭＯＳのゲートに接続されたバッファは、可変式の電源部を備えることが好ましい（請求項１０）。
【００２８】
この構成によれば、バッファに供給される電源電圧を調節することにより、ＣＭＯＳインバータのゲートに供給される電流値が調節され、パルス信号のスルーレートを調節することができる。
【００２９】
また、前記ゲート容量充放電手段は、少なくとも１つのＰＭＯＳのバルク電圧を調節するバルク電圧調節手段を備えることが好ましい（請求項１１）。
【００３０】
この構成によれば、ＰＭＯＳのバルク電圧を調節することにより、ＣＭＯＳインバータのゲートに供給される電流値が調節され、パルス信号のスルーレートを調節することができる。
【００３１】
また、前記ゲート容量調整手段は、少なくとも１つのＮＭＯＳのソース電圧を調節するソース電圧調整手段を備えることが好ましい（請求項１２）。
【００３２】
この構成によれば、ＮＭＯＳのソース電圧を調節することにより、ＣＭＯＳインバータのゲートに供給される電流値が調節され、パルス信号のスルーレートを調節することができる。
【００３３】
また、前記制御手段は、前記ゲート容量充放電手段を構成する前記ＰＭＯＳをＯＮ及びＯＦＦするタイミングと前記ＮＭＯＳをＯＮ及びＯＦＦするタイミングとをずらすことが好ましい（請求項１３）。
【００３４】
この構成によれば、ＰＭＯＳ及びＮＭＯＳは同時のＯＮ及びＯＦＦされないため、突入電流が防止され、消費電力の低減を図ることができる。
【００３５】
また、前記ＣＭＯＳインバータのゲートと前記ゲート容量充放電手段との間に接続された第１の電流源をさらに備え、前記制御手段は、前記ゲート容量充放電手段を構成するＰＭＯＳがＯＮするときに、前記ＣＭＯＳインバータのゲートの電圧を低下させ、前記ゲート容量充放電手段を構成するＮＭＯＳがＯＮするときに、前記ＣＭＯＳインバータのゲートの電圧が増大するように前記第１の電流源を制御することが好ましい（請求項１４）。
【００３６】
この構成によれば、ＰＭＯＳがＯＮし、ＣＭＯＳインバータのゲートがＬｏｗとなったとき、当該ゲートの電圧を増大させるように第１の電流源が駆動され、ＣＭＯＳインバータのゲートに供給される電流値が低下されるため、ＣＭＯＳインバータから出力されるパルス信号の立ち下がり時間を遅くすることができる。また、ＮＭＯＳがＯＮし、ＣＭＯＳインバータのゲートがＨｉｇｈになったとき、当該ゲートの電圧を低下させるように第１の電流源が駆動され、ＣＭＯＳインバータのゲートに供給される電流値が低下されるため、ＣＭＯＳインバータから出力されるパルス信号の立ち上がり時間を遅くすることができる。
【００３７】
また、前記制御手段は、前記アンテナ部が駆動されているときのみ、前記第１の電流源を駆動させることが好ましい（請求項１５）。この構成によれば、第１の電流源は、アンテナ部が駆動されているときのみ駆動されるため、消費電力の低減を図ることができる。
【００３８】
また、前記制御手段は、前記ＣＭＯＳインバータの出力端のパルス信号を立ち上げる時に、前記ゲート容量充放電手段を構成する少なくとも１つのＰＭＯＳをＯＮし、前記ＣＭＯＳインバータの出力端のパルス信号を立ち下げる時に、前記ゲート容量充放電手段を構成する少なくとも１つのＮＭＯＳをＯＮすることが好ましい（請求項１６）。
【００３９】
この構成によれば、パルス信号の立ち上げ時にＮＭＯＳをＯＮすると、ＣＭＯＳインバータのゲートに供給される電流値が減少するため、立ち上げ時のスルーレートを遅くすることができる。同様に、パルス信号の立ち下げ時にＰＭＯＳをＯＮすると、ＣＭＯＳインバータのゲートに供給される電流値が減少するため、立ち下げ時のスルーレートを遅くすることができる。
【００４０】
また、前記ＣＭＯＳインバータの出力端に接続された第２の電流源をさらに備え、前記制御手段は、前記ＣＭＯＳインバータの出力端のパルス信号が立ち上がる時に、当該出力端の電圧が低下するように前記第２の電流源を制御し、前記ＣＭＯＳインバータの出力端のパルス信号が立ち下がる時に、当該出力端の電圧が増大するように前記第２の電流源を制御することが好ましい（請求項１７）。
【００４１】
この構成によれば、ＣＭＯＳインバータの出力端のパルス信号の立ち下げ時に、この出力端の電圧を低下させるように第２の電流源が動作するため、ＣＭＯＳインバータの出力端に電流が流れ込み、スルーレートを遅くすることができる。
【００４２】
また、前記第１の電流源は、ともにドレインが前記ＣＭＯＳインバータのゲートに接続されたＰＭＯＳ及びＮＭＯＳからなり、前記第２の電流源は、ともにドレインが前記ＣＭＯＳインバータのゲートに接続されたＰＭＯＳ及びＮＭＯＳからなり、前記制御手段は、前記スルーレートコントロール手段のＰＭＯＳ、前記第１の電流源のＮＭＯＳ及び前記第２の電流源のＰＭＯＳを同一の制御信号で制御するとともに、前記スルーレートコントロール手段のＮＭＯＳ、前記第１の電流源のＰＭＯＳ及び前記第２の電流源のＮＭＯＳを同一の制御信号で制御することが好ましい（請求項１８）。
【００４３】
この構成によれば、上記複数の回路が同じタイミングで動作されるため、回路の簡略化を図ることができる。
【００４４】
また、前記制御手段は、前記ＣＭＯＳインバータの出力端のパルス信号の立上がり時のスルーレートと立下り時のスルーレートとが異なる大きさとなるように前記スルーレート回路を構成するＰＭＯＳ及びＮＭＯＳを動作させることが好ましい（請求項１９）。
【００４５】
この構成によれば、例えば、パルス信号のスルーレートを遅くすると、アンテナ部に流れるインパルス電流は小さくなり、放射される電波のパワーが小さくなるため、受信側でこの電波を破棄させることができる。これにより一つのインパルスで１つのデータを送信することができる。詳しくは実施の形態で後述する。
【００４６】
また、前記制御手段は、前記アンテナ部の一方端に接続されたＣＭＯＳインバータが出力するパルス信号と、前記アンテナ部の他端に接続されたＣＭＯＳインバータが出力するパルス信号とが逆相となるように両ＣＭＯＳインバータを制御することが好ましい（請求項２０）。この構成によれば、アンテナ電流を大きくすることができる。
【００４７】
また、前記制御手段は、前記ＣＭＯＳインバータの出力端のパルス信号の立上がり時のスルーレートと立下り時のスルーレートとをそれぞれ調節可能であることが好ましい（請求項２１）。この構成によれば、アンテナ電流の値を調節することが可能となり、ＡＭ変調方式のデータの送信が可能となる。
【００４８】
また、前記制御部は、送信パケットのヘッダ部及びデータ部の少なくとも一方に含まれる所定のデータを送信するときに、両ＣＭＯＳインバータが出力するパルス信号が逆相となるように両ＣＭＯＳインバータを制御することが好ましい（請求項２２）。
【００４９】
この構成によれば、送信パケットのヘッダ部又はデータ部に含まれる所定のビットのデータを送信するときの電波のパワーを大きくし、このビットを受信側との同期用のビットとして用いることにより、通信精度の向上が図られる。なお、所定のビットは、複数であってもよい。この場合、複数のビットを一定の間隔でとってもよいし、任意の間隔でとってもよい。
【００５０】
また、本発明に係る別の無線送信回路は、ＵＷＢの無線送信回路であって、モノポールアンテナと、パルス信号を出力する発振手段と、前記パルス信号に基づいて前記モノポールアンテナに駆動信号を出力する駆動手段とを備え、前記駆動手段は、ＣＭＯＳインバータであり、前記ＣＭＯＳインバータのゲート端子に接続され、前記パルス信号のスルーレートを調整するためのスルーレートコントロール手段と、前記スルーレートコントロール手段を制御する制御手段とを備えることを特徴とする（請求項２３）。
【００５１】
この構成によれば、モノポールアンテナを用いたため、モノポールアンテナに供給される駆動電流は直流成分がカットされ、消費電力を低減することができる。また、この構成によれば、インバータをＣＭＯＳインバータで構成したため、ｏｎ／ｏｆｆ切替え時以外は電力が消費されず、消費電力をさらに低減することができる。また、この構成によれば、スルーレートコントロール手段によって、パルス信号のスルーレートが調整されるため、アンテナ部に供給される駆動電流のインパルス幅を所望する大きさ（例えば、一定の幅）に制御することができる。
【００５２】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る無線送信回路の全体構成を示すブロック図である。第１の実施形態に係る無線送信回路は、制御ロジック回路１１、水晶振動子１２、発振回路１３、ＰＬＬ（PahseLockLoop）回路１４、パルス発生回路１５、アンテナドライバ回路１６及びアンテナ部１７を備えている。制御ロジック回路１１は、水晶振動子１２、発振回路１３、ＰＬＬ回路１４、パルス発生回路１５及びアンテナドライバ回路１６を制御する。
【００５３】
発振回路１３及び水晶振動子１２は、正弦波信号を生成する。ＰＬＬ回路１４は、発振回路１３からの正弦波信号の周波数等を安定化させる。パルス発生回路１５は、ＰＬＬ回路１４から出力された正弦波信号に基づいて、パルス電圧（パルス信号）を生成する。アンテナドライバ回路１６は、パルス発生回路１５が出力するパルス信号に基づいて、アンテナ部１７を駆動させる。
【００５４】
図２は、アンテナドライバ回路１６及びアンテナ部１７の詳細な構成を示した回路図である。アンテナドライバ回路１６は、２個のＣＭＯＳインバータ１６１，１６２から構成されている。ＣＭＯＳインバータ１６１の出力端は、コンデンサＣ１を介してアンテナ部１７の一端と接続されている。ＣＭＯＳインバータ１６２の出力端は、コンデンサＣ２を介してアンテナ部１７の他端と接続されている。
【００５５】
ＣＭＯＳインバータ１６１は、ＰＭＯＳトランジスタＰ１（以下、「Ｐ１と略す」とＮＭＯＳトランジスタＮ１（以下、「Ｎ１」略す）とから構成されている。Ｐ１はソースが電源部ＶＤＤに接続されている。Ｎ１はソースが接地されている。Ｐ１及びＮ１は、ドレイン同士が接続されて出力端とされ、ゲート同士が接続されて入力端とされている。ＣＭＯＳインバータ１６２は、ＰＭＯＳトランジスタＰ２（以下、「Ｐ２」と略す）及びＮＭＯＳトランジスタＮ２（以下、「Ｎ２」と略す）とから構成されている。ＣＭＯＳインバータ１６２は、ＣＭＯＳインバータ１６１と同一構成であるため説明を省略する。
【００５６】
図３は、図２の回路のタイミングチャートを示しており、（ａ）はＣＭＯＳインバータ１６１の出力端の電圧Ｖ１を、（ｂ）はＣＭＯＳインバータ１６２の出力端の電圧Ｖ２を、（ｃ）はアンテナ部１７を流れるアンテナ電流（駆動電流）Ｉａｎｔを、（ｄ）はアンテナ部１７から出力される電波をそれぞれ示している。なお、（ｃ）において、コンデンサＣ１からコンデンサＣ２へ電流が流れる向きを正としている。
【００５７】
まず、ＣＭＯＳインバータ１６１は、パルス発生回路１５からのパルス電圧の立ち下がりを受けると、Ｐ１がＯＮ、Ｎ１がＯＦＦとなり、電圧Ｖ１は所定のスルーレートで立ち上がる（期間Ｔ１）。このとき、アンテナ部１７には、コンデンサＣ１及びＣ２の作用によって、直流成分がカットされた正のインパルス電流が流れる。これにより、アンテナ部１７からは、正のインパルスの電波が放射される。続いて、ＣＭＯＳインバータ１６１は、パルス発生回路１５からのパルス電圧の立下りを受けると、Ｐ１がＯＦＦ、Ｎ１がＯＮとなり、電圧Ｖ１は所定のスルーレートで立ち下がる（期間Ｔ２）。このとき、アンテナ部１７には、立ち上がり時と同様にして、負のインパルス電流が流れる。これにより、アンテナ部１７からは、負のインパルスの電波が放射される。
【００５８】
本実施形態では、「１」のデータを送信する場合、正のインパルスの電波を放射した後、負のインパルスの電波を放射する。また、「０」のデータを送信する場合、負のインパルスの電波を放射した後、正のインパルスの電波を放射する。
【００５９】
同様にして、ＣＭＯＳインバータ１６２は、パルス発生回路１５からパルス電圧の立ち上がりを受けると（期間Ｔ３）、アンテナ部１７には負のインパルス電流が流れ、パルス発生回路１５からパルス電圧の立下りを受けると（期間Ｔ４）、アンテナ部１７には正のインパルス電流が流れ、それぞれ負及び正のインパルスの電波が放射される。
【００６０】
このように、第１の実施形態の無線送信回路によれば、ＣＭＯＳインバータ１６１及び１６２は、コンデンサＣ１及びＣ２を介してアンテナ部１７と接続されているため、アンテナ部１７には直流成分がカットされたアンテナ電流（インパルス電流）が流れる結果、消費電力の低減を図ることができる。
【００６１】
（第２の実施形態）
図４は、第２の実施形態に係る無線送信回路の一部を示した回路図である。なお、第２の実施形態において、第１の実施形態と同一のものは、同一の番号を付し説明を省略する。また、以下に示す他の実施形態においても、特に断りがない場合は、同一の符号を付したものは同一のものとして説明は省略する。第２の実施形態の無線送信回路は、アンテナ部１７としてダイポールアンテナ１７１を用いている。ダイポールアンテナ１７１は、ポール１７１ａ及び１７１ｂから構成され、ポール１７１ａはＣＭＯＳインバータ１６１の出力端に接続され、ポール１７１ｂはＣＭＯＳインバータ１６２の出力端に接続されている。ダイポールアンテナ１７１は、コンデンサとしての作用を有するため、第１の実施形態のように、コンデンサＣ１及びＣ２を用いなくとも、アンテナ部１７に流れる電流の直流成分は、カットされる。
【００６２】
図５は、図４の回路のタイミングチャートを示しており、（ａ）はＣＭＯＳインバータ１６１の出力端の電圧Ｖ１を、（ｂ）はＣＭＯＳインバータ１６２の出力端の電圧Ｖ２を、（ｃ）はポール１７１ａを流れる電流（Ｉａｎｔ１）を、（ｄ）はポール１７１ｂを流れる電流（Ｉａｎｔ２）を、（ｅ）はアンテナ部１７から放射される電波をそれぞれ示している。
【００６３】
電圧Ｖ１が立ち上がると、ポール１７１ａには正のインパルス電流が流れ、正のインパルスの電波が放射される（期間Ｔ１）。続いて、電圧Ｖ１が立ち下がると、ポール１７１ａには負のインパルス電流が流れ、負のインパルスの電波が放射される（期間Ｔ２）。これにより、「１」のデータが送信される。電圧Ｖ２が立ち上がると、ポール１７１ｂには、負のインパルス電流が流れ、負のインパルスの電波が放射される（期間Ｔ３）。続いて、電圧Ｖ２が立ち下がると、ポール１７１ｂには、正のインパルス電流が流れ、正のインパルスの電波が放射される（期間Ｔ４）。これにより、「０」のデータが送信される。
【００６４】
このように、第２の実施形態に係る無線送信回路によれば、ダイポールアンテナ１７１を用いたため、アンテナ電流は、直流成分がカットされる結果、消費電力の低減を図ることができる。
【００６５】
（第３の実施形態）
図６は、第３の実施形態に係る無線送信回路の一部を示した回路図である。第３の実施形態の無線送信回路は、図２に示す第１の実施形態の無線送信回路の構成において、ＣＭＯＳインバータの入力端（ゲート）にスルーレートコントロール回路２０を接続したものである。スルーレートコントロール回路２０は、制御ロジック回路１１の制御に基づいて、パルス発生回路１５から出力されたパルス信号の立ち上がり及び立下り時のスルーレートを調節し、アンテナ部１７に流れるインパルス電流の幅を変化させる。スルーレート回路２０の構成については後述する。
【００６６】
図７は、図６の回路のタイミングチャートを示しており、（ａ）はＣＭＯＳインバータ１６１のゲートの電圧Ｖｉｎを、（ｂ）は電圧Ｖ１を、（ｃ）はアンテナ電流（Ｉａｎｔ）を示している。例えば、電圧Ｖｉｎが（ａ）で示す実線のように立ち上がると、電圧Ｖ１は（ｂ）で示す実線のように立ち下がる。ここで、スルーレートコントロール回路２０によって電圧Ｖｉｎの立ち上がりのスルーレートを（ａ）で示す破線のように遅くすると、それに応じて電圧Ｖ１の立下りのスルーレートは（ｂ）に示す破線のように遅くなる。その結果、負のインパルス電流は（ｃ）の破線で示すようにインパルス幅が大きくなる。Ｖｉｎの立下りのスルーレートも立ち上がり時と同様にして遅くすると、（ｃ）の破線に示すように、正のインパルス電流のインパルス幅は大きくなる。
【００６７】
このように、第３の実施形態に係る無線送信回路によれば、Ｖｉｎの立ち上がり及び立下りのスルーレートを調節することにより、インパルス電流のインパルス幅を調節することができる。これにより好適なインパルス幅を有する電波を放射することが可能となり、通信精度の向上を図ることができる。
【００６８】
（第４の実施形態）
図８は、第４の実施形態の無線送信回路の一部を示した回路図である。第４の無線送信回路は、図６に示す第３の実施形態の無線送信回路のスルーレートコントロール回路２０及び制御ロジック回路１１を、図８のように構成したものである。
【００６９】
スルーレートコントロール回路２０は、遅延回路ＤＬ２から構成されている。制御ロジック回路１１は、遅延回路ＤＬ１、位相検出器ＰＤ、チャージポンプＣＰを含むＰＬＬ又はＤＬＬから構成されている。遅延回路ＤＬ１及びＤＬ２は、それぞれ同一の遅延時間が設定されている。また、遅延回路ＤＬ１及びＤＬ２は、例えば１又は複数のバッファから構成されている。ここで、制御ロジック回路１１は、遅延回路ＤＬ１の遅延時間と遅延回路ＤＬ２の遅延時間とが一致するように遅延回路ＤＬ２を制御する。これにより、温度特性、電圧特性等のばらつきに依存することなく常に一定のスルーレートを有するパルス電圧を出力することができ、アンテナ部１７を流れるインパルス電流のパルス幅を常に一定にすることができる。
【００７０】
（第５の実施形態）
図９は、第５の実施形態に係る無線送信回路の一部を示した回路図である。第５の実施形態の無線送信回路は、図６に示す第３の実施形態のスルーレートコントロール回路２０をカレントミラー回路で構成したものである。スルーレートコントロール回路２０は、ゲート同士が接続されたＰＭＯＳトランジスタＰ３及びＰ４（以下、「Ｐ３」及び「Ｐ４」と略す）と、ゲート同士が接続されたＮＭＯＳトランジスタＮ３及びＮ４（以下、「Ｎ３」、「Ｎ４」と略す）とを備えている。Ｐ３及びＰ４のソースには電源部ＶＤＤが接続されている。Ｎ３及びＮ４のソースは接地されている。Ｐ３及びＮ３のドレインは、ＣＭＯＳインバータ１６１のゲートに接続されている。Ｐ４のソースは、可変電流源ＶＳ１を介して接地されている。Ｐ４のドレイン及びゲート間は接続されている。Ｎ４のドレインは、可変電流源ＶＳ２を介して電源部ＶＤＤに接続されている。Ｎ４のドレイン及びゲート間は接続されている。
【００７１】
つまり、Ｐ３及びＰ４でカレントミラー回路が構成されるとともに、Ｎ３及びＮ４でカレントミラー回路が構成されている。したがって、Ｐ３及びＰ４がＯＮすると、可変電流源ＶＳ１の電流と同一の電流がＰ３のソースドレイン間に流れ、Ｎ３及びＮ４がＯＮされると、可変電流源ＶＳ２の電流と同一の電流がＮ３のドレイン及びソース間に流れる。可変電流源ＶＳ１及びＶＳ２は、それぞれ制御ロジック回路１１から出力される制御電圧ＶＣのレベルに応じた電流Ｉ１、Ｉ２を出力する。なお、Ｐ１及びＮ１のソース及びゲート間における点線で結線されたコンデンサＣ３及びＣ４は、それぞれＰ１及びＮ１のゲート容量を示している。
【００７２】
制御ロジック回路１１からの制御信号によって、Ｐ３及びＰ４がＯＮ、Ｎ３及びＮ４がＯＦＦされると、Ｐ３のソース及びドレイン間にＩ１が流れる。このＩ１は、ＣＭＯＳインバータ１６１のゲートへ流れ、コンデンサＣ３及びＣ４を充電するため、電圧Ｖ１の立下り時のスルーレートを速くする。なお、スルーレートとはパルス電圧が立ち上がる又は立ち下がる際の速度をいい、スルーレートが速い場合、パルス電圧の立ち上がり又は立ち下がりは短時間となる。続いて、制御ロジック回路１１からの制御信号によって、Ｎ３及びＮ４がＯＮ、Ｐ３及びＰ４がＯＦＦされると、Ｎ３のドレイン及びソース間に電流Ｉ２が流れ、コンデンサＣ３及びＣ４を充電するため、電圧Ｖ１の立ち上がり時のスルーレートを速くする。
【００７３】
このように、第５の実施形態の無線送信回路によれば、制御電圧ＶＣによって、Ｉ１及びＩ２の大きさを調節することにより、電圧Ｖ１の立ち上がり及び立下り時のスルーレートを調節することができる。
【００７４】
（第６の実施形態）
図１０は、第６の実施形態の無線送信回路の一部の構成を示した回路図である。第６の実施形態の無線送信回路は、図６に示すスルーレートコントロール回路２０を図１０のように構成したものである。このスルーレートコントロール回路２０は、ｎ個のＰＭＯＳトランジスタＳＷＰ１（ＳＷＰ）〜ＳＷＰｎ（ＳＷＰ）及びｎ個のＮＭＯＳトランジスタＳＷＮ１（ＳＷＮ）〜ＳＷＮｎ（ＳＷＮ）から構成されている。以下、ＰＭＯＳトランジスタＳＷＰ１〜ＳＷＰｎを「ＳＷＰ１」〜「ＳＷＰｎ」若しくは「ＳＷＰ」と略して表し、ＮＭＯＳトランジスタＳＷＮ１〜ＳＷＮ１０を「ＳＷＮ１」〜「ＳＷＮｎ」若しくは「ＳＷＮ」と略して表す。各ＳＷＰは、ドレインがＣＭＯＳインバータ１６１のゲートに接続され、ソースが電源部ＶＤＤに接続され、ゲートがバッファＢＦに接続されている。各ＳＷＮは、ドレインがＣＭＯＳインバータ１６１のゲートに接続され、ソースが接地され、ゲートがバッファＢＦに接続されている。各バッファＢＦは制御ロジック回路１１及びパルス発生回路１５と接続されている。各バッファＢＦは、例えばスリーステートバッファから構成され、制御ロジック回路１１からの制御信号によって、スルーレートコントロール回路２０にＳＷＰ（又はＳＷＮ）を電気的に含ませたり切り離したりする。
【００７５】
電圧Ｖ１の立ち下げ時において、ＳＷＰ１〜ＳＷＰｎがＯＮされると（このとき、ＳＷＮ１〜ＳＷＮｎはＯＦＦ）、ＳＷＰ１〜ＳＷＰｎのソース及びドレイン間には、それぞれ電流Ｉ１１〜Ｉ１ｎが流れる。これらの電流Ｉ１１〜Ｉ１ｎは、コンデンサＣ３及びＣ４を充電させ、電圧Ｖ１の立ち下げ時のスルーレートを速くする。
【００７６】
一方、電圧Ｖ１の立ち上げ時において、ＳＷＮ１〜ＳＷＮｎがＯＮされると（このときＳＷＰ１〜ＳＷＰｎはＯＦＦ）、電圧Ｖ１は立ち上げられ、ＳＷＮ１〜ＳＷＮｎのソース及びドレイン間には、それぞれ電流Ｉ２１〜Ｉ２ｎが流れる。これらの電流Ｉ２１〜Ｉ２ｎは、コンデンサＣ３及びＣ４を充電させ、電圧Ｖ１の立ち上げ時のスルーレートを速くする。
【００７７】
このように、第６の実施形態では、スルーレートコントロール回路２０が複数のＳＷＰ及びＳＷＮで構成されているため、ＣＭＯＳインバータ１６１のゲートに供給される電流は、立ち上げ時及び立ち下げ時のそれぞれにおいて、Ｉ１１＋Ｉ１２＋・・・＋Ｉ１ｎ又はＩ２１＋Ｉ２２＋・・・＋Ｉ２ｎ、となって大きくなる。その結果、コンデンサＣ３及びＣ４は速やかに充電され、電圧Ｖ１のスルーレートを速くすることができる。
【００７８】
なお、第６の実施形態では、ＯＮするＳＷＰ及びＳＷＮを選択して、ＣＭＯＳインバータ１６１に供給される電流を調整してもよい。選択は、制御ロジック回路１１がバッファＢＦに制御信号を出力することにより行う。これにより、ＣＭＯＳインバータ１６１へ供給される電流の大きさが調節され、電圧Ｖ１のスルーレートを調節することができる。
【００７９】
電流Ｉ１１〜Ｉ１ｎは、電圧Ｖ１の立ち下げ時のスルーレートを速くするように作用しているが、ここで、ＳＷＮのいずれかをＯＮすると、電流Ｉ２１〜Ｉ２ｎのいずれかが流れ、この電流Ｉ２１〜Ｉ２ｎは、コンデンサＣ３及びＣ４の電荷を引き抜くように作用するため、立ち下げ時のスルーレートは遅くなる。同様に、電圧Ｖ１の立ち上げ時においても、いずれかのＳＷＰをＯＮさせると、スルーレートを遅くすることができる。したがって、第６の実施形態では、電圧Ｖ１の立ち下げ時（立ち下げ時）に、いずれかのＳＷＮを（ＳＷＰ）ＯＮさせて、スルーレートが遅くなるように調節してもよい。
【００８０】
（第７の実施形態）
第７の実施形態は、図１０に示すスルーレートコントロール回路２０を構成するＳＷＰ１〜ＳＷＰｎのサイズ及びＳＷＮ１〜ＳＷＮｎのサイズをそれぞれ異なるサイズにしたものである。
【００８１】
ＭＯＳトランジスタのソース及びドレイン間の電流（ドレイン電流）の大きさは、ソース端子とドレイン端子との距離をＬ、ＭＯＳトランジスタの幅をＷとすると、Ｗ／Ｌに比例する。そのため、Ｗ／Ｌのサイズを変えれば、ドレイン電流の大きさを変えることができる。
【００８２】
そこで、第７の実施形態では、ＳＷＰ１のＷ／Ｌのサイズを１、ＳＷＮ１のＷ／Ｌのサイズを１としたときの、各ＳＷＰ及び各ＳＷＮのＷ／Ｌのサイズを、ＳＷＰ１：ＳＷＰ２：・・・：ＳＷＰｎ＝１：２：・・・：２ｎ、ＳＷＮ１：ＳＷＮ２：・・・ＳＷＮｎ＝１：２：・・・：２ｎと設定する。これにより、電流Ｉ１１、Ｉ１２、・・・、Ｉ１ｎの大きさは、それぞれ、Ｉ１１、２・Ｉ１１、４・Ｉ１１、・・・、２ｎ・Ｉ１１となり、電流Ｉ２１、Ｉ２２、・・・、Ｉ２ｎの大きさは、それぞれ、Ｉ２１、２・Ｉ２１、４・Ｉ２１、２ｎ・Ｉ２１となる。そして、ＯＮするＳＷＰ及びＳＷＮを選択することにより、ＣＭＯＳインバータ１６１のゲートに供給する電流値を一定の割合ではなく、非線形的な割合で変更することができ、その結果、電圧Ｖ１のスルーレートを細かく変更することができる。
【００８３】
ゲート電流が小さな場合、スルーレートはゲート電流の増加に伴ってほぼ一定の割合で増加していくが、ゲート電流が大きくなると一定の割合で増加しない。詳細には、ゲート電流の増大に伴って、スルーレート増加する割合は緩やかになる。したがって、ゲート電流が大きな領域においては、ゲート電流を一定の割合で増加させると、所望のスルーレートを得ることができないおそれがある。このような場合、第７の実施形態が有効となる。
【００８４】
なお、ＳＷＰ及びＳＷＮの選択は、制御ロジック回路１１が、バッファＢＦに制御信号を出力することで行う。
【００８５】
また、第７の実施形態も、第６の実施形態同様、電圧Ｖ１の立ち下げ時（立ち上げ時）において、いずれかのＳＷＮ（ＳＷＰ）をＯＮすることで、立ち下げ時（立ち上げ時）のスルーレートが遅くなるように調節してもよい。
【００８６】
（第８の実施形態）
図１１は、第８の実施形態に係る無線送信回路の一部を示した回路図である。第８の実施形態の無線送信回路は、図９に示すスルーレートコントロール回路２０に１又は複数のアレー回路２１を含ませたものである。なお、図１１は、図９に示すＳＷＰ側の回路構成を省略して示しており、ＳＰＷ側にもアレー回路２１が含まれている。アレー回路２１は、複数、例えば４個のＮＭＯＳトランジスタＳＷ１（ＳＷ）〜ＳＷ４（ＳＷ）が従属接続されることによって構成されている。各ＳＷは、ゲートが１個のバッファＢＦを介してパルス発生回路１５（図略）に接続され、ドレインがＣＭＯＳインバータ１６１のゲートに接続され、ソースが接地されている。
【００８７】
制御ロジック回路１１は、アレー回路２１に接続されたバッファＢＦに制御信号を出力し、アレー回路２１をスルーレートコントロール回路２０に電気的に含ませる又は切り離すことができる。アレー回路２１がスルーレートコントロール回路２０に含まれた場合、アレー回路の出力端ＯＰには、ＳＷ１〜ＳＷ４のそれぞれのドレイン電流のトータルの電流が流れる。したがって、１個のアレー回路２１をＯＮするだけで、ＳＷのドレイン電流の４倍の電流（各ＳＷのドレイン電流が同じである場合）をＣＭＯＳインバータ１６１のゲートに供給することができる。これにより、ＣＭＯＳインバータ１６１のゲートに供給する電流（ゲート電流）を大まかに調節することができる。そして、ゲート電流の細かな調整は、アレー回路２１とは別に接続されたＳＷＮを個別にＯＮすることで行うことができる。このようにスルーレートコントロール回路２０にアレー回路２１を含ませると、バッファやバッファを制御するための信号線の数を減らすことができる。その結果、制御の簡略化及び回路規模の小型化を図りつつ、ゲート電流を細かく調節することができる。
【００８８】
なお、第８の実施形態において、アレー回路２１とは別に接続されたＳＷＮは、各素子の特性が同一のものを使用してもよいし、第７の実施形態のように、各素子のＷ／Ｌのサイズが２ｎの比で表されるものを用いてもよい。さらに、アレー回路２１を構成するＳＷも、同一のドレイン電流が流れるものを使用してもよいし、Ｗ／Ｌのサイズが２ｎで表されるものを用いてもよい。
【００８９】
（第９の実施形態）
図１２は第９の実施形態に係る無線送信回路の一部を示した回路図である。第９の実施形態の無線送信回路は、図１０又は図１１に示すスルーレートコントロール回路２０のＳＷＮｎに接続されたバッファＢＦを図１２に示す回路で構成したものである。このバッファＢＦは、ＰＭＯＳトランジスタＰ５及びＰ６（以下、「Ｐ５」及び「Ｐ６」略す）、ＮＭＯＳトランジスタＮ５及びＮ６（以下、「Ｎ５」及び「Ｎ６」と略す）を備えている。Ｐ６及びＮ６でＣＭＯＳインバータが構成されている。Ｐ５は、ソースが可変電源部ＶＤＤａに接続され、ドレインがＰ６のソースに接続され、ゲートがインバータＢ１の入力端に接続されている。Ｎ５は、ゲートがインバータＢ１の出力端に接続され、ドレインがＳＷＮｎのゲートに接続されるとともにＰ６及びＮ６のドレインに接続されている。さらに、Ｐ６及びＮ６のゲートは、パルス発生回路１５（図略）に接続されている。さらに、インバータＢ１の入力端は制御ロジック回路１１（図略）に接続されている。すなわち、第９の実施形態では、可変電源部ＶＤＤａの電圧に応じて、ＳＷＮｎのドレイン抵抗を調節することが可能となり、これにより、電流Ｉ２ｎを調節することが可能となり、ＣＭＯＳゲート電流を調節することができる。
【００９０】
ここで、ＳＷＮｎのソースの電圧を調節してもよい。これにより、ＳＷＮｎのドレイン抵抗に印加する電圧が調節され、電流Ｉ２ｎを調節することが可能となる。
【００９１】
（第１０の実施形態）
図１３は、第１０の実施形態に係る無線送信回路の一部を示した回路図である。第１０の実施形態に係る無線送信回路は、図１０又は図１１に示すスルーレートコントロール回路２０のＳＷＰｎのバッファＢＦを図１３に示す回路で構成したものである。このバッファＢＦは、ＰＭＯＳトランジスタＰ７及びＰ８（以下「Ｐ７」、「Ｐ８」と略す）、ＮＭＯＳトランジスタＮ７及びＮ８（以下「Ｎ７」、「Ｎ８」と略す）を備えている。Ｐ８及びＮ８でＣＭＯＳインバータが構成されている。Ｐ７はゲートがインバータＢ２の出力端に接続され、ソースが電源部ＶＤＤに接続され、ドレインがＳＷＰｎのゲートに接続されている。Ｎ７はドレインがＮ８のソースに接続され、ソースが接地され、ゲートがインバータＢ２の入力端に接続されている。そして、ＳＷＰｎのバルク電圧（ＶＢｌｕｋ）は、可変電圧源（図略）に接続されている。
【００９２】
バルク電圧を変更すると、ＰＭＯＳトランジスタのチャネル幅が変化するため、バルク電圧に応じて、ＳＷＰｎのドレイン電流Ｉ１ｎを変化させることができる。そこで、第１０の実施形態では、ＳＷＰｎのバルク電圧を調節することにより、ゲート電流を調節している。
【００９３】
（第１１の実施形態）
図１４は、第１１の実施形態に係る無線送信回路の一部を示した回路図である。第１１の実施形態に係る無線送信回路は、図１０に示す回路において、さらに第１の電流源４１、第２の電流源４２及びノンオーバラップ回路３０等を付加したものである。
【００９４】
第１の電流源４１は、ＣＭＯＳインバータ１６１及びスルーレートコントロール回路２０の間に接続されており、ＰＭＯＳトランジスタＰ９及びＮＭＯＳトランジスタＮ９（以下、「Ｐ９」、「Ｎ９」と略す）を備えている。Ｐ９はソースが電源部ＶＤＤに接続され、ドレインがＣＭＯＳインバータ１６１のゲートに接続されている。Ｎ９はドレインがＣＭＯＳインバータ１６１のゲートに接続され、ソースが接地されている。また、Ｐ９及びＮ９のゲートはそれぞれ電流源制御回路３１を介してノンオーバラップ回路３０に接続されている。
【００９５】
第２の電流源４２は、ＣＭＯＳインバータ１６１の出力端に接続されており、ＰＭＯＳトランジスタＰ１０及びＮＭＯＳトランジスタＮ１０（以下、「Ｐ１０」、「Ｎ１０」と略す）を備えている。Ｐ１０及Ｎ１０のゲートは、電流源制御回路３２を介してノンオーバラップ回路３０と接続されている。Ｐ１０及びＮ１０のドレインはともに、ＣＭＯＳインバータ１６１の出力端に接続されている。
【００９６】
ノンオーバラップ回路３０は、スルーレートコントロール回路２０の各バッファＢＦとパラレルに接続されており、パルス発生回路１５からのパルス電圧に基づいてパルス電圧Ｖｐ、Ｖｎを生成する。そして、ノンオーバラップ回路３０は、ＳＷＰ１〜ＳＷＰｎのゲートに対し、バッファＢＦを介してパルス電圧Ｖｐを出力し、ＳＷＮ１〜ＳＷＮｎのゲートに対し、バッファＢＦを介してパルス電圧Ｖｎを出力する。
【００９７】
図１５は、パルス電圧Ｖｐ、Ｖｎの波形を示している。図１５に示すようにノンオーバラップ回路３０は、パルス発生回路１５からのパルス電圧のパルス幅を調節することにより、それぞれパルス幅が異なり、かつ、立ち上がり及び立下りのタイミングが異なるパルス電圧Ｖｐ、Ｖｎを生成する。本実施形態では、ノンオーバラップ回路３０は、パルス電圧Ｖｎの立ち上がりのタイミングをパルス電圧Ｖｐの立ち上がりタイミングよりもΔｔだけ遅延させ、パルス電圧Ｖｐの立下りのタイミングをパルス電圧Ｖｎの立下りのタイミングよりもΔｔだけ遅延させている。これにより、ＳＷＰとＳＷＮとが同時にＯＮしないため、ＳＷＰとＳＷＮとの間に大量のドレイン電流が流れることが防止され、突入電流の低減等による、消費電力の低下を図ることができる。
【００９８】
次に、第１の電流源４１の作用について説明する。図１６は、第１の電流源４１の作用を説明するための図である。電圧Ｖ１の立ち下げ時には、ＳＷＰをＯＮすることにより、スルーレートを速くしているが、この時、第１の電流源４１のＮ９をＯＮすると、コンデンサＣ３及びＣ４に蓄積された電荷が引き抜かれるため、スルーレートを遅くすることができる。また、同様にして、電圧Ｖ１の立ち上げ時には、第１の電流源４１のＰ９をＯＮすることにより、スルーレートを遅くすることができる。すなわち、電圧Ｖ１の波形は、図１６の破線で示す波形となり、スルーレートが遅くなる。このように第１の電流源４１を駆動させることにより、電圧Ｖ１のスルーレートを遅らせることが可能となる。なお、Ｐ９及びＮ９をＯＮするタイミングは、電流源制御回路３１によって制御されている。
【００９９】
ここで、電流源制御回路３１は、パルス電圧Ｖｐ、Ｖｎの立ち上がり及び立下りタイミングから、アンテナ部１７が駆動されるタイミング（インパルス電流が流れるタイミング）を検出し、第１の電流源４１を駆動させている。そのため、アンテナ部１７が駆動されないときは第１の電流源４１が駆動されず、これによっても消費電力の低減が図られている。
【０１００】
さらに、この場合、制御ロジック回路１１は、スルーレートコントロール回路２０のＳＷＰをＯＮする時に、少なくとも１つのＳＷＮをＯＮすることでスルーレートを遅らせる、又は、ＳＷＮがＯＮする時に、少なくとも１つのＳＷＰをＯＮすることでスルーレートを遅らせて電圧Ｖ１のスルーレートをさらに細かく調節することができる。
【０１０１】
次に、第２の電流源の作用ついて説明する。図１７は、第２の電流源４２の作用を説明するための図である。電圧Ｖ１の立ち下げ時には、ＳＷＰをＯＮすることにより、スルーレートを速くしているが、この時、第２の電流源４２のＰ１０をＯＮすると、Ｐ１０からＣＭＯＳインバータ１６１の出力端側に電流が流れ込み、この電流が電圧Ｖ１の立ち下がりを妨げるように作用するため、電圧Ｖ１のスルーレートを遅くすることができる。同様に、電圧Ｖ１の立ち上げ時に、第２の電流源４２のＮ１０をＯＮすると、ＣＭＯＳインバータ１６１の出力端からＮ１０に向けて電流が引き出され、この電流が、電圧Ｖ１の立ち上げを妨げるように作用するため、電圧Ｖ１のスルーレートを遅くすることが可能となる。そして、この場合、電圧Ｖ１は、図１７の破線で示す波形となる。なお、Ｐ１０及びＮ１０をＯＮするタイミングは、電流源制御回路３２によって制御されている。ここで、電流源制御回路３２は、電流源制御回路３１と同様にして、アンテナ部１７が駆動するときのみ、第２の電流源４２を駆動させており、消費電流の低減が図られている。
【０１０２】
なお、制御ロジック回路１１は、立ち上げ時及び立ち下げ時において、ＯＮするＳＷＰ及びＳＷＮのそれぞれの個数を変更することにより、電圧Ｖ１の立ち下げ時及び立ち上げ時のスルーレートを異なるようにしてもよい。さらに、各ＳＷＰ及びＳＷＮのＷ／Ｌのサイズを第８の実施形態のように２ｎの比で構成し、制御ロジック回路１１にＯＮするＳＷＰ及びＳＷＮを選択させることでスルーレートをより細かく調節させてもよい。さらに、第１の電流源４１と第２の電流源を同時に駆動させてもよいし、いずれか一方のみを駆動させてもよい。
【０１０３】
このように、第１１の実施形態によれば、ノンオーバラップ回路３０、第１の電流源４１及び第２の電流源４２を備えたため、消費電力を低減することができるとともに、電圧Ｖ１のスルーレートを所望の値に調節することができる。
【０１０４】
（第１２の実施形態）
図１８は、第１２の実施形態に係る無線送信回路の一部を示した回路図である。第１２の実施形態に係る無線送信回路は、図６に示すスルーレートコントロール回路２０を、図１８で示す回路で構成したものである。このスルーレートコントロール回路２０は、バッファＢ３及び可変容量コンデンサＣＶを備えている。バッファＢ３は、出力端がＣＭＯＳインバータ１６１のゲートに接続されている。可変容量コンデンサＣＶは、一端がバッファＢ３の出力端に接続され、他端は接地されている。なお、バッファＢ３の入力端にはパルス発生回路１５（図略）が接続されている。
【０１０５】
可変容量コンデンサＣＶとしては、集積化容易、かつ、電圧制御可能なバラクタダイオードが好ましい。可変容量コンデンサＣＶは、制御ロジック回路１１からの制御電圧によって、容量値が変更される。可変容量コンデンサＣＶの容量を大きくすると、電圧Ｖｉｎのスルーレートが遅くなるため、電圧Ｖ１のスルーレートが遅くなる。一方、可変容量コンデンサＣＶの容量を小さくすると電圧Ｖｉｎのスルーレートが速くなるため、電圧Ｖ１のスルーレートが速くなる。
【０１０６】
このように第１２の実施形態によれば、可変容量コンデンサＣＶの容量を変更することにより、電圧Ｖ１のスルーレートを所望の値に設定することができる。
【０１０７】
（第１３の実施形態）
第１３の実施形態に係る無線送信回路は、図６に示す回路において、電圧Ｖ１と電圧Ｖ２とを逆相にしたものである。この制御は、例えば、制御ロジック回路１１が、ＣＭＯＳインバータ１６１のゲートに入力される信号の位相に対して、ＣＭＯＳインバータ１６２のゲートに入力される信号の位相を１８０度ずらすことで実現される。図１９は、第１３実施形態に係る無線送信回路のタイミングチャートを示しており、（ａ）は電圧Ｖ１を示し、（ｂ）は電圧Ｖ２を示し、（ｃ）はアンテナ電流Ｉａｎｔを示し、（ｄ）は受信機側で受信される信号を示している。ＣＭＯＳインバータ１６１、１６２を駆動させて、電圧Ｖ１を立ち上げると同時に電圧Ｖ２を立ち下げると、アンテナ部１７には、図３（ｃ）の場合に比べて、振幅がほぼ２倍のインパルス電流が流れる（期間Ｔ１）。したがって、アンテナ部１７からは図３（ｄ）の場合に比べて、振幅がほぼ２倍の正のインパルスの電波が放射される（期間Ｔ１）。
【０１０８】
続いて、ＣＭＯＳインバータを駆動させて、電圧Ｖ１を立ち下げると同時に電圧Ｖ２を立ち上げる。この場合、スルーレートコントロール回路２０によって、電圧Ｖ１及びＶ２のスルーレートは遅くされている。そのため、アンテナ部１７には、期間Ｔ２に示すような振幅が小さな負のインパルス電流が流れる。このインパルス電流により放射された電波は、振幅が小さいため、受信機側で破棄される（（ｄ）の期間Ｔ２）。これにより、「１」のデータを連続して送信することが可能となる。仮に、期間Ｔ２において、電圧Ｖ１及びＶ２のスルーレートを期間Ｔ１場合と同一にすると、アンテナ部１７には負のインパルス電流が流れ、受信機側で「０」のデータが受信されてしまう。これでは、１つのインパルスに１つのデータを割り当てた場合において、「１」の次に「１」のデータを連続して送信することが不可能となる。そこで、電圧Ｖ１の立ち下がり及び電圧Ｖ２の立ち上がりのスルーレートを遅くすることにより、負のインパルス電流の振幅を小さくし、受信機側でこのデータを破棄させることで、「１」のデータの連続送信を可能としている。なお、連続して「０」のデータを送信する場合も、電圧Ｖ１の立ち下がり及び電圧Ｖ２の立ち上がりのスルーレートを遅くすることで実現できる。
【０１０９】
続いて、期間Ｔ３において、期間Ｔ１と同じスルーレートで、電圧Ｖ１が立ち上げられ、電圧Ｖ２が立ち上げられる。そのため、アンテナ部１７には、期間Ｔ１と振幅及びパルス幅が同一の正のインパルス電流が流れ、受信機によって「１」のデータが受信される。
【０１１０】
続いて、期間Ｔ４において、期間Ｔ１及び期間Ｔ３と同じスルーレートで電圧Ｖ１が立ち下げられ、電圧Ｖ２が立ち上げられる。これによって、アンテナ部１７には負のインパルス電流が流れ、受信機によって「０」のデータが受信される。
【０１１１】
このように、第１３の実施形態によれば、アンテナ部１７の両端に印加する電圧Ｖ１及びＶ２をそれぞれ逆相にしたため、電圧Ｖ１及びＶ２のいずれか一方のみで駆動した場合に比べて、振幅がほぼ２倍のアンテナ電流を流すことができる。そのため、電圧Ｖ１及びＶ２のスルーレートを遅らしたときに流れるアンテナ電流との振幅の差を明確にすることができ、「１」のデータの連続送信及び「０」の連続送信を高精度で行うことができる。その結果、１つのインパルス電流に１つのデータを割り当てることができるとともに、その場合の通信精度を高めることができる。
【０１１２】
（第１４の実施形態）
第１４の実施形態に係る無線送信回路は、電圧Ｖ１及びＶ２の両電圧を逆相にしてアンテナ部１７を駆動させることに加えて、さらに、電圧Ｖ１及びＶ２のうちいずれか一方の電圧のみを用いてアンテナ部１７を駆動させて、アンテナ電流にバリエーションを持たせたものである。
【０１１３】
図２０は、第１４実施形態に係る無線送信回路のタイミングチャートを示しており、（ａ）は電圧Ｖ１を示し、（ｂ）は電圧Ｖ２を示し、（ｃ）はアンテナ電流Ｉａｎｔを示し、（ｄ）は受信機側で受信される信号を示している。なお、電圧Ｖ１及び電圧Ｖ１の立ち上がり及び立ち下がりのタイミングは、制御ロジック回路１１によって制御されており、また、スルーレートの調節は、制御ロジック回路１１の制御に基づいて、スルーレートコントロール回路２０によって行われる。
【０１１４】
まず、期間Ｔ１において、電圧Ｖ１が立ち上げられ、アンテナ部１７に振幅がＩの正のインパルス電流が流れる。この時、放射される電波は、受信機側で例えば「１」のデータとして受信される。続く、期間Ｔ２のおいて、期間Ｔ１よりも遅いスルーレートで電圧Ｖ１が立ち下げられ、アンテナ部１７に振幅が０．５Ｉのインパルス電流が流れる。この時、放射される電波は、インパルス電流の振幅がＩよりも小さいため、受信機側でこのデータは破棄される。
【０１１５】
次いで、期間Ｔ３において、期間Ｔ１と同じスルーレートで電圧Ｖ１が立ち下げられ、電圧Ｖ２が立ち下げら、アンテナ部１７に振幅が２Ｉのインパルス電流が流れる。この時、放射される電波は、受信機側で例えば「２」のデータとして受信される。次いで、期間Ｔ４において、電圧Ｖ１が立ち下げられ、アンテナ部１７に振幅が−Ｉのインパルス電流が流れる。この時、放射される電波は、受信機側で例えば「−１」のデータとして受信される。
【０１１６】
このように、第１３の実施形態に係る無線送信回路によれば、逆相の電圧Ｖ１及びＶ２によりアンテナ部１７を駆動させる態様に加えて、さらに、電圧Ｖ１及びＶ２のいずれか一方の電圧のみでアンテナ部１７を駆動させる態様を加えたため、例えばアンテナ電流の振幅がＩ、２Ｉ、−Ｉ、−２Ｉのとき、それぞれ、「１」、「２」、「−１」、「−２」のデータを割り当てることが可能となり、送信データの情報量を増やすことができる。また、電圧Ｖ１及びＶ２のスルーレートを遅くすることで、振幅の絶対値がＩよりも小さなアンテナ電流を流すことが可能となり、データを送信することなく電圧Ｖ１の立ち下げ及び立ち上げ、電圧Ｖ２の立ち下げ及び立ち上げが可能となる。
【０１１７】
なお、第１３の実施形態では、アンテナ電流の振幅に応じて、上記４つのデータを割り当てたがこれに限定されず、他のデータ（例えば「０」）を割り当てても良いし、アンテナ電流の振幅に応じて、５つ以上のデータを割り当てもよい。割り当てるデータ数を多くすることによりＡＭ変調方式によるデータ送信も可能となる。
【０１１８】
（第１４の実施形態）
第１４の実施形態に係る無線送信回路は、第１２又は第１３の実施形態に示す技術を用いて、送信側と受信側とを同期させるための同期用のデータ等を送信させ、通信精度の向上を図るものである。図２１は、本発明に係る無線送信回路が送信する送信パケットＰＫのデータ構造の一例を示した図である。送信パケットＰＫは、ヘッダ部ＰＫ１及びデータ部ＰＫ２から構成されている。ヘッダ部ＰＫ１には、捕捉・同期用のデータが含まれている。また、データ部には送信対象データが含まれている。第１４の実施形態では、ヘッダ部に含まれる捕捉・同期用データを送信する際、アンテナ電流の振幅を他のデータを送信するときよりも大きくする。これにより、無線送信回路で、振幅レベルに基づいて捕捉・同期用のデータに基づいて送信側及び受信側との同期が図られ通信精度の向上を図ることができる。
【０１１９】
また、送信対象データに含まれるいずれかのデータの送信時の電力レベルを他のデータよりも大きくしてもよい。この場合、データ部ＰＫ２において、送信レベルを大きくして送信するデータの位置を送信装置及び受信装置間で予め定めておけば、電力レベルの大きなデータを目印として、送信装置及び受信装置間で同期を図ることができる。これによっても通信精度の向上を図ることができる。
【０１２０】
（第１５の実施形態）
図２２は、第１５の実施形態に係る無線送信回路の一部を示した回路図である。本無線送信回路は、図１に示す回路において、アンテナドライバ回路１６及びアンテナ部１７を図２２に示す回路で構成したものである。アンテナドライバ回路１６は、１つのＣＭＯＳインバータで構成されている。アンテナ部１７は、モノポールアンテナ１７２で構成されている。ＣＭＯＳインバータの出力端は、モノポールアンテナに接続され、入力端は、スルーレートコントロール回路２０に接続されている。スルーレートコントロール回路２０は、上記第３〜第１４の実施形態のいずれかのスルーレートコントロール回路が用いられ、制御ロジック回路１１の制御に基づいて、パルス発生回路１５からのパルス電圧の立ち上がり及び立ち下がりのスルーレートを調節する。
【０１２１】
図２３は、第１５の実施形態に係る無線送信回路のタイミングチャートを示しており、（ａ）はＣＭＯＳインバータの出力端の電圧Ｖ２を示し、（ｂ）はアンテナ電流Ｉａｎｔを示し、（ｃ）は送信されるデータを示している。期間Ｔ１において、電圧Ｖ１が立ち上がると、アンテナ部１７には、振幅Ｉ、かつ、電圧Ｖ１の立ち上がり時間と同じインパルス幅を有するインパルス電流が流れる。ここで、モノポールアンテナは、ダイポールアンテナ同様、直流成分をカットする作用を有するため、アンテナ部１７には、インパルス電流が流れるのである。
【０１２２】
続く、期間Ｔ２において、電圧Ｖ１が立ち下がると、アンテナ部１７には、振幅が−Ｉ、かつ、電圧Ｖ１の立ち下がり時間と同じインパルス幅を有するインパルス電流が流れる。これにより、「１」のデータが送信される。
【０１２３】
続いて期間Ｔ３において、期間Ｔ１よりも遅いスルーレートで電圧Ｖ１が立ち上げられる。そのため、アンテナ部１７には、振幅がＩよりも遥かに小さな（約２分の１）インパルス電流が流れる。この時、放射された電波は、振幅がＩよりも遥かに小さいため、受信機側で破棄される。そのため、データを構成する電波を出力することなく、電圧Ｖ１を立ち上がることができる。
【０１２４】
本実施形態では、モノポールアンテナ１７２を採用したため、電圧Ｖ１のみによってアンテナを駆動させなければならない。一方、「１」のデータは、正及び負の連続するインパルスによって、又、「０」のデータは、負及び正の連続するインパルスによって送信される。そのため、「１」及び「０」のデータはそれぞれ連続して送信することが可能であるが、「１」及び「０」又は「０」及び「１」のデータを連続して送信することは不可能である。そこで、「１」及び「０」又は「０」及び「１」のデータを連続して送信する場合は、電圧Ｖ１のスルーレートを遅くして、受信機側でデータを構成する電波を破棄させることにより連続送信を可能としている。
【０１２５】
続いて期間Ｔ４において、電圧Ｖ１は、期間Ｔ１と同一のスルーレートで立ち下げられ、振幅が−Ｉのインパルス状の電波が放射された後、期間Ｔ５において、期間Ｔ４と同じスルーレートで電圧Ｖ１が立ち上げられ、振幅がＩのインパルス状の電波が放射される。これによって、受信機側で「０」のデータが受信される。
【０１２６】
以上説明したように、第１５の実施形態に係る無線送信回路によれば、モノポールアンテナ１７２を用いたため、アンテナ電流は直流成分がカットされることとなり、消費電力の低減を図ることができる。さらに、スルーレートコントロール回路２０を備えたため、異種のデータの連続送信が可能となる。
【０１２７】
【発明の効果】
以上説明したように、本発明に係る無線送信回路によれば、コイルからなるアンテナの両端にコンデンサを接続したもの、ダイポールアンテナ及びモノポールアンテナをアンテナ部として用いたため、アンテナ電流は直流成分がカットされ、消費電力を低減することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る無線送信回路の全体構成を示すブロック図である。
【図２】 アンテナドライバ回路及びアンテナ部の詳細な構成を示した回路図である。
【図３】 図２の回路のタイミングチャートを示しており、（ａ）は電圧Ｖ１を、（ｂ）は電圧Ｖ２を、（ｃ）はアンテナ電流Ｉａｎｔを、（ｄ）は出力される電波をそれぞれ示している。
【図４】 第２の実施形態に係る無線送信回路の一部を示した回路図である。
【図５】 図４の回路のタイミングチャートを示しており、（ａ）は電圧Ｖ１を、（ｂ）は電圧Ｖ２を、（ｃ）アンテナ電流Ｉａｎｔ１を、（ｄ）はアンテナ電流Ｉａｎｔ２を、（ｅ）は出力される電波をそれぞれ示している。
【図６】 第３の実施形態に係る無線送信回路の一部を示した回路図である。
【図７】 図６の回路のタイミングチャートを示しており、（ａ）は電圧Ｖｉｎを、（ｂ）は電圧Ｖ１を、（ｃ）はアンテナ電流Ｉａｎｔを示している。
【図８】 第４の実施形態の無線送信回路の一部を示した回路図である。
【図９】 第５の実施形態に係る無線送信回路の一部を示した回路図である。
【図１０】 第６の実施形態の無線送信回路の一部を示した回路図である。
【図１１】 第８の実施形態に係る無線送信回路の一部を示した回路図である。
【図１２】 第９の実施形態に係る無線送信回路の一部を示した回路図である。
【図１３】 第１０の実施形態に係る無線送信回路の一部を示した回路図である。
【図１４】 第１１の実施形態に係る無線送信回路の一部を示した回路図である。
【図１５】 パルス電圧Ｖｐ、Ｖｎの波形を示す図である。
【図１６】 第１の電流源の作用を説明するための図である。
【図１７】 第２の電流源の作用を説明するための図である。
【図１８】 第１２の実施形態に係る無線送信回路の一部を示した回路図である。
【図１９】 第１３実施形態に係る無線送信回路のタイミングチャートを示す図であり、（ａ）は電圧Ｖ１を示し、（ｂ）は電圧Ｖ２を示し、（ｃ）はアンテナ電流Ｉａｎｔを示し、（ｄ）は受信機側で受信される信号を示している。
【図２０】 第１４実施形態に係る無線送信回路のタイミングチャートを示す図であり、（ａ）は電圧Ｖ１を示し、（ｂ）は電圧Ｖ２を示し、（ｃ）はアンテナ電流Ｉａｎｔを示し、（ｄ）は受信機側で受信される信号を示している。
【図２１】 本発明に係る無線送信回路が送信する送信パケットＰＫのデータ構造の一例を示した図である。
【図２２】 第１５の実施形態に係る無線送信回路の一部を示した回路図である。
【図２３】 第１５の実施形態に係る無線送信回路のタイミングチャートを示す図であり、（ａ）は電圧Ｖ２を示し、（ｂ）はアンテナ電流Ｉａｎｔを示し、（ｃ）は送信されるデータを示している。
【図２４】 （ａ）は実際の携帯電話で多く使用されているＰＫＳ（Phase-Shift-Keying）無線信号を簡略化して示したものであり、（ｂ）はUWBの無線信号を示している。
【図２５】 従来のＵＷＢの無線送信回路に用いられるアンテナドライバ回路を示した回路図である。
【図２６】 従来のアンテナドライバ回路のタイミングチャートを示しており、上段に示す表は、Ｐ１、Ｐ２、Ｎ１及びＮ２のＯＮ／ＯＦＦのタイミングを示し、中段のグラフはＬＣＲアンテナに流れる電流（アンテナ電流）Ｉａｎｔを示し、下段のグラフはＬＣＲアンテナ１０７から送信される電波を示している。
【符号の説明】
１１ 制御ロジック回路
１２ 水晶振動子
１３ 発振回路
１４ ＰＬＬ回路
１５ パルス発生回路
１６ アンテナドライバ回路
１７ アンテナ部
２０ スルーレートコントロール回路
２１ アレー回路
３０ ノンオーバラップ回路
３１ 電流源制御回路
３２ 電流源制御回路
４１ 第１の電流源
４２ 第２の電流源
１６１ １６２ ＣＭＯＳインバータ
１７１ ダイポールアンテナ
１７１ａ ポール
１７１ｂ ポール
１７２ モノポールアンテナ
Ｂ２ インバータ
Ｂ３ ＢＦ バッファ
Ｃ１ Ｃ２ Ｃ３ コンデンサ
ＣＰ チャージポンプ
ＣＶ 可変容量コンデンサ
ＤＬ１ ＤＬ２遅延回路
Ｎ１〜Ｎ１０ ＮＭＯＳトランジスタ
Ｐ１〜Ｐ１０ ＰＭＯＳトランジスタ
ＰＤ 位相検出器
ＰＫ 送信パケット
ＰＫ１ ヘッダ部
ＰＫ２ データ部
ＳＷ１〜ＳＷ４ ＮＭＯＳトランジスタ
ＳＷＰ１〜ＳＷＰｎ ＰＭＯＳトランジスタ
ＳＷＮ１〜ＳＷＮｎ ＮＭＯＳトランジスタ
Ｖ１ Ｖ２ Ｖｉｎ 電圧
ＶＣ 制御電圧
ＶＤＤ 電源部
ＶＤＤａ 可変電源部
Ｖｎ Ｖｐ パルス電圧
ＶＳ１ ＶＳ２ 可変電流源
Claims (23)
- アンテナ部と、パルス信号を出力する発振手段と、前記パルス信号に基づいて前記アンテナ部に駆動電流を供給する駆動手段とを備えるＵＷＢの無線送信回路であって、
前記アンテナ部は、コイルから構成され、
前記駆動手段は、前記コイルの両端側に接続された２個のインバータから構成され、
前記インバータと前記コイルとをコンデンサを介して接続し、
前記インバータはＣＭＯＳインバータであり、
前記ＣＭＯＳインバータのゲート端子に接続され、前記パルス信号のスルーレートを調整するためのスルーレートコントロール手段と、
前記スルーレートコントロール手段を制御する制御手段とを備えることを特徴とする無線送信回路。 - アンテナ部と、パルス信号を出力する発振手段と、前記パルス信号に基づいて前記アンテナ部に駆動信号を出力する駆動手段とを備えるＵＷＢの無線送信回路であって、
前記アンテナ部は、ダイポールアンテナで構成され、
前記駆動手段は、前記ダイポールアンテナの両端側に接続された２個のインバータから構成され、
前記インバータはＣＭＯＳインバータであり、
前記ＣＭＯＳインバータのゲート端子に接続され、前記パルス信号のスルーレートを調整するためのスルーレートコントロール手段と、
前記スルーレートコントロール手段を制御する制御手段とを備えることを特徴とする無線送信回路。 - 前記スルーレートコントロール手段は、前記ＣＭＯＳインバータのゲート端子に接続された遅延回路からなり、
前記制御手段は、前記遅延回路の遅延時間が一定となるように当該遅延回路を制御することを特徴とする請求項１又は２記載の無線送信回路。 - 前記スルーレートコントロール手段は、前記ＣＭＯＳインバータのゲート容量を充電又は放電するゲート容量充放電手段からなることを特徴とする請求項１又は２記載の無線送信回路。
- 前記ゲート容量充放電手段は、ゲート同士が接続された２個のＰＭＯＳからなる第１のカレントミラー回路と、ゲート同士が接続された２個のＮＭＯＳからなる第２のカレントミラー回路とから構成され、
前記第１のカレントミラー回路は、一方のＰＭＯＳが前記ＣＭＯＳインバータのゲートに接続され、他方のＰＭＯＳのソースに第１の可変電流源が接続され、
前記第２のカレントミラー回路は、一方のＮＭＯＳが前記ＣＭＯＳインバータのゲートに接続され、他方のＮＭＯＳのソースに第２の可変電流源が接続されていることを特徴とする請求項４記載の無線送信回路。 - 前記ゲート容量充放電手段は、ゲートにバッファが接続された少なくとも１つのＰＭＯＳと、ゲートにバッファが接続された少なくとも１つのＮＭＯＳとを備え、前記ＰＭＯＳのドレイン及び前記ＮＭＯＳのドレインを、前記ＣＭＯＳインバータのゲートに接続したことを特徴とする請求項４記載の無線送信回路。
- 前記ゲート容量充放電手段は、ゲートにバッファが接続された複数のＰＭＯＳと、ゲートにバッファが接続された複数のＮＭＯＳから構成され、前記複数のＰＭＯＳ間におけるサイズの比が２ｎ（ｎは整数）の比となるように形成するとともに、前記複数のＮＭＯＳ間におけるサイズの比が２ｎ（ｎは整数）の比となるように形成することを特徴とする請求項４記載の無線送信回路。
- 前記ゲート容量充放電手段は、ゲート同士が接続され、ドレインが前記ＣＭＯＳインバータのゲートに接続され、ドレイン及びソース間が並列接続された複数のＰＭＯＳを１単位とした少なくとも１つのアレー回路と、
ゲート同士が接続され、ドレインが前記ＣＭＯＳインバータのゲートに接続され、ドレイン及びソース間が並列接続された複数のＮＭＯＳを１単位とした少なくとも１つのアレー回路とをさらに含むことを特徴とする請求項６又は７記載の無線送信回路。 - 前記制御手段は、前記ゲート容量充放電手段を構成する前記複数のＰＭＯＳ及びＮＭＯＳの中からＯＮするＰＭＯＳ及びＮＭＯＳを選択し、前記パルス信号のスルーレートを調節することを特徴とする請求項６〜８のいずれかに記載の無線送信回路。
- 前記ゲート容量充放電手段に含まれる少なくとも１つのＮＭＯＳのゲートに接続されたバッファは、可変式の電源部を備えることを特徴とする請求項６記載の無線送信回路。
- 前記ゲート容量充放電手段は、少なくとも１つのＰＭＯＳのバルク電圧を調節するバルク電圧調節手段を備えることを特徴とする請求項６又は１０記載の無線送信回路。
- 前記ゲート容量調整手段は、少なくとも１つのＮＭＯＳのソース電圧を調節するソース電圧調整手段を備えることを特徴とする請求項６、１０及び１１のいずれかに記載の無線送信回路。
- 前記制御手段は、前記ゲート容量充放電手段を構成するＰＭＯＳ及びＮＭＯＳをタイミングをずらしてＯＮすることを特徴とする請求項６記載の無線送信回路。
- 前記ＣＭＯＳインバータのゲートと前記ゲート容量充放電手段との間に接続された第１の電流源をさらに備え、
前記制御手段は、前記ゲート容量充放電手段を構成するＰＭＯＳがＯＮするときに、前記ＣＭＯＳインバータのゲートの電圧を低下させ、前記ゲート容量充放電手段を構成するＮＭＯＳがＯＮするときに、前記ＣＭＯＳインバータのゲートの電圧が増大するように前記第１の電流源を制御することを特徴とする請求項１３記載の無線送信回路。 - 前記制御手段は、前記アンテナ部が駆動されているときのみ、前記第１の電流源を駆動させることを特徴とする請求項１４記載の無線送信回路。
- 前記制御手段は、前記ＣＭＯＳインバータの出力端のパルス信号を立ち上げる時に、前記ゲート容量充放電手段を構成する少なくとも１つのＰＭＯＳをＯＮし、前記ＣＭＯＳインバータの出力端のパルス信号を立ち下げる時に、前記ゲート容量充放電手段を構成する少なくとも１つのＮＭＯＳをＯＮすることを特徴とする請求項１３〜１５のいずれかに記載の無線送信回路。
- 前記ＣＭＯＳインバータの出力端に接続された第２の電流源をさらに備え、
前記制御手段は、前記ＣＭＯＳインバータの出力端のパルス信号が立ち上がる時に、当該出力端の電圧が低下するように前記第２の電流源を制御し、前記ＣＭＯＳインバータの出力端のパルス信号が立ち下がる時に、当該出力端の電圧が増大するように前記第２の電流源を制御することを特徴とする請求項１３〜１６のいずれかに記載の無線送信回路。 - 前記第１の電流源は、ドレインが前記ＣＭＯＳインバータのゲートに接続されたＰＭＯＳ及びＮＭＯＳからなり、
前記第２の電流源は、ドレインが前記ＣＭＯＳインバータのゲートに接続されたＰＭＯＳ及びＮＭＯＳからなり、
前記制御手段は、前記ゲート容量充放電手段を構成するＰＭＯＳ、前記第１の電流源のＮＭＯＳ及び前記第２の電流源のＰＭＯＳを同一の制御信号で制御するとともに、前記ゲート容量充放電手段のＮＭＯＳ、前記第１の電流源のＰＭＯＳ及び前記第２の電流源のＮＭＯＳを同一の制御信号で制御することを特徴とする請求項１７記載の無線送信回路。 - 前記制御手段は、前記ＣＭＯＳインバータの出力端のパルス信号の立上がり時のスルーレートと立下り時のスルーレートとが異なる大きさとなるように前記ゲート容量充放電手段を構成するＰＭＯＳ及びＮＭＯＳを動作させることを特徴とする請求項１８記載の無線送信回路。
- 前記制御手段は、前記アンテナ部の一方端に接続されたＣＭＯＳインバータが出力するパルス信号と、前記アンテナ部の他端に接続されたＣＭＯＳインバータが出力するパルス信号とが逆相となるように両ＣＭＯＳインバータを制御することを特徴とする請求項１〜１９のいずれかに記載の無線送信回路。
- 前記制御手段は、前記ＣＭＯＳインバータの出力端のパルス信号の立上がり時のスルーレートと立下り時のスルーレートとがそれぞれ調節可能であることを特徴とする請求項２０記載の無線送信回路。
- 前記制御部は、送信パケットのヘッダ部及びデータ部の少なくとも一方に含まれる所定のデータを送信するときに、両ＣＭＯＳインバータが出力するパルス信号が逆相となるように両ＣＭＯＳインバータを制御することを特徴とする請求項２１記載の無線送信回路。
- ＵＷＢの無線送信回路であって、
モノポールアンテナと、
パルス信号を出力する発振手段と、
前記パルス信号に基づいて前記モノポールアンテナに駆動信号を出力する駆動手段とを備え、
前記駆動手段は、ＣＭＯＳインバータであり、
前記ＣＭＯＳインバータのゲート端子に接続され、前記パルス信号のスルーレートを調整するためのスルーレートコントロール手段と、
前記スルーレートコントロール手段を制御する制御手段とを備えることを特徴とする無線送信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003149912A JP4013828B2 (ja) | 2003-05-27 | 2003-05-27 | 無線送信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003149912A JP4013828B2 (ja) | 2003-05-27 | 2003-05-27 | 無線送信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004356773A JP2004356773A (ja) | 2004-12-16 |
| JP4013828B2 true JP4013828B2 (ja) | 2007-11-28 |
Family
ID=34045882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003149912A Expired - Lifetime JP4013828B2 (ja) | 2003-05-27 | 2003-05-27 | 無線送信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4013828B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327626A (ja) * | 2004-05-14 | 2005-11-24 | Kurita Water Ind Ltd | 燃料電池発電システム |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006071197A1 (en) * | 2004-12-30 | 2006-07-06 | Agency For Science, Technology And Research | Fully integrated ultra wideband transmitter circuits and systems |
| JP4517884B2 (ja) * | 2005-02-23 | 2010-08-04 | パナソニック電工株式会社 | 無線送信回路及び無線送信装置 |
| JP4752465B2 (ja) * | 2005-11-25 | 2011-08-17 | パナソニック電工株式会社 | 無線送信回路及び無線送信装置 |
| US7974648B2 (en) | 2008-06-13 | 2011-07-05 | Hiroshima University | Radio communication system, and transmitter, receiver, transmitting circuit, and receiving circuit used for the same |
| JP6328028B2 (ja) * | 2013-12-25 | 2018-05-23 | パナソニック株式会社 | 送信装置及び送信方法 |
-
2003
- 2003-05-27 JP JP2003149912A patent/JP4013828B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327626A (ja) * | 2004-05-14 | 2005-11-24 | Kurita Water Ind Ltd | 燃料電池発電システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004356773A (ja) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8076986B2 (en) | Switching capacitor generation circuit | |
| US6501307B1 (en) | Spread-spectrum clock buffer/driver that modulates clock period by switching loads | |
| US7719373B2 (en) | Device and method for generating a signal with predefined transcient at start-up | |
| US8212596B2 (en) | PLL circuit | |
| US20140241335A1 (en) | Phase-locked loop using dual loop mode to achieve fast resettling | |
| JP5378930B2 (ja) | 半導体装置及び無線通信装置 | |
| JP5702124B2 (ja) | 無線通信装置 | |
| US20140286470A1 (en) | Phase locked loop and clock and data recovery circuit | |
| CN110402541B (zh) | 脉冲发生器 | |
| JP5490699B2 (ja) | 信号追跡を行う信号生成器 | |
| JP3770224B2 (ja) | 可変遅延器，電圧制御発振器，ｐｌｌ回路 | |
| JP4013828B2 (ja) | 無線送信回路 | |
| US7719338B2 (en) | Pulse generating circuit and UWB communication system | |
| JP2010010864A (ja) | 電圧制御発振器 | |
| Demirkan et al. | A 1.8 Gpulses/s UWB transmitter in 90nm CMOS | |
| CN111900960B (zh) | 相位插值系统 | |
| US9628091B1 (en) | Phase detector for clock data recovery circuit | |
| US9742413B2 (en) | Electronic device and information processing apparatus | |
| US6373342B1 (en) | Jitter reduction circuit | |
| US20190326862A1 (en) | Supply compensated delay cell | |
| JP2004356701A (ja) | ハーフレートｃｄｒ回路 | |
| US20150256179A1 (en) | Switching control circuit and wireless communication device | |
| TW201041286A (en) | Method and system of optimizing a control system using low voltage and high-speed switching | |
| KR20050028172A (ko) | 고속 전압 제어 발진기 | |
| US20130063196A1 (en) | Phase interpolar, reception circuit and information processing appratus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |