JP4748298B2

JP4748298B2 - センサ用ケーブル

Info

Publication number: JP4748298B2
Application number: JP2004218005A
Authority: JP
Inventors: 直哉中下; 浩貴中島; 仁志大庭
Original assignee: Omron Corp
Current assignee: Omron Corp
Priority date: 2004-07-26
Filing date: 2004-07-26
Publication date: 2011-08-17
Anticipated expiration: 2024-07-26
Also published as: JP2006039885A

Description

この発明は、分離型センサのセンサヘッド部と信号処理部とを電気的に接続するために、複数本継ぎ足して使用されるセンサ用ケーブルに係り、特に、いずれかのケーブルにおけるシリアル通信で同期外れが生じたとき、その旨を最小本数の信号線にて送信端（センサヘッド部、又は信号処理部）へと通報可能としたセンサ用ケーブルに関する。

所謂“センサ”と称されるものとしては、変位センサ、視覚センサ、近接センサ、マイクロ波センサ、測長センサ等々、その動作原理を異にする多種多様なセンサが知られている。更には、動作原理が同一のセンサであっても、そのバリエーション（仕様）にも多種多様なものがある。

ところで、技術発展に伴い、これらセンサの利用目的、使用態様は多様化し、それに伴い、ユーザが個々のセンサに求める機能・性能等も多様化している現状がある。そのような市場のニーズに鑑みて、多くのセンサメーカにおいて所謂多品種少量生産制が導入されている。この多品種少量生産制は、ユーザ個々のニーズに適切に対応できるというメリットが得られる一方、部品点数が増加するため従前の少品種大量生産制に比してコスト高となる上、部品管理が煩雑となるというデメリットがある。

そこで、昨今では、センサを、検出端（光電センサにあっては投受光素子、近接センサにあっては検知コイル等々）を含むセンサヘッド部と、センサヘッド部への電源供給並びにセンサヘッド部から得られる信号を処理する信号処理部とを、センサ用ケーブルで接続してなる分離型とし、センサヘッド部に関しては複数の機種に対応したものをそれぞれ用意する一方、信号処理部に関しては共通化を図ったセンサが提案されている（例えば特許文献１参照）。

更に、本出願人は、分離型センサに倣い、先頃、複数の機種のセンサを想定して用意された複数機種のセンサヘッド部と、それぞれ所定のセンサヘッド部を想定した制御仕様に構成された複数機種の信号処理部とを、全機種に共通な仕様のコネクタ付ケーブルを介して適宜組み合わせる（接続する）ことにより、動作原理又は仕様の異なるセンサを適宜に製造可能とした技術を発案するに到った。このセンサによれば、信号処理部については従来通り一品種大量生産とすることができるから、全体としては多品種少量生産制ではあるものの、それに掛かるコストを抑えることが可能となる。
特開２００３−７５１１７号公報

本出願人は、この分離型センサの開発以降も、市場のニーズを観察しつつ、更なる改良を試みてきた。中でも特に重視されたのがセンサヘッド部と信号処理部との信号伝送の高速化である。というのも、センサが高機能化するにつれ、センサヘッド部から信号処理部へと送られるセンシング信号、および信号処理部からセンサヘッド部へと送られる制御信号の大容量化が要求される。このため、良好な応答速度を維持するためには、信号伝送の高速化は必須となってくる。

特に、計測用センサの主流となっている２次元撮像素子を用いた変位センサにあっては、高速化は殊更必須のものとなる。２次元撮像素子としては、ＣＣＤ型、ＣＭＯＳ型が知られているが、いずれの場合も、そこから出力されるデータ量は、単にオン／オフ出力を生成するだけの汎用光電センサとは比較にならないほど多い。

ケーブルを介した信号伝送の高速化とは、すなわち、周波数をより高くすることを意味するが、周知の通り、周波数が高くなればなるほどノイズの影響を受けやすく、伝送線路の容量や抵抗による波形の鈍りの影響も無視できないようになる。殊に、製造現場における引き回しが容易な鋼撚り線を芯線とするケーブルは、伝送線路の容量や抵抗値が大きく、長距離化には不向きとされる。センサヘッド部と信号処理部とを結ぶケーブル長はできるだけ短くするのが望ましいのであるが、実際の現場では、信号処理部とセンサヘッド部とを相当距離（例えば５０ｍ程）離して設置しなければならないケースも多い。殊に、大画面テレビ等に供される液晶パネルやプラズマディスプレイパネルの製造ラインにおいて、その傾向が強い。

ひとつの解決策としては、複数本のケーブルを継ぎ足すことで、ケーブル長の延長を図ると共に、各ケーブル部分には波形整形回路（例えば、シリアル・パラレル変換器とパラレル・シリアル変換器との組合せ）を介在させることで、波形の鈍り及び抵抗による電圧降下を改善することが考えられる。この場合、隣接するケーブル間におけるシリアル通信において同期外れが生じたことを、送信端である信号処理部又はセンサヘッド部が気づかないと、センサの動作に支障を来す。

一般に、この種のシリアル通信におけるシリアル・パラレル変換器として使用されるＩＣには、シリアル通信の同期外れを検出して、所定の二値信号を生成する機能が具備されている。しかし、各ケーブルのシリアル・パラレル変換用ＩＣから生成された同期外れ検出信号をそのまま個別に送信端であるセンサヘッド部又は信号処理部へと通報するとすれば、接続ケーブル本数分の独立した通報用信号線が必要となって、ケーブルの太径化を招くこととなり、鋼撚り線を芯線としたケーブルを使用したとしても、可撓性を著しく損ねる。

この発明は、上述の問題点に着目してなされたものであり、その目的とするところは、複数本継ぎ足すことで信号減衰を生ずることなく任意の長さに延長することができ、しかもいずれかのケーブルにおけるシリアル通信で同期外れが生じたとき、その旨を最小本数の信号線にて送信端（センサヘッド部、又は信号処理部）へと通報可能としたセンサ用ケーブルを提供することにある。

この発明の他の目的とするところは、いずれかのケーブル間において同期外れが生じた場合には、その旨をただちに視覚的に確認可能としたセンサ用ケーブルを提供することにある。

この発明のさらに他の目的並びに作用効果については、明細書の以下に記述を参照することにより、当業者であれば容易に理解されるであろう。

この発明のセンサ用ケーブルは、分離型センサのセンサヘッド部（１）と信号処理部（２）とを電気的に接続するために、複数本継ぎ足して使用されるセンサ用ケーブル（３）である。

このセンサ用ケーブルは、導体端子列（３１１）を保持する第１のコネクタハーフ（３１）と、導体端子列（３３１）を保持する第２のコネクタハーフ（３３）と、前記第１のコネクタハーフの導体端子列と前記第２のコネクタハーフの導体端子列とを電気的に接続するための所定長さのケーブル部（３２）と、を有する。

前記ケーブル部には、信号処理部からセンサヘッド部への伝送に使用するための第１のツイストペア撚り線（３２０５）、及び／又は、センサヘッド部から信号処理部への伝送に使用するための第２のツイストペア撚り線（３２０６）が含まれている。

前記第１のコネクタハーフ、前記第２のコネクタハーフ、又は前記ケーブル部の途中に付加された付属部（５３）のいずれかには、所定の電気回路（３１４）が内蔵される。この電気回路には、前記信号処理部から前記センサヘッド部へとデータを伝送するための第１の信号伝送経路と、前記センサヘッド部から前記信号処理部へとデータを伝送するための第２の信号伝送経路とが設けられている。
ここで、前記第１の信号経路には、前記第１のツイストペア撚り線を介して差動信号（Ｓ３１）の形態で到来するシリアル信号をパラレル信号（Ｓ３２）に変換するシリアル・パラレル変換器（３１０４）と、シリアル・パラレル変換器から得られるパラレル信号をシリアル信号に変換したのち、差動信号（Ｓ３３）の形態で前記第１のツイストペア撚り線へと出力するパラレル・シリアル変換器（３１０５）が組み込まれており、それらの変換器（３１０４，３１０５）によるシリアル・パラレル変換及びパラレル・シリアル変換作用を介して伝送されるデータの波形整形が行われている。
また、前記第２の信号経路には、前記第２のツイストペア撚り線を介して差動信号（Ｓ４１）の形態で到来するシリアル信号をパラレル信号（Ｓ４２）に変換するシリアル・パラレル変換器（３１０６）と、シリアル・パラレル変換器から得られるパラレル信号をシリアル信号に変換したのち、差動信号（Ｓ４３）の形態で前記第２のツイストペア撚り線へと出力するパラレル・シリアル変換器（３１０７）とが組み込まれており、それらの変換器（３１０６，３１０７）によるシリアル・パラレル変換及びパラレル・シリアル変換作用を介して伝送されるデータの波形整形が行われている。

前記第１の信号経路のシリアル・パラレル変換器（３１０４）、及び／又は、前記第２の信号経路のシリアルパラレル変換器（３１０６）には、対をなすパラレル・シリアル変換器（３１０５，３１０７）との同期を確認するための二値信号である自機同期確認信号（Ｓ１１，Ｓ２２）を出力すると共に、この自機同期確認信号は、同期が確立されていないときには“１”、同期が確立しているときには“０”となるように、仕組まれており、かつ前記パラレル・シリアル変換器（３１０５，３１０７）は、入力側にパラレル信号が到来するのを待って、直ちに、パラレル・シリアル変換動作を開始するように、仕組まれている。

前記第１の信号経路、及び／又は、第２の信号経路には、伝送方向下流側から１本の信号撚り線（３２３）を介して到来する前段各機同期確認信号（Ｓ１２，Ｓ２２）と、シリアル・パラレル変換器（３１０４，３１０６）から出力される自機同期確認信号（Ｓ１１，Ｓ２１）との論理和に相当する信号を、新たな前段各機同期確認信号として、伝送方向上流側の１本の信号撚り線（３２３）へと出力する論理和回路（３１１０，３１１３）が付加されている。

それにより、継ぎ足し連結状態にある複数のケーブルのうちの１つで同期が失われたとき、その旨を送信端である信号処理部又はセンサヘッド部へと１本の信号撚り線（３２３）にて通報可能とされている。

このような構成によれば、個々に波形整形回路を内蔵することから、複数本継ぎ足したとしても、信号減衰を生ずることなく、任意の長さに延長することができ、しかも論理和回路にて各機同期確認信号を１本の信号線に集約化していることから、いずれかのケーブルにおけるシリアル通信で同期外れが生じたとき、ただちに、その旨を最小本数の信号線にて送信端（センサヘッド部、又は信号処理部）へと通報可能となる。

別の一面から見たこの発明のセンサ用ケーブルは、分離型センサのセンサヘッド部（１）と信号処理部（２）とを電気的に接続するために、複数本継ぎ足して使用されるセンサ用ケーブル（３）である。

このセンサ用ケーブルも、導体端子列（３１１）を保持する第１のコネクタハーフ（３１）と、導体端子列（３３１）を保持する第２のコネクタハーフ（３３）と、前記第１のコネクタハーフの導体端子列と前記第２のコネクタハーフの導体端子列とを電気的に接続するための所定長さのケーブル部（３２）と、を有する。

前記第１のコネクタハーフ、前記第２のコネクタハーフ、又は前記ケーブル部の途中に付加された付属部（５３）のいずれかには、所定の電気回路（３１４）が内蔵されている。前記電気回路には、前記信号処理部から前記センサヘッド部へとデータを伝送するための第１の信号伝送経路と、前記センサヘッド部から前記信号処理部へとデータを伝送するための第２の信号伝送経路とが設けられている。
ここで、前記第１の信号経路には、前記第１のツイストペア撚り線を介して差動信号（Ｓ３１）の形態で到来するシリアル信号をパラレル信号（Ｓ３２）に変換するシリアル・パラレル変換器（３１０４）と、シリアル・パラレル変換器から得られるパラレル信号をシリアル信号に変換したのち、差動信号（Ｓ３３）の形態で前記第１のツイストペア撚り線へと出力するパラレル・シリアル変換器（３１０５）が組み込まれており、それらの変換器（３１０４，３１０５）によるシリアル・パラレル変換及びパラレル・シリアル変換作用を介して伝送されるデータの波形整形が行われている。
また、前記第２の信号経路には、前記第２のツイストペア撚り線を介して差動信号（Ｓ４１）の形態で到来するシリアル信号をパラレル信号（Ｓ４２）に変換するシリアル・パラレル変換器（３１０６）と、シリアル・パラレル変換器から得られるパラレル信号をシリアル信号に変換したのち、差動信号（Ｓ４３）の形態で前記第２のツイストペア撚り線へと出力するパラレル・シリアル変換器（３１０７）とが組み込まれており、それらの変換器（３１０６，３１０７）によるシリアル・パラレル変換及びパラレル・シリアル変換作用を介して伝送されるデータの波形整形が行われている。

前記第１の信号経路、及び／又は、前記第２の信号経路には、伝送方向下流側の１本の信号撚り線（３２３）を介して到来する終段同期確認信号を、そのまま、伝送方向上流側の１本の信号撚り線（３２３）へと出力するバイパス経路が付加されている。

それにより、継ぎ足し連結状態にある複数のケーブルのうちの１つで同期が失われたとき、その旨を送信端である信号処理装置又はセンサヘッド部へと１本の信号撚り線（３２３）にて通報可能とされる。

このような構成によれば、個々に波形整形回路を内蔵することから、複数本継ぎ足したとしても、信号減衰を生ずることなく、任意の長さに延長することができ、しかも、受信端である信号処理部又はセンサヘッド部から得られる終段同期確認信号をバイパス経路を介して送信端であるセンサヘッド部又は信号処理部に戻すようにしているため、いずれかのケーブルにおけるシリアル通信で同期外れが生じたとき、受信端がそのことを検知するのを待って、その旨を最小本数の信号線にて送信端（センサヘッド部、又は信号処理部）へと通報可能となる。

好ましい実施の形態においては、第１のコネクタハーフ、第２のコネクタハーフ、又はケーブル部の途中に付加された付属部のいずれかには、シリアル・パラレル変換器（３１０４，３１０６）から出力される自機同期確認信号（Ｓ１１，Ｓ２１）で駆動される通信状態表示灯（３１０２ａ，３１０３ａ）が設けられている。このような構成によれば、いずれかのケーブル間において同期外れが生じた場合には、その旨をただちに視覚的に確認可能となり、その原因が接続不良であれば、ただちに該当する接続箇所に着目して復旧することができる。

以下に、この発明の好適な実施の一形態を添付図面に従って詳細に説明する。

本発明が適用された分離型センサの構成図が図１に示されている。同図に示されるように、この分離型センサは、センサヘッド部１と信号処理部２とを含んでいる。センサヘッド部１としては、変位センサ、視覚センサ、近接センサ、マイクロ波センサ、測長センサ等々、種々の形式のものを適用することができる。信号処理部２は、この例では、センサヘッド部１からのセンシング信号の取り込み並びにセンサヘッド部１への制御信号送信を担うセンサインタフェース２１と、プログラム可能な論理回路であるＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）２２と、マイクロプロセッサを主体として構成されるＣＰＵ２３と、入出力インタフェース２４とを含んでいる。そして、センサヘッド部１と信号処理部２とは、本発明の要部である延長ケーブル３を複数本継ぎ足すことで接続される。延長ケーブル３の長さは例えば１０ｍ程度とされ、理論的には、これを何本でも継ぎ足すことによって、任意の長さのケーブル延長が可能とされている。尚、このような多数延長により信号減衰がないのは、個々の延長ケーブル３に波形整形回路が組み込まれているからであり、その点については後に詳細に説明する。

次に、延長ケーブル３を２本継ぎ足してケーブル延長を行った状態の模式図が図２に示されている。この例では、検出対象物体Ｗに向けてラインビームＬＢを照射する変位センサヘッド部１と信号処理部２とが２本の延長ケーブル３，３により接続されている。各センサ用ケーブル３，３・・・は、導体端子列（図示せず）を保持する第１のコネクタハーフ３１と、同様に導体端子列を保持する第２のコネクタハーフ３３と、第１のコネクタハーフ３１の導体端子列と第２のコネクタハーフ３３の導体端子列とを電気的に接続するための所定長さのケーブル部３２とを有する。尚、図において符号４２で示されるものは、センサヘッド部１から引き出されたケーブル部であり、その先端にはコネクタハーフ４１が取り付けられている。このコネクタハーフ４１の構造は延長ケーブル３の第２のコネクタハーフ３３の構造と同一である。

ケーブル部３２の芯線構成図が図３に、ケーブル部の断面図が図４に、ケーブル部の部分断面図が図５にそれぞれ示されている。それらの図において、３２はケーブル部、３２１は第１芯線、３２２は第２芯線、３２３は第３芯線、３２０１は外被、３２０２はシールド層、３２０３はシース、３２０４はシールド層、３２０５はツイストペア撚り線（往路）、３２０６はツイストペア撚り線（復路）、３２０７は単独撚り線、３２０８は絶縁層（紙テープ）、３２０９は介在物、３２１０はシールド層（アルミ箔テープ）、３２１１は介在物、３２１２はドレインワイヤである。

それらの図から明らかなように、このケーブル１内には、第１芯線３２１と、第２芯線３２２と、第３芯線３２３とが含まれている。第１芯線３２１は、本発明の要部であるツイストペア撚り線（往路）３２０５とツイストペア撚り線（復路）３２０６とを含んでいる。それら２系統のツイストペア撚り線３２０５，３２０６は、図４及び図５に示されるように、シース５２０３及びシールド層（アルミ箔テープ）３２１０により囲まれた空間内に収容されている。この空間内には、ツイストペア撚り線３２０５，３２０６の他に、介在物３２１１及びドレインワイヤ３２１２が収容されている。

尚、図において『緑』、『橙』とあるのは、ツイストペア撚り線（往路）３２０６を構成する２本の撚り線であり、『青』、『白』とあるのは、ツイストペア撚り線（復路）３２０５を構成する２本の撚り線であり、それぞれ色の表示は被覆の色を示している。図４に示されるように、第２芯線３２２は１本の単独撚り線３２０７で構成され、第３芯線３２３は１０本の単独撚り線３２０７で構成される。この例では、第２芯線３２２の直径は、第３芯線３２３を構成する１０本の撚り線のそれぞれの直径よりも、やや径大とされている。この第２芯線３２２は、この例では、信号処理部２からセンサヘッド部１へと電源を供給するための電源線として使用される。それら３種類の芯線、すなわち第１芯線３２１、第２芯線３２２、第３芯線３２３は、外被３２０１、シールド層３２０２、絶縁層（紙テープ）３２０８の積層体により囲まれた空間に介在物３２０９を介して収容されている。

尚、図中『桃』とあるのは、第２芯線３２２の被覆の色であり、同様に『灰』、『紫』、『空』、『青』、『赤』、『黄』、『白』、『橙』、『緑』、『茶』とあるのは、第３芯線３２３を構成する１０本の単独撚り線３２０７のそれぞれの被覆の色である。

このように、本発明のケーブル部３２には、伝送方向の異なる２系統のツイストペア撚り線３２０５，３２０６と、１本の電源用第２芯線３２２と、１０本の単独撚り線である第３芯線３２３とが含まれている。また、第１芯線３２１とその他の芯線（第２芯線３２２，第３芯線３２３）とはシース３２０３及びシールド層３２１０を介して物理的並びに静電的に隔離されている。またそれら３種類の芯線３２１〜３２３の全体は、外被３２０１、シールド層３２０２、絶縁層（紙テープ）３２０８を介して確実に静電的及び物理的に隔離されている。また、電圧降下を回避できるように、電源用の第２芯線３２２については他の芯線３２３に比べ太径化がなされている。

次に、延長ケーブル３の２本継ぎ足し状態の外観斜視図が図６に示されている。図から明らかなように、第１のコネクタハーフ３１は略長方形状の薄型ケース３１０を有する。このケース３１０の表面（図では上面）には、通電状態表示灯３１０１、通信状態表示灯（往路）３１０２、通信状態表示灯（復路）３１０３が設けられている。一方、第２のコネクタハーフ３３についても薄型ケース３３０を有する。第２のコネクタハーフ３３のケース３３０の幅は第１のコネクタハーフ３１のケース３１０の幅よりもやや幅狭とされており、また長さについても、第１のコネクタハーフ３１のケース３１０のそれの半分程度とされている。図では明らかではないが、第１のコネクタハーフ３１のケース３１０の先端側には、第２のコネクタハーフ３３のケース３３０をその長手方向の半分程度収容する空所が設けられ、この空所の奧部に導体端子列が配置されている。一方、第２のコネクタハーフ３３のケース３３０の先端にも、導体端子列３３１が僅かに突出して設けられている。すなわち、第１のコネクタハーフ３１内の導体端子列と第２のコネクタハーフ３３の導体端子列３３１とはケーブル部３２を介して電気的に接続されている。

延長ケーブルの内部構造を示す分解斜視図が図７に示されている。同図に示されるように、第１のコネクタハーフ３１のケース３１０は、上側ケース３１２と下側ケース３１３とから構成される。それら上下のケース３１２，３１３により形成される空所には、波形整形回路を搭載する回路基板３１４が内蔵される。回路基板３１４の先端側には、導体端子列３１１がやや突出して設けられている。すなわち、第１のコネクタハーフ３１の導体端子列３１１と第２のコネクタハーフ３３の導体端子列３３１とが着脱自在とされる。ここで、『導体端子列』とは、例えば一方がピンであり他方がこれを受け入れるレセプタクルである。より具体的には、第１コネクタハーフ３１内の導体端子列３１１は、１ピン、２ピン、３ピン、・・・２０ピンからなる２０個のピンで構成される。同様にして、第２のコネクタハーフ３３側の導体端子列３３１は、第１レセプタクル、第２レセプタクル、第３レセプタクル、・・・第２０レセプタクルからなる２０個のレセプタクルで構成される。それらピンとレセプタクルとは着脱自在に電気的に接続が可能とされ、また第１コネクタハーフ３１の前端側に開口された空所は、第２コネクタハーフ３３の略半分程度を受け入れる。そのため、両者は電気的並びに機械的に堅固に固定される。

尚、図７において、符号３２１，３２２，３２３が付されているのは、ケーブル部３２の被覆を破ってむき出しとされた第１芯線、第２芯線、第３芯線であり、その先端は基板コネクタを介して回路基板３１３と電気的に接続される。

次に、基板搭載回路の構成図が図８に示されている。図において３１１は導体端子列、３２はケーブル部である。図から明らかなように、この基板搭載の電気回路には、信号処理部２からセンサヘッド部１へとデータを伝送するための第１の信号伝送経路と、センサヘッド部１から信号処理部２へとデータを伝送するための第２の信号伝送経路とが設けられている。

すなわち、第１の信号伝送経路は、ケーブル部３２内の５ピン線及び６ピン線から差動信号Ｓ３１の形態で到来するシリアル信号を、１０ビットのパラレル信号に変換するシリアル・パラレル変換部３１０４と、シリアル・パラレル変換部３１０４から得られるパラレル信号Ｓ３２をパラレル・シリアル変換すると共にこれを差動信号Ｓ３３の形態で、導体端子列３１１の５ピン及び６ピンへと出力するパラレル・シリアル変換部３１０５とから構成されている。

一方、第２の信号伝送経路は、導体端子列３１１の２ピン及び３ピンから、差動信号Ｓ４１の形態で到来するシリアル信号を、１０ビットのパラレル信号に変換するシリアル・パラレル変換部３１０６と、１０ビットのパラレル信号Ｓ４２をパラレル・シリアル変換すると共に、これを差動信号Ｓ４３の形態で、ケーブル部３２の２ピン線及び３ピン線へと出力するパラレル・シリアル変換部３１０７とから構成されている。

以上の構成によれば、信号処理部からセンサヘッド部へとシリアル伝送されるデータは、シリアル・パラレル変換部３１０４及びパラレル・シリアル変換部３１０５を介して波形整形される。同様にして、センサヘッド部から信号処理部へと伝送されるデータについても、シリアル・パラレル変換部３１０６及びパラレル・シリアル変換部３１０７を介して波形整形される。そのため、この延長ケーブルによれば、複数本継ぎ足したとしても、各々のケーブルにおいて、波形整形作用がなされることから、波形の鈍りや電圧降下が生じにくく、任意本数継ぎ足して延長したとしても、必要なデータを正しく伝送することができる。

尚、図８において、符号３１０８，３１１１が付されているのは、クロック発振器である。また、基板上の電気回路動作用電源であるＶｃｃはケーブル部３２の９ピン線から、グランドＧＮＤは４ピン線からそれぞれ供給される。また、それら電源及びグランドＶｃｃ、ＧＮＤは、導体端子列３１１の９ピン及び４ピンへと出力される。

次に、本発明の要部について説明する。まず、第１の伝送経路について見ると、導体端子列３１１の１０ピンには、第１の伝送経路における下流側から前段各機同期確認信号（往路）Ｓ１２が到来する。また、シリアル・パラレル変換部３１０４からは自機同期確認信号（往路）Ｓ１１が出力される。この自機同期確認信号（往路）Ｓ１１は、二値信号であって、同期が確立されていないときには“Ｈ”、同期が確立しているときには“Ｌ”となるように仕組まれている。自機同期確認信号（往路）Ｓ１１と前段各機同期確認信号（往路）Ｓ１２とは論理和回路３１１０において論理和がとられ、こうして得られた新たな前段各機同期確認信号（往路）Ｓ１３はケーブル部３２の１０ピン線へと出力される。

次に、第２の伝送経路について説明する。ケーブル部３２の１１ピン線からは、前段各機同期確認信号（復路）Ｓ２２が到来する。また、シリアル・パラレル変換部３１０６からは、自機同期確認信号Ｓ２１が出力される。この自機同期確認信号Ｓ２１は、二値信号であって、同期が確立されていないときには“Ｈ”、同期が確立されているときには“Ｌ”となるように仕組まれている。自機同期確認信号（復路）Ｓ２１と前段各機同期確認信号（復路）Ｓ２２とは論理和回路３１１３において論理和がとられ、得られた新たな前段各機同期確認信号（復路）Ｓ２３は、導体端子列３１１の１１ピンへと出力される。

通信状態表示灯（往路）３１０２を構成する発光ダイオード３１０２ａを駆動するトランジスタ３１０９のベースには、先ほど説明した自機同期確認信号（往路）Ｓ１１が供給されている。そのため、シリアル・パラレル変換部３１０４から出力される自機同期確認信号（往路）Ｓ１１の状態が“Ｈ”（同期が確立されていない状態）となると、トランジスタ３１０９がオンして、発光ダイオード３１０２ａが駆動され、通信状態表示灯（往路）３１０２が点灯する。同様にして、第２の伝送経路においても、通信状態表示灯（復路）３１０３を構成する発光ダイオード３１０３ａを駆動するトランジスタ３１１２のベースには、先ほど説明した自機同期確認信号（復路）Ｓ２１が供給されている。そのため、自機同期確認信号Ｓ２１の状態が“Ｌ”（同期が確立されていない状態）になると、トランジスタ３１１２がオンして発光ダイオード３１０３ａが駆動され、通信状態表示灯（復路）３１０３が点灯する。

このように、この基板搭載回路においては、第１の伝送経路にあっては、伝送側下流より到来する前段各機同期確認信号（往路）Ｓ１２と自機同期確認信号（往路）Ｓ１１との論理和信号Ｓ１３が順次伝送方向上流側へと送られていくため、下流側ケーブルの何れかにおいて同期外れが生じ、その自機同期確認信号（往路）Ｓ１１が“Ｈ”状態となれば、各ケーブルの論理和回路３１１０がこの“Ｈ”を優先するため、何れかのケーブルにおいて同期外れが生ずると共に、直ちにその情報が上流端である信号処理装置へと伝えられる。そのため、上流端に位置する信号処理部２においては、同期再確立に必要な適切な手順を直ちにとることができる。同様にして、第２の伝送経路においても、下流側から到来する前段各機同期確認信号（復路）Ｓ２２と自機同期確認信号Ｓ２１とは、論理和回路３１１３を経由した後、新たな前段各機同期確認信号（復路）Ｓ２３として、上流側へと順次伝えられていくため、下流側に位置する何れかのケーブルにおいて同期外れが生ずれば、直ちにその情報は各ケーブル内の論理和回路３１１３を優先的に通過して、上流端に位置するセンサヘッド部１へと伝えられる。そのため、センサヘッド部１においては、同期再確立に必要な手順を直ちにとることができる。

次に、センサヘッド部及び信号処理部において実行される送受信処理のゼネラルフローチャートが図１１に、送受信処理の要部フローチャートが図１２に、それぞれ示されている。

図１１に示されるように、センサヘッド部から信号処理部へとデータ伝送を行う場合、あるいは信号処理部からセンサヘッド部へとデータ伝送を行う場合、センサヘッド部あるいは信号処理部においては、データ受信処理（ステップ１１０２）を介して前段各機同期確認信号（往路）Ｓ１３又は前段各機同期確認信号（復路）Ｓ２３の状態に基づいて、通信エラーの有無を判定しつつ（ステップ１１０３）、データ送信時処理（ステップ１１０１）及びデータ受信時処理（ステップ１１０５）を実行する。

ここで、データ送信時処理（ステップ１１０１）、データ受信時処理（ステップ１１０５）の詳細については図１２に示されている。すなわち、図１２（ａ）に示されるように、データ送信時処理にあっては、センサヘッド部又は信号処理部の何れにおいても、必要な送信データを取得し（ステップ１２０１）、これを送信する（ステップ１２０２）処理を繰り返す。これに対して、データ受信時処理については、センサ側の処理にあっては、図１２（ｂ）に示されるように、受信されたデータに基づいて、投光設定処理（ステップ１２１１）、感度設定処理（ステップ１２１２）、表示灯設定処理（ステップ１２１３）などのセンサヘッド部の動作に必要な各種の処理を繰り返し実行する。これに対して、データ受信時処理のコントローラ側処理については、図１２（ｃ）に示されるように、画像データ取得処理（ステップ１２２１）、画像データ処理（ステップ１２２２）、判定処理（ステップ１２２３）、出力処理（ステップ１２２４）を繰り返しながら、変位センサの動作に必要な各種の演算並びに出力動作を行うわけである。

図１１に戻って、以上の通信エラー判定中に、通信エラーありと判定されると（ステップ１１０３ＹＥＳ）、送信端であるセンサヘッド部又は信号処理部にあっては、データホールド処理を実行する（ステップ１１０４）。データホールド処理とは、データの送信を保留する処理である。このデータホールド処理（ステップ１１０４）は、前段各機同期確認信号（往路）Ｓ１３の内容又は前段各機同期確認信号（復路）Ｓ２３の内容が通信エラーなしと変化するまで（ステップ１１０３ＮＯ）、継続する。

一方、送信端に位置するセンサヘッド部又は信号処理部においてデータホールド処理（ステップ１１０４）が実行され、これにより送信データが停止すると、次段に位置する延長ケーブル内のシリアル・パラレル変換部３１０４は送信データが断たれたことを条件として、自動的に同期再確立用の同期パターンの送信を開始する。この同期パターンは、パラレル・シリアル変換部３１０５においてシリアルデータに変換された後、導体端子列３１１の５ピン及び６ピンを経て、次段の延長ケーブルへと伝えられる。すると、次段の延長ケーブルにおいても同様な同期再確立動作が実行されて、以後次段に位置する複数の延長ケーブルのそれぞれにおいて、同期再確立が自動的に行われ、終段に位置する延長ケーブル内において、同期が確立されて、自機同期確認信号（往路）Ｓ１１が“Ｈ”から“Ｌ”に復帰すると共に、送信端に位置する信号処理部２において、通信エラーなしが判定され（ステップ１１０３ＮＯ）、以後正常なデータ送信動作並びにデータ受信動作が回復する。

同様にして、第２の伝送経路においても、次段に位置する伝送用ケーブル内のシリアル・パラレル変換部３１０６は、データホールド処理（ステップ１１０４）によってデータの送信が途絶えたことを条件として、自動的に同期再確立のための同期パターンの送信を開始する。すると、この同期パターンは、パラレル・シリアル変換部３１０７によってシリアル信号に変換された後、ケーブル３２内の２ピン線及び３ピン線へと出力される。以後、同様にして、次段の延長ケーブルにおいても、同期再確立動作が行われ、終段に位置する延長ケーブル内のシリアル・パラレル変換部３１０６において、自機同期確認信号Ｓ２１が“Ｈ”から“Ｌ”に復帰するのを待って、送信端に位置するセンサヘッド部１において、通信エラーなし（ステップ１１０３ＮＯ）の判定が行われ、以後センサヘッド部から信号処理部へのデータ送信が再開されることとなる。

尚、第１伝送経路におけるシリアル・パラレル変換部３１０４及びパラレル・シリアル変換部３１０５の動作、並びに、第２伝送経路におけるシリアル・パラレル変換部３１０６及びパラレル・シリアル変換部３１０７の動作については、市販の通信用ＩＣを用いて容易に実現することができる。

Ｐ／Ｓ変換部、Ｓ／Ｐ変換部の具体的な構成ＩＣの一例を示す図が図９に、Ｐ／Ｓ変換部、Ｓ／Ｐ変換部を使用した波形整形部の具体的な構成例を示す図が図１０にそれぞれ示されている。この例にあっては、Ｐ／Ｓ変換部としてナショナルセミコンダクタ社製の１６−４０ＭＨｚ１０ビットＢｕｓＬＶＤＳシリアライザ（型式ＤＳ９２ＬＶ１０２１Ａ）が、またＳ／Ｐ変換部として同社製のデシリアライザ（型式ＤＳ９２ＬＶ１２１２Ａ）が使用された。

図９（ｂ）に示されるように、このＩＣ（ＤＳ９２ＬＶ１２１２Ａ）の反転ＬＯＣＫ端子には、同期が確立されていないときには“Ｈ”が、同期が確立されているときには“Ｌ”が出力される。そのため、この端子反転ＬＯＣＫに得られる二値信号を、自機同期確認信号として利用することができる。また、ＩＣ（ＤＳ９２ＬＶ１０２１Ａ）は、端子ＳＹＮＣ１又は２を“Ｌ”に固定することによって、入力側に得られるパラレルデータが途絶えたとき、自動的に同期再確立のための同期パターンの送出動作を開始させることができる。従って、これらのＩＣを例えば利用することによって、本発明を容易に実施することができる。

なお、以上の実施形態においては、論理和回路３１１０，３１１３を設けて、前段各機同期確認信号と時期同期確認信号との論理和をとって、新たな前段各機同期確認信号を生成したが、論理和回路を省き、単に、導体端子列の１０ピン，１１ピンとケーブル部の１０ピン線，１１ピン線とを結んで、バイパス経路を形成しても同様な作用を得ることができる。

次に、本発明の変形例を示す図が図１３に示されている。この例にあっては、第１コネクタハーフ５１と第２コネクタハーフ５２との間に附属部５３が介在される。第１コネクタハーフ５１のケース５１１と附属部５３のケース５３１とはケーブル部５４を介して接続される。同様に、第２コネクタハーフ５２のケース５２１と附属部５３のケース５３１とはケーブル部５５で結ばれる。そして、附属部５３のケース５３１内に回路基板５３２が内蔵される。この回路基板５３２には、先に図８を参照して説明された電気回路が搭載される。尚、図において５２２は第２コネクタハーフの導体端子列である。このように、本発明の要部である図８に示される波形整形回路を含む電気回路は、第１コネクタハーフや第２コネクタハーフのみならず、それらの中間に位置する附属部５３に設けてもよい。

本発明が適用された分離型センサの構成図である。延長ケーブルを２本継ぎ足してケーブル延長を行った状態の模式図である。ケーブル部の芯線構成図である。ケーブル部の断面図である。ケーブル部の部分断面図である。延長ケーブルの２本継ぎ足し状態の外観斜視図である。延長ケーブルの内部構造を示す分解斜視図である。基板搭載回路の構成図である。Ｐ／Ｓ変換部、Ｓ／Ｐ変換部の具体的な構成ＩＣの一例を示す図である。Ｐ／Ｓ変換部、Ｓ／Ｐ変換部を使用した波形整形部の具体的な構成例を示す図である。センサヘッド部及び信号処理部において実行される送信処理のゼネラルフローチャートである。送受信処理の要部フローチャートである。本発明の変形例を示す図である。

１センサヘッド部
２信号処理部
３延長ケーブル
２１センサインタフェース
２２ＦＰＧＡ
２３ＣＰＵ
２４入出力インタフェース
３１第１のコネクタハーフ
３２ケーブル部
３３第２のコネクタハーフ
３１０第１コネクタハーフのケース
３３０第２コネクタハーフのケース
３３１第２コネクタハーフの導体端子列
３１１第１コネクタハーフの導体端子列
３１２上側ケース
３１３下側ケース
３１４回路基板
３２１第１芯線
３２２第２芯線
３２３第３芯線
３２０１外皮
３２０２シールド層
３２０３シース
３２０４シールド層
３２０５ツイストペア撚り線（往路）
３２０６ツイストペア撚り線（復路）
３２０７単独撚り線
３２０８絶縁層（紙テープ）
３２０９介在物
３２１０シールド層（アルミ箔テープ）
３２１１介在物
３２１２ドレインワイヤ
３１０１通電状態表示灯
３１０２通信状態表示灯（往路）
３１０３通信状態表示灯（復路）
３１０４Ｓ／Ｐ変換部
３１０５Ｐ／Ｓ変換部
３１０６Ｓ／Ｐ変換部
３１０７Ｐ／Ｓ変換部
３１０８，３１１１クロック発振器
３１０９，３１１２トランジスタ
３１０２ａ，３１０３ａ発光ダイオード
Ｓ１１自機同期確認信号（往路）
Ｓ１２前段各機同期確認信号（往路）
Ｓ１３通信確認同期信号（往路）
Ｓ２１自機同期確認信号（復路）
Ｓ２２前段各機同期確認信号（復路）
Ｓ２３通信同期確認信号（復路）
ＬＢラインビーム

Claims

分離型センサのセンサヘッド部（１）と信号処理部（２）とを電気的に接続するために、複数本継ぎ足して使用されるセンサ用ケーブル（３）であって、
導体端子列（３１１）を保持する第１のコネクタハーフ（３１）と、
導体端子列（３３１）を保持する第２のコネクタハーフ（３３）と、
前記第１のコネクタハーフの導体端子列と前記第２のコネクタハーフの導体端子列とを電気的に接続するための所定長さのケーブル部（３２）と、を有すると共に、
前記ケーブル部には、信号処理部からセンサヘッド部への伝送に使用するための第１のツイストペア撚り線（３２０５）、及び／又は、センサヘッド部から信号処理部への伝送に使用するための第２のツイストペア撚り線（３２０６）が含まれており、
前記第１のコネクタハーフ、前記第２のコネクタハーフ、又は前記ケーブル部の途中に付加された付属部（５３）のいずれかには、所定の電気回路（３１４）が内蔵され、
前記電気回路には、
前記信号処理部から前記センサヘッド部へとデータを伝送するための第１の信号伝送経路と、前記センサヘッド部から前記信号処理部へとデータを伝送するための第２の信号伝送経路とが設けられており、
前記第１の信号経路には、
前記第１のツイストペア撚り線を介して差動信号（Ｓ３１）の形態で到来するシリアル信号をパラレル信号（Ｓ３２）に変換するシリアル・パラレル変換器（３１０４）と、シリアル・パラレル変換器から得られるパラレル信号をシリアル信号に変換したのち、差動信号（Ｓ３３）の形態で前記第１のツイストペア撚り線へと出力するパラレル・シリアル変換器（３１０５）が組み込まれており、それらの変換器（３１０４，３１０５）によるシリアル・パラレル変換及びパラレル・シリアル変換作用を介して伝送されるデータの波形整形が行われ、
前記第２の信号経路には、
前記第２のツイストペア撚り線を介して差動信号（Ｓ４１）の形態で到来するシリアル信号をパラレル信号（Ｓ４２）に変換するシリアル・パラレル変換器（３１０６）と、シリアル・パラレル変換器から得られるパラレル信号をシリアル信号に変換したのち、差動信号（Ｓ４３）の形態で前記第２のツイストペア撚り線へと出力するパラレル・シリアル変換器（３１０７）とが組み込まれており、それらの変換器（３１０６，３１０７）によるシリアル・パラレル変換及びパラレル・シリアル変換作用を介して伝送されるデータの波形整形が行われ、
前記第１の信号経路のシリアル・パラレル変換器（３１０４）、及び／又は、前記第２の信号経路のシリアルパラレル変換器（３１０６）には、対をなすパラレル・シリアル変換器（３１０５，３１０７）との同期を確認するための二値信号である自機同期確認信号（Ｓ１１，Ｓ２２）を出力すると共に、この自機同期確認信号は、同期が確立されていないときには“１”、同期が確立しているときには“０”となるように、仕組まれており、かつ
前記パラレル・シリアル変換器（３１０５，３１０７）は、入力側にパラレル信号が到来するのを待って、直ちに、パラレル・シリアル変換動作を開始するように、仕組まれており、さらに
前記第１の信号経路、及び／又は、第２の信号経路には、
伝送方向下流側から１本の信号撚り線（３２３）を介して到来する前段各機同期確認信号（Ｓ１２，Ｓ２２）と、シリアル・パラレル変換器（３１０４，３１０６）から出力される自機同期確認信号（Ｓ１１，Ｓ２１）との論理和に相当する信号を、新たな前段各機同期確認信号として、伝送方向上流側の１本の信号撚り線（３２３）へと出力する論理和回路（３１１０，３１１３）が付加されており、
それにより、継ぎ足し連結状態にある複数のケーブルのうちの１つで同期が失われたとき、その旨を送信端である信号処理部又はセンサヘッド部へと１本の信号撚り線（３２３）にて通報可能とした、ことを特徴とするセンサ用ケーブル。
第１のコネクタハーフ、第２のコネクタハーフ、又はケーブル部の途中に付加された付属部のいずれかには、シリアル・パラレル変換器（３１０４，３１０６）から出力される自機同期確認信号（Ｓ１１，Ｓ２１）で駆動される通信状態表示灯（３１０２ａ，３１０３ａ）が設けられている、ことを特徴とする請求項１に記載のセンサ用ケーブル。