CN104698334B - 集成电路及判断集成电路的接脚连接状况的方法 - Google Patents

集成电路及判断集成电路的接脚连接状况的方法 Download PDF

Info

Publication number
CN104698334B
CN104698334B CN201510151226.6A CN201510151226A CN104698334B CN 104698334 B CN104698334 B CN 104698334B CN 201510151226 A CN201510151226 A CN 201510151226A CN 104698334 B CN104698334 B CN 104698334B
Authority
CN
China
Prior art keywords
sensing
input pin
pin
signal
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510151226.6A
Other languages
English (en)
Other versions
CN104698334A (zh
Inventor
温竣贵
施鸿民
郭哲宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN104698334A publication Critical patent/CN104698334A/zh
Application granted granted Critical
Publication of CN104698334B publication Critical patent/CN104698334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31717—Interconnect testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种集成电路及判断集成电路的接脚连接状况的方法，该集成电路包含感测输出接脚、驱动器、第一感测输入接脚、第二感测输入接脚及感测器。驱动器用以经由感测输出接脚输出脉冲宽度调制信号。第一感测输入接脚经由第一外部线路耦接于感测输出接脚，用以接收脉冲宽度调制信号。第二感测输入接脚经由第二外部线路耦接于感测输出接脚，用以接收脉冲宽度调制信号。感测器用以将第一感测输入接脚及第二感测输入接脚所分别接收的脉冲宽度调制信号分别与时脉信号进行比较以产生第一比较结果及第二比较结果。

Description

集成电路及判断集成电路的接脚连接状况的方法
技术领域
本发明有关于一种集成电路，特别是一种可供使用者判断接脚连接状况的信息的集成电路。
背景技术
为符合使用者的需求，电子装置中的集成电路常须配合机构设计而透过不同材质的线材与其他电路连接，例如笔记型电脑的显示面板的影像数据集成电路，其接脚即可能经由软性电路板或玻璃基板上的印刷电路与其他电路相耦接。由于集成电路如影像数据集成电路可能设置于电子装置的机构中较为复杂的部位，因此当电子装置被检测出故障时，较难以检测出问题产生的原因。
在现有技术中，为检测出电子装置故障的原因，会检测集成电路的接脚连接状况，亦即集成电路的每一个接脚是否皆已确实的与线路连接。由于部分接脚可能透过软性电路板与其他电路连接，而软性电路板的连接状况无法由外观上直接得知，因此可能须将电子装置的机构拆开，并利用电表量测外部电路连接至集成电路的接脚间的阻值是否正常，若阻值过大，则表示集成电路的接脚与其他电路的连接状况不良。然而由于集成电路的体积较小，而若在接线较为复杂的情况下，利用电表量测阻值的方式则更加显得困难且复杂。另外利用电表量测阻值时，亦可能破坏机构而使得维修更加困难，甚至无法还原。因此如何有效地判断集成电路的接脚连接状况即成为一个有待解决的课题。
发明内容
本发明的一实施例提供一种集成电路，集成电路包含感测输出接脚、驱动器、第一感测输入接脚、第二感测输入接脚及感测器。驱动器用以经由感测输出接脚输出感测信号。第一感测输入接脚经由第一外部线路耦接于感测输出接脚，并可用以接收感测信号。第二感测输入接脚经由第二外部线路耦接于感测输出接脚，并可用以接收感测信号。感测器耦接于第一感测输入接脚及第二感测输入接脚，并可用以将第一感测输入接脚所接收的感测信号与时脉信号进行比较以产生第一比较结果，及将第二感测输入接脚所接收的感测信号与时脉信号进行比较以产生第二比较结果，该感测信号为脉冲宽度调制信号。
本发明的一实施例提供一种判断集成电路的接脚连接状况的方法。集成电路包含感测输出接脚、第一感测输入接脚及第二感测输入接脚。其方法包含经由感测输出接脚输出感测信号，第一感测输入接脚经由第一外部线路接收感测信号，第二感测输入接脚经由第二外部线路接收感测信号，将时脉信号与第一感测输入接脚所接收的感测信号的责任周期比较，以产生第一比较结果，将时脉信号与第二感测输入接脚所接收的感测信号的责任周期比较，以产生第二比较结果，及根据至少第一比较结果及第二比较结果判断集成电路的接脚连接状况，该感测信号为脉冲宽度调制信号。
附图说明
图1为本发明一实施例的集成电路的示意图。
图2为本发明一实施例的时脉信号与感测信号的比较图。
图3为本发明一实施例的感测信号的责任周期与外部线路阻抗的对照曲线图。
图4为本发明另一实施例的集成电路的示意图。
图5为本发明另一实施例的集成电路的示意图。
图6为判断图1的集成电路的接脚连接状况的方法流程图。
图7为判断图4的集成电路的接脚连接状况的方法流程图。
图8为判断图5的集成电路的接脚连接状况的方法流程图。
其中，附图标记：
100、200、300 集成电路
110、310 感测输出接脚
120、320 驱动电路
130、132、134、140、142 感测输入接脚
146、330、340
150、350 感测器
160、170、190、360、370 开关
180 功能电路
C1 附属电路
C2 面板电路
G 玻璃板
A1、A2、A3、A4 外部线路
L1、L2、LG1、LG2、LG3 导电走线
LG4、LG5
SIGA、SIGA1、SIGA2、SIGA1’感测信号
SIGA1”、SIGA2’、SIGA2”
SIGB、SIGB1、SIGB2
V1 高电位
V2 低电位
T1、T2、T3、T4 时段
CK 时脉信号
TCK周期
具体实施方式
图1为本发明一实施例的集成电路100的示意图。集成电路100包含感测输出接脚110、驱动器120、感测输入接脚130、140及感测器150。驱动器120可用以经由感测输出接脚110输出感测信号SIGA。感测输入接脚130可经由外部线路A1耦接于感测输出接脚110，因此感测输入接脚130可经由外部线路A1接收感测输出接脚110所发出的感测信号。感测输入接脚140可经由外部线路A2耦接于感测输出接脚110，因此感测输入接脚140可经由外部线路A2接收自感测输出接脚110所发出的感测信号。在图1中，驱动器120与感测器150虽以两个不同的硬件单元表示，然而本发明并不以此为限，在本发明的其他实施例中，驱动器120与感测器150亦可设置于相同的硬件单元中。
感测器150耦接于感测输入接脚130及感测输入接脚140。由于感测信号SIGA经过外部线路A1后可能会衰减，因此感测输入接脚130所接收的感测信号SIGA1可能会与感测信号SIGA有所差异。感测器150可将感测输入接脚130所接收的感测信号SIGA1与时脉信号CK进行比较以产生第一比较结果，并可将感测输入接脚140所接收的感测信号SIGA2与时脉信号CK进行比较以产生第二比较结果。时脉信号CK可由感测器150自行产生，亦或感测器150可根据集成电路100中其他元件所产生的时脉信号作为时脉信号CK。根据第一比较结果及第二比较结果可得知感测输入接脚130与外部线路A1的连接状况以及感测输入接脚140与外部线路A2的连接状况。
图2为本发明一实施例的时脉信号CK、感测信号SIGA及SIGA1的比较图。在图2的实施例中，感测输出接脚110所输出的感测信号SIGA可为脉冲宽度调制信号(Pulse WidthModulation,PWM)，且其责任周期(Duty Cycle)为二分之一(50％)，亦即感测信号SIGA处于高电位V1的时段T1会与感测信号SIGA处于低电位V2的时段T2相等。由于外部线路A1具有阻抗，因此感测输入接脚130实际上所接收的感测信号SIGA1会有所延迟，导致感测信号SIGA1处于高电位V1的时段T3会小于时段T1，而感测信号SIGA1处于非高电位V1的时段T4则会大于时段T3，亦即感测信号SIGA1的责任周期会小于二分之一。当外部线路A1的阻抗越大时，感测信号SIGA1的波形变化延迟会越严重，因此感测信号SIGA1的责任周期会越短；而当外部线路A1的阻抗越小时，感测信号SIGA1的波形则会越接近感测信号SIGA的波形。
申言之，感测器150可将时脉信号CK与感测信号SIGA1相比较以得知时段T3及T4的大小以取得感测信号SIGA1的责任周期。在本发明的一实施例中，感测信号SIGA1的责任周期可表示为T3/(T3+T4)，由于在图2中，时段T3约为时脉信号CK的周期TCK的2倍，而时段T4约为时脉信号CK的周期TCK的4倍，因此感测信号SIGA1的责任周期即为33.33％。在本发明的其他实施例中，亦可选择频率较高的时脉信号与感测信号比较与取得更为精确的责任周期。此外，虽然在上述实施例中，根据感测信号SIGA1处于高电位V1的时段T3作为计算感测信号SIGA1的责任周期的标准，然而本发明并不以此为限；在本发明的其他实施例中，亦可根据感测信号SIGA1处于高电位V1的75％以上的时段作为计算感测信号SIGA1的责任周期的标准，又或可藉由其他的标准判断感测信号SIGA1的责任周期，而皆应属本发明的范畴。
在本发明的一实施例中，感测器150将时脉信号CK与感测信号SIGA1进行比较所产生的第一比较结果即包含感测信号SIGA1的责任周期的信息，而根据感测信号SIGA1的责任周期即可推算出外部线路A1的阻抗大小。图3为本发明的一实施例的感测信号责任周期(％)与阻抗(欧姆)的对照曲线图，然而本发明并不以图3所示的责任周期与阻抗对照关系为限，在本发明的其他实施例中，亦可能因为集成电路的功能不同或所应用的系统不同，而产生不同的责任周期与阻抗对照关系。根据图3所示的责任周期与阻抗对照关系，当感测输入接脚130所接收到感测信号SIGA1的责任周期为50％，亦即感测信号SIGA1与感测输出接脚110所发出的感测信号SIGA具有相同的责任周期时，即可判断外部线路A1的阻抗即为0欧姆，而当感测输入接脚130所接收到感测信号SIGA1的责任周期为有33.3％时，则表示外部线路A1的阻抗约为150欧姆，亦即感测信号SIGA1即因为受到外部线路A1的阻抗损耗而导致有所延迟。如此一来，即可根据感测信号SIGA1的责任周期得知外部线路A1的阻抗大小。
同样地，感测器150亦可将时脉信号CK与感测输入接脚140所接收到的感测信号SIGA2进行比较以产生第二比较结果，而第二比较结果可包含感测信号SIGA2的责任周期信息。如此一来，使用者即可根据第一比较结果及第二比较结果中感测信号SIGA1及SIGA2的责任周期长短得知集成电路100的接脚的连接状况。例如当感测信号SIGA1的责任周期明显小于感测信号SIGA2的责任周期时，即表示外部线路A1的阻抗可能过大，因此输入接脚130与外部线路A1可能有接触不良的问题。
在本发明的一实施例中，当驱动器120并未输出感测信号SIGA时，感测输出接脚110及感测输入接脚130及140可另作为集成电路100的其他信号的输入或输出接脚。申言之，本发明集成电路100平时可为具有其他主要功能的集成电路，而当使用者需要量测接脚连接状况时才启动驱动器120并发出感测信号SIGA，而感测输出接脚110、感测输入接脚130及140亦可透过开关来切换是否用于执行主要功能或是量测连接状况的功能。例如在图1中，当集成电路100执行其主要功能时，开关190可导通功能电路180与感测输入接脚130间的电性连接，并截止感测器150与感测输入接脚130间的电性连接，使得功能电路180可透过感测输入接脚130输出控制信号，此时感测输入接脚130即为集成电路100的输出接脚。反之，当使用者欲量测接脚连接状况时，开关190即可截止功能电路180与感测输入接脚130间的电性连接，并导通感测器150与感测输入接脚130间的电性连接，此时感测输入接脚130即可用以接收感测信号SIGA1。在本发明的一实施例中，由于在集成电路100执行主要功能时，感测输入接脚130是用以输出信号，因此当感测输入接脚130用以接收感测信号时，可能会有输入阻抗不足的问题，为解决此一问题，可使感测输入接脚130经由反向器耦接至感测器150以增加输入阻抗。
在本发明的一实施例中，集成电路100可透过软性电路板与其他电路连接，在图1中，集成电路100与附属电路C1之间可透过软性电路板FPC相连接，当集成电路100在执行其主要功能时，感测输出接脚110、感测输入接脚130及140可经由软性电路板FPC输出控制信号至附属电路C1或自附属电路C1接收输入信号，此时感测输出接脚110、感测输入接脚130及140之间可能并未有电性连接。而当使用者欲量测集成电路100的接脚连接状况时，使用者可在软性电路板FPC的靠近附属电路C1的一侧设置导电走线L1以使感测输出接脚110与感测输入接脚130相耦接，及设置导电走线L2以使感测输出接脚110与感测输入接脚140相耦接，亦即外部走线A1可包含软性电路板FPC及导电走线L1，而外部走线A2可包含软性电路板FPC及导电走线L2。当欲使集成电路100执行其主要功能时，则将导电走线L1及L2移除。如此一来，在量测集成电路100的接脚连接状况时即可量测到外部线路A1及A2中软性电路板FPC的阻抗以得知软性电路板FPC的连接状况是否良好，因此可增加找到问题成因的机率并避免破坏电子装置的机构。
虽然在图1中，集成电路100透过软性电路板FPC与附属电路C1相耦接，然而本发明并不以此为限，在本发明的其他实施例中，集成电路100亦可透过印刷电路板与其他电路相耦接。
图4为本发明另一实施例的集成电路200的示意图。集成电路200的与集成电路100可根据相似原理操作，其差别在于集成电路200可另包含感测输入接脚132、134、142及144，感测输入接脚132及134可分别经由外部线路A1’及A1”耦接于感测输出接脚110，并可用以接收经由感测输出接脚110所发出的感测信号。感测输入接脚142及144可分别经由外部线路A2’及A2”耦接于感测输出接脚110，并可用以接收经由感测输出接脚110所发出的感测信号。
在本发明的一实施例中，集成电路200可另包含开关160及170。开关160可用以控制感测输入接脚130、132、134及感测器150之间的电性连接，以使感测器150可接收感测输入接脚130实际上所接收的感测信号SIGA1、感测输入接脚132实际上所接收的感测信号SIGA1’或感测输入接脚134实际上所接收感测信号SIGA1”。开关170可用以控制感测输入接脚140、142、144及感测器150之间的电性连接，以使感测器150可接收感测输入接脚140实际上所接收的感测信号SIGA2、感测输入接脚142实际上所接收的感测信号SIGA2’或感测输入接脚144实际上所接收感测信号SIGA2”。
在本发明的一实施例中，当使用者欲测量感测输入接脚132及142与感测输出接脚110之间的连接状况时，开关160可导通感测输入接脚132与感测器150间的电性连接，并截止感测输入接脚130及134与感测器150间的电性连接，而开关170则可导通输入接脚142与感测器150间的电性连接，并截止感测输入接脚140及144与感测器150间的电性连接，此时感测器150即可将感测输入接脚132实际上所接收的感测信号SIGA1’与时脉信号比较以产生第三比较结果，并将感测输入接脚142实际上所接收的感测信号SIGA2’与时脉信号比较以产生第四比较结果。而使用者即可根据第三比较结果及第四比较结果得知外部线路A1’及A2’的连接状况。
透过开关160及开关170轮流导通各输入接脚与感测器150的电性连接，即可分别量测集成电路200的各个接脚的连接状况。虽然图5中集成电路100包含感测输入接脚130、132、134、140、142及144，然而本发明并不以此为限，在本发明的其他实施例中，集成电路100亦可包含其他数量的感测输入接脚。
在本发明的一实施例中，由于感测输入接脚与感测输出接脚之间的距离亦可能会影响到外部线路的阻抗，因此可选择位于集成电路200中段的接脚作为感测输出接脚110，并可使感测输入接脚130与感测输入接脚140设置在相对于感测输出接脚110的对称位置上，感测输入接脚132与感测输入接脚142设置在相对于感测输出接脚110的对称位置上，及感测输入接脚134与感测输入接脚144可设置在相对于感测输出接脚110的对称位置上。
图5为本发明另一实施例的集成电路300的示意图。集成电路300的与集成电路100可根据相似原理操作。集成电路300可包含驱动器320输出接脚310、输入接脚330、340以及感测器350。驱动器320可经由感测输出接脚110发出感测信号SIGA，并可经由感测输出接脚310发出感测信号SIGB。感测输入接脚330可经由外部线路A3耦接于感测输出接脚310，并用以接收感测信号由感测输出接脚310所传出的感测信号。感测输入接脚340则可经由外部线路A4耦接于感测输出接脚310，并用以接收感测信号由感测输出接脚310所传出的感测信号。
在本发明的一实施例中，集成电路300还可包含开关360及370。开关360可用以控制感测输入接脚130、感测输入接脚330及感测器350之间的电性连接，以使感测器350可接收感测输入接脚130实际上所接收的感测信号SIGA1或感测输入接脚330实际上所接收感测信号SIGB1。开关370可用以控制感测输入接脚140、感测输入接脚340及感测器350之间的电性连接，以使感测器350可接收感测输入接脚140实际上所接收的感测信号SIGA2或感测输入接脚340实际上所接收感测信号SIGB2。
当使用者欲测量感测输入接脚130及140与感测输出接脚110的间的连接状况时，开关360可导通输入接脚130与感测器350间的电性连接且开关370可导通输入接脚140与感测器350间的电性连接，此时感测器350即可将感测输入接脚130实际上所接收的感测信号SIGA1与时脉信号比较以产生第一比较结果，并将感测输入接脚140实际上所接收的感测信号SIGA2与时脉信号比较以产生第二比较结果。而当使用者欲测量感测输入接脚330及340与感测输出接脚310之间的连接状况时，开关360可导通输入接脚330与感测器350间的电性连接且开关370可导通输入接脚340与感测器350间的电性连接，此时感测器350即可将感测输入接脚330实际上所接收的感测信号SIGB1与时脉信号比较以产生第五比较结果，并将感测输入接脚340实际上所接收的感测信号SIGB2与时脉信号比较以产生第六比较结果。
在本发明的一实施例中，集成电路300可为笔记型电脑的影像驱动电路，因此集成电路300可设置于玻璃板G上，并用以根据附属电路C1所传来的影像数据驱动设置于玻璃板G上方的面板电路C2。集成电路300的感测输出接脚110、感测输入接脚130及感测输入接脚140可透过软性电路板FPC与附属电路C1相耦接，而感测输出接脚310、感测输入接脚330及感测输入接脚340则可经由玻璃板G上的导电走线LG1、LG2及LG3与面板电路C2相耦接。在集成电路300执行其主要功能时，感测输出接脚310、感测输入接脚330及感测输入接脚340之间可能并未有电性连接，而当使用者欲量测集成电路300的接脚连接状况时，使用者可在玻璃板G上设置导电走线LG4以使感测输出接脚310及感测输入接脚330相耦接，并在玻璃板G上设置导电走线LG5以使感测输出接脚310及感测输入接脚340相耦接，亦即外部走线A3可包含导电走线LG1、LG2及LG4，而外部走线A4则可包含导电走线LG1、LG3及LG5。结束测量后，若欲使集成电路300执行其主要功能，则可再将导电走线LG4及LG5移除。由于外部线路A1及A3具有不同的电气特性，因此集成电路300可根据外部线路的差异，输出不同大小的感测信号以分别测量包含软性电路板的外部线路A1及A2的阻抗以及包含玻璃板G上的走线的外部线路A3及A4阻抗。
利用集成电路100、200及300即可在不破坏机构的情况下，有效地量测到集成电路的接脚的连接状况，而有助于快速了解电子装置的故障原因。
图6为判断集成电路100的接脚连接状况的方法500的流程图，方法500包含步骤S510-S550：
S510：感测输入接脚130经由外部线路A1接收感测信号；
S520：感测输入接脚140经由外部线路A2接收感测信号；
S530：将时脉信号与感测输入接脚130所接收的感测信号SIGA1的责任周期比较，以产生第一比较结果；
S540：将时脉信号与感测输入接脚140所接收的感测信号SIGA2的责任周期比较，以产生第二比较结果；
S550：根据第一比较结果及第二比较结果判断集成电路100的接脚连接状况。
在本发明的一实施例中，方法500亦可应用于集成电路200，然而本发明并不以此为限。图6为本发明另一实施例的判断集成电路200的接脚连接状况的方法600的流程图，方法600包含步骤S610-S630：
S610：使每一感测输入接脚132及134分别经由外部线路A1’及A1”接收感测信号；
S620：使每一感测输入接脚142及144分别经由外部线路A2’及A2”接收感测信号；
S630：根据每一感测输入接脚132及134所接收的感测信号SIGA1’及SIGA1”与时脉信号所产生的比较结果及每一感测输入接脚142及144所接收的感测信号SIGA2’及SIGA2”与时脉信号所产生的比较结果判断集成电路200的接脚连接状况。
在本发明的一实施例中，方法500亦可应用于集成电路300，然而本发明并不以此为限。图8为本发明另一实施例的判断集成电路300的接脚连接状况的方法700的流程图，方法700包含步骤S710-S740：
S710：经由感测输出接脚310输出感测信号SIGB；
S720：感测输入接脚330经由外部线路A3接收感测信号；
S730：感测输入接脚340经由外部线路A4接收感测信号；
S740：根据感测输入接脚330所接收的感测信号SIGB1与时脉信号所产生的第五比较结果及感测输入接脚340所接收的感测信号SIGB2与时脉信号所产生的第六比较结果判断集成电路300的接脚连接状况。
根据方法500、600及700即可在不破坏机构的情况下，有效地量测到集成电路的接脚的连接状况，而有助于快速了解电子装置的故障原因。
综上所述，根据本发明的实施例所提供的集成电路及判断集成电路的接脚连接状况的方法，使用者即可在不破坏机构的情况下，有效地量测到集成电路的接脚与外部电路的连接状况，而有助于快速了解电子装置的故障原因。且由于机构并未被破坏，因此在取得故障原因之后，更可简化维修的复杂度。
以上所述仅为本发明的较佳实施例，凡依本发明申请权利要求保护范围所做的均等变化与修改，皆应属本发明的涵盖范围。

Claims (16)

1.一种集成电路，其特征在于，包含：
一第一感测输出接脚；
一驱动器，用以经由该第一感测输出接脚输出一第一感测信号；
一第一感测输入接脚，经由一第一外部线路耦接于该第一感测输出接脚，用以接收该第一感测信号；
一第二感测输入接脚，经由一第二外部线路耦接于该第一感测输出接脚，用以接收该第一感测信号；及
一感测器，耦接于该第一感测输入接脚及该第二感测输入接脚，用以将该第一感测输入接脚所接收的该第一感测信号的占空比与一时脉信号进行比较以产生一第一比较结果，及将该第二感测输入接脚所接收的该第一感测信号的占空比与该时脉信号进行比较以产生一第二比较结果；
其中该第一感测信号为脉冲宽度调制信号。
2.如权利要求1所述的集成电路，其特征在于，当该驱动器未输出该第一感测信号时，该第一感测输出接脚、该第一感测输入接脚及该第二感测输入接脚另用以作为该集成电路的其他信号的输入或输出接脚。
3.如权利要求1所述的集成电路，其特征在于，经由该第一感测输出接脚输出的该第一感测信号为占空比为二分之一的脉冲宽度调制信号。
4.如权利要求1所述的集成电路，其特征在于，还包含：
至少一第三感测输入接脚，每一第三感测输入接脚经由一第三外部线路耦接于该第一感测输出接脚，用以接收该第一感测信号；及
至少一第四感测输入接脚，每一第四感测输入接脚经由一第四外部线路耦接于该第一感测输出接脚，用以接收该第一感测信号；
其中该感测器另用以将每一第三感测输入接脚所接收的该第一感测信号与该时脉信号进行比较产生一第三比较结果，及将每一第四感测输入接脚所接收的该第一感测信号与该时脉信号进行比较以产生一第四比较结果。
5.如权利要求4所述的集成电路，其特征在于，还包含：
一第一开关，用以控制该第一感测输入接脚、每一第三感测输入接脚及该感测器之间的电性连接，以使该感测器接收该第一感测输入接脚或每一第三感测输入接脚中的一第三感测输入接脚所接收的该第一感测信号；及
一第二开关，用以控制该第二感测输入接脚、每一第四感测输入接脚及该感测器之间的电性连接，以使该感测器接收该第二感测输入接脚或每一第四感测输入接脚中的一第四感测输入接脚所接收的该第一感测信号。
6.如权利要求1或4所述的集成电路，其特征在于，还包含：
一第二感测输出接脚；
一第五感测输入接脚，经由一第五外部线路耦接于该第二感测输出接脚，用以接收一第二感测信号；及
一第六感测输入接脚，经由一第六外部线路耦接于该第二感测输出接脚，用以接收该第二感测信号；
其中：
该驱动器另用以经由该第二感测输出接脚发出该第二感测信号；及
该感测器另用以将该第五感测输入接脚所接收的该第二感测信号与该时脉信号比较以产生一第五比较结果，及将该第六感测输入接脚所接收的该第二感测信号与该时脉信号比较以产生一第六比较结果。
7.如权利要求6所述的集成电路，其特征在于，另包含：
一第三开关，用以控制该第一感测输入接脚、该第五感测输入接脚及该感测器之间的电性连接，以使该感测器接收该第一感测输入接脚所接收的该第一感测信号或该第五感测输入接脚所接收该第二感测信号；及
一第四开关，用以控制该第二感测输入接脚、该第六感测输入接脚及该感测器之间的电性连接，以使该感测器接收该第二感测输入接脚所接收的该第一感测信号或该第六感测输入接脚所接收该第二感测信号。
8.如权利要求6所述的集成电路，其特征在于，该集成电路设置于一玻璃板上，且该第五外部线路与该第六外部线路各包含设置于该玻璃板上的一线路。
9.如权利要求1所述的集成电路，其特征在于，该第一外部线路及该第二外部线路各包含一软性电路板的线路或一印刷电路板的线路。
10.一种判断集成电路的接脚连接状况的方法，该集成电路包含一第一感测输出接脚、一第一感测输入接脚及一第二感测输入接脚，该方法包含：
经由该第一感测输出接脚输出一第一感测信号；
该第一感测输入接脚经由一第一外部线路接收该第一感测信号；
该第二感测输入接脚经由一第二外部线路接收该第一感测信号；
将一时脉信号与该第一感测输入接脚所接收的该第一感测信号的占空比比较，以产生一第一比较结果；
将该时脉信号与该第二感测输入接脚所接收的该第一感测信号的占空比比较，以产生一第二比较结果；及根据至少该第一比较结果及该第二比较结果判断该集成电路的接脚连接状况；
其中该第一感测信号为脉冲宽度调制信号。
11.如权利要求10所述的方法，其特征在于，还包含：
经由该第一感测输出接脚、该第一感测输入接脚及该第二感测输入接脚可经由软性电路板输出一控制信号。
12.如权利要求10所述的方法，其特征在于，经由该第一感测输出接脚输出的该第一感测信号为占空比为二分之一的脉冲宽度调制信号。
13.如权利要求10所述的方法，其特征在于：
该集成电路另包含至少一第三感测输入接脚及至少一第四感测输入接脚；
该方法另包含：
使每一第三感测输入接脚经由一第三外部线路接收该第一感测信号；
使每一第四感测输入接脚经由一第四外部线路接收该第一感测信号；及根据每一第三感测输入接脚所接收的该第一感测信号与该时脉信号的一第三比较结果及每一第四感测输入接脚所接收的该第一感测信号与该时脉信号的一第四比较结果判断该集成电路的接脚连接状况。
14.如权利要求10或13所述的方法，其特征在于：
该集成电路另包含一第二感测输出接脚、一第五感测输入接脚及一第六感测输入接脚；
该方法另包含：
经由该第二感测输出接脚输出一第二感测信号；
该第五感测输入接脚经由一第五外部线路接收该第二感测信号；
该第六感测输入接脚经由一第六外部线路接收该第二感测信号；及
根据该第五感测输入接脚所接收的该第二感测信号与该时脉信号的一第五比较结果及该第六感测输入接脚所接收的该第二感测信号与该时脉信号的一第六比较结果判断该集成电路的接脚连接状况。
15.如权利要求14所述的方法，其特征在于，该集成电路设置于一玻璃板上，且该第五外部线路与该第六外部线路各包含设置于该玻璃板上的一线路。
16.如权利要求10所述的方法，其特征在于，该第一外部线路及该第二外部线路各包含一软性电路板的线路或一印刷电路板的线路。
CN201510151226.6A 2015-02-11 2015-04-01 集成电路及判断集成电路的接脚连接状况的方法 Active CN104698334B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104104593A TWI555991B (zh) 2015-02-11 2015-02-11 積體電路及判斷積體電路之接腳連接狀況的方法
TW104104593 2015-02-11

Publications (2)

Publication Number Publication Date
CN104698334A CN104698334A (zh) 2015-06-10
CN104698334B true CN104698334B (zh) 2018-05-25

Family

ID=53345662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510151226.6A Active CN104698334B (zh) 2015-02-11 2015-04-01 集成电路及判断集成电路的接脚连接状况的方法

Country Status (3)

Country Link
US (1) US9857420B2 (zh)
CN (1) CN104698334B (zh)
TW (1) TWI555991B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105589325B (zh) * 2016-03-01 2018-03-20 福建上润精密仪器有限公司 一种手表机芯线圈部件
TWI587258B (zh) 2016-06-27 2017-06-11 友達光電股份有限公司 具有檢測電路的面板結構及面板檢測電路
CN107025947B (zh) * 2016-11-24 2021-08-03 联发科技（新加坡）私人有限公司 线序测试方法、装置及电子设备
US10955465B2 (en) * 2018-09-14 2021-03-23 Teradyne, Inc. Method and apparatus for bond wire testing in an integrated circuit
CN110764028B (zh) * 2019-10-10 2021-11-30 华东光电集成器件研究所 一种集成电路引脚夹持异常检测与保护装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894224A (en) * 1996-06-06 1999-04-13 U.S. Philips Corporation Method of testing a connection which includes a conductor in an integrated circuit
CN1410778A (zh) * 2001-09-27 2003-04-16 义隆电子股份有限公司 集成电路的接脚连接状态检测电路
CN1847869A (zh) * 2005-04-13 2006-10-18 索尼株式会社 半导体集成电路和测试其间的连接状态的方法
CN101533067A (zh) * 2009-04-07 2009-09-16 华为技术有限公司 一种在集成电路片中实现断路点定位的方法、装置和系统
CN201993430U (zh) * 2011-01-21 2011-09-28 比亚迪股份有限公司 一种天线连接状态检测电路
CN202093115U (zh) * 2011-03-18 2011-12-28 深圳创维－Rgb电子有限公司 用于检测芯片与电路基板连接状态的检测装置
CN104297609A (zh) * 2013-07-19 2015-01-21 瑞昱半导体股份有限公司 判断第一接脚与第二接脚连接状态的检测电路与检测方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4153624B2 (ja) * 1999-07-29 2008-09-24 太平洋精工株式会社 レアショート判断機能付きヒューズ素子
AU2003222702A1 (en) 2002-05-03 2003-11-17 Mcgill University Method and device for use in dc parametric tests
US7501832B2 (en) * 2005-02-28 2009-03-10 Ridgetop Group, Inc. Method and circuit for the detection of solder-joint failures in a digital electronic package
JP4187022B2 (ja) 2006-08-23 2008-11-26 ソニー株式会社 半導体装置、半導体集積回路およびバンプ抵抗測定方法
TWI429033B (zh) * 2008-12-31 2014-03-01 Chipmos Technologies Inc 晶片封裝構造以及封裝方法
TWI494573B (zh) 2013-07-11 2015-08-01 Realtek Semiconductor Corp 用於判斷第一接腳與第二接腳之連接狀態的檢測電路與檢測方法
US9641070B2 (en) * 2014-06-11 2017-05-02 Allegro Microsystems, Llc Circuits and techniques for detecting an open pin condition of an integrated circuit
DE102014116484B4 (de) * 2014-11-12 2019-02-14 Infineon Technologies Ag Signalverarbeitungssystem und Sensorsystem zum Bestimmen von Informationen über eine Bewegung eines Objekts

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894224A (en) * 1996-06-06 1999-04-13 U.S. Philips Corporation Method of testing a connection which includes a conductor in an integrated circuit
CN1410778A (zh) * 2001-09-27 2003-04-16 义隆电子股份有限公司 集成电路的接脚连接状态检测电路
CN1847869A (zh) * 2005-04-13 2006-10-18 索尼株式会社 半导体集成电路和测试其间的连接状态的方法
CN101533067A (zh) * 2009-04-07 2009-09-16 华为技术有限公司 一种在集成电路片中实现断路点定位的方法、装置和系统
CN201993430U (zh) * 2011-01-21 2011-09-28 比亚迪股份有限公司 一种天线连接状态检测电路
CN202093115U (zh) * 2011-03-18 2011-12-28 深圳创维－Rgb电子有限公司 用于检测芯片与电路基板连接状态的检测装置
CN104297609A (zh) * 2013-07-19 2015-01-21 瑞昱半导体股份有限公司 判断第一接脚与第二接脚连接状态的检测电路与检测方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
半导体器件管脚漏电流检测技术的研究;谢珺耀 等;《电子工业专用设备》;20100831(第187期);第45-48页 *

Also Published As

Publication number Publication date
US9857420B2 (en) 2018-01-02
US20160231377A1 (en) 2016-08-11
TW201629515A (zh) 2016-08-16
TWI555991B (zh) 2016-11-01
CN104698334A (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
CN104698334B (zh) 集成电路及判断集成电路的接脚连接状况的方法
CN103927047B (zh) 带触摸检测功能的显示装置以及电子设备
CN106095177B (zh) 触摸感测设备及其驱动方法
CN102289332B (zh) 减少电容性触摸屏系统中的电磁干扰
US8576182B2 (en) Methods and apparatuses to test the functionality of capacitive sensors
WO2007101208A3 (en) Method and circuitry for self testing of connectivity of touch screen panel
JP2011205164A5 (zh)
TW201329731A (zh) 用於識別通用串列匯流排（ｕｓｂ）和移動高解析度鏈接（ｍｈｌ）設備的一種裝置和其方法
RU2006116510A (ru) Сенсорное дисплейное устройство
TW201227449A (en) Display panel and operation method thereof
TW201250530A (en) Integrated touch panel structure and manufacturing method thereof
CN107621912B (zh) 在不同触摸传感器之间的相关数据采集
CN103149388A (zh) 集成电路测试连接装置和方法
US8441273B2 (en) Testing card and testing system for USB port
CN101122620B (zh) 电源线
CN103983856B (zh) 一种低压差分信号接口匹配电阻自动检测设备及方法
US9857398B2 (en) Inter-circuit board connector with current sensor
CN103699282B (zh) 触控显示装置
CN106066748B (zh) 传感器电极路径错误诊断
CN202815137U (zh) 电性连接组件
CN107656169A (zh) 显示面板、显示装置和显示面板的检测方法
CN203117228U (zh) 集成电路测试连接装置
KR20140035590A (ko) 전자장치와 그 제어방법
US8249501B2 (en) Self-detecting electronic connection for electronic devices
CN104297609B (zh) 判断第一接脚与第二接脚连接状态的检测电路与检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant