JP4736346B2 - 複合体薄膜を半導体層として有する電界効果型トランジスタ - Google Patents

複合体薄膜を半導体層として有する電界効果型トランジスタ Download PDF

Info

Publication number
JP4736346B2
JP4736346B2 JP2004129648A JP2004129648A JP4736346B2 JP 4736346 B2 JP4736346 B2 JP 4736346B2 JP 2004129648 A JP2004129648 A JP 2004129648A JP 2004129648 A JP2004129648 A JP 2004129648A JP 4736346 B2 JP4736346 B2 JP 4736346B2
Authority
JP
Japan
Prior art keywords
thin film
poly
composite thin
semiconductor layer
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004129648A
Other languages
English (en)
Other versions
JP2005311241A (ja
JP2005311241A5 (ja
Inventor
遵 塚本
淳二 真多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Priority to JP2004129648A priority Critical patent/JP4736346B2/ja
Publication of JP2005311241A publication Critical patent/JP2005311241A/ja
Publication of JP2005311241A5 publication Critical patent/JP2005311241A5/ja
Application granted granted Critical
Publication of JP4736346B2 publication Critical patent/JP4736346B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、カーボンナノチューブとポリ−3−アルキルチオフェンからなる複合体薄膜を半導体層として有する電界効果型トランジスタ素子に関する。
シリコンや化合物半導体に替わる半導体素材として有機物半導体が注目されている。従来の半導体による半導体素子は高真空下、高温下の製造プロセスが不可欠であるため製造コストの低減が困難である。これに対し、有機物が半導体素材として使用できれば、半導体塗液の塗布によって半導体素子が形成可能となる。塗液をインクとして利用することができればインクジェット技術やスクリーニング技術等により、基板上に直接回路パターンを形成することが可能となる。このように有機半導体では、従来の素子作製プロセスを常圧下、常温下でのプロセスに変更できるので大幅なコスト削減が期待される。さらに、素子の大面積化が容易となることも期待される。
有機物の半導体素材としては、ペンタセンなどの低分子の縮合化合物を基板に蒸着させて半導体薄膜を得る方法や、共役系高分子の溶液を基板に塗布して半導体薄膜を形成する方法が知られている。これらの半導体素材を用いた電界効果型トランジスタ(以下FETという)や有機太陽電池の検討がなされている。
特に高分子半導体は常温、常圧でかつ塗布法による半導体素子の作製が可能なので、コスト的にも大面積化にもメリットがある。高分子半導体を半導体層としたFET素子の技術としては、ポリアセチレン、ポリチエニレンビニレン、ポリフラニレンビニレンおよびそれらの置換誘導体から選択されるFET素子(例えば特許文献1参照)や半導体層がπ共役系高分子からなり、ソース電極が第二のπ共役系高分子からなり、ドレイン電極が第三のπ共役系高分子からなり、ゲート電極が第四のπ共役系高分子からなるFET素子(例えば特許文献2参照)が開示されている。
FET素子の性能を示す重要な指標としてキャリア移動度とオンオフ比が挙げられる。キャリア移動度の向上は、オン電流を増加させるとともに、より高速での駆動が可能となる。一方、オンオフ比の向上は、ゲート電圧の変化によって電流の大幅な制御を容易にするとともに、オフ電流を抑制できる。
しかしながら、従来の高分子半導体ではFETのキャリア移動度とオンオフ比の要求性能を達成するには十分ではない。例えば、ポリチオフェンおよびその置換誘導体から選択されるFET素子が開示されており(特許文献3)、キャリア移動度は2.2×10−5cm/V・secと非常に低い値であった。
また、溶媒の種類を変えてポリ−3−ヘキシルチオフェンからなるFET素子のオンオフ比を向上させる検討もなされているが(非特許文献1参照)、その値は10未満と不十分なものであった。さらに、ポリ−3−ヘキシルチオフェンの半導体層上をポリフェニレンビニレン誘導体膜で覆った構成のFET素子においてキャリア移動度約0.05cm/V・sec、オンオフ比10以上の報告がなされているが(非特許文献2参照)、このときのゲート電圧の範囲は60V以上と高い。
さらに、ポリ−3−ヘキシルチオフェン(以下、P3HTという)のラメラー配向の解析から(100)面と(010)面からの回折強度からチオフェン環が基板に立った構造で移動度の向上が図れると報告されている(非特許文献3参照)。しかし、この方法で得られたFETでもオン・オフ比は十分でない。
また、共役系高分子にカーボンナノチューブを分散して移動度とオンオフ比を上げる方法が提案されている(特許文献4)。しかし、移動度は10−3cm/V・sec台でありトランジスタ用半導体材料としてはまだ十分でない。
特開昭64−36076号公報(特許請求の範囲) 特開平1−259563号公報(特許請求の範囲) 特開平6−177380号公報(特許請求の範囲) 特開2003−292801号公報(実施例3) 「Applied Physics Letters」誌,vol.69,1996(1996年10月2日発行),p4108 「Science」誌,vol.280,1998(1998年6月12日発行),p1741 「Nature」誌、vol.401,(1999年10月14日発行)、p685
良好なFET素子には移動度とオンオフ比の双方の特性を向上させることが必要である。これは、例えば液晶表示装置における高速制御や高階調を実現させるためには不可欠である。液晶表示装置の場合において、これらの値はソース−ドレイン間の電圧数V、ゲート電圧範囲20V程度の条件で非晶質シリコン並のキャリア移動度10−1cm/V・sec以上、オンオフ比10以上が求められる。
すなわち本発明は上記本発明の目的を達成するため、以下の構成からなる。
(1)カーボンナノチューブとポリ−3−アルキルチオフェンを成分とする複合体薄膜を半導体層として有する電界効果型トランジスタであり、該複合体薄膜にX線を一定の入射角で入射し、入射方向と反射方向とを含む面に垂直方向な面内で回折角を変えながらX線回折強度を測定する測定方法を用いて測定したときの、ポリ−3−アルキルチオフェンの(100)結晶面からの回折強度I100と(010)結晶面からの回折強度I010との強度比I100/I010が2.0以下である複合体薄膜を半導体層として有する電界効果型トランジスタである。
(2)前記複合体薄膜が有するカーボンナノチューブの含有量がポリ−3−アルキルチオフェンの重量に対して、1重量%以下である上記(1)記載の複合体薄膜を半導体層として有する電界効果型トランジスタである。
(3)ポリ−3−アルキルチオフェンがポリ−3−ブチルチオフェンまたはポリ−3−ヘキシルチオフェンの少なくとも1種である上記(1)記載の複合体薄膜を半導体層として有する電界効果型トランジスタである。
(4)カーボンナノチューブが単層カーボンナノチューブである上記(1)記載の複合体薄膜を半導体層として有する電界効果型トランジスタである。
本発明の複合体薄膜を半導体素材として用いることにより、移動度が高くかつオンオフ比も高い電界効果型トランジスタ(FET)を得ることができ、また該FETからなるトランジスタ・アレイをアクティブ駆動表示方式の液晶表示装置や有機エレクトロルミネセンス表示装置などの表示装置に使用することができる。
一般にはオンオフ比と移動度とはトレード・オフの関係にあり、移動度を上げるとオンオフ比が低下する傾向にある。すなわち、オンオフ比Rは下式で表される(「Synthetic Metals」誌、vol.68、(1994年12月発行)、p65)。
R〜1+CiVd(μ/2σt) (1)
ここで、Ciはゲート絶縁層の容量、Vsdはソース・ドレイン間の電圧、μは移動度σは電導度、tは活性層の厚みである。一般に有機半導体ではμはσのγ乗に比例し、かつγは1以下で0.76程度である。この関係と(1)式から、移動度を増加させると、オンオフ比Rが低下することがわかる。
本発明は該複合体薄膜を形成する高分子が一定の配向状態をとることによって、該複合体薄膜を半導体としたFETの特性に飛躍的な向上が図られることに基づくものである。以下、本発明について詳述する。
本発明で使用されるカーボンナノチューブ(CNT)はアーク放電法、化学気相成長法(CVD法)、レーザー・アブレーション法等によって作製されるが、いずれの方法でもよい。カーボンナノチューブには1枚の炭素膜(グラッフェン・シート)が円筒筒状に巻かれた単層カーボンナノチューブ(SCTN)、2層からなるカーボンナノチューブ(DWCNT)または3層以上の複数のグラッフェン・シートが同心円状に巻かれた複層カーボンナノチューブ(MWCNT)とがあるが、本発明にはSWCNT、DWCNT、MWCNTのいずれも使用することができる。上記の方法でCNTを作製する際には、同時にフラーレンやグラファイト、非晶性炭素が副生産物として生成され、またニッケル、鉄、コバルト、イットリウムなどの触媒金属も残存するので、これらの不純物を精製する必要がある。また、CNTは紐状に形成されるので、コンポジットのフィラーとして供するためには、短繊維状にカットすることが必要である。以上の不純物の精製や短繊維へのカットには、硝酸、硫酸などによる酸処理とともに超音波処理が有効であり、またフィルターによる分離を併用してCNTの長さを制御することは純度を向上させる上でさらに好ましい。本発明で用いられるCNTの直径は特に限定されないが、1nm以上、100nm以下、より好ましくは50nm以下が良好に使用される。
本発明ではカットしたCNTだけではなく、あらかじめ短繊維状に作製したCNTも本発明により好ましく使用できる。このような短繊維状CNTは例えば、基板上に鉄、コバルトなどの触媒金属を形成し、その表面にCVD法により700〜900℃で炭素化合物を熱分解してCNTを気相成長させることによって基板表面に垂直方向に配向した形状で得られる。短繊維状CNTは基板から剥ぎ取るなどの方法で取り出すことができる。また、短繊維状CNTはポーラスシリコンのようなポーラスな支持体や、アルミナの陽極酸化膜上に触媒金属を担持させ、その表面にCNTをCVD法にて成長させることもできる。触媒金属を分子内に含む鉄フタロシアニンのような分子を原料とし、アルゴン/水素のガス流中でCVDを行うことによって基板上にCNTを作製する方法でも配向した短繊維状のCNTを作製することもできる。さらには、SiC単結晶表面にエピタキシャル成長法によって配向した短繊維状CNTを得ることもできる。
本発明で使用されるポリ−3−アルキルチオフェンにあるアルキル基は、その炭素数に特に制限はないが、好ましくは炭素数1〜12を有しているアルキル基が好ましい。具体例は、ポリ−3−メチルチオフェン、ポリ−3−ブチルチオフェン、ポリ−3−ヘキシルチオフェン、ポリ−3−オクチルチオフェン、ポリ−3−ドデシルチオフェン等が挙げられる。中でもポリ−3−ブチルチオフェン、ポリ−3−ヘキシルチオフェンが特に好ましい。
本発明で用いられる上記ポリ−3−アルキルチオフェンのアルキル側鎖の結合様式はレジオレギュラーな構造を有するものが好ましく、少なくとも80%以上のレジオレギュラリティーを有するものが好ましく用いられる。レジオレギュラリティーとは、チオフェン環における側鎖の位置がhead-to-tail構造でどの程度規則的に並んで連結しているかを表す指標である。レジオレギュラリティーは核磁気共鳴分光装置(NMR)によって定量することが可能であり、レジオレギュラリティーが大きいほど良好な半導体特性を得ることができる。
以上のように、分子内の不規則性が小さいポリマーを用いるとともに、ポリ−3−アルキルチオフェンに含まれる不純物を除去することも半導体特性を向上させる上で好ましい。
不純物を除去する方法は特に限定されないが、基本的には合成過程で使用した原料や副生成物を除去する精製工程であり、再沈殿法、ソクスレー抽出法、濾過法、イオン交換法、キレート法等を用いることができる。中でも低分子量成分を除去する場合には再沈殿法やソクスレー抽出法が好ましく用いられ、金属成分の除去には再沈殿法やキレート法、イオン交換法が好ましく用いられる。これらの方法のうち1種を単独で用いるか、あるいは複数を組み合わせても良く、特に限定はされない。
本発明の複合体はポリ−3−アルキルチオフェンをマトリックスとし、その中にCNTが分散している。CNTを分散する方法は特に限定されないが、(I)溶融したポリ−3−アルキルチオフェン中にCNTを添加して混合させる方法、(II)ポリ−3−アルキルチオフェンを溶媒中に溶解させこの中にCNTを添加して混合させる方法、(III)CNTを溶媒中で予め超音波等で予備分散しておいた所にポリ−3−アルキルチオフェンを添加し混合させる方法、(IV)溶媒中にポリ−3−アルキルチオフェンとCNTを入れ、この混合系に超音波を照射して混合させる方法等が挙げられる。本発明では、何れの方法を単独で用いるか、あるいは何れの方法を組み合わせても良く、特に限定されない。
具体的には例えばポリ−3−アルキルチオフェン(P3AT)にカーボンナノチューブを分散する方法としては下記の方法が行われる。先ず、クロロホルムの入ったフラスコの中にポリ−3−アルキルチオフェンを加え、超音波洗浄機中で超音波撹拌することによりP3ATのクロロホルム溶液を得る。ここでP3ATの不純物を除去する場合には、塩酸/メタノールの混合溶液の中で再沈殿を行う。再沈殿したP3ATをメンブレンフィルターによって濾別捕集し、真空乾燥により溶媒を除去する。
次に、CNTと、精製したP3ATをクロロホルム中に加え、氷冷しながら超音波ホモジナイザーを用いて超音波攪拌することによってCNTの分散液が得られる。ここで該分散液をメンブレンフィルターを用いてろ過を行い、長いCNTを除去するのがオンオフ比を高める上で好ましい。得られた濾液にさらに精製したP3ATを加えてCNTのP3ATに対する重量濃度を調整しながら、溶液の温度をコントロールして超音波洗浄機で超音波攪拌し、複合体のクロロホルム溶液を得る。
本発明の複合体に含まれるCNTの重量分率は半導体特性を得るためには、ポリ−3−アルキルチオフェンの量に対し、0.1〜1重量%であることが好ましい。0.1重量%よりも小さい場合には添加の効果が小さく、1重量%より高い重量分率では複合体の移動度は向上するがオンノフ比が低下する。したがって、0.1%〜1重量%であることが高移動度と高オンオフ比の両立させる上で好ましい。
上記複合体の溶液から薄膜およびFETの半導体層を形成するには、例えばFET基板にスピンコート、ブレードコート、スリットダイコート、スクリーン印刷塗布、バーコーター塗布、鋳型塗布、印刷転写法、浸漬引き上げ法などの方法を用いることができる。特に複合体を薄膜にしたときの高分子(ポリ−3−アルキルチオフェン)の配向状態を制御する上ではスピンコート塗布は好ましく用いられる。
特にスピンコートにおいては、スピンコート時間を変えることによって基板上に形成されるポリ−3−アルキルチオフェンの配向状態を制御できる。ここでスピナーの回転速度は均一な塗布膜が得られる範囲であれば良く、特に好ましくは500回転/分以上、2000回転/分以下が好ましく使用される。一般にスピンコートでは、まず基板に上記溶液を塗液し、塗布層が広がり、その後、溶媒が塗膜から揮散することによって塗膜の色が変化することが観察される。この色の変化は塗膜から溶媒が揮散することによって塗膜が複合体の溶液状態から複合体の固体膜に変化したことによって生じると考えられる。FET特性にすぐれた複合体薄膜を得るには、上記の色の変化が生じる前にスピンコート塗布を終了することが必要である。このようにして得られた複合体薄膜について、下記に示すX線回折による解析を行うと、ポリ−3−アルキルチオフェンの(010)面からの回折強度に対する、同ポリマーの(100)面の回折強度の比率Rが2.0以下となり、ポリ−3−アルキルチオフェンにおけるチオフェン環が基板に垂直に立つ構造が増える。チオフェン環が基板に垂直に立つ構造ではπ電子が基板に平行な方向に向くため、π電子の重なりが基板に平行方向にできやすく、このために平行方向の移動度が増加し、複合体薄膜におけるCNTの介在はこのような配向をさらに助長する役割を果たしていると推測される。上記の方法で得られる複合体薄膜では、配向状態の改良に加えて、分散されているCNTが電荷を橋渡する効果が加わって移動度が向上すると考えられる。
本発明の複合体薄膜の構造解析にはいわゆるin plane X線回折法を用いる。この方法は薄膜が非常に薄い場合に用いられる方法であり、「Synthetic Metals」誌、vol.68、(1994年12月発行)、p65に記載された方法に基づく。図1に示したように回折線4を入射面(入射X線2と正反射X線3が形成する平面)6に垂直な面内にとり、かつ入射角αを非常に小さな一定の角に固定し、入射面6に垂直な面内で回折角2θを変えながら回折強度を測定する。本発明では例えば、理学電機製Ultra−X(回転対陰極型)広角X線回折装置を用い、入射角αを0.2°として、CuKα線を用いて測定を行う。この条件では、図2のX線回折スペクトルに示したように2θ=5°付近に(100)面のX線回折線が、2θ=23°付近に(010)面のX線回折線が観測される。図2のX線回折スペクトルは実測データからバック・グラウンド分を差し引いたものである。(100)結晶面からの回折強度I100と(010)結晶面からの回折強度I010との強度比I100/I010は、回折スペクトルにおける各回折線のピークの高さの比から求められる。
上記の方法で合成された複合体薄膜を用いたFETの製造方法を説明する。先ず、n++シリコンウエハをゲート電極基板とし、該ウエハ上に形成されたSiO膜を誘電体層として使用する。次にSiO膜上にソース電極とドレイン電極と形成するため、まず薄いチタンの薄層、続いて金の膜をスパッタリング法で形成する。ソース電極とドレイン電極のパターニングはリソグラフィー法によって行われる。あるいは、マスクを使用してスパッタリングにより電極パターンを直接形成することも可能である。ソース電極とドレイン電極との間の距離は一般には10〜20μm、電極幅は10mm程度であるが、要求されるFET特性によって変わる。次に前述の方法で得られた複合体の溶液を上記の電極基板にのせてスピナー法により薄膜を作製した後、熱処理を行ってコンポジット重合体を電極上に形成される。次に上記のゲート電極、ソース電極、ドレイン電極からそれぞれリード線を取り出してFET素子が作製される。なおFET特性の評価は、例えばヒューレット・パッカード社製ピコアンメータ/ボルテージソースを用い、ゲート電圧を変えながらソース、ドレイン間の電圧−電流特性を測定することができる。
FETの移動度μは上述の電圧−電流特性の結果を用いて、下記の式(2)または(3)から求められる。
Isd=(CW/D)μ(Vg−Vth)Vsd (2)
Isat =(CW/2D)μ(Vg−Vth) (3)
ここで、Isdはソース電極とドレイン電極間に流れる電流、Isatその飽和電流、Cはゲート/絶縁体での容量、D、Wはそれぞれチャンネルの長さと幅である。Vgはゲート電圧、Vthはゲートのしきい値電圧である。
以下、本発明を実施例に基づき具体的に説明する。ただし本発明は下記実施例に限定されるものではない。
実施例1
ポリ−3−ヘキシルチオフェン(アルドリッチ社製、レジオレギュラー品、以下P3HTと略す)100mgをクロロホルム5mLの入ったフラスコの中に加え、超音波洗浄機(井内盛栄堂製US−2、出力120W)中で超音波撹拌することによりP3HTのクロロホルム溶液を得た。次いでこの溶液をスポイトにとり、メタノール20mLと0.1規定塩酸の混合溶液の中に0.5mLずつ滴下して、再沈殿により精製を行った。固体になったP3HTを0.1μm孔径のPTFE(4フッ化エチレン)製メンブレンフィルターによって濾別捕集し、メタノールで良くすすいだ後、真空乾燥により溶媒を除去した。さらにもう一度溶解と再沈殿を行い、90mgの精製したP3HTを得た。
次に、精製したP3HT中に重量比で0.4%のCNTを分散させて、複合体のクロロホルム溶液を調製した。まずCNT(CNI社製、単層CNT、純度95%、以下単層CNTという)0.6mgと、精製したP3HT0.6mgを30mLのクロロホルム中に加え、氷冷しながら超音波ホモジナイザー(SONICS社製VCX−500)を用いて出力250Wで30分間超音波攪拌することで単層CNT分散液を得た。ついで該分散液を孔径10μmのPTFE製メンブレンフィルターを用いてろ過を行い、長さ10μm以上の単層CNTを除去した。得られた濾液1mL中に精製したP3HTを3mg加え、液温を30℃にコントロールして超音波洗浄機で30分間超音波攪拌し、複合体のクロロホルム溶液を得た。
上述の複合体のクロロホルム溶液を3cm角のガラス基板上に0.1mL滴下し、スピンコート(ミカサ(株)製スピンコーター(1H−D3)を使用)塗布(回転速度1000rpm)で塗布を行った。この際、スピンコートを開始して約1.5秒で塗布膜の透明な色が褐色に変化するので、色の変化が生じる前、すなわちスピンコート開始後0.3秒でスピンコートを終了した。この方法によって厚み25nmの塗膜が得られた。該塗膜をX線回折により結晶構造を解析した。複合体薄膜の(100)面を表す2θ=5°のX線回折強度I100と、(010)面を表す2θ=23°のX線回折強度I010を測定し、I100/I010を求めたところ0.52であった。
次いで、上述の複合体のクロロホルム溶液を用いて、図3に示すFET素子を作製した。基板11は熱酸化膜(膜厚300nm)付きのアンチモンドープシリコンウエハ(抵抗率0.02Ωcm以下)であり、基板であると同時に、ゲート電極12であり、熱酸化膜は絶縁層13となる。次にフォトリソグラフィー技術および真空蒸着法を用いて櫛状の金のドレイン電極15およびソース電極16を形成した。これら両電極の幅(チャネル幅)は50cm、両電極の間隔(チャネル長)は20μm、電極高さは40nmとした。該電極形成基板上に上述の複合体のクロロホルム溶液を0.1mL滴下し、上述のスピンコート条件(1000rpm×0.3秒)によって厚み25nmの半導体層を形成した。電極にリード線を取り付けた後、素子を真空オーブン中で110℃、2時間の熱処理を行い、50℃以下になるまで徐冷した。大気解放後、FET素子を測定ボックスに移動させ、再び真空にして18時間静置した。
次に、上記FET素子のゲート電圧(Vg)を変えたときのソース・ドレイン間電流(Isd)−ソース・ドレイン間電圧(Vsd)特性を測定した。測定にはヒューレット・パッカード社製ピコアンメータ/ボルテージソース4140Bを用いた。減圧下(1torr以下)で測定した。Vg=0〜−50Vに変化させたときのVsd=−5VにおけるIsdの値の変化から上記式(1)をもとに移動度を求めたところ、移動度は4.7×10−2cm/V・secであった。また、Vg=−50VのときのVsd=−5VにおけるIsdの値と、Vg=+50VのときのVsd=−5VにおけるIsdの値の比からオンオフ比を求めたところ1.7×10であった。
実施例2
実施例1で用いた単層CNTを酸によってカット処理を行った。単層CNT10mgと濃硫酸15mLと60%硝酸5mLとを三角フラスコ内に入れ、超音波洗浄機で20h超音波撹拌を行った。得られたカット処理液を孔径0.1μmのPTFE製メンブレンフィルターを用いて濾別捕集し、エタノール、水で洗浄した。フィルター上の単層CNTを乾燥させて計量(0.6mg)した後、実施例1で精製したP3HT0.6mgとクロロホルム30mLを加え、超音波ホモジナイザー(SONICS社製VCX−500)を用いて出力250Wで30分間超音波攪拌することで単層CNT分散液を調製した。得られたCNT分散液1mL中に精製したP3HTを5mg加え、液温を30℃にコントロールして超音波洗浄機で30分間超音波攪拌し、複合体のクロロホルム溶液を得た。得られた複合体溶液に含まれる単層CNTはP3HT量に対し0.4重量%であった。
上述の複合体のクロロホルム溶液を3cm角のガラス基板上に0.1mL滴下し、実施例1と同様のスピンコート(1000rpm×0.3sec)を行うことによって厚み50nmの塗膜を形成した。該塗膜を実施例1と同様にX線解析を行ったところ、複合体薄膜のI100/I010は1.3であった。
次いで、上述の複合体のクロロホルム溶液を用いて、実施例1と同様の操作を行ってFET素子を作製した。電極形成基板上に上述の複合体のクロロホルム溶液を0.1mL滴下し、同じスピンコート塗布条件(1000rpm×0.3sec)で厚み50nmの半導体層を形成した。電流電圧特性から実施例1と同様に移動度とオンオフ比を求めたところ、移動度は1.5×10−2cm/V・sec、オンオフ比は1.9×10であった。
実施例3
P3HTに対する単層CNTの比率が1.1重量%である以外は実施例2と同等の方法で作製した複合体薄膜のI100/I010は1.2であった。この複合体薄膜を用いて実施例2と同じ方法で作製されたFETの移動度は3.1×10−2cm/V・sec、オンオフ比は7.0×10であった。
比較例1
スピンコート時間を0.3秒から10秒に変えた以外は実施例2と全く同様の操作を行った。X線解析から、複合体薄膜のI100/I010を求めたところ5.2であった。次いで、実施例1と同様にFET素子を作製し、得られた電流電圧特性から実施例1と同様に移動度とオンオフ比を求めたところ、移動度は1.9×10−3cm/V・sec、オンオフ比は3.7×10であった。
比較例2
実施例1で調製した精製したP3HTを用いて、CNTを分散させずにP3HTのみの薄膜からなるFET素子を作製した。クロロホルム1mL中に精製したP3HTを5mg加え、液温を30℃にコントロールして超音波洗浄機で30分間超音波攪拌し、塗液を得た。得られた塗液をガラス基板上にスピンコート(1000rpm×0.3sec)によって厚み50nmの塗膜を形成し、X線解析から塗膜のI100/I010は3.1であった。次いで、FET素子を作製し、得られた電流電圧特性から実施例1と同様に移動度とオンオフ比を求めたところ、移動度は2.2×10−4cm/V・sec、オンオフ比は7.1×10であった。
in planeX線回折測定方法における構成を示したものであり、(a)は全体図、(b)は平面図である。 複合体薄膜のX線回折スペクトル FETの構成図
符号の説明
1 複合体薄膜
2 入射X線
3 正反射X線
4 回折線
5 X線検出器
6 入射面
11 基板
12 ゲート電極
13 絶縁層
14 複合体薄膜
15 ドレイン電極
16 ソース電極

Claims (4)

  1. カーボンナノチューブとポリ−3−アルキルチオフェンを有する複合体薄膜を半導体層として有する電界効果型トランジスタであり、該複合体薄膜にX線を一定の入射角で入射し、入射方向と反射方向とを含む面に垂直方向な面内で回折角を変えながらX線回折強度を測定する測定方法を用いて測定したときの、ポリ−3−アルキルチオフェンの(100)結晶面からの回折強度I100と(010)結晶面からの回折強度I010との強度比I100/I010が2.0以下である複合体薄膜を半導体層として有する電界効果型トランジスタ
  2. 前記複合体薄膜が有するカーボンナノチューブの含有量がポリ−3−アルキルチオフェンの重量に対して、1重量%以下である請求項1記載の複合体薄膜を半導体層として有する電界効果型トランジスタ
  3. ポリ−3−アルキルチオフェンがポリ−3−ブチルチオフェンまたはポリ−3−ヘキシルチオフェンの少なくとも1種である請求項1記載の複合体薄膜を半導体層として有する電界効果型トランジスタ
  4. カーボンナノチューブが単層カーボンナノチューブである請求項1記載の複合体薄膜を半導体層として有する電界効果型トランジスタ
JP2004129648A 2004-04-26 2004-04-26 複合体薄膜を半導体層として有する電界効果型トランジスタ Expired - Fee Related JP4736346B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004129648A JP4736346B2 (ja) 2004-04-26 2004-04-26 複合体薄膜を半導体層として有する電界効果型トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004129648A JP4736346B2 (ja) 2004-04-26 2004-04-26 複合体薄膜を半導体層として有する電界効果型トランジスタ

Publications (3)

Publication Number Publication Date
JP2005311241A JP2005311241A (ja) 2005-11-04
JP2005311241A5 JP2005311241A5 (ja) 2007-06-14
JP4736346B2 true JP4736346B2 (ja) 2011-07-27

Family

ID=35439618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004129648A Expired - Fee Related JP4736346B2 (ja) 2004-04-26 2004-04-26 複合体薄膜を半導体層として有する電界効果型トランジスタ

Country Status (1)

Country Link
JP (1) JP4736346B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003096313A (ja) * 2001-09-27 2003-04-03 Toray Ind Inc 重合体コンポジット

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003096313A (ja) * 2001-09-27 2003-04-03 Toray Ind Inc 重合体コンポジット

Also Published As

Publication number Publication date
JP2005311241A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
JP5061414B2 (ja) 薄膜トランジスタ素子
JP4572543B2 (ja) 電界効果型トランジスタ並びにそれを用いた液晶表示装置
US7736741B2 (en) Single-wall carbon nanotube heterojunction
JP2005089738A (ja) カーボンナノチューブ分散溶液およびカーボンナノチューブ分散体
JP5125110B2 (ja) 電界効果型トランジスタ
JP5076319B2 (ja) カーボンナノチューブ分散液
JP5470763B2 (ja) カーボンナノチューブ分散溶液、有機半導体コンポジット溶液、有機半導体薄膜ならびに有機電界効果型トランジスタ
JP5471000B2 (ja) 電界効果型トランジスタ
JP2006248888A (ja) カーボンナノチューブの製造方法
WO2007125950A1 (ja) 有機半導体薄膜および有機半導体デバイス
Ma et al. Helical nano-structures self-assembled from dimethylaminoethyloxy-containing unsymmetrical octakis-substituted phthalocyanine derivatives
JP5463631B2 (ja) 有機トランジスタ材料および有機電界効果型トランジスタ
JP2006270061A (ja) 光起電力素子
Kong et al. Controlled morphology of self-assembled microstructures via solvent-vapor annealing temperature and ambipolar OFET performance based on a tris (phthalocyaninato) europium derivative
KR101473124B1 (ko) 유기 반도체 미립자 재료, 유기 반도체 박막, 유기 반도체막 형성용 분산액, 유기 반도체 박막의 제조 방법 및 유기 박막 트랜지스터
JP2003292801A (ja) 重合体コンポジット
JP4736346B2 (ja) 複合体薄膜を半導体層として有する電界効果型トランジスタ
JP4337396B2 (ja) 異方性高分子コンポジット膜
JP2008053607A (ja) カーボンナノチューブ分散ポリマーを用いた電界効果トランジスタの製造方法
JP4211289B2 (ja) 光起電力素子
JP2006294667A (ja) 電界効果型トランジスタ
JP2007188923A (ja) 電界効果型トランジスタおよびそれを用いた画像表示装置
Mitake et al. Solvated C70 single crystals for organic field effect transistors
JP2008277489A (ja) 有機半導体コンポジット、これを用いた有機トランジスタ材料および有機電界効果型トランジスタ
JP5045635B2 (ja) 重合体コンポジット

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110418

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees