KR101473124B1 - 유기 반도체 미립자 재료, 유기 반도체 박막, 유기 반도체막 형성용 분산액, 유기 반도체 박막의 제조 방법 및 유기 박막 트랜지스터 - Google Patents

유기 반도체 미립자 재료, 유기 반도체 박막, 유기 반도체막 형성용 분산액, 유기 반도체 박막의 제조 방법 및 유기 박막 트랜지스터 Download PDF

Info

Publication number
KR101473124B1
KR101473124B1 KR1020137007654A KR20137007654A KR101473124B1 KR 101473124 B1 KR101473124 B1 KR 101473124B1 KR 1020137007654 A KR1020137007654 A KR 1020137007654A KR 20137007654 A KR20137007654 A KR 20137007654A KR 101473124 B1 KR101473124 B1 KR 101473124B1
Authority
KR
South Korea
Prior art keywords
organic semiconductor
thin film
organic
semiconductor thin
film
Prior art date
Application number
KR1020137007654A
Other languages
English (en)
Other versions
KR20130067296A (ko
Inventor
무수부 이치카와
전현구
나오미 오구마
나오키 히라타
히사오 고노
Original Assignee
고쿠리츠 다이가쿠 호우징 신슈 다이가쿠
다이니치 세이카 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠 다이가쿠 호우징 신슈 다이가쿠, 다이니치 세이카 고교 가부시키가이샤 filed Critical 고쿠리츠 다이가쿠 호우징 신슈 다이가쿠
Publication of KR20130067296A publication Critical patent/KR20130067296A/ko
Application granted granted Critical
Publication of KR101473124B1 publication Critical patent/KR101473124B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K19/00—Liquid crystal materials
    • C09K19/04—Liquid crystal materials characterised by the chemical structure of the liquid crystal components, e.g. by a specific unit
    • C09K19/06—Non-steroidal liquid crystal compounds
    • C09K19/34—Non-steroidal liquid crystal compounds containing at least one heterocyclic ring
    • C09K19/3441—Non-steroidal liquid crystal compounds containing at least one heterocyclic ring having nitrogen as hetero atom
    • C09K19/3483—Non-steroidal liquid crystal compounds containing at least one heterocyclic ring having nitrogen as hetero atom the heterocyclic ring being a non-aromatic ring
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D471/00—Heterocyclic compounds containing nitrogen atoms as the only ring hetero atoms in the condensed system, at least one ring being a six-membered ring with one nitrogen atom, not provided for by groups C07D451/00 - C07D463/00
    • C07D471/02—Heterocyclic compounds containing nitrogen atoms as the only ring hetero atoms in the condensed system, at least one ring being a six-membered ring with one nitrogen atom, not provided for by groups C07D451/00 - C07D463/00 in which the condensed system contains two hetero rings
    • C07D471/04—Ortho-condensed systems
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09B—ORGANIC DYES OR CLOSELY-RELATED COMPOUNDS FOR PRODUCING DYES, e.g. PIGMENTS; MORDANTS; LAKES
    • C09B5/00—Dyes with an anthracene nucleus condensed with one or more heterocyclic rings with or without carbocyclic rings
    • C09B5/62—Cyclic imides or amidines of peri-dicarboxylic acids of the anthracene, benzanthrene, or perylene series
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K19/00—Liquid crystal materials
    • C09K19/04—Liquid crystal materials characterised by the chemical structure of the liquid crystal components, e.g. by a specific unit
    • C09K19/06—Non-steroidal liquid crystal compounds
    • C09K19/34—Non-steroidal liquid crystal compounds containing at least one heterocyclic ring
    • C09K19/3441—Non-steroidal liquid crystal compounds containing at least one heterocyclic ring having nitrogen as hetero atom
    • C09K19/3488—Non-steroidal liquid crystal compounds containing at least one heterocyclic ring having nitrogen as hetero atom the heterocyclic ring having more than 6 members, e.g. macrocycles, phthalocyanines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/621—Aromatic anhydride or imide compounds, e.g. perylene tetra-carboxylic dianhydride or perylene tetracarboxylic di-imide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/731—Liquid crystalline materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/29—Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2982—Particulate matter [e.g., sphere, flake, etc.]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Nitrogen Condensed Heterocyclic Rings (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

본 발명은, 유기 반도체 재료로서 사용할 수 있는 미립자 형상의 재료로서, 그 미립자는, 50℃∼350℃의 온도로 가열되면 액정 상태로 상전이하는 서모 트로픽 액정인 것을 특징으로 하는 유기 반도체 미립자 재료, 유기 반도체 박막 및 유기 트랜지스터이다. 상기 본 발명에 의하면, 인쇄 제막법에 의해 형성된 유기 반도체 박막을 큰 면적에 걸쳐 균일하게 제작하는 것이 용이하고, 높은 전자 이동도 및 높은 온/오프치를 가짐과 함께, 미립자를 이용한 분산액 도포법에 의해 유기 반도체 박막을 형성할 수 있는 유기 반도체 미립자 재료, 유기 반도체 박막 및 유기 트랜지스터를 제공할 수 있다.

Description

유기 반도체 미립자 재료, 유기 반도체 박막, 유기 반도체막 형성용 분산액, 유기 반도체 박막의 제조 방법 및 유기 박막 트랜지스터{ORGANIC SEMICONDUCTOR PARTICULATE MATERIAL, ORGANIC SEMICONDUCTOR THIN-FILM, DISPERSION LIQUID FOR FORMING ORGANIC SEMICONDUCTOR FILM, METHOD FOR PRODUCING ORGANIC SEMICONDUCTOR THIN-FILM, AND ORGANIC THIN-FILM TRANSISTOR}
본 발명은, 유기 반도체 재료로서 사용할 수 있는 미립자 형상으로서, 또한, 50℃∼350℃의 온도로 가열되면 액정 상태로 상전이(相轉移)하는 서모 트로픽 액정(thermotropic liquid crystal) 재료에 관한 것이다. 또한, 그 미립자 형상 재료를 이용하여 형성되어 이루어지는 유기 반도체 박막, 유기 반도체막을 형성하기 위한 상기 미립자 형상 재료를 분산해서 이루어지는 분산액, 그 분산액을 사용하는 유기 반도체 박막의 제조 방법, 상기 유기 반도체 박막을 이용한 유기 박막 트랜지스터에 관한 것이다.
최근의 고도 정보화 사회의 진전은, 눈부시고, 디지털 기술의 발전은, 컴퓨터, 컴퓨터·네트워크 등의 통신기술을 일상생활에 침투시키고 있다. 그것과 함께, 평면TV나 노트북의 보급이 진행되고 있어, 액정 디스플레이, 유기 EL디스플레이, 전자 페이퍼 등, 표시 디스플레이에의 요구도 높아지고 있다. 특히 최근, 디스플레이의 대형화와 함께 정밀화도 진행되고 있고, 지금까지 이상으로 화소수가 증대하고 있어, 그 화소수에 대응한 다수의 전계 효과 트랜지스터의 조립이 필요하게 되어 있다. 액정 디스플레이에서는, 전계 효과 트랜지스터를 액티브 소자로서 각 화소에 배치하고, 신호의 온/오프 제어를 행하는 것에 의해, 액정을 구동하고 있다.
액티브 소자에 사용되고 있는 전계 효과 트랜지스터로서는, 박막 트랜지스터를 이용할 수 있다. 그 박막 트랜지스터의 성능은, 이용되는 반도체 재료나 구조에 의해서 정해진다. 여기서, 그 성능에 있어서, 특히 큰 캐리어 이동도 및 높은 온/오프비를 얻는 것은, 큰 전류를 얻는 것을 가능하게 하여, 유기 EL 등의 구동을 가능하게 할 뿐만이 아니라, 박막 트랜지스터의 미세화 및 콘트라스트의 향상을 높일 수 있다.
액티브 소자에 사용되고 있는 박막 트랜지스터에는, 무기 반도체 재료로서, 아몰퍼스 실리콘이나 폴리실리콘 등의 실리콘계 반도체를 이용할 수 있다. 이 경우의 박막 트랜지스터는, 실리콘계 반도체를 다층화하여, 소스, 드레인 및 게이트 전극을 기판상에 형성해 감으로써 제조되고 있다.
상기한 실리콘계 반도체를 이용한 박막 트랜지스터의 제조에는, 대규모이고 고가의 제조 설비가 필요하고, 또한, 포토리소그래피를 이용하기 위해 많은 공정을 거칠 필요가 있어, 제조비용이 높아진다고 하는 실용상의 과제가 있다. 또한, 그 제조온도는 300℃에서 500℃ 이상의 고온을 필요로 하기 때문에, 제조비용이 높아질 뿐만이 아니라, 플라스틱 기판이나 유연한 플라스틱 필름으로의 무기 반도체층의 형성이 곤란하다고 하는 과제도 있다.
한편, 유기 반도체 재료로 이루어지는 유기 반도체 박막을 사용한 유기 박막 트랜지스터는, 증착법(진공 제막법(製膜法))이나 용액 도포법(인쇄 제막법)에 의해 제작되므로, 저비용화, 대면적화, 경량화의 가능성이 있다. 또한, 유기 반도체 박막은, 무기 반도체층에 비해 저온에서의 제작이 가능해지므로, 이 점에서도 저비용화를 도모할 수 있다. 또한, 이에 더하여, 플라스틱 기판이나, 유연한 플라스틱 필름으로 유기 반도체 박막을 형성을 할 수 있으므로, 경량화를 달성할 수 있어, 유연한 전자 디바이스 등에의 적용도 가능하게 된다.
상기한 이점으로부터, 지금까지, 많은 유기 반도체 재료가 연구되고 있고, 저분자 화합물이나 공역(共役) 고분자 화합물을 유기 반도체 박막으로서 이용한 것이 알려져 있다. 그러나, 공역 고분자 화합물은, 용매에의 용해성이 우수하고 간편한 용액 도포법에 의한 유기 반도체 박막의 형성이 가능하지만, 유기 박막 트랜지스터로 한 경우의 성능은, 충분히 만족할 수 있는 것이라고는 말하기 어렵다. 한편, 저분자 화합물은 유기 박막 트랜지스터로서 높은 성능을 나타내지만, 용매에의 용해성이 부족하여, 박막화가 어렵다고 하는 과제가 있었다. 여기서, 유기 반도체 박막을 제조하는 방법으로서는, 증착법에 의한 반도체 박막의 형성, 혹은, 희박(稀薄) 용액을 이용한 용액 도포법에 의해 유기 반도체 박막을 형성하는 것을 들 수 있다. 이 중에서도, 특히, 간편한 용액 도포법에 따라 유기 반도체 박막을 형성할 수 있으면 매우 유용하다. 그러나, 용액 도포법에서는, 상기와 같은 화합물을 용매에 용해한 희박 용액을 이용하여 박막을 형성하고 있기 때문에, 유기 트랜지스터로서 안정된 성능을 얻는데 충분한 막두께를 안정되게 얻는 것은 곤란하다고 하는 과제가 있었다. 그리고, 용해성이 높은 유기 반도체 재료가 바람직하지만, 높은 용해성과 높은 성능은 트레이드 오프의 관계에 있고, 높은 용해성과 높은 성능을 양립한 반도체 박막 재료는, 아직도 개발되고 있지 않다.
또한, 유기 반도체 재료에는, n형 반도체를 얻기 위한 n형 반도체 재료와 p형 반도체를 얻기 위한 p형 반도체 재료가 있지만, 하기에 설명하는 이유로부터, 특히 n형 반도체 재료로서 높은 성능을 발휘할 수 있는 재료의 개발이 크게 요구되고 있다. n형 반도체 재료는 전자가 주된 캐리어로서 이동하는 것에 의해 전류가 생겨, p형 반도체 재료에서는 홀(정공)이 주된 캐리어로서 이동함으로써 전류가 발생한다. 높은 성능을 나타내는 유기 반도체 재료로서 알려진 펜타센계 재료나 티오펜계 재료는, p형 특성을 나타내는 반도체 재료이며, 고성능의 n형 유기 반도체 재료에 대한 보고는 한정되어 있다. 이것에 대해, 유기 엘렉트로닉스가, 더 발전하기 위해서는, 저전력 소비, 보다 단순한 회로 등이 필수이며, n형 및 p형의 양쪽의 유기 반도체 재료를 필요로 하는 상보형(相補型) 금속 산화물 반도체(CMOS)와 같은 유기 상보형 MOS 회로가 필요하다. 이 때문에, 이전보다 더, 고성능의 n형 유기 반도체 재료가 요구되고 있다.
지금까지, n형 유기 반도체 재료로서는, 나프탈렌이미드, 나프탈렌디이미드 및 이들 유도체가 알려져 있다. 그러나, 이들 n형 유기 반도체 재료에서는, 박막 트랜지스터로서의 높은 성능의 보고는 되어 있지 않다.
한편으로, 비특허문헌 1에, 전자 이동도가 0.6㎠/Vs의 페릴렌 골격을 가지는 저분자 화합물이 기재되어 있고, 이것을 유기 박막 트랜지스터에 사용함으로써, 높은 성능을 발현할 수 있을 가능성에 대한 기재가 되어 있다(비특허문헌 1).
그리고, 페릴렌 테트라카복실산 유도체를 이용한 유기 박막 트랜지스터에 관해서는, 하기에 열거하는 것이 있다. 특허문헌 1에, 불소 함유기로 치환된 탄소환식(炭素環式) 또는 복소환식(複素環式) 방향환계(芳香環系)를 가지는 페릴렌 테트라카복실 디이미드 유도체를 포함한 유기 반도체 재료로 이루어지는 박막 트랜지스터가, 이동도 0.05∼0.2㎠/Vs, 온/오프비는 104∼105이며, 공기중의 안정성, 및 우수한 재현성을 나타내는 것이 기재되어 있다. 또한, 특허문헌 2에, 치환형 또는 비치환형 페닐 알킬기를 가지는 페릴렌 테트라카복실산 디이미드 유도체(페릴렌 테트라카복실 디이미드 유도체)를 포함한 유기 반도체 재료층으로 이루어지는 박막 트랜지스터가, 이동도 0.04∼0.7㎠/Vs, 온/오프비는 104∼105이며, 공기중의 안정성, 및 우수한 재현성을 나타내는 것이 기재되어 있다.
여기서, 전술한 진공 제막법이나 인쇄 제막법(용액 도포법) 등의 방법에 의해 형성된 유기 반도체 박막은, 일반적으로 미결정(微結晶)이 집합한 다결정 구조이며, 많은 입계(粒界)나 결함이 존재하고, 이러한 결정립계나 결함은 전하의 수송을 저해하는 요인이 된다. 그 때문에, 진공 제막법이나 인쇄 제막법에 의해 형성된 유기 반도체 박막은, 큰 면적에 걸쳐 균일하게 하는 것이 곤란하여, 이러한 방법으로, 안정된 디바이스 성능을 가지는 유기 반도체 디바이스를 제작하는 것은 사실상 곤란하였다.
이러한 과제를 해결하기 위해서, 본 발명자들은, 지금까지, 하기의 제안을 하고 있다. 즉, 분해 온도 이하로 서모 트로픽 액정상을 가지는 유기 반도체 재료인 N,N'-디트리데실-3,4,9,10-페릴렌 디카복실산 이미드를, 진공 제막법에 의해 제작한 유기 반도체 박막을 이용하여, 스멕틱 액정(smectic liquid crystal) 상(phase, 相)을 나타내는 온도 영역에서 열처리한 유기 박막 트랜지스터를 제안하고 있다(비특허문헌 2: 전자 이동도 2.1㎠/Vs). 그리고, 페릴렌 화합물을 가용성(可溶性)으로 함으로써, 유기 반도체 박막을 용액 도포법에 따라 형성하고, 유기 박막 트랜지스터에 적용하는 것에 대하여, 검토를 더 진행시키고 있다.
: 일본 공표특허공보 2008-524846호 : 일본 공표특허공보 2008-524869호
: Reid J Chesterfield et al, J.Phys. Chem.B, 108(50) 19281,(2004) : Ichikawa et al, Appl, Phys, Lett, 89(11), 112108 (2006)
그러나, 상술한 유기 반도체 재료는, 용매에의 용해도가 낮고, 용액 도포법에 의한 유기 반도체 박막의 형성에서는 도포 공정, 건조 공정에 있어서 막이 불균일하게 되는 경우가 있었다. 그 때문에, 균일한 큰 면적의 막을 얻는 것이 어렵고, 큰 면적의 막을 얻기 위해서는, 진공 증착법에 따라 유기 반도체 박막을 형성할 필요가 있었다. 이와 같이, 현재 상태로서는, 인쇄 제막법에 따르는 제막이 가능한 유기 반도체 재료이며, 게다가, 인쇄 제막법에 의해 형성된 유기 반도체 박막을, 큰 면적에 걸쳐 균일하게 제작하는 것을 용이하게 할 수 있는 유기 반도체 재료는 발견되지 않았다.
또한, 전술한 페릴렌 테트라카복실 디이미드 및 그 유도체를 유기 반도체 재료로서 이용하여 제작된 유기 박막 트랜지스터는, 높은 트랜지스터 성능을 얻기 위해서, 유도체의 구조중에 불소 등의 할로겐기를 도입할 필요가 있고, 재료의 제조공정의 복잡화나 다단화가 필요하게 된다. 이 때문에, 유기 반도체 재료는 고가의 것이 되어 버려, 재료면으로부터 염가의 디바이스의 제작이 곤란하게 된다고 하는 실용상의 과제를 가진다. 이 때문에, 유기 반도체 재료의 제조가 많은 공정을 거치지 않아 용이하고, 보다 염가로 제조할 수 있고, 동시에, 유기 반도체 재료로서의 높은 성능과, 용액 도포법의 이용이 가능하여, 인쇄 제막법에 따라 형성된 유기 반도체 박막을 큰 면적에 걸쳐 균일하게 제작하는 것이 용이하게 할 수 있고, 게다가, 간편한 방법으로 형성한 박막이면서, 우수한 전자 이동도, 온/오프비를 가지는 유기 반도체층이나 유기 박막 트랜지스터로서 이용할 수 있는 기술의 개발이 요구되고 있다.
따라서, 본 발명의 목적은, 미립자 형상의 재료를, 용해하는 것이 아니라 액매체에 분산해서 이루어지는 분산액으로 함으로써 고농도화를 달성하여, 그 분산액을 이용함으로써, 인쇄 제막법에 따라 형성된 유기 반도체 박막을 큰 면적에 걸쳐 균일하게 제작하는 것을 용이하게 할 수 있고, 게다가, 형성한 박막이, 높은 전자 이동도 및 높은 온/오프치를 가지는 유기 반도체 박막을 형성하는 것이 가능하게 되는,극히 유용한 유기 반도체 미립자 재료를 제공하는 것에 있다.
또한, 본 발명의 목적은, 상기 유기 반도체 미립자 재료를 이용한, 경제성 및 성능이 우수한 유기 반도체 박막, 및 유기 트랜지스터를 제공하는 것에 있다. 또한, 본 발명의 목적은, 열처리에 의해 균일화된 유기 반도체 박막으로 이루어지는 유기 트랜지스터를 제공하는 것에 있다.
상기 목적은, 이하의 본 발명에 의해서 달성된다. 즉, 본 발명에서는, 유기 반도체 재료로서 사용할 수 있는 미립자 형상의 재료로서, 그 미립자는, 50℃∼350℃의 온도로 가열되면 액정 상태로 상전이하는 서모 트로픽 액정인 것을 특징으로 하는 유기 반도체 미립자 재료를 제공한다.
상기 유기 반도체 미립자 재료는, 상기 미립자가, 하기 일반식(1)로 표시되는 페릴렌 테트라카복실 디이미드 유도체로 이루어지는 것이 바람직하다.
Figure 112013026039772-pct00001
(다만, 식중, R1, R2는, 각각 독립하여, 탄소수가 1∼22의 분기 또는 비분기의 알킬기이며, N, O, S 또는 P의 헤테로 원자를 포함하고 있어도 좋다.)
또한, 상기 일반식(1)로 표시되는 유도체가, 하기 구조식(1)로 표시되는 N,N'-디트리데실 페릴렌 테트라카복실 디이미드, 또는, 하기 구조식(2)로 표시되는 N,N'-비스(3-(n-도데실옥시)-n-프로필)-3,4,9,10-페릴렌 테트라카복실 디이미드인 것이 바람직하다.
Figure 112013026039772-pct00002
또한, 상기의, 액정 상태로 상전이하는 온도가, 100℃∼250℃인 것이 바람직하다. 또한, 상기 미립자의 평균입자지름이 10㎚에서 10㎛인 것이 바람직하다.
또한, 본 발명에서는, 다른 형태로서 상기 몇개의 유기 반도체 미립자 재료에 의해서 형성되어 이루어지는 것을 특징으로 하는 유기 반도체 박막을 제공한다.
또한, 본 발명에서는, 다른 형태로서 유기 반도체막을 형성하기 위해서 이용되는 분산액으로서, 상기 어느 하나에 기재된 유기 반도체 미립자 재료를 유기용매에 분산시켜서 이루어지는 것을 특징으로 하는 유기 반도체막 형성용 분산액을 제공한다. 그 바람직한 형태로서는, 유기용매의 비유전률이 2∼60인 것을 들 수 있다.
또한, 본 발명에서는, 다른 형태로서, 상기의 유기 반도체막 형성용 분산액을 기판에 도공하여 건조 후, 형성된 도공막을 50℃∼350℃의 온도로 가열처리함으로써, 그 막중의 유기 반도체 미립자 재료를 액정 상태로 상전이시켜, 기판상에 균일한 유기 반도체 박막을 형성하는 것을 특징으로 하는 유기 반도체 박막의 제조 방법을 제공한다.
또한, 본 발명에서는, 다른 형태로서, 기판상에, 게이트 전극, 게이트 절연층, 유기 반도체 박막 및 소스 전극 및 드레인 전극이 적어도 형성되어 있는 유기 박막 트랜지스터에 있어서, 상기 유기 반도체 박막이, 상기의 유기 반도체 박막 혹은 상기의 제조 방법으로 형성한 유기 반도체 박막인 것을 특징으로 하는 유기 박막 트랜지스터를 제공한다.
상기의 유기 박막 트랜지스터에 적용되는 유기 반도체 박막은, 70℃에서 250℃의 사이의 온도에서, 열처리되고 있는 것이 바람직하다. 상기의 유기 박막 트랜지스터에 있어서, 그 전자 이동도는, 0.0001∼10㎠/Vs인 것, 나아가서는, 0.0001∼5.0㎠/Vs인 것이 바람직하다.
본 발명에 의하면, 높은 전자 이동도 및 높은 온/오프치를 가지는 유기 반도체 박막을 형성하는 것이 가능한 유기 반도체 미립자 재료가 제공된다. 또한, 본 발명에 의하면, 본 발명의 유기 반도체 미립자 재료를 유기용매에 분산된 분산액으로 함으로써, 이것을 이용하는 간편한 인쇄 제막법에 의해서, 큰 면적에 걸쳐 균일한 유기 반도체 박막의 형성이 가능해진다. 또한, 본 발명에 의하면, 상기한 유기 반도체 박막을 적용함으로써, 경제성 및 트랜지스터 성능이 우수한 극히 유용한 유기 박막 트랜지스터의 제공이 가능하게 된다.
도 1은 본 발명의 보텀 콘택트형 유기 박막 트랜지스터의 구조의 일례를 나타내는 단면도.
도 2는 본 발명의 톱 콘택트형 유기 박막 트랜지스터의 구조의 일례를 나타내는 단면도.
도 3은 실시예 1에서 사용한 유기 반도체 미립자 재료 분산액의 레이저 회절식 입도 분포 측정 장치에 의한 입도 분포도.
도 4는 실시예 1에서 사용한 유기 반도체 미립자 재료 분산액의 가시광선 흡수 특성의 시간 변화를 표시하는 도면.
도 5는 실시예 5의 전류 변조 특성(드레인 전류와 드레인 전압)의 관계를 나타내는 도면.
도 6은 실시예 5의 전류 변조 특성(드레인 전류와 게이트 전압)의 관계를 나타내는 도면.
도 7은 N,N'-트리데실-3,4,9,10-페릴렌 테트라카복실 디이미드의 시차주사 열량 측정에 의한 열류의 변화도.
다음에, 본 발명의 바람직한 실시형태를 상세하게 설명하지만, 본 발명은 이하의 실시형태에 제한되는 것이 아니라, 본 발명의 요지를 일탈하지 않는 범위에서, 실시할 수 있다. 먼저, 본 발명의 유기 반도체 미립자 재료에 대해 설명한다. 한편, 본건에서 사용하는 '용매'는, 목적을 달성하기 위한 용질의 분산매로서의 사용과 용질을 용해하는 것의 쌍방의 효과를 포함하는 것이다.
본 발명의 유기 반도체 미립자 재료는, 50℃에서 350℃의 온도 영역에서 액정 상태로 상전이하는 서모 트로픽 액정인 것을 특징으로 한다. 본 발명의 재료는, 서모 트로픽 액정성을 가지는 것에 의해서, 열처리 공정에 의해, 더 균일하고 성능이 우수한 유용한 유기 반도체 박막의 형성을 가능하게 할 수 있다.
상기 특성을 가지는 미립자 형상의 재료로서는, 구체적으로는, 이하의 것을 들 수 있다. 예를 들면, 무금속 프탈로시아닌, 구리 프탈로시아닌, 코발트 프탈로시아닌 등의 프탈로시아닌류 및 그 유도체, 디메틸 페릴렌 디이미드, 디옥틸 페릴렌 디이미드, 디트리데실 페릴렌 디이미드, 디옥타데실 페릴렌 디이미드 등의 페릴렌류 및 그 유도체, 디옥틸 나프탈렌 테트라카복실산 디이미드 등의 나프탈렌 유도체, 폴리-3-헥실티오펜 등의 티오펜류 및 그 유도체, 펜타센, 테트라센, 안트라센 등의 아센류 및 그 유도체, 그래핀, 포르피린 및 이들 유도체 등이다.
상기에 열거한 화합물은, π공역 골격 구조와 알킬기 및/또는, 알킬 에테르기를 가지는 것이지만, 본 발명자들은, 검토한 결과, 이러한 재료는, 가열함으로써 액정 상태로 상전이하여, 서모 트로픽 액정성을 나타내는 것을 지견하였다. 또한, 서모 트로픽 액정성을 가지는 재료이면, 열처리 공정에 의해서, 보다 균일한 성능이 우수한 유기 반도체 박막의 형성이 가능하게 되어, 공업상, 극히 유용하다고 생각할 수 있다. 따라서, 이러한 것이면, 본 발명의 유기 반도체 미립자 재료로서 문제없이 사용할 수 있다.
본 발명에서, 특히 바람직한 유기 반도체 미립자 재료로서는, 페릴렌 디이미드 유도체를 들 수 있다. 페릴렌 유도체는, 산소 원자가 이중 결합에 의해 탄소와 결합하고 있는 카보닐기 2개를 양 말단에 가지고 있고, 그 카보닐기에 의한 강한 전자 흡인성이 발생하는 것에 의해 n형 유기 반도체 재료가 된다. 따라서, 페릴렌 유도체는, 깊은 HOMO를 가지고 있어, 대기중에 포함되는 산소나 물 등의 불순물의 존재에도 불구하고, 안정된 트랜지스터 성능을 발현하는 유기 박막 트랜지스터를 제공할 수 있는 가능성이 있다. 또한, 방향족 환으로 이루어지는 페릴렌 골격 구조끼리의 강한 분자간의 상호작용에 의해, 강한 스택킹(stacking)을 형성하여, 전자 이동 재료로서 특성을 발현할 수 있다. 알킬기를 가지는 페릴렌 디이미드 유도체는, 증착법이나 용액 도포법에 따르는 기판에의 유기 박막의 형성에 있어서 기판에 대해서 수직인 배치를 취하여, 페릴렌 골격 구조의 수평 방향의 확대에 의해, 높은 전자 이동도를 달성한다. 게다가, 서모 트로픽 액정성을 가지기 때문에, 유기 반도체 박막을 상전이 온도 부근까지 가열처리하는 것에 의해, 막의 균일화가 더 가능하게 되어, 전자 이동도도 커진다(예를 들면 μ=2.1㎠/Vs).
상기 페릴렌 디이미드 유도체로서는, 특히, 하기 일반식(1)로 표시되는 페릴렌 테트라카복실 디이미드 유도체인 것이 바람직하다.
Figure 112013026039772-pct00003
(다만, 식중, R1, R2는, 각각 독립하여, 탄소수가 1∼22의 분기 또는 비분기의 알킬기이며, N, O, S 또는 P의 헤테로 원자를 포함하고 있어도 좋다.)
또한, 상기 일반식(1)로 표시되는 유기 반도체 재료의 유기용매에의 분산은, 페릴렌 테트라카복실 디이미드의 양 말단 질소 원자에, 알킬기, 및/또는, N, O, S, P 등으로부터 선택된 헤테로 원자를 가지는 알킬기를 가지는 것에 의해, 서모 트로픽 액정성을 가짐과 함께, 분산 안정성이 우수하여, 분산 도포법에 따르는 유기 반도체 박막을 안정되게 형성할 수 있다.
상기 일반식(1)로 표시되는 페릴렌 테트라카복실 디이미드 유도체의 양 말단 질소 원자에 결합되는 치환기(R1, R2)로서는, 이하의 것이 바람직하다. 예를 들면, 메틸기, 에틸기, 부틸기, 프로필기, 헵틸기, 헥실기, 헵틸기, 옥틸기, 노닐기, 데실기, 운데실기, 도데실기, 트리데실기, 테트라데실기, 펜타데실기, 헥사데실기, 헵타데실기, 옥타데실기, 노나데실기, 에이코실기, 헤니코실기, 도코실기 등의 탄소수 1에서 22의 직쇄 알킬기, 또는, 이들 분기한 알킬기를 들 수 있다. 또한, 다른 바람직한 유기 반도체 미립자 재료인 페릴렌 테트라카복실 디이미드 유도체의 치환기(R1, R2)로서는, 3-메톡시-n-에틸기, 3-메톡시-n-프로필기, 3-에톡시-n-프로필기, 4-에톡시-n-부틸기, 5-(n-부틸옥시)-n-펜틸기, 3-(n-부틸옥시)-n-프로필기, 3-(n-부틸옥시)-n-헥실기, 3-(n-헵틸옥시)-n-프로필기, 3-(iso-부틸옥시)-n-프로필기, 3-(sec-부틸옥시)-n-프로필기, 3-(tert-부틸옥시)-n-프로필기, 3-(n-옥틸옥시)-n-프로필기, 3-(n-데실옥시)-n-프로필기, 3-(n-도데실옥시)-n-프로필기, 3-(n-테트라데카옥시)-n-프로필기, 3-(n-에이코사옥시)-n-프로필기, 2-(2-에톡시에틸옥시)에틸기, 2-(2-n-부틸옥시)에틸기, 2-(2-n-헥실옥시)에틸기, 2-(2-n-옥틸옥시)에틸기, 2-(2-sec-옥틸옥시)에틸기, 2-(2-부톡시프로필옥시)프로필기, 2-(2-(도데실옥시)프로필옥시)프로필기, 3-(n-부틸티오)프로필기, 3-(에틸티오)프로필기, 3-(n-도데실티오)프로필아민, 3-(n-도데실세라닐) 프로필기 등, 헤테로 원자를 포함한 분기 또는 비분기의 알킬기를 들 수 있다.
원재료의 입수의 용이함이나 반응의 용이함, 및, 페릴렌 테트라카복실 디이미드 유도체의 반도체 특성 등을 고려하면, 치환기(R1, R2)가, 옥틸기, 노닐기, 데실기, 운데실기, 도데실기, 트리데실기, 테트라데실기, 펜타데실기, 헥사데실기, 헵타데실기, 옥타데실기, 3-(n-부틸옥시)-n-프로필기, 3-(n-도데실옥시)-n-프로필기, 3-(n-테트라데실옥시)-n-프로필기의 어느 하나인 것의 사용이 바람직하다.
본 발명의 유기 반도체 미립자 재료로서 적합한 페릴렌 테트라카복실 디이미드 유도체는, 하기와 같은 공지의 방법으로 합성할 수 있다. 예를 들면, 고비등점 유기용매중에서, 페릴렌 테트라카복실산 무수물을, 해당하는 아민류와 반응시키거나, 혹은, 페릴렌 테트라카복실 디이미드를 일단 칼륨염으로 한 후, 해당하는 할로겐화 알킬과 반응시키는 것에 의해, 본 발명의 페릴3렌 테트라카복실 디이미드 유도체를 얻을 수 있다.
본 발명에 있어서 적합한 페릴렌 디이미드 유도체의 페릴렌 골격에는, 필요에 따라서, 불소, 염소, 브롬 또는 요오드 등의 할로겐 원소나 시아노기의 도입할 수 있다. 또한, 본 발명의 유기 반도체 미립자 재료는, 도포에 의해서 유기 반도체막을 용이하게 형성할 수 있다.　또한, 본 발명의 유기 반도체 미립자 재료에 의해서 형성되는 유기 반도체 박막에 따르면, 대기중에서, 트랜지스터 특성을 안정하게 실현하는 것이 가능해진다. 또한, 상기 일반식(1)에 있어서, R1 및 R2가, 불소로 치환된 알킬기인 재료를 이용함으로써, 형성되는 박막은, 물, 산소, 공기 등의 불순물이 침입하는 것이 방지 가능한 것이 되어, 안정하게 n형 반도체 특성을 발현할 수 있는 유용한 유기 반도체 박막이 된다.
상기 일반식(1)로 표시되는 페릴렌 테트라카복실 디이미드 유도체로서는, 예를 들면, 하기 구조식(1)로 표시되는 N,N'-디트리데실 페릴렌 테트라카복실 디이미드, 또는, 하기 구조식(2)로 표시되는 N,N'-비스(3-(n-도데실옥시)-n-프로필)-3,4,9,10-페릴렌 테트라카복실 디이미드를 들 수 있다.
Figure 112013026039772-pct00004
본 발명의 유기 반도체 미립자 재료로서 유용한 페릴렌 테트라카복실 디이미드 유도체를 합성할 때에 사용하는, 페릴렌 테트라카복실산 무수물로서는, 이하의 것을 들 수 있다. 예를 들면, 무치환의 3,4,9,10-페릴렌 테트라카복실산 무수물, 1,7-디시아노-3,4,9,10-페릴렌 테트라카복실산 무수물, 1,7-디클로로-3,4,9,10-페릴렌 테트라카복실산 무수물, 1,7-디플루오로-3,4,9,10-페릴렌 테트라카복실산 무수물, 1,6,7,10-테트라 플루오로-3,4,9,10-페릴렌 테트라카복실산 무수물 등을 들 수 있다. 이들 중에서도, 원재료의 입수의 용이함이나 반응의 용이함, 그리고 합성된 페릴렌 테트라카복실 디이미드 유도체의 반도체 특성 등을 고려하면, 페릴렌 골격에 치환기를 도입하고 있지 않은, 무치환의 페릴렌 테트라카복실산 무수물의 사용이 바람직하다.
본 발명의 유기 반도체 미립자 재료를 이용하여 형성된 유기 반도체 박막을, 유기 박막 트랜지스터에 사용하기 위해서는, 순도를 높인 화합물을 사용하는 것이 바람직하다. 즉, 불순물을 줄이는 것은, 유기 반도체 박막에 있어서의 전자의 이동을 방해하는 요인을 줄이고, 유기 박막 트랜지스터의 전자 이동도를 높여, 트랜지스터의 성능을 향상시킨다. 순도를 높이는 방법으로서는, 특별히 한정되는 것은 아니지만, 크로마토법, 재결정법, 승화(昇華) 정제법, 존 정제법(zone refining), 초임계법(超臨界法) 등의 정제 방법, 혹은 이러한 방법을 병용하여, 순도를 높인 화합물을 사용하는 것이 유효하다.
본 발명의 유기 박막 트랜지스터는, 유기 반도체 박막에 본 발명의 유기 반도체 미립자 재료를 사용하여 형성해서 이루어지는 것이지만, 본 발명의 유기 반도체 미립자 재료는, 단독으로 사용해도 좋고, 종류가 다른 재료를 복수 병용해도 좋다. 또한, 페릴렌 및 그 유도체, 나프탈렌 디이미드 및 그 유도체와 병용하여 할 수도 있다. 그러나, 본 발명의 유기 반도체 박막을 형성하는 경우, 본 발명의 유기 반도체 미립자 재료의 유기 재료 전량중에 있어서의 함유량은, 20질량% 이상이 바람직하고, 보다 바람직하게는 50질량% 이상, 더 바람직하게는, 90질량% 이상으로 하면 좋다. 함유량이 50질량% 이하이면 균일한 막의 형성이 곤란해져서, 유기 반도체 박막으로서의 충분한 막두께를 얻지 못하고, 20질량% 이하이면 안정된 유기 반도체 박막을 얻는 것이 곤란해진다.
본 발명의 유기 반도체 미립자 재료의 형성 방법으로서는, 미립자를 얻을 수 있는 방법이면 문제없이 이용할 수 있다. 예를 들면, 황산에, 상기한 것과 같은 반도체 재료를 용해하여 수중에 석출시키는 산 페이스트(acid paste)법, 유기용매중에서 안료의 결정 성장을 제어하는 솔벤트 밀링(solvent milling)법, 드라이 밀링(dry milling)법, 드라이 솔트 밀링(dry salt milling)법, 소금과 함께 니더로 분쇄 미세화하는 방법 등, 안료의 미립자 제조 방법을 이용할 수 있다. 또한, 입자지름의 제어에는 솔벤트법, 에멀전 처리 등도 조합하여 이용할 수 있다. 바람직한 유기 반도체 미립자 재료의 형성 방법으로서는, 유기 반도체 재료를 알칼리성 용액, 또는, 산성 용액에 용해시키고, 이어서 유기 반도체 재료를 용해하지 않는 산성 용액, 또는, 알칼리성 용액에 의해 석출시켜 미립자를 얻는 액상(液相)법을 이용할 수 있다.
액상법에 의해 얻어진 유기 반도체 미립자 재료는, 명확한 결정계를 가지지 않는 아몰퍼스로 할 수도 있다. 그 아몰퍼스 유기 반도체 미립자에 의해서 형성된 유기 반도체 박막은, 열처리하는 것에 의해, 결정계를 가지는 입자보다도, 더욱 균일한 유기 반도체 박막을 형성하는 것이 가능해진다. 또한, 다른 바람직한 유기 반도체 미립자의 형성 방법으로서는, 레이저 어브레이션(laser ablation)법을 들 수 있다. 이것은, 레이저에 의한 어브레이션 처리하는 것으로, 조건(예를 들면, 분산액의 농도, 분산 용매의 종류, 레이저 출력, 처리 시간)을 조정하는 것에 의해서 입자지름의 조정이 가능해진다. 그 때문에, 입자지름이 작고, 균일한 미립자를 얻는 것이 가능해져, 용액 도포하는 것에 의해 균일한 유기 반도체 박막의 형성이 가능해진다.
본 발명의 유기 반도체 박막을 형성하기 위해 적합한 본 발명의 분산액은, 상술한 유기 반도체 미립자 재료를 유기용매에 분산시키는 것에 의해서 얻을 수 있다. 이 때에 사용하는 유기용매로서는, 적당한 농도의 분산액을 얻을 수 있는 것이면, 특별히 제한은 없이 사용할 수 있다. 예를 들면, 클로로포름, 디클로로에탄, 클로로벤젠, 디클로로벤젠, 트리클로로벤젠, 클로로나프탈렌 등의 할로겐계 탄화수소 용매, 아세톤, 메틸에틸케톤, 메틸이소부틸케톤의 케톤계 용매, 초산에틸, 초산부틸 등의 에스테르계 용매, 메탄올, 에탄올, n-프로판올, 이소프로판올, n-부탄올, sec-부탄올, 이소부탄올, tert-부탄올, n-헥산올 등의 알코올계 용매, 에틸렌글리콜 모노메틸에테르, 에틸렌글리콜 모노에틸에테르, 에틸렌글리콜 모노부틸에테르, 디에틸렌글리콜 모노메틸에테르, 디에틸렌글리콜 모노에틸에테르, 디에틸렌글리콜 모노부틸에테르 에틸렌글리콜, 디에틸렌글리콜, 트리에틸렌글리콜 디에틸에테르, 에틸렌글리콜 디메틸에테르, 에틸렌글리콜 디에틸에테르, 에틸렌글리콜 디부틸에테르, 디에틸렌글리콜 디메틸에테르, 디에틸렌글리콜 디에틸에테르, 디에틸렌글리콜 디부틸에테르, 트리에틸렌글리콜 디메틸에테르, 트리에틸렌글리콜 디에틸에테르, 트리에틸렌글리콜 디부틸에테르, 프로필렌글리콜 모노메틸에테르, 프로필렌글리콜 디메틸에테르 등의 에테르계 용매, 톨루엔, 크실렌, 에틸벤젠 등의 방향족계 탄화수소 용매, 테트라히드로푸란, 술포란, N,N-디메틸포름아미드, N-메틸-2-피롤리돈, 디메틸술폭시드, 아세트니트릴 등의 비플로톤계 극성 용매를 들 수 있다. 이들 용매는 단독으로 사용해도 좋고, 혹은 복수를 병용해도 좋다. 상기 유기용매와 함께 사용한다면, 물을 병용하는 것도 가능하다.
특히, 미립자 분산액의 분산 안정성이 요구되는 경우에는, 미립자의 전하를 안정되게 유지할 수 있는 비유전률(比誘電率)이 2∼60까지의 유기용매의 사용이 바람직하고, 특히 바람직하게는, 비유전률이 30∼60의 유기용매를 사용하는 것이 바람직하다. 비유전률이 30∼60인 용매(예를 들어, 아세트니트릴: 37.5)를 이용하면, 유기 반도체 미립자의 입자지름에 관계없이, 장기간 안정된 분산액을 얻을 수 있다. 비유전률이 10∼30인 용매(예를 들어, 디클로로에탄: 10.5, 에탄올: 24.3)를 이용하면, 안정성이 저하하여 분리되는 경우가 있지만, 기판에 도포할 수 있으면 문제없이 사용할 수 있다. 또한, 분리된 분산액의 농축된 부분을 이용하는 것에 의해, 고농도의 분산액을 얻을 수 있어, 막두께가 두꺼운 유기 반도체막을 형성하는 것이 가능해진다. 비유전률이 2보다 작으면 분산 안정성이 저하하고 큰 응집체를 형성하여, 균일한 유기 반도체 박막을 형성할 수 없다고 하는 문제가 있다. 또한, 60보다 크면 친수성이 커져 용매에의 흡습 등의 문제가 발생하고 있다. 한편, 상기한 유전율은 모두 문헌에 기재된 값이다.
이러한 미립자의 조제에 있어서는, 필요에 따라서, 분산액중에서의 미립자의 응집을 막기 위해서, 저분자 계면활성제나 고분자 활성제, 분산제, 실리카 등의 무기 화합물을 사용할 수도 있다.
본 발명의 유기 반도체 미립자 재료를 분산시키는 유기용매로서는, 그 재료의 용매에 대한 용해도는, 특별히 제한이 없고, 유기 반도체 박막의 형성이 가능하면 문제없이 사용할 수 있다. 그러나, 유기 반도체 미립자 재료의 용해도를 크게 하면 유기 반도체 박막의 전하 수송 특성이 발현되지 않을 우려가 있으므로, 용해도는 5질량% 이하, 또한, 큰 전하 수송 특성을 요구하는 유기 반도체 박막의 경우에는, 1질량% 이하인 것이 바람직하다.
또한, 미립자 반도체 재료가 용매에 용해되는 것에 의해 결정 성장이 일어나, 조대 입자를 형성하여, 유기 반도체 박막의 형성이 곤란한 경우가 있다. 이러한 경우에는, 유기 반도체 미립자 재료의 용해도가 0.1질량% 이하인 유기용매를 이용하는 것이 바람직하고, 보다 바람직하게는, 0.01질량% 이하이다. 유기안료의 빈(貧) 용매(poor solvent)에의 용해도에 특별히 하한은 없다.
본 발명의 미립자 분산액의 제조 방법으로서는, 통상의 미립자의 분산 방법에 의해 조정할 수 있다. 미립자의 분산 방법으로서는, 비드 밀(bead mill), 볼 밀(ball mill), 롤 밀(roll mill), 버킷 타입 밀(bucket-type mill), 초음파 분산, 고압 분산 등 특별히 한정하지 않고 이용할 수 있다. 특히 바람직한 제조 방법으로서는, 사용하는 유기용매중에 거친 입자를 혼합하여, 레이저 어브레이션법에 의해 유기용매중에서 미립자를 제조하는 방법이 있다.
본 발명의 유기 반도체 미립자 재료는, 입자지름에 관계없이 본 발명의 유기 반도체 박막의 형성에 이용할 수 있지만, 입자지름이 10㎚∼10㎛인 것이 바람직하다. 입자지름이 10㎚ 미만이면, 도포 공정·인쇄 공정에 의해 형성되는 유기 반도체막의 막두께가 얇아지고, 안정되고 균일한 막을 얻을 수 없는 우려가 있으므로 바람직하지 않다. 한편, 10㎛보다 큰 경우, 반도체 미립자 재료 분산액의 안정성이 나빠, 반도체 재료가 침강될 뿐만 아니라, 도포·인쇄에 의한 막의 형성이 곤란해져, 유기 반도체 박막으로서 안정되게 기능하지 않을 가능성이 있으므로 바람직하지 않다.
유기 반도체 미립자 재료를 액용매에 분산시킨 분산액의 농도는, 0.001질량% 이상인 것이 바람직하고, 보다 바람직하게는, 0.01질량% 이상이다. 유기 반도체 재료의 용매에 대한 농도의 상한은, 특별히 없고, 유기 박막을 형성하는 도공기·인쇄기에 적합한 분산액 점도를 얻을 수 있는 농도이면, 문제없이 사용할 수 있다.
본 발명의 유기 반도체 미립자 재료로부터 형성되는 본 발명의 유기 반도체 박막은, 미립자 형상의 유기 반도체 재료를 기판에 도포하고, 또한, 그 후에 가열하는 것에 의해서 보다 양호하고 성능이 우수한 것을 형성할 수 있다. 예를 들면, 액용매에 분산된 분산액을, 기판상에 인쇄·도포 후, 가열하는 것에 의해, 보다 균일하고 성능이 우수한 유기 반도체 박막을 형성할 수 있다. 미립자 도포의 방법은, 장치의 간소화와, 비용의 저감화를 더 가능하게 하고, 큰 면적에서 유기 반도체 박막이 형성되어, 균일하고 충분한 막두께를 얻을 수 있다. 상기에서 사용하는 인쇄 방법으로서는, 공지의 인쇄 방법을 사용할 수 있다. 예를 들면, 스핀 코트법, 잉크젯법, 스크린 인쇄법, 평판 인쇄법, 볼록판(凸版) 인쇄법, 오목판(凹版) 인쇄법 등의 인쇄 방법, 가압 에어에 의해서 분무의 원리에 의해서 도장(塗裝)하는 에어 스프레이법, 정전기 인가(印加) 스프레이법, 에어리스 스프레이(airless spray)법 등을 들 수 있다. 이러한 방법에 의해, 기판상에, 유기 반도체 미립자 재료로 이루어지는 유기 반도체 박막(도공막)을 형성할 수 있다. 또한, 본 발명의 유기 반도체 박막의 형성 방법으로서 유기용제나 물 등의 용매를 이용하지 않는 100% 고형분의 유기 반도체 미립자 재료를 대전(帶電)시켜, 어스가 취해진 기판(가열되어 있어도 좋다)에 정전기를 사용하여 도포하는 정전 분체 도장법 등에 의해, 유기 반도체 미립자 재료로 이루어지는 유기 반도체 박막(도공막)을 형성하는 것도, 용제 제거 공정이 없고, 공정이 적은 점에서는, 환경이나 비용면에서, 바람직한 방법의 하나이다.
본 발명의 유기 반도체 미립자 재료에 사용할 수 있는 N,N'-트리데실-3,4,9,10-페릴렌 테트라카복실 디이미드의 시차주사(示差走査) 열량 측정(이하, DSC라 약기)에 의한 열류의 변화를, 도 7에 나타냈다. 도 7에 나타낸 바와 같이, 장쇄(長鎖) 알킬기인 트리데실기를 가지고 있는 것에 의해, 102℃, 155℃, 182℃, 209℃ 부근에서 흡열이 일어나, 상전이가 일어나고 있는 것을 확인할 수 있다.
또한, 보다 양호한 본 발명의 유기 반도체 박막을 형성하기 위해서 필수가 되는 온도 변화에 의한 유기 반도체 미립자 재료의 상(相) 변화는, 하기의 구조로 함으로써 얻을 수 있다. 즉, 페릴렌 테트라카복실 디이미드기에 결합하고 있는 알킬쇄중에 헤테로 원자를 가지는 것에 의해, 50℃에서 350℃의 온도 영역에서, 액정상(스멕틱 액정)에 상전이를 나타낸다고 생각할 수 있다. 장쇄 알킬 페릴렌 테트라카복실 디이미드의 상변화에 대해서는, C.W.Struijk et al., J.Am.Chem.Soc.122(2000)에 기재되어 있다.
본 발명자들은, 이전에, 페릴렌 테트라카복실 디이미드 유도체에 의해 형성된 유기 반도체 박막을, 상변화 온도 부근에서 열처리하는 것에 의해, 유기 박막 트랜지스터의 트랜지스터 성능이 향상되는 것을 보고하고 있다(상기의 비특허문헌 2).
본 발명의 유기 반도체 미립자의 분산액의 도포에 의해 형성된 유기 반도체 박막(도공막)은, 미결정이 집합한 다결정 구조이며, 이대로이면, 많은 결정립계나 결함이 존재하여, 이러한 존재가 전하의 수송을 저해하게 되어 있었다. 그러나, 본 발명에서는, 유기 반도체 미립자 재료에 의해 형성된 박막(도공막)을 열처리하는 것에 의해, 그 막이 액정 상태가 되고, 그 후, 냉각되어 다시 결정 상태가 된다. 이 때문에, 결정 상태가 될 때에, [1]분자의 재배열에 의한 강한 스택 상태의 형성, [2]결정화될 때에 불순물이 배출, [3]결정입도(grain size)가 증대하여, 결정립계, 결함 및 결손의 감소, [4]전극과의 밀착성의 향상 등의 복합적인 작용에 의해, 트랜지스터 특성의 향상, 즉, 전자 이동도가 증가한다.
본 발명의 유기 반도체 미립자 재료는, 서모 트로픽 액정성을 가지기 때문에, 본 발명의 유기 반도체 미립자 재료를 기판에 인쇄·도포 후, 또한 스멕틱 액정, 네마틱 액정(nematic liquid crystal)이 되는 온도 영역에 있어서의 열처리 공정에 의해, 막의 균일화를 더 행할 수 있다. 본 발명의 유기 반도체 미립자 재료는, 50℃∼350℃의 온도 영역에서, 스멕틱 액정 또는 네마틱 액정 중의 어느 하나의 액정 상태로 상전이하는 서모 트로픽 액정인 것을 특징으로 한다. 50℃ 이하이면 유기 박막 트랜지스터로서 이용하는 온도 환경에 의해 트랜지스터 특성이 크게 바뀔 가능성이 있다. 또한, 350℃ 이상이면, 플라스틱 제품의 기판의 사용이 곤란해질 뿐만이 아니라, 유기 반도체 재료의 메리트인 저비용, 염가의 설비에서의 제조가 곤란해진다.
특히 바람직한 재료로서는, 70℃에서 250℃의 온도 영역에서 액정 상태로 상전이하는 것인 것이 바람직하다. 특히 바람직한 서모 트로픽 액정성을 나타내는 온도 영역으로서는, 비용면, 트랜지스터 성능면에 더하여, 유연한 플라스틱 제품의 기판상에 유기 트랜지스터가 형성될 가능성도 있기 때문에, 70℃∼200℃의 범위이다.
열처리를 행하는 환경 분위기로서는, 대기 분위기중, 질소나 아르곤등의 불활성 가스중 또는 진공중의 어느 것으로도 행할 수 있다. 진공 분위기하 또는 불활성 가스 분위기하에서 열처리를 행하는 것은, 각 재료의 열화나 산화 등을 막을 수 있으므로, 보다 바람직하다.
또한, 열처리의 방법으로서는, 특별히 한정되지 않지만, 오븐, 열 롤 또는 열프레스 등을 이용할 수 있다. 또한, 인쇄법에 의해 유기 반도체 박막을 형성 후, 건조 존에서, 열처리와 건조를 겸할 수도 있다. 또한, 열처리의 시간은, 유기 반도체 박막이 소정의 온도에 이르면, 특별히 한정되지 않지만, 장시간의 열처리는 기재(基材)의 열화를 촉진하므로, 24시간 이내가 바람직하다.
본 발명의 유기 반도체 미립자 재료로 이루어지는 유기 반도체 박막은, 유기용매의 증기 중에 유지하는 것에 의해서, 유기 반도체 미립자의 재배열이 일어나, 보다 균일하고, 평활한 막을 부여한다. 이들 용매로서는, 먼저 열거한 분산에 사용하는 용매이면 문제없이 사용할 수 있지만, 특히 바람직한 용매로서 클로로포름, 트리클로로메탄, 트리클로로에틸렌 등 할로겐을 포함한 유기용매, 피리딘, n-메틸피롤리돈, 톨루엔, 크실렌 등을 들 수 있다. 용매의 처리의 방법으로서는, 용매를 포함한 밀폐된 용기 중에 유기 박막을 유지하는 방법, 용매 증기를 유기 박막에 분사하는 방법 등이 있다.
전술한 일반식(1)으로 표시되는 화합물은, n형 유기 반도체 재료로서의 특성을 발현하고, 상기 화합물을 유기 반도체 박막으로서 이용하는 것에 의해, 보다 유용한 유기 박막 트랜지스터를 제조할 수 있다. 이하, 본 발명에 의한 유기계의 유기 박막 트랜지스터에 대해서 보다 상세하게 설명하지만, 본 발명은 이들 구조에는 한정되지 않는다.
일반적으로, 유기 박막 트랜지스터의 구조는, 게이트 전극이 절연막으로 절연되고 있는 MIS구조(Metal-Insulator-Semiconductor 구조)가 잘 이용된다. 본 발명에서 이용할 수 있는 유기 박막 트랜지스터는, 유기 반도체 박막으로 이루어지는 유기 반도체층을 가지고 있고, 또한, 소스 전극, 드레인 전극 및 게이트 전극과 게이트 절연층으로 이루어지는 것이다. 본 발명의 유기 박막 트랜지스터에 있어서는, 유기 반도체 박막이 유기 반도체 미립자 재료에 의해 형성되는 것이다.
다음에, 본 발명의 유기 박막 트랜지스터의 형태에 대해 설명한다. 도 1, 2는, 본 발명의 유기 박막 트랜지스터의 구조의 일례를 각각 나타내는 단면도이다. 도 1의 유기 박막 트랜지스터의 형태에 있어서는, 기판(16)의 위에 게이트 전극(14)이 설치되고, 게이트 전극상에 절연층(11)이 적층되어 있고, 그 위에 소정의 간격으로 형성된 소스 전극(12) 및 드레인 전극(13)이 형성되고 있고, 또한 그 위에 유기 반도체 박막(15)이 적층되어 있는 보텀 게이트 보텀 콘택트형을 나타낸다. 도 2의 유기 박막 트랜지스터의 형태에 있어서는, 기판(16)의 위에 게이트 전극(14)이 설치되고, 게이트 전극상에 절연층(11)이 적층되어 있고, 그 위에 유기 반도체 박막(15)이 적층되고, 또한 그 위에 소정의 간격으로 형성된 소스 전극(12) 및 드레인 전극(13)이 형성되어 있는 보텀 게이트 톱 콘택트형을 나타낸다.
이러한 구성을 가지는 트랜지스터 소자에서는, 게이트 전극과 소스 전극의 사이에 전압을 인가하고, 인가되는 전압에 의해 유기 반도체 박막이 채널 영역을 형성하여, 소스 전극과 드레인 전극의 사이에 흐르는 전류가 제어되는 것에 의해서 스위칭 동작한다.
다음에, 본 발명의 유기 박막 트랜지스터를 형성하는 기재에 대해 설명한다. 기판의 형성 재료로서는, 절연성이 있는 재료이면 어느 것이라도 좋다. 예를 들면, 유리, 알루미나 등의 무기 재료로 이루어지는 기판이나, 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌 필름, 폴리스티렌, 폴리프로필렌, 폴리카보네이트 등의 플라스틱 제품의 기판을 이용할 수 있다. 플라스틱 제품의 기판을 이용한 경우는, 경량이고 내충격성이 우수한 유연한 유기 박막 트랜지스터를 제작할 수 있다. 이들 기판은, 단독으로 사용해도 좋고, 혹은 병용해도 좋다. 한편, 도전성이 있는 기판, 예를 들면, 실리콘을 기판 재료에 이용한 경우, 그 기판은 게이트 전극을 겸할 수도 있다.
다음에, 본 발명의 유기 박막 트랜지스터를 형성하는 절연체층에 대해서 설명한다. 본 발명에 있어서, 게이트 절연층을 구성하는 재료로서는, 특별히 한정되는 것은 아니지만, 예를 들면, SiO2, ZrO2, Ta2O5, La2O3, Al2O3, HfO2 등의 무기 재료를 들 수 있다. 또한, 고분자계 절연막재료로서는, 폴리이미드, 폴리메타크릴산 메틸, 폴리비닐 알코올, 폴리염화비닐, 폴리아크릴로니트릴, 폴리불화비닐리덴, 폴리에틸렌테레프탈라이트, 폴리에텔술폰, 폴리카보네이트 등의 유기 재료를 이용할 수 있다. 게이트 절연층에 사용하는 절연 재료는, 단독으로 사용해도 좋고, 혹은 병용해도 좋다.
이들, 절연체층의 형성 방법은, 특별히 한정되는 것은 아니지만, 예를 들면, 진공 증착법, CVD법, 스퍼터링법, 대기압 플라즈마법 등의 드라이 프로세스, 나아가서는, 스프레이 코트법, 스핀 코트법, 블레이드 코트법, 딥 코트법, 캐스트법, 롤 코트법, 바 코트법, 다이 코트법, 에어 나이프법, 슬라이드 호퍼법, 익스트루전(extrusion)법 등의 도포법, 각종 인쇄법이나 잉크젯법 등의 웨트 프로세스를 들 수 있고, 사용하는 재료의 특성에 따라 적절히 선택하여 적용할 수 있다. 예를 들면, 실리콘 기판상에 열산화, 수증기 산화 또는 플라즈마 산화로 SiO2를 층 형성시킨 것이라도 좋다.
한편, 게이트 절연막은, 화학적 표면 처리에 의해 소수화(疎水化)하는 것에 의해, 절연체층과 유기 반도체 박막의 친화성이 향상되어, 균일한 유기 반도체 박막의 형성을 가능하게 하고, 리크 전류도 억제하는 것이 가능해진다. 특별히 제한되는 것은 아니지만, 예를 들면, OTS(옥타데실트리클로로실란), ODS(옥타데실트리메톡시실란), HMDS(헥사메틸디실라잔) 등의 실란커플링제, 불소 함유 알킬 실란커플링제를 게이트 절연막상에 용액 도포 또는 진공 성막하여, 형성된다.
다음에, 본 발명의 유기 박막 트랜지스터를 형성하는 전극 재료에 대해 설명한다. 소스 전극, 드레인 전극 및 게이트 전극에 이용하는 전극 재료는, 도전성을 가지는 재료가 이용된다. 예를 들면, 금, 은, 구리, 백금, 알루미늄, 리튬, 나트륨, 칼륨, 마그네슘, 칼슘, 티탄, 인듐, 팔라듐, 망간 몰리브덴, 마그네슘, 칼슘, 바륨, 크롬, 텅스텐, 탄탈, 니켈, 코발트, 구리, 철, 납, 주석 등의 금속재료, 및 이들 합금, InO2, ZnO2, SnO2, 산화 인듐 주석(이하, ITO라 약기), 산화 인듐 아연(이하, IZO라 약기) 등의 도전성 산화물, 카본 블랙, 풀러렌, 카본 나노 튜브, 그래파이트 등의 탄소 재료, 도전성 고분자 화합물 등을 사용할 수 있다. 한편, 유기 반도체 박막과의 접촉면에 있어서 전기저항이 작은 금, 알루미늄, 마그네슘, 칼슘, ITO, IZO, 금/크롬 합금이 보다 바람직하다.
이들 전극의 형성 방법으로서는, 특별히 한정하는 것은 아니지만, 예를 들면, 도전성 재료를 용액에 분산시킨 분산액을 이용한 인쇄법, 도전성 재료를 용액에 용해시킨 용해액을 이용한 인쇄법, 증착법이나 스퍼터링법 등의 방법을 이용하여 형성할 수 있다.
또한, 소스 전극과 드레인 전극은, 서로 대향해서 배치되지만, 전극간의 거리(채널 길이)가 트랜지스터 특성을 결정하는 요인의 하나가 된다. 전극간의 거리(채널 길이)는, 통상 5,000㎛ 이하이면 문제없이 사용할 수 있지만, 바람직하게는 1,000㎛ 이하이고, 소스와 드레인 전극간의 폭(채널 폭)은 특별히 제한 없이 사용할 수 있지만, 바람직하게는 1㎜ 이하이다. 또한, 이 채널 폭은 전극의 구조가 빗(comb)형의 구조가 될 때 등은, 더 긴 채널 폭을 형성해도 좋다. 형성된 소스 전극, 드레인 전극의 두께는, 수㎚에서 수백㎛의 범위이면 문제없이 사용할 수 있지만, 30㎚에서 200㎛가 보다 바람직하다.
또한, 본 발명의 유기 박막 트랜지스터는, 대기중의 산소나 수분 등의 영향을 경감하는 목적으로, 유기 박막 트랜지스터의 외주면의 전체면, 또는 일부에 가스배리어층을 형성할 수도 있다. 가스배리어층을 형성하는 재료로서는, 예를 들면, 폴리비닐 알코올, 에틸렌-비닐알코올 공중합체, 폴리염화비닐, 폴리염화비닐리덴, 폴리테트라플루오로에틸렌, 등을 들 수 있다.
한편, 본 발명의 유기 박막 트랜지스터는, 전자 이동도(㎠/Vs), 온/오프비, 임계 전압(V)에 의해, 트랜지스터 특성을 평가할 수 있다. 특히, 전자 이동도는 유기 박막 트랜지스터에 있어서, 큰 전류를 얻을 수 있는 등, 큰 값인 것이 중요하다. 전자 이동도는, 0.0001㎠/Vs 이상인 것이 바람직하다. 또한, 0.001㎠/Vs이면, 메모리, 전자 페이퍼용 구동 소자로서 사용할 수 있지만, 0.01㎠/Vs 이상이면, 아몰퍼스 실리콘의 대체품으로서 액티브 매트릭스의 구동 소자 등에의 사용이 가능해진다.
실시예
이하, 본 발명의 실시예에 대해서 설명한다.
[제조예 1: 화합물 A의 합성]
우선, 페릴렌 테트라카복실산 무수물 3.9g과, 트리데실 아민 4.4g, 무수초산 아연 0.6g을, N-메틸-2-피롤리돈 50㎖중에 분산시켜, 질소 기류하, 160℃에서 4시간 교반한다. 냉각 후, 여과하여, 여과물을 메탄올·희염산, 그 다음에 물의 순서로 세정한다. 그 후, 건조하여 5.90g의 N,N'-트리데실-3,4,9,10-페릴렌 테트라카복실 디이미드를 얻었다(수율 70%). 얻어진 화합물은, 컬럼 크로마토를 이용하여 분취하고, 재결정에 의해 정제하여, 거친 입자로 하여, PTCDI-C13(화합물 A)을 얻었다. 시차주사 열량 측정 열분석(DSC)에 의한 흡열 피크(실온∼250℃까지 측정): 102℃, 155℃, 182℃, 209℃(도 7 참조).
[실시예 1: 분산액 A1의 조제]
상기에서 얻어진 화합물 A를 0.01질량%가 되도록 아세트니트릴(비유전률 37.5)에 혼합하고, 레이저 어브레이션법(파장 532㎚, 강도 100mJ/㎠ 조사(照射)시간 10분)에 따라 미립자 분산액을 조제하였다. 얻어진 분산액 A1은, 평균입자지름 45㎚, 표준 편차 14㎚(동적 광산란법(dynamic light scattering method)이었다. 이 분산액의 입자지름 분포를 도 3에 나타냈다. 또한, 분산액의 흡수 특성을 자외 가시 분광 광도계에 의해 측정하였다. 분산 전(bfTrr), 분산 직후(afTrr_soon), 3시간 후(afTrr 3h), 1일 후(afTrr 1d), 3일 후(afTrr 3d) 및, 10일간 후(afTrr 10d)의 흡수 특성의 변화를, 도 4에 각각 나타내었다.
[실시예 2: 분산액 A2의 조제]
상기에서 얻어진 화합물 A를 0.05질량%이 되도록 에탄올(비유전률 24.3)에 혼합하고, 레이저 어브레이션법(파장 532㎚, 강도 150mJ/㎠, 조사 시간 10분 )에 따라 조제하였다. 얻어진 분산액을 10일간 정치(靜置) 후, 상청액(supernatant)을 제거하고, 하층에 분리되어 있는 조제액을 분산액 A2로 하였다.
[실시예 3: 분산액 A3의 조제]
상기에서 얻어진 화합물 A를 0.05질량%이 되도록 디클로로에탄(비유전률 10.5)에 혼합하고, 레이저 어브레이션법(파장 532㎚, 강도 130mJ/㎠, 조사시간 10분)에 따라 미립자 분산액을 조제하였다. 얻어진 분산액 A3은, 평균입자지름 250㎚, 표준 편차 140㎚(동적 광산란법)였다.
[실시예 4: 분산액 A4의 조제]
상기에서 얻어진 화합물 A를 0.1질량%이 되도록 아세트니트릴(비유전률 37.5)에 혼합하고, 레이저 어브레이션법(파장 532㎚, 강도 100mJ/㎠ 조사시간 10분)에 따라 미립자 분산액을 조제하였다. 또한, 분산액 A4는, 분산 안정성이 우수하여, 제작 직후와 30일 후의 자외 가시 흡수 특성은, 변화하지 않았다.
상기에서 조정한 분산액 A1∼A4를, 각각 기판에 도공하고, 40℃의 진공 오븐중에서 1시간 건조하여, 소자를 제작하였다. 한편, 소자의 전극으로서는 ITO 또는 금을 사용하고, 채널 폭은 20㎛와 10㎛로 하였다. 고진공하에서 트랜지스터 특성을 측정하여, 열처리를 행한 후 재측정을 행하였다. 한편, 열처리는 진공 오븐중에서 설정 온도 100∼160℃에서, 10시간 행하였다.
[박막 트랜지스터의 평가]
박막 트랜지스터의 전기 특성은, AGILENT B1500A로 실온·진공하에서 측정하였다. ID(드레인 전류)-VD(드레인 전압) 특성의 VD의 소인(掃引) 방향은 0에서 100V로 하고, VG(게이트 전압)는 100에서 0V까지 20V 간격(interval)으로 하였다. ID-VG특성은, VD=100V에서 VG를 0에서 100V까지 스위핑(掃引, sweeping)하여 측정하였다.
(ID)1/2-VG 특성의 직선영역과 식(1)로부터, 이동도: μ를 산출하였다.
Figure 112013026039772-pct00005
식 (1)
상기 식(1) 중, Ci는 게이트 유전체의 정전 용량(nF/㎠), VT는 임계 전압이다. 전계 효과 이동도는, ID 1 /2-VG특성의 기울기로부터 식(1)을 이용하여 구하고, 피팅 직선의 X절편으로부터 임계 전압을 산출하였다.
[실시예 5] (분산액 A1을 이용한 유기 트랜지스터의 제작)
게이트 절연체층이 되는 산화 실리콘막(두께 200㎚)을 표면에 가지는 실리콘 기판을 준비하고, ITO(150㎚)를 스퍼터링 제막하고, 포토리소그래피와 웨트 에칭을 이용하여 소스 전극, 및 드레인 전극을 패터닝하였다. 이 때의 채널 길이, 채널 폭은 10㎛, 1,000㎛였다. 그 후, 구멍을 가지는 PDMS(폴리디메틸실록산) 시트를 기판에 밀착시키고, 그 구멍에 실시예 1의 분산액 A1을 시린지(syringe) 필터(0.45㎛)로 여과 후, 10㎕ 캐스트(cast)로 실리콘 기판상에 유기 반도체 박막을 형성하여, 진공중에서 50℃, 1시간의 건조·열처리를 행하였다.
상기에서 얻어진 트랜지스터에 대해서, 다른 게이트 전압마다에서의 드레인 전압과 드레인 전류를 측정하였다. 도 5에 나타낸 바와 같이, 드레인 전류-드레인 전압 곡선에 확연한 포화 영역이 관찰되었으므로, 전형적인 n형 특성을 가지는 전계 효과 트랜지스터로서 구동하는 것이 나타났다. 드레인 전류-드레인 전압 곡선으로부터 산출한 트랜지스터 특성치는, 10.7×10-6㎠/Vs, 임계 전압치는 32V, 온/오프비: 102였다. 결과를 표 1에 나타냈다.
[실시예 6] (분산액 A2를 이용한 유기 트랜지스터의 제작)
실시예 5와 같이, 실시예 2에서 얻은 분산액 A2를 이용하여, 유기 박막 트랜지스터를 제작하였다. 이 트랜지스터에 대해서, 다른 게이트 전압마다에서의 드레인 전압과 드레인 전류를 측정하였다. 드레인 전류-드레인 전압 곡선에 확연한 포화 영역이 관찰되었으므로, 전형적인 n형 특성을 가지는 전계 효과 트랜지스터로서 구동하는 것이 나타났다. 40℃의 진공 오븐중에서 1시간 건조하여, 고진공하에서 트랜지스터 특성을 측정하였다. 드레인 전류-드레인 전압 곡선으로부터 산출한 트랜지스터 특성치는, 2.49×10-6㎠/Vs, 임계 전압치는 3.9V였다. 결과를 표 1에 나타냈다.
표 1 : 유기 박막 트랜지스터의 특성
Figure 112013026039772-pct00006
[실시예 7∼10]
실시예 5와 같이, 실시예 3에서 얻은 분산액 A3을 사용 전에 초음파 처리한 분산액을 이용하여 유기 박막 트랜지스터를 제작하였다. 얻어진 각 트랜지스터에 대해서, 다른 게이트 전압마다에서의 드레인 전압과 드레인 전류를 측정하였다. 드레인 전류-드레인 전압 곡선에 확연한 포화 영역이 관찰되었으므로, 전형적인 n형 특성을 가지는 전계 효과 트랜지스터로서 구동하는 것이 나타났다. 40℃의 진공 오븐중에서 1시간 건조하여, 고진공하에서 트랜지스터 특성을 측정한 후, 진공 오븐중에서 설정 온도(100∼160℃), 10시간 열처리를 더 행하여, 트랜지스터 특성을 재측정하였다. 열처리 온도, 및 드레인 전류-드레인 전압 곡선으로부터 산출한 트랜지스터 특성치를 표 2에 나타냈다.
표 2 : 유기 박막 트랜지스터의 특성
Figure 112013026039772-pct00007
[실시예 11]
게이트 절연체층이 되는 산화 실리콘막(두께 200㎚)을 표면에 가지는 실리콘 기판을 준비하고, 섀도 마스크를 이용하여, 소스/드레인 전극으로서 금 전극(100㎚)의 패턴을 형성하였다. 이 때의 채널 길이, 채널 폭은 10㎛, 1,000㎛였다. 그 후, 분산액 A3을 기판에 피펫으로 2㎕를 캐스트하고, 실리콘 기판상에 유기 반도체 박막을 형성하여, 진공중에서 40℃, 1시간 건조하였다.
드레인 전류-드레인 전압 곡선에 확연한 포화 영역이 관찰되었으므로, 전형적인 n형 특성을 가지는 전계 효과 트랜지스터로서 구동하는 것이 나타났다. 드레인 전류-드레인 전압 곡선으로부터 산출한 트랜지스터 특성치는, 3.3×10-5㎠/Vs, 임계 전압치는 38V였다.
[실시예 12]
실시예 11에서 제작한 유기 박막 트랜지스터를 180℃, 10시간, 진공 오븐중에서 열처리하여, 실시예 11의 유기 박막 트랜지스터를 얻었다.
드레인 전류-드레인 전압 곡선에 확연한 포화 영역이 관찰되었으므로, 전형적인 n형 특성을 가지는 전계 효과 트랜지스터로서 구동하는 것이 나타났다. 드레인 전류-드레인 전압 곡선으로부터 산출한 트랜지스터 특성치는, 1.8×10-4㎠/Vs, 임계 전압치는 64V였다.
[실시예 13]
게이트 절연체층이 되는 산화 실리콘막(두께 200㎚)을 표면에 가지는 실리콘 기판을 준비하고, 섀도 마스크를 이용하여, 소스/드레인 전극으로서 금 전극(100㎚)의 패턴을 형성하였다. 이 때의 채널 길이, 채널 폭은 10㎛, 1,000㎛였다. 기판을 세정한 후, ODTS(옥타데실트리클로로실란)를 포함한 톨루엔 용액을 기판상에 적하하고, 40℃에서 10분간의 처리를 행하였다. 다시 기판을 세정하고, 그 후, 분산액 A4를 기판에 피펫으로 5㎕를 캐스트하여, 진공중(40℃)에서 건조하고, 실리콘 기판상에 유기 반도체 박막을 형성하였다.
드레인 전류-드레인 전압 곡선에 확연한 포화 영역이 관찰되었으므로, 전형적인 n형 특성을 가지는 전계 효과 트랜지스터로서 구동하는 것이 나타났다. 드레인 전류-드레인 전압 곡선으로부터 산출한 트랜지스터 특성치는, 1.1×10-3㎠/Vs, 임계 전압치는 47V, 온 오프비는 103이었다.
[실시예 14]
실시예 13에서 제작한 소자를 고순도 질소 분위기하에서 180℃의 열처리를 하였다. AFM(원자간력 현미경)에 의해, 얻어진 소자의 유기 반도체 박막을 관찰하면, 열처리를 행하는 것에 의해 표면이 평활하게 되어 균일한 막이 되고 있는 것을 확인할 수 있었다.
드레인 전류-드레인 전압 곡선에 확연한 포화 영역이 관찰되었으므로, 전형적인 n형 특성을 가지는 전계 효과 트랜지스터로서 구동하는 것이 나타났다. 드레인 전류-드레인 전압 곡선으로부터 산출한 트랜지스터 특성치는, 2.7×10-2㎠/Vs, 임계 전압치는 50V, 온 오프비는 105였다.
본 발명에 의하면, 높은 전자 이동도 및 높은 온/오프치를 가짐과 함께, 유기 반도체 미립자 재료를 이용한 도포법·인쇄법에 의해 유기 반도체 박막을 형성할 수 있는 유기 반도체 재료를 제공할 수 있다. 또한, 상기 유기 반도체 재료를 이용하여 제조되는 유기 박막 트랜지스터를 제공할 수 있다.
11 : 절연층
12 : 소스 전극
13 : 드레인 전극
14 : 게이트 전극
15 : 유기 반도체 박막
16 : 기판

Claims (10)

  1. 유기 반도체 재료로서 사용할 수 있는 미립자 형상의 재료로서, 그 미립자는 50℃∼350℃의 온도로 가열되면 액정 상태로 상전이하는 서모 트로픽 액정이고, 하기 일반식(1)로 표시되는 페릴렌 테트라카복실 디이미드 유도체로 이루어지는 것으 특징으로 하는 유기 반도체 미립자 재료.
    Figure 112014038141646-pct00017

    (다만, 식중, R1, R2는, 각각 독립하여, 탄소수가 1∼22의 분기 또는 비분기의 알킬기이며, N, O, S 또는 P의 헤테로 원자를 포함하고 있어도 좋다.)
  2. 제 1 항에 있어서, 상기 일반식(1)로 표시되는 유도체가, 하기 구조식(1)로 표시되는 N,N'-디트리데실 페릴렌 테트라카복실 디이미드, 또는, 하기 구조식(2)로 표시되는 N,N'-비스(3-(n-도데실옥시)-n-프로필)-3,4,9,10-페릴렌 테트라카복실 디이미드인 유기 반도체 미립자 재료.
    Figure 112014038141646-pct00018
  3. 제 1 항에 있어서, 상기 액정 상태로 상전이하는 온도가, 100℃∼250℃인 유기 반도체 미립자 재료.
  4. 제 1 항에 있어서, 상기 미립자의 평균입자지름이, 10㎚에서 10㎛인 유기 반도체 미립자 재료.
  5. 제 1 항 내지 제 4 항 중의 어느 한 항에 기재된 유기 반도체 미립자 재료에 의해서 형성되어 이루어지는 것을 특징으로 하는 유기 반도체 박막.
  6. 유기 반도체막을 형성하기 위해서 이용되는 분산액으로서, 제 1 항 내지 제 4 항 중의 어느 한 항에 기재된 유기 반도체 미립자 재료를 유기용매에 분산시켜서 이루어지는 것을 특징으로 하는 유기 반도체막 형성용 분산액.
  7. 제 6 항에 있어서, 상기 유기용매의 비유전률이, 2∼60인 유기 반도체막 형성용 분산액.
  8. 제 6 항에 기재된 유기 반도체막 형성용 분산액을 기판에 도공하여 건조 후, 형성된 도공막을 50℃∼350℃의 온도로 가열처리함으로써, 그 막중의 유기 반도체 미립자 재료를 액정 상태로 상전이시켜, 기판상에 균일한 유기 반도체 박막을 형성하는 것을 특징으로 하는 유기 반도체 박막의 제조 방법.
  9. 기판상에, 게이트 전극, 게이트 절연층, 유기 반도체 박막 및 소스 전극 및 드레인 전극이 적어도 형성되어 있는 유기 박막 트랜지스터에 있어서, 상기 유기 반도체 박막이, 제 5 항에 기재된 유기 반도체 박막인 것을 특징으로 하는 유기 박막 트랜지스터.
  10. 기판상에, 게이트 전극, 게이트 절연층, 유기 반도체 박막 및 소스 전극 및 드레인 전극이 적어도 형성되어 있는 유기 박막 트랜지스터에 있어서, 상기 유기 반도체 박막이, 제 8 항에 기재된 제조 방법으로 형성한 유기 반도체 박막인 것을 특징으로 하는 유기 박막 트랜지스터.
KR1020137007654A 2010-08-29 2011-08-17 유기 반도체 미립자 재료, 유기 반도체 박막, 유기 반도체막 형성용 분산액, 유기 반도체 박막의 제조 방법 및 유기 박막 트랜지스터 KR101473124B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010191604 2010-08-29
JPJP-P-2010-191604 2010-08-29
PCT/JP2011/068623 WO2012029544A1 (ja) 2010-08-29 2011-08-17 有機半導体微粒子材料、有機半導体薄膜、有機半導体膜形成用分散液、有機半導体薄膜の製造方法および有機薄膜トランジスタ

Publications (2)

Publication Number Publication Date
KR20130067296A KR20130067296A (ko) 2013-06-21
KR101473124B1 true KR101473124B1 (ko) 2014-12-15

Family

ID=45772648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137007654A KR101473124B1 (ko) 2010-08-29 2011-08-17 유기 반도체 미립자 재료, 유기 반도체 박막, 유기 반도체막 형성용 분산액, 유기 반도체 박막의 제조 방법 및 유기 박막 트랜지스터

Country Status (6)

Country Link
US (1) US9518224B2 (ko)
EP (1) EP2613375B1 (ko)
JP (1) JP5613948B2 (ko)
KR (1) KR101473124B1 (ko)
CN (1) CN103081149B (ko)
WO (1) WO2012029544A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107253394B (zh) * 2012-08-06 2019-05-03 株式会社尼康 转印装置以及基板处理装置
JP6210510B2 (ja) * 2013-12-12 2017-10-11 国立大学法人信州大学 有機半導体膜、有機半導体膜の形成方法および有機トランジスタ素子
US11802337B1 (en) * 2014-01-28 2023-10-31 United States of America as Administrator of NASA Atmospheric pressure plasma based fabrication process of printable electronics and functional coatings
CN104503127B (zh) * 2014-12-01 2017-10-13 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN110707216B (zh) * 2019-10-24 2023-06-13 宁波石墨烯创新中心有限公司 石墨烯薄膜晶体管、其制备方法及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005281180A (ja) * 2004-03-29 2005-10-13 Asahi Kasei Corp 縮合多環芳香族化合物微粒子及びその製造方法、並びに、縮合多環芳香族化合物薄膜及びその製造方法
KR20080042821A (ko) * 2005-07-14 2008-05-15 고꾸리쯔다이가꾸호오징 야마나시다이가꾸 액정성 유기 반도체 재료 및 이것을 이용한 반도체 소자또는 정보 기록 매체

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335932A (ja) * 2003-05-12 2004-11-25 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法
US7326956B2 (en) 2004-12-17 2008-02-05 Eastman Kodak Company Fluorine-containing N,N′-diaryl perylene-based tetracarboxylic diimide compounds as N-type semiconductor materials for thin film transistors
US7198977B2 (en) 2004-12-21 2007-04-03 Eastman Kodak Company N,N′-di(phenylalky)-substituted perylene-based tetracarboxylic diimide compounds as n-type semiconductor materials for thin film transistors
JP5576611B2 (ja) * 2008-01-25 2014-08-20 旭化成株式会社 縮合多環芳香族化合物のシート状結晶を基板上に積層することを含む新規有機半導体薄膜の製造方法、及び液状分散体
JP5207783B2 (ja) * 2008-03-10 2013-06-12 富士フイルム株式会社 軸配位子を有するフタロシアニン化合物からなるｎ型有機半導体材料

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005281180A (ja) * 2004-03-29 2005-10-13 Asahi Kasei Corp 縮合多環芳香族化合物微粒子及びその製造方法、並びに、縮合多環芳香族化合物薄膜及びその製造方法
KR20080042821A (ko) * 2005-07-14 2008-05-15 고꾸리쯔다이가꾸호오징 야마나시다이가꾸 액정성 유기 반도체 재료 및 이것을 이용한 반도체 소자또는 정보 기록 매체

Also Published As

Publication number Publication date
JP5613948B2 (ja) 2014-10-29
CN103081149B (zh) 2016-07-06
US9518224B2 (en) 2016-12-13
CN103081149A (zh) 2013-05-01
EP2613375A1 (en) 2013-07-10
JPWO2012029544A1 (ja) 2013-10-28
US20130153884A1 (en) 2013-06-20
EP2613375B1 (en) 2021-01-13
EP2613375A4 (en) 2017-04-12
WO2012029544A1 (ja) 2012-03-08
KR20130067296A (ko) 2013-06-21

Similar Documents

Publication Publication Date Title
JP5665137B2 (ja) 有機半導体材料、有機半導体薄膜および有機薄膜トランジスタ
JP5477978B2 (ja) 電界効果トランジスタ
JP6170488B2 (ja) 新規縮合多環芳香族化合物及びその用途
JPWO2009139339A1 (ja) カーボンナノチューブ複合体、有機半導体コンポジットならびに電界効果型トランジスタ
EP2430678B1 (en) Organic semiconductor material, organic semiconductor thin film, and organic thin-film transistor
KR101473124B1 (ko) 유기 반도체 미립자 재료, 유기 반도체 박막, 유기 반도체막 형성용 분산액, 유기 반도체 박막의 제조 방법 및 유기 박막 트랜지스터
JP2009283924A (ja) 電界効果型トランジスタ
JP5733612B2 (ja) 有機半導体薄膜用材料、該材料を用いた有機半導体薄膜の形成方法および有機薄膜トランジスタ
JP2005079204A (ja) 電界効果型トランジスタおよびその製造方法
JP2015199716A (ja) 多環縮環化合物、有機半導体材料、有機半導体デバイス及び有機トランジスタ
JP5638319B2 (ja) 有機薄膜形成材料、有機薄膜、該薄膜の製造方法、有機薄膜素子およびｎ型の有機薄膜トランジスタ
JP2007188923A (ja) 電界効果型トランジスタおよびそれを用いた画像表示装置
JP6210510B2 (ja) 有機半導体膜、有機半導体膜の形成方法および有機トランジスタ素子
JP6833445B2 (ja) 有機トランジスタ
JP2004319982A (ja) 電界効果型トランジスタおよびその製造方法
EP2138545B1 (en) Use of porphyrazine derivative as semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 5