JP4725563B2 - ノイズ発生回路、半導体集積回路、及び、ノイズ耐性評価方法 - Google Patents

ノイズ発生回路、半導体集積回路、及び、ノイズ耐性評価方法 Download PDF

Info

Publication number
JP4725563B2
JP4725563B2 JP2007222233A JP2007222233A JP4725563B2 JP 4725563 B2 JP4725563 B2 JP 4725563B2 JP 2007222233 A JP2007222233 A JP 2007222233A JP 2007222233 A JP2007222233 A JP 2007222233A JP 4725563 B2 JP4725563 B2 JP 4725563B2
Authority
JP
Japan
Prior art keywords
noise
circuit
latch
data
ndata
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007222233A
Other languages
English (en)
Other versions
JP2009054916A (ja
Inventor
俊彦 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007222233A priority Critical patent/JP4725563B2/ja
Publication of JP2009054916A publication Critical patent/JP2009054916A/ja
Application granted granted Critical
Publication of JP4725563B2 publication Critical patent/JP4725563B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、ノイズ発生回路及び半導体集積回路に関し、更に詳しくは、動作ノイズを発生するノイズ発生回路、及び、そのようなノイズ発生回路を有する半導体集積回路に関する。また、本発明は、半導体装置におけるノイズ耐性評価方法に関する。
デジタル回路とアナログ回路とを混載した半導体集積回路(LSI)がある。デジタル・アナログ混載のLSIでは、デジタル回路が発生する電気的ノイズに起因して、アナログ回路に動作不良や特性不良が発生することがあり、このような動作不良や特性不良をいかに抑制するかは、デジタル・アナログ混載のLSIを開発する上での重要な課題になっている。特に、近年では、回路の高速化や低電圧化などにより、高速インターフェース回路や高速SRAM、PLL回路になどにアナログ回路を採用するケースが増えてきており、アナログ回路の動作不良等を抑制する必要性は、ますます加速すると考えられる。このような事情により、周辺ロジックからのノイズに対するアナログ回路のノイズ耐性の評価が重要である。
デジタル・アナログ混載のLSIにて、アナログ回路のノイズ耐性テストを行う技術としては、例えば特許文献1に記載されたものがある。特許文献1には、リングオシレータをノイズ源としたデジタルノイズ発生回路と、それを利用した評価方法とが記載されている。特許文献1では、半導体集積回路は、複数のリングオシレータを搭載しており、稼動するリングオシレータ数を任意に切り替えることで、ノイズ量を定量的にコントロールし、アナログ回路のノイズ耐性を定量的に評価する。
特開2001−264394号公報
特許文献1に記載の技術の問題点としては、ノイズ発生の仕方が、一般的なデジタル回路からのノイズ発生の仕方と異なることが挙げられる。すなわち、一般的なデジタル回路は、クロック信号に基づいて動作するが、リングオシレータによるノイズ波形は極大点/極小点を持つものではない。また、リングオシレータは、定常的に同量のノイズを発生させるものであり、ノイズ発生の仕方は、一般的なデジタル回路が発生するノイズとは異なる。従って、評価時に問題がなくても、実際にクロック同期のLSIに搭載した際に、特性不良が現れる可能性がある。
また、デジタル・アナログ混載のLSIでは、クロック信号はクロックツリーなどでLSI全体に分配されるため、LSI全体が一斉に動作する。しかし、リングオシレータが発生するノイズは、局所的なものであり、LSI全体に対して有効なものではない。従って、リングオシレータを用いた評価時と、デジタル・アナログ混載のLSIへの搭載時とで、アナログ回路へのノイズ到達経路は全く異なり、正しい評価ができないことが考えられる。
上記したように、リングオシレータを使用したノイズ発生回路は、同期クロックを使用したデジタル回路には適用できない。特に、昨今の高速で、かつ、10mmを超えるような大規模なLSIに搭載されるノイズ発生回路とアナログ回路の評価には、これまでとは異なる手法が提案されるべき状況にある。これは、リングオシレータを用いた方式では、評価では発生しないが、製品版のLSIの評価や、製品上で実際に動作させたときに、問題が起こるといった事態が発生するためである。
本発明は、製品版の半導体集積回路がデジタル回路を含むときに、製品版の半導体集積回路で発生するノイズに近いノイズを発生させることができるノイズ発生回路を提供することを目的とする。また、本発明は、そのようなノイズ発生回路を搭載する半導体集積回路、及び、半導体集積回路におけるノイズ耐性評価方法を提供することを目的とする。
上記目的を達成するために、本発明のノイズ発生回路は、クロック信号に同期して、所定のノイズパターンデータNDATAをラッチする複数のラッチ回路を有し、前記複数のラッチ回路が縦続に接続され、該縦続接続において隣接する2つのラッチ回路の間に、データセレクト信号に従って、ノイズパターンデータNDATA又は前段のラッチ回路の出力データを選択して出力するセレクタを更に有し、前記ラッチ回路は、前記セレクタが出力するノイズパターンデータNDATA又は前段のラッチ回路の出力データに対応するデータをラッチする、ことを特徴とする。
本発明の半導体集積回路は、半導体集積回路内のエリアを領域分割した複数の小エリアに対応して、クロック信号に同期して、所定のノイズパターンデータNDATAをラッチする複数のラッチ回路を有するノイズ発生回路を複数備え、前記各ノイズ発生回路では、前記複数のラッチ回路が縦続に接続されており、前記ノイズ発生回路は、前記縦続接続において隣接する2つのラッチ回路の間に、データセレクト信号に従って、ノイズパターンデータNDATA又は前段のラッチ回路の出力データを選択して出力するセレクタを更に有し、前記ラッチ回路は、前記セレクタが出力するノイズパターンデータNDATA又は前段のラッチ回路の出力データに対応するデータをラッチする、ことを特徴とする。
本発明のノイズ耐性評価方法は、半導体集積回路内のエリアを領域分割した複数の小エリアに対応して、クロック信号に同期して、所定のノイズパターンデータNDATAをラッチする複数のラッチ回路を有するノイズ発生回路を複数備え、前記各ノイズ発生回路では、前記複数のラッチ回路が縦続に接続されており、前記ノイズ発生回路は、前記縦続接続において隣接する2つのラッチ回路の間に、データセレクト信号に従って、ノイズパターンデータNDATA又は前段のラッチ回路の出力データを選択して出力するセレクタを更に有し、前記ラッチ回路は、前記セレクタが出力するノイズパターンデータNDATA又は前段のラッチ回路の出力データに対応するデータをラッチする半導体集積回路を用いたノイズ耐性評価方法であって、前記各小エリアに対応するノイズ発生回路のうちで所望のノイズ発生回路を動作状態に制御し、ノイズ耐性評価を行うことを特徴とする。
本発明のノイズ発生回路及び半導体集積回路では、製品版の半導体集積回路がデジタル回路を含むときに、製品版の半導体集積回路で発生するノイズに近いノイズを発生させることができる。また、本発明のノイズ耐性評価方法では、製品版の半導体集積回路で発生するノイズに近いノイズを発生させた状態で、ノイズ耐性評価を実施できる。
以下、図面を参照し、本発明の実施の形態を詳細に説明する。図1は、本発明の第1実施形態のノイズ発生回路を含む半導体集積回路(LSI)を示している。このLSIは、製品評価用のLSIであり、LSIのサイズや、I/Oバッファの配置などは、製品版の半導体集積回路と同じにする。LSIは、内部エリアのうちで、I/Oバッファ領域を除くエリアが機能的に複数の小エリアに分割されている。図1の例では、LSIは、4×4に分割され、計16個の小エリアに分割されている。半導体装置は、各小エリアにノイズ源(ノイズ発生回路)12を有する。図1の例では、計16個のノイズ源12(ノイズ源#0〜#F)を有する。各ノイズ源12は、小エリア内に、均等に配置された複数のFF(フリップフロップ)を有する。各ノイズ源12は、独立に動作/非動作が制御可能である。
なお、図1では、小エリアの分割数を4×4の16個としたが、分割数はこれには限定されない。また、図1では、図示を省略しているが、ノイズ耐性を評価するアナログ回路などは、小エリアの中や、小エリア間の境界部分など、任意の場所に配置することが可能である。評価対象がインターフェース回路の場合は、その回路は、I/O領域の中に配置する。また、評価対象の回路ブロックが大きく、ノイズ源12と評価対象の回路とが共存できないときには、いくつかの小エリアではノイズ源12を配置せず、その箇所に、評価対象の回路を配置してもよい。
図2に、半導体集積回路の回路構成を示す。各ノイズ源12には、共通のノイズパターンデータNDATA及びクロック信号CLKが入力される。クロック信号CLKは、LSI全体に分配されるシステムクロックである。また、各ノイズ源12には、個別に、ノイズ源12を活性化させるためのノイズイネーブル信号EN0〜ENFが入力される。各ノイズ源12は、対応するノイズイネーブル信号ENによって、動作/非動作を制御する。クロック信号CLKの分配方式(分配配線のルートなど)は、製品LSIと同等のノイズで評価することを考え、製品版のLSIとできるだけ同じにする。また、クロック信号CLKの周波数も、製品版のLSIと同じ周波数とする。
図3に、各ノイズ源の回路構成を示す。ノイズ源12は、複数のFF11(ラッチ回路)と、AND回路13とを有する。各FF11のデータ入力端子には、ノイズパターンデータNDATAが入力される。ノイズパターンデータNDATAは、例えばLSIの外部入力ピンから入力される、所定パタン/ランダムパターンのデータである。ノイズパターンデータNDATAを外部入力ピンから入力するのに代えて、LSI内部に、所定パタン/ランダムパターンを発生するジェネレータを用意しておき、そのジェネレータにより与えてもよい。半導体集積回路が有するFFの総数(16個のノイズ源12が有するFFの総数)は、製品版のLSIに搭載されるFFの数やゲート数などから換算して決定する。すなわち、評価版のLSIで、製品版のLSIにて発生するノイズに相当するノイズを発生させるために必要な数のFFを搭載する。
AND回路13は、クロック信号CLKと、ノイズイネーブル信号ENとの論理積をとる。各FF11のクロック端子には、AND回路13が出力するクロック信号CLKとノイズイネーブル信号ENとの論理積の結果が入力される。ノイズ源12を活性化させる際は、ノイズイネーブル信号ENを“1”とする。ノイズイネーブル信号ENが“1”のときは、クロック信号CLKは、AND回路13を介して、各FF11のクロック入力端子に入力される。FF11は、AND回路13を介して入力するクロック信号CLKに従って、ノイズパターンデータNDATAを取り込み、ノイズパターンデータNDATAに沿ったノイズを発生する。すなわち、ノイズ源12は、活性化状態となる。
ノイズ源12が活性化状態にあるときで、ノイズパターンデータNDATAが“0”に固定される場合は、FF11は、クロック信号CLKに従って“0”を取り込むことになる。この場合は、FF11内でデータ反転がなく、ノイズ源12が発生するノイズは小さい。FF11内部でデータ反転がないときに、ノイズ源12が発生するノイズが0にならないのは、FF11の内部に、クロック信号CLKをFF内に分配する部分があり、その部分がクロック信号CLKに同期して動作するためである。ノイズパターンデータNDATAが“1”に固定される場合も、ノイズパターンデータNDATAが“0”に固定される場合と同様である。
ノイズ源12が活性化状態にあるときで、ノイズパターンデータNDATAが“0”と“1”とで変化するときは、FF11の取り込み値が変化し、FF11内でデータ反転が起こる。このときFFが発生するノイズは、データ反転が起きない場合に比して大きくなる。ノイズ源12は、複数のFF11を有しており、各FF11がクロック信号CLKに同期して一斉に動作するので、回路全体では、クロック信号CLKに同期して大きなノイズを発生する。ノイズ源12が発生するノイズの量は、ノイズパターンデータNDATAの供給パターンを変えることで制御可能である。従って、ある期間では、ノイズ源12が発生する単位時間当たりのノイズ量を大きくし、別の期間では、ノイズ源12が発生する単位時間当たりのノイズ量を小さくするという制御が可能である。
ノイズイネーブル信号ENが“0”のときは、AND回路13の出力はLレベルに固定され、FF11へのクロック信号CLKの供給が停止される。このとき、FF11は動作保持状態となり、FF11は動作していないとみなすことができる。すなわち、ノイズ源12は、非動作状態となる。ノイズ源12が非活性化状態にあるときは、ノイズパターンデータNDATAが“0”と“1”との間で変化したとしても、FF11が発生するノイズは小さく、ノイズ源12は、ノイズをほとんど発生しない。
半導体集積回路では、図2に示すように、各ノイズ源12に、個別に、ノイズイネーブル信号EN0〜ENFが入力されており、各ノイズ源12の動作/非動作を個別に設定可能である。評価対象の回路のノイズ耐性試験では、全てのノイズ源12を動作状態にした試験、及び、計16個のノイズ源12のうちの所望の箇所のノイズ源を動作状態にした試験が可能である。
図4に、小エリアごとに動作/非動作を選択した例を示す。この例では、ノイズイネーブル信号EN0〜4、7、8、B〜Fを“1”にして、ノイズ源#0〜#4、#7、#8、#B〜#Fの計12個のノイズ源12を動作状態としている、また、ノイズイネーブル信号EN5、6、9、Aを“0”にして、ノイズ源#5、#6、#9、#Aの4つのノイズ源を非動作状態としている。小エリアのうちのどのエリアのノイズ源12を動作状態にし、どのエリアのノイズ源を非動作状態とするかは、評価の目的などに応じて、適宜選択すればよい。
本実施形態では、ノイズ源12を、クロック信号CLKに同期して動作するFFを用いて構成する。ノイズ源12内のFF11は、クロック信号の遷移時に最も電流変化が激しく、クロック信号に同期する形でノイズを発生する。このため、ノイズ源12により、クロック信号CLKに同期したノイズを発生することができ、このようなノイズ源12を用いることで、デジタル回路が含まれるLSIに特有のノイズを再現できる。
本実施形態では、ノイズ源12が有するFFの総数を、製品版のLSIに搭載されるFFの数やゲート数などから換算して決定する。このようにすることで、ノイズ源12を搭載する評価用のLSIにて、製品版のLSIと同等なノイズを発生することができる。従って、評価用のLSIにて、製品版のLSIのノイズ相当量で評価が可能となり、製品搭載前に、アナログ回路などのノイズ耐性を、本番並みのノイズで評価することができる。
本実施形態では、ノイズイネーブル信号ENを用いて、ノイズ源12を動作状態にする小エリアと、非動作状態にする小エリアとを任意に設定でき、細かなノイズ評価が可能である。例えば、評価対象の回路に対して、動作させるノイズ源12のエリアを変更しつつ評価を行うことで、ノイズ源12との距離や方向と、ノイズ耐性との関係を調べることができる。このような評価は、製品版のLSIでの回路搭載位置の検討に有効である。
図5は、本発明の第2実施形態のノイズ発生回路の構成を示す。本実施形態におけるノイズ源12aは、図3に示す構成に、インバータ14とセレクタ15とが追加された構成である。インバータ14は、ノイズパターンデータNDATAを反転して出力する。セレクタ15は、セレクト信号SELに基づいて、NDATA、又は、NDATAをインバータ14で反転した信号/NDATAを、各FF11に出力する。
本実施形態では、セレクタ15に入力するセレクト信号SELに応じて、動作時にFF11が取り込むデータを、ノイズパターンデータNDATAと、その反転パターンデータ/NDATAとの間で切り換えることができる。セレクト信号SELは、小エリアごとに、個別に設定可能とする。このようにすることで、あるノイズ源12aではノイズパターンデータNDATAに基づくノイズを発生させつつ、別のノイズ源12aでは反転パターンデータ/NDATAに基づくノイズを発生させることができる。
図6に、ノイズパターンデータNDATAに従ったノイズを発生させる小エリアと、反転パターンデータ/NDATAに従ったノイズを発生させる小エリアとを組み合わせた例を示す。この例では、ノイズイネーブル信号EN0〜3及びC〜Fを“1”として、ノイズ源#0〜#3及び#C〜#Fを動作状態にし、ノイズイネーブル信号EN4〜Bを“0”として、ノイズ源#4〜#Bを非動作状態としている。
また、動作状態のノイズ源12aのうちのノイズ源#0〜#3とノイズ源#C〜#Fとに供給するセレクト信号を互いに反転した信号とし、ノイズ源#0〜#3ではノイズパターンデータNDATAに従ったノイズを発生させ、ノイズ源#C〜#Fでは反転パターンデータ/NDATAに従ったノイズを発生させている。このように、本実施形態では、ノイズ源12aの動作/非動作に加えて、ノイズパターンデータNDATAの反転/非反転を選択することができ、より多くのバリエーションで、ノイズを発生させることができる。
図7は、本発明の第3実施形態のノイズ発生回路の構成を示している。本実施形態のノイズ源12bでは、セレクタ17を用い、FF11の入力データを、ノイズパターンデータNDATAと前段のFF11とで切り換え可能に構成する。セレクタ17は、ノイズパターンデータNDATAと、前段のFF11の出力データを入力する。セレクタ17は、データセレクト信号SPSELに基づいて、ノイズパターンデータNDATA又は前段のFF11の出力データの何れかを選択して出力する。初段のFF11のデータ入力端子には、ノイズパターンデータNDATAを入力する。2段目以降のFF11のデータ入力端子には、バッファ16を介して、セレクタ17が選択したデータを入力する。
複数のノイズ源12bについて、各ノイズ源12bの動作/非動作を個別に設定可能な点は、第1実施形態と同様である。本実施形態では、ノイズイネーブル信号ENにより、各ノイズ源12bの動作/非動作を選択できると共に、データセレクト信号SPSELにより、ノイズ源12bを構成する各FF11に入力するデータを、ノイズパターンデータNDATAと前段のFF11の出力とで切り換え可能である。従って、本実子形態では、第1実施形態に比して、より多くのバリエーションで、ノイズを発生させることができる。
なお、上記各実施形態では、クロック信号CLK及びノイズパターンデータNDATAを1つの信号とし、これを各ノイズ源12に分配したが、これら信号をそれぞれ複数用意して、各ノイズ源に分配する構成も可能である。また、上記各実施形態では、各ノイズ源12に個別にノイズイネーブル信号ENを入力したが、これには限られない。例えば、いくつかのノイズ源12でグループを構成し、グループごとに個別にノイズイネーブル信号ENを入力する構成でもよい。例えば、図6で、各行を1まとめにして、行ごとにノイズイネーブル信号ENを入力し、行ごとに動作/非動作を制御する構成としてもよい。図7では、入力データを反転させずに出力するバッファ16を用いる例を示したが、バッファ16にてデータを反転して出力してもよい。評価対象の回路は、アナログ回路には限らず、デジタル回路であってもよい。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明のノイズ発生回路、半導体集積回路、及び、ノイズ耐性評価方法は、上記実施形態にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
本発明の第1実施形態のノイズ発生回路含む半導体集積回路を示すブロック図。 半導体集積回路における回路接続を示すブロック図。 ノイズ源の構成を示すブロック図。 ノイズ発生エリアの選択例を示すブロック図。 本発明の第2実施形態のノイズ発生回路の構成を示すブロック図。 ノイズ発生エリアとデータ反転との組合せ例を示すブロック図。 本発明の第3実施形態のノイズ発生回路の構成を示すブロック図。
符号の説明
11:フリップフロップ(ラッチ回路)
12:ノイズ源(ノイズ発生回路)
13:AND回路
14:インバータ
15、17:セレクタ
16:バッファ

Claims (7)

  1. クロック信号に同期して、所定のノイズパターンデータNDATAをラッチする複数のラッチ回路を有し、
    前記複数のラッチ回路が縦続に接続され、該縦続接続において隣接する2つのラッチ回路の間に、データセレクト信号に従って、ノイズパターンデータNDATA又は前段のラッチ回路の出力データを選択して出力するセレクタを更に有し、前記ラッチ回路は、前記セレクタが出力するノイズパターンデータNDATA又は前段のラッチ回路の出力データに対応するデータをラッチする、ことを特徴とするノイズ発生回路。
  2. 動作状態/非動作状態を制御するためのノイズイネーブル信号に基づき、該ノイズイネーブル信号が動作状態を示すとき、前記ラッチ回路を動作させる、ことを特徴とする請求項1に記載のノイズ発生回路。
  3. 半導体集積回路内のエリアを領域分割した複数の小エリアに対応して、クロック信号に同期して、所定のノイズパターンデータNDATAをラッチする複数のラッチ回路を有するノイズ発生回路を複数備え
    前記各ノイズ発生回路では、前記複数のラッチ回路が縦続に接続されており、前記ノイズ発生回路は、前記縦続接続において隣接する2つのラッチ回路の間に、データセレクト信号に従って、ノイズパターンデータNDATA又は前段のラッチ回路の出力データを選択して出力するセレクタを更に有し、前記ラッチ回路は、前記セレクタが出力するノイズパターンデータNDATA又は前段のラッチ回路の出力データに対応するデータをラッチする、ことを特徴とする半導体集積回路。
  4. 前記データセレクト信号によって、各小エリアにて、前記ラッチ回路がラッチするデータが個別に選択可能であることを特徴とする請求項3に記載の半導体集積回路。
  5. 前記ノイズ発生回路は、動作状態/非動作状態を制御するためのノイズイネーブル信号に基づき、該ノイズイネーブル信号が動作状態を示すとき、前記ラッチ回路を動作させることを特徴とする請求項3又は4に記載の半導体集積回路。
  6. 前記ノイズイネーブル信号によって、各小エリアにて、個別にノイズ発生回路の動作状態/非動作状態が制御可能である、ことを特徴とする請求項に記載の半導体集積回路。
  7. 半導体集積回路内のエリアを領域分割した複数の小エリアに対応して、クロック信号に同期して、所定のノイズパターンデータNDATAをラッチする複数のラッチ回路を有するノイズ発生回路を複数備え、前記各ノイズ発生回路では、前記複数のラッチ回路が縦続に接続されており、前記ノイズ発生回路は、前記縦続接続において隣接する2つのラッチ回路の間に、データセレクト信号に従って、ノイズパターンデータNDATA又は前段のラッチ回路の出力データを選択して出力するセレクタを更に有し、前記ラッチ回路は、前記セレクタが出力するノイズパターンデータNDATA又は前段のラッチ回路の出力データに対応するデータをラッチする半導体集積回路を用いたノイズ耐性評価方法であって、
    前記各小エリアに対応するノイズ発生回路のうちで所望のノイズ発生回路を動作状態に制御し、ノイズ耐性評価を行うことを特徴とするノイズ耐性評価方法。
JP2007222233A 2007-08-29 2007-08-29 ノイズ発生回路、半導体集積回路、及び、ノイズ耐性評価方法 Expired - Fee Related JP4725563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007222233A JP4725563B2 (ja) 2007-08-29 2007-08-29 ノイズ発生回路、半導体集積回路、及び、ノイズ耐性評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007222233A JP4725563B2 (ja) 2007-08-29 2007-08-29 ノイズ発生回路、半導体集積回路、及び、ノイズ耐性評価方法

Publications (2)

Publication Number Publication Date
JP2009054916A JP2009054916A (ja) 2009-03-12
JP4725563B2 true JP4725563B2 (ja) 2011-07-13

Family

ID=40505707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007222233A Expired - Fee Related JP4725563B2 (ja) 2007-08-29 2007-08-29 ノイズ発生回路、半導体集積回路、及び、ノイズ耐性評価方法

Country Status (1)

Country Link
JP (1) JP4725563B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5493776B2 (ja) * 2009-11-27 2014-05-14 株式会社リコー 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63301553A (ja) * 1987-05-30 1988-12-08 Toshiba Corp 半導体集積回路装置
JP2006014065A (ja) * 2004-06-28 2006-01-12 Fujitsu Ltd 半導体装置
JP2006018712A (ja) * 2004-07-05 2006-01-19 Ricoh Co Ltd デジタル・アナログ混載型半導体集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63301553A (ja) * 1987-05-30 1988-12-08 Toshiba Corp 半導体集積回路装置
JP2006014065A (ja) * 2004-06-28 2006-01-12 Fujitsu Ltd 半導体装置
JP2006018712A (ja) * 2004-07-05 2006-01-19 Ricoh Co Ltd デジタル・アナログ混載型半導体集積回路

Also Published As

Publication number Publication date
JP2009054916A (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
JP3878236B2 (ja) フリップフロップ制御器
JPH05249186A (ja) 論理回路テスト装置及び論理回路テスト方法
KR20050112972A (ko) 스캔 플립-플롭 회로 및 그를 포함한 반도체 집적 회로 장치
JP2012118976A (ja) 集積回路、クロックゲート回路、および方法
KR100612417B1 (ko) 펄스-기반 고속 저전력 게이티드 플롭플롭 회로
US7492205B2 (en) Clock generator
JP2011107132A (ja) Bot装置及びこれを含むテストシステム
JP5446358B2 (ja) 半導体集積回路およびそのテスト方法
KR100674910B1 (ko) 글리치를 유발하지 않는 클럭 스위칭 회로
JP2005303464A (ja) フリップフロップ
JP2009218839A (ja) クロック供給回路
JP4725563B2 (ja) ノイズ発生回路、半導体集積回路、及び、ノイズ耐性評価方法
JPH04313119A (ja) 疑似乱数パタン発生器
JP3420142B2 (ja) スキャンパステスト用のフリップフロップ回路
WO2017199790A1 (ja) 半導体集積回路
JP2006072777A (ja) 半導体論理回路におけるクロック分配回路およびその方法
JP3842571B2 (ja) フリップフロップ回路
US7243280B2 (en) Semiconductor circuit apparatus and test method thereof
JP2007171060A (ja) 動作モード設定回路、動作モード設定回路を有するlsi、及び動作モード設定方法
JP2007109720A (ja) 半導体集積回路の配線構造及び半導体集積回路の配線方法
JP2005210009A (ja) 半導体集積回路
JP2013156073A (ja) 半導体装置
JP5231065B2 (ja) スキャン用フリップフロップ回路
JPH10239400A (ja) 論理ゲート回路およびスキャン機能付きラッチ回路
JP2002139557A (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees