JP4717316B2 - Component built-in wiring board, method of manufacturing component built-in wiring board - Google Patents
Component built-in wiring board, method of manufacturing component built-in wiring board Download PDFInfo
- Publication number
- JP4717316B2 JP4717316B2 JP2002294463A JP2002294463A JP4717316B2 JP 4717316 B2 JP4717316 B2 JP 4717316B2 JP 2002294463 A JP2002294463 A JP 2002294463A JP 2002294463 A JP2002294463 A JP 2002294463A JP 4717316 B2 JP4717316 B2 JP 4717316B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- conductive
- layers
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、部品内蔵配線板およびその製造方法に係り、特に、さらなる部品実装密度向上に適する部品内蔵配線板およびその製造方法に関する。
【0002】
【従来の技術】
近年、エレクトロニクス技術が進展し電子機器や通信機器が高機能化され、かつ小型化も進んでいる。このような状況で配線板への例えば半導体の実装では、実装密度を向上するためパッケージ実装によらないベアチップ実装法が実用化されてきている。また、コンデンサや抵抗などの受動部品では、チップ実装型のものが、0.6mm×0.3mm(0603)のサイズまで小型化している。
【0003】
配線板自体としては、配線層間の電気的接続(層間接続)が、スルーホールの内表面に形成された導電層によるものから、CO2レーザやUV−YAGレーザにより各層ごとにブラインドビアを形成しその内表面にめっきを形成するものや導電性ペーストを充填するものなどに移行している。また、配線パターン形成には、その微細化のため、エッチングによる方法(サブトラクティブ工法)に代えてめっきにより配線をメタライズ形成する方法(アディティブ工法)も使用されつつある。これにより、L/S(ライン/スペース)=20μm/20μm程度まで微細形成可能となっている。
【0004】
このような状況でさらに部品実装密度を向上し機器の小型化に資するには、例えば、配線板内に部品を内蔵する部品内蔵配線板を用いることができる。部品内蔵配線板には、例えば、実開平5−53269号公報に開示されたものがある。
【0005】
【特許文献1】
実開平5−53269号公報
【0006】
【発明が解決しようとする課題】
上記公報に開示されたものでは、基板内に内蔵して実装される部品は、基板上に実装される場合と同様に、部品の端子それぞれに対応して設けられたランド(当然、板厚み方向とは垂直方向に形成されている)上に接続される。ここで、部品が基板内に内蔵される場合には、その部品の各周りは電気的接続部を除いて絶縁樹脂で覆われ密着されるのが好ましい。未充填部位が生じると信頼性を劣化させるからである。この点で、上記公報のものは、構造上、部品とこの部品が直接実装される基板との間に隙間が生じた場合、この隙間は非常に狭く樹脂の未充填が生じやすい。
【0007】
本発明は、上記した事情を考慮してなされたもので、部品内蔵配線板およびその製造方法において、信頼性を損なうことなくさらなる部品実装密度を向上することが可能な部品内蔵配線板およびその製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記の課題を解決するため、本発明に係る部品内蔵配線板は、第1の半径の第1の円弧、該第1の円弧に連なる前記第1の半径より大きな第2の半径の第2の円弧、該第2の円弧に連なるほぼ前記第1の半径の第3の円弧、および該第3の円弧および前記第1の円弧に連なるほぼ前記第2の半径の第4の円弧で構成される縁部を有する開口の形成された第1の絶縁層と、前記開口の前記縁部の前記第1の円弧および前記第3の円弧の内壁面上それぞれに、前記部品内蔵配線板の板内方向に対してほぼ垂直に形成され、かつ前記部品内蔵配線板の上下面には表出せずに埋設されている第1、第2の導電層と、第1、第2の端子を有し、前記埋設された第1、第2の導電層それぞれに前記第1、第2の端子が対向するように前記部品内蔵配線板の板内に埋設された、厚み方向にほぼ面対称の形状の電気/電子部品と、前記埋設された電気/電子部品の前記第1、第2の端子と前記第1、第2の導電層との間隙に設けられて前記第1、第2の端子と前記第1、第2の導電層とをそれぞれ電気的・機械的に接続する第1、第2の半田と、前記埋設された電気/電子部品の外表面のうち前記第1、第2の半田に接続される部位以外を覆いかつ前記電気/電子部品の板厚み方向上下にほぼ対称に密着するように設けられ、かつ前記第1、第2の導電層を前記部品内蔵配線板の板内に埋設すべく該第1、第2の導電層の上下端面を上下から挟むように設けられた上下2つの第2、第3の絶縁層とを具備することを特徴とする。
【0009】
この部品内蔵配線板では、内蔵部品の端子に接続するための導電層が板厚み方向に形成されている。したがって、その部品の端子と導電層との接続は、例えば水平方向にブリッジした形状の導電部材によりなされる。よって、内蔵部品の周りに間隙を生じにくくした構造であり、内蔵部品の周りには上下2つの絶縁層が密着する。したがって、内蔵部品の周辺に空隙が発生せず信頼性を劣化させない。
【0010】
また、本発明に係る部品内蔵配線板の製造方法は、少なくとも上下両面に第1の導電層を有するコア配線板を製造する工程と、前記製造されたコア配線板に、面内方向に対してほぼ垂直かつほぼ円形の貫通孔を隣り合うように2つ形成する工程と、前記形成された2つの貫通孔の内壁面上に第2の導電層を形成する工程と、前記第1の導電層をパターニングする工程と、前記2つの貫通孔が4つの円弧を有する単一の貫通孔になり、かつ該2つの貫通孔の内壁面上に形成される前記第2の導電層が第3、第4の導電層に分断されるように、前記第2の導電層の形成されたコア配線板の前記2つの貫通孔が並ぶ方向に直交して向かい合う該コア配線板の位置に、前記2つの貫通孔がそれぞれ有する半径より大きな半径で2箇所のドリリングを行う工程と、前記ドリリングによる前記第2の導電層の分断により形成された前記第3、第4の導電層それぞれに対して第1、第2の端子のおのおのが向かい合うように、前記単一の貫通孔内に、厚み方向にほぼ面対称の形状を有する電気/電子部品を位置させる工程と、前記位置させられた電気/電子部品の前記第1、第2の端子と前記第3、第4の導電層とをそれぞれ半田で接続する工程と、前記半田により前記電気/電子部品が接続された前記コア配線板の上下両面それぞれに重ね前記分断された導電層の上下端面を上下から挟んでかつ前記電気/電子部品の周りを板厚み方向にほぼ対称に充填するように絶縁層を積層形成する工程とを具備することを特徴とする。
【0011】
この製造方法では、内蔵部品の端子に接続するための導電層をコア配線板に設けた貫通孔に形成する。そして、貫通孔に形成された導電層は内蔵部品の端子の数に応じて分断され、かつ、内蔵すべき電気/電子部品を位置させるべき空間が生じるようにコア配線板が加工される。したがって、その部品の端子と導電層との接続は、例えば水平方向にブリッジした形状の導電部材によりなされ得る。よって、内蔵部品の周りに間隙を生じにくくした構造であり、内蔵部品の周りには積層のための絶縁層が充填・密着され得る。したがって、内蔵部品の周辺に空隙が発生せず信頼性を劣化させない配線板を製造することができる。
【0012】
【発明の実施の形態】
本発明の実施態様として、前記電気/電子部品は、チップコンデンサ、チップ抵抗、またはチップインダクタである。これらは、電気/電子部品として代表的なものである。ほかにも、ディスクリートの半導体素子(ダイオードなど)を使用することができる。
【0013】
また、実施態様として、前記導電層が横方向に電気的接続し得る配線層をさらに具備し、その数が4である。導電層は、上述のように、板上下面には表出せずに埋設されているが、この埋設された位置の横方向に配線層が4つ設けられているという態様である。配線層が4つの場合のその部分の厚さは、配線層間に位置する各絶縁層(例えば樹脂層)の厚さを選択することで、例えば0.2mmから0.6mm程度にすることが容易にできる。このような寸法は、チップ抵抗のような電気部品の厚さと同等またはやや大であり、したがって部品を内蔵する空間が容易に確保できる。
【0014】
また、実施態様として、前記配線層は、互いの間の電気的導通が導電性バンプによりなされている。導電性バンプによる層間接続により一層の高密度実装に適する。
【0015】
また、実施態様として、前記導電性バンプは、前記配線層をはさんで重畳的に位置している。導電性バンプが配線層をはさんで重畳的に位置することでさらに一層高密度実装に適する。
【0016】
また、実施態様として、前記上下2つの第2、第3の絶縁層の内側面それぞれに接触して設けられた2つの内層配線層と、前記上下2つの第2、第3の絶縁層の外側面それぞれに接触して設けられた2つの外層配線層とをさらに具備し、前記上下2つの第2、第3の絶縁層それぞれをはさむ前記内層配線層と前記外層配線層との電気的導通が導電性バンプによりなされている。内層配線層と外層配線層との層間接続が導電性バンプでなされることにより一層の高密度実装に適する。
【0018】
また、本発明の製造方法における実施態様として、少なくとも上下両面に第1の導電層を有するコア配線板を製造する前記工程は、配線層を4つ有するコア配線板を製造するものであり、かつ、これらの配線層同士の電気的接続が導電性バンプでなされるように製造される。配線層を4つとすることにより、その厚さを、部品内蔵空間が確保しやすい寸法とし、配線層同士の層間接続を導電性バンプで行なうことにより一層の高密度実装を実現する。
【0019】
また、実施態様として、前記形成された2つの貫通孔の内壁面上に第2の導電層を形成する前記工程は、無電解めっきにより下地となる導電層を形成する工程と、前記形成された下地を種に用いて電解めっきにより上層となる導電層を形成する工程とを有する。このような2段階のめっきを用いることで効率的なめっき形成を行なうことができる。
【0021】
また、実施態様として、前記ドリリングにより形成された前記第3、第4導電層それぞれに対して前記第1、第2の端子のおのおのが向かい合うように、前記単一の貫通孔内に、厚み方向にほぼ面対称の形状を有する電気/電子部品を位置させる前記工程は、前記単一の貫通孔からのぞく前記コア配線板の下位置に支持部材をあてがい、前記支持部材上に前記電気/電子部品を位置させてなされる。部品の実装位置は、コア配線板に形成された空間であるが、このように支持部材を利用することで、通常のマウンタなど既存の製造装置の利用を図ることができる。
【0023】
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態に係る部品内蔵配線板の模式的な構成を示す断面図(図1(a))および一部平面図(図1(b))である。
【0024】
この実施形態は、図1(a)に示すように、絶縁層11〜15を有し、これらの境界付近および上下面に配線層21〜26をそれぞれ有する6層配線板である。各隣り合う配線層間の電気的接続(層間接続)は導電性バンプ41〜45によりなされ、これらの導電性バンプ41〜45は、重畳的に配置され得るようになっている。このような導電性バンプ41〜45により、配線板主面の利用効率が向上し高密度実装に適する。なお、上下面の符号31、32は、半田レジストである。
【0025】
また、内側の配線層22、23、24、25の水平レベル内に含まれるように電気/電子部品33(例えばここではチップ抵抗)が内蔵される。部品33は、その両端子が接続部材としての半田36、37を介して、板厚み方向に形成された導電層34、35に向かい合いかつ電気的、機械的に接続されている。導電層34、35は、図示するように、内側の配線層22、23、24、25との直接的な電気的接続が可能となっている。
【0026】
部品33は、平面的に見ると図1(b)に示すように配設されている。すなわち、部品33を内蔵するため内側の絶縁層12、13、14には貫通空間が形成され、この貫通空間は、部品33および接続するための半田36、37ならびに上下両側の絶縁層11、15の内側へのはみ出し部により占められている。なお、部品33は、通常、図1(a)に示す厚さの方が図1(b)に示す幅より寸法が小さいが、図1では配線板の厚み方向を強調拡大して示すため部品33についても厚さの方が大きく表示されている。
【0027】
具体的な寸法は、部品33として0603のチップ抵抗を使用したとき、絶縁層12、13、14の合計厚が例えば0.2mm〜0.3mm程度となるように、これらの絶縁層12、13、14それぞれが0.06mmないし0.1mm程度の厚さである。
【0028】
なお、各部材料は、絶縁層11〜15には例えばエポキシ樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂など、配線層21〜26や導電層34、35には例えば銅など、導電性バンプ41〜45には、例えば微細な金属粒(銀、銅、金、半田など)を樹脂中に分散させた導電性樹脂などを用いることができる。また、半田36、37については、これに代えて導電性樹脂を用いることができる。
【0029】
この実施形態の構造の配線板では、内蔵された部品33の周りを絶縁層11、15が覆うように密着し、空隙の発生を防止するので信頼性向上に極めて好ましい。なお、以上の記述では、電気/電子部品33としてチップ抵抗を例にして説明したが、チップコンデンサ、チップインダクタ、チップダイオードなど端子の配置構造がチップ抵抗とほぼ同じものでは同様な適用が可能である。
【0030】
チップ型ディスクリートトランジスタやパッケージに収められた半導体デバイスなどでも、例えばパッケージたるモールド樹脂の厚さ方向中間からリードピンを水平方向に突起させたものであれば、リードピンの数だけ配線板側に板厚み方向の導電層を分離して形成することで対応が可能である。ベアの半導体チップの場合では、その周縁のなるべく近くのパッド上に突起電極を形設することで、この突起電極を配線板側の導電層との電気的、機械的接続に使用することができる。
【0031】
次に、上記のような構造の部品内蔵配線板を製造するプロセスの例を図2ないし図6を参照して説明する。図2ないし図6は、本発明の一実施形態に係る部品内蔵配線板を製造するプロセスを模式的に断面(または一部平面)にて示す図である。これらの図において、同一相当の部位には同一符号を付してある。また、図1に示す配線板と対応する部位にも同一符号を付してある。
【0032】
図2は、配線板のうちコア配線板(部品が内蔵されるべき層を含む配線板素材)の製造工程を示す断面図である。まず、図2(a)に示すように、銅箔(厚さは例えば18μm)22aを用意し、この銅箔22a上の必要な位置(特定の配線板のレイアウトに従う位置)にほぼ円錐形の導電性バンプ42aを形成する。これには、例えばスクリーン印刷を用いて導電性ペーストを銅箔22a上に印刷してなすことができる。
【0033】
この場合のスクリーン版には、例えば0.2mmの貫通孔(ピット)が穿設されたものを用いることができる。これにより、例えば底面径として0.15mm程度以上の導電性バンプを形成することができる。導電性ペーストとしては、例えばエポキシ樹脂のようなペースト状樹脂の中に金属粒(銀、金、銅、半田など)を分散させ、加えて揮発性の溶剤を混合させたもの用いることができる。印刷されたあと、例えばオーブンで乾燥し導電性ペーストを硬化させる。
【0034】
次に、専用機を用い、銅箔22aに絶縁層12とすべきプリプレグ(厚さは例えば0.06mm)に対向させて、図2(b)に示すように、導電性バンプ42aを半硬化状態のプリプレグに貫通させる。プリプレグは、例えば、エポキシ樹脂のような硬化性樹脂をガラス繊維のような補強材に含浸させたものである。また、硬化する前には半硬化状態にあり、熱可塑性(熱による流動性)および熱硬化性を有する。なお、図2(b)に示す状態のものを配線板素材1または1aもしくは1bとして後述で参照する(同様の構成を有するものが1aもしくは1b)。
【0035】
次に、図2(c)に示すように、銅箔(厚さは例えば18μm)23aを積層・一体化しプリプレグを硬化させる。このためには、真空積層熱プレス機を用いこれを所定の温度および圧力プロファイルに設定する。積層・一体化のとき、導電性バンプ42aは、頭部がつぶされて塑性変形し(=導電性バンプ42となる)、銅箔23aとの電気的接続が確立する。
【0036】
次に、図2(d)に示すように、片側の銅箔23aを回路パターニングし配線層23を形成する。このためには、例えば、まず、銅箔23aの表面を化学研磨してレジスト用のドライフィルムとの密着性を向上したうえで、レジスト用ドライフィルムを銅箔23aに積層する。そして、フォトマスクを介して例えば超高圧水銀灯を有するアライメント露光機でドライフィルムを露光し、さらに炭酸ナトリウムによってスプレー現像する。この現像パターンのドライフィルムを銅箔23a上に残すことにより、パターニングされたレジストが銅箔23a上に形成される。
【0037】
レジストが銅箔23a上に形成されたら、エッチャントとして塩化第2鉄をベースとする薬液を用いレジストの除去された位置する銅箔23aをスプレーエッチングする。これにより、銅箔23aから配線層23が形成される。形成された配線層23は、このあと積層される絶縁層との密着性を向上するために黒化還元処理を行なっておく。なお、図2(d)に示す状態のものを配線板素材2または2aとして後述で参照する(同様の構成を有するものが2a)。
【0038】
次に、図2(e)に示すように、パターンニング形成された配線層23上の必要な位置(特定の配線板のレイアウトに従う位置)にほぼ円錐形の導電性バンプ43aを形成する。導電性バンプ43aの形成は、例えば0.22mmのピットが穿設されたスクリーン版を用いて導電性バンプ42aの形成と同様に行なうことができる。スクリーン印刷により形成された導電性ペーストは、オーブンで乾燥し硬化させておく。なお、導電性バンプ43aは、導電性バンプ42と配線層23をはさんで重畳的に位置することが可能である。
【0039】
次に、専用機を用い、絶縁層12に、絶縁層13とすべきプリプレグ(厚さは例えば0.06mm)を対向させて、図2(f)に示すように、導電性バンプ43aを半硬化状態のプリプレグに貫通させる。プリプレグは、絶縁層12の場合と同様のものを用いることができる。なお、図2(f)に示す状態のものを配線板素材3として後述で参照する。
【0040】
図3は、図2(f)に示した配線板素材3と図2(d)に示した配線板素材2と同様の構成のもの2aとを用いてコア配線板(部品が内蔵されるべき層を含む配線板素材)を形成し、さらにこのコア配線板に部品内蔵用の貫通孔を形成する途中までの製造工程を示す断面図または一部平面図である。
【0041】
まず、図3(a)に示すように、配線板素材3と配線板素材2aとを積層・一体化し、かつ絶縁層13とすべきプリプレグを硬化させる。配線板素材2aは、図2(d)に示した配線板素材2と同様の構成を有するものであって、かつ導電性バンプ44と配線層24とが所定の位置またはパターン(特定の配線板のレイアウトに従う位置またはパターン)に形成されているものである。
【0042】
積層・一体化には、例えばレイアップ装置で位置合わせを行い配線板素材3と配線板素材2aとを重ねて配置し、かつ真空積層熱プレス機を用いこれを所定の温度および圧力プロファイルに設定する。この積層・一体化により導電性バンプ43aは、頭部がつぶされて塑性変形し(=導電性バンプ43となる)、配線層24との電気的接続が確立する。また、配線層24は、絶縁層13となるべきプリプレグの熱可塑性(熱による流動性)により絶縁層13側へ沈み込んで位置するようになる。
【0043】
以上によりコア配線板が形成されたことになる。この実施形態では、このように4つの配線層(または銅箔)22a、23、24、25aを有するコア配線板を形成したが、配線層数は4に限られることはない。例えば2、6、8、…のような偶数の配線層を有する場合や、3、5、7、…のような奇数の配線層を有する場合であってもよい。これらの配線層数の場合も、以上説明した工程を応用することにより形成することができる。
【0044】
例えば、6の場合であれば、図3(a)に示す4層配線板(ただし片面の銅箔をパターニング形成したもの)と図2(f)に示す配線板素材3の構成のものとを積層・一体化することにより得られる。また、3の場合であれば、図2(b)に示す配線板素材1に代えて図2(f)に示す配線板素材3の構成のものを用い、これに対して図2(c)に示す工程を行なうことにより得られる。同様に、適宜組み合わせればそのほかの層数のものも得られる。
【0045】
また、この実施形態では、プリプレグを貫通する高さに層間接続たる導電性バンプ42a、43a、44aが形成される必要があり、かつ、導電性バンプ42a、43a、44aの形成高さにはある程度制限があるので、コア配線板の配線層数は、これに内蔵する部品の厚さを考慮して好ましい数が存在する。上記の説明の場合では、絶縁層12、13、14をそれぞれ0.06mm厚とし、総厚を約0.2mm程度として0603または1005サイズのチップ抵抗が収まるように考えている。0.06mm厚の絶縁層12、13、14であれば、底面径が150μm程度以上である導電性バンプ42a、43a、44aの形成高さで、容易に十分な貫通ができる。これらの結果、配線層数が4となったものである。
【0046】
ただし、導電性バンプ42a、43a、44aの形成高さをより高くすればより厚いプリプレグを貫通させることが可能であり、この結果、同じ部品33を内蔵するとしてもコア配線板の配線層の数を少なくすることができる。逆に、導電性バンプ42a、43a、44aの形成高さをより低くすればより薄いプリプレグを用いることになり、この結果コア配線板の配線層の数を多くすることができる。
【0047】
さらに、この実施形態では、コア配線板の層間接続が導電性バンプ42、43、44で行なわれる構成としているが、これに限らず、配線板として高密度の実装性は劣るが例えば周知のスルーホールによるものであってもよい。
【0048】
プロセスの説明を続けるに、コア配線板が形成されたら、次に、図3(b1)、(b2)に示すように、コア配線板の必要な位置に貫通孔51を形成する。貫通孔51は、内蔵部品との接続に用いる、板厚み方向の導電層を形成するためのものであり、かつ内蔵部品を位置させる空間の一部となるものである。ここでは、貫通孔51として0.4mm径のNC(numerical control)ドリルを用いほぼ隣接するように内蔵部品1つについて2つ設ける。ドリルにより孔を明けたら、孔内を、例えば高圧水洗浄および所定の薬液を用いるデスミア処理で洗浄しておく。
【0049】
次に、図3(c1)、(c2)に示すように、貫通孔51の内壁面を含むように例えば銅のめっき層52を例えば20μm厚で形成する。めっき層52の形成には、例えば、まず、化学銅めっきのような無電解めっきにより連続面のシード層を形成し、そのあと、形成されたシード層を種に例えば硫酸銅めっき浴にて電解めっき処理することよりなすことができる。このような2段階のめっきにより効率的にめっき層52を形成することができる。なお、貫通孔51に形成されためっき層52は、図示するように、コア配線板の中間にある配線層23、24とも電気的接続され得る。
【0050】
図4は、コア配線板に部品内蔵用の貫通孔を形成する残りの製造工程を示す断面図または一部平面図である。
【0051】
図3(c1)、(c2)に示すようにめっき層52が形成されたら、次に、両面の銅箔22a、25a(、および両面に位置するめっき層52)にパターニング形成を施し配線層22、25を形成する。このパターニングは、それぞれ、図2(d)を参照した配線層23の形成工程と同様に行なうことができる。すなわち、化学研磨、レジスト用ドライフィルム積層、フォトマスクを介する露光、現像、エッチングという手順である。形成された配線層22、25は、図4(a2)に示すように、貫通孔51の内壁面に形成されためっき層52に対してのランド部分(その径は例えば0.8mm)を含む。
【0052】
次に、図4(b)に示すように、貫通孔51内壁面のめっき層52を分断し、かつ内蔵部品との接続部である導電層34、35を独立形成するようにコア配線板を加工する。ここでの加工方法は、NCドリルを用いた孔明けよる。すなわち、貫通孔51が並ぶ方向と垂直に交わるコア配線板上位置に、0.8mm径のめっき層分断貫通孔53を2つほぼ隣接して明ける。このようなドリルによるめっき層52の分断によれば、既存の装置を用いて容易に導電層34、35を分断形成することができる。
【0053】
また、ここでめっき層分断貫通孔53を図示のように貫通孔51に対して大きめに形成すると、このあとの部品実装工程において部品が正常に実装されなかった場合に、このめっき層分断貫通孔53を部品実装のリペアのための空間として機能させることができる利点がある。
【0054】
以上により、部品を内蔵するための空間(貫通孔51とめっき層分断貫通孔53とによる空間)が形成されたコア配線板を得ることができる。なお、上記でめっき層52の分断は、ドリリングによらなくてもなすことは可能である。例えば金型による打ち抜き(パンチング)や切削機を用いる方法が挙げられる。
【0055】
図5は、コア配線板に部品を内蔵するための部品実装工程を示す断面図または一部平面図である。まず、図5(a)に示すように、コア配線板の片側面を支持部材61にあてがい、この状態において、マウンタなどの実装機器により所定位置(内蔵するための空間)に部品33を位置させる。ここで、支持部材61の面上は、粘着層61aを設けるようにするとより好ましい。粘着層61aにより、マウントされた部品33がある程度固定されて次工程に供することができるからである。
【0056】
なお、このような粘着層61aを有する支持部材61に代えて、耐熱性の粘着テープ(または耐熱性の粘着シート)をコア配線板の片面に張り付けるようにしてもよい。
【0057】
次に、図5(b1)、(b2)に示すように、部品33の両端子付近の所定位置にクリーム半田36a、37a(半田は、例えばSn−3.0Ag−0.5Cuの鉛フリーのもの)を塗布する。このような塗布は、例えばスクリーン印刷またはディスペンサにより行なうことができる。ここでは、0.5mm径のピットを有するスクリーン版によるスクリーン印刷を用いた。なお、クリーム半田36a、37aは、これに代えて導電性ペーストを用いてもよい。
【0058】
図6は、部品の実装されたコア配線板を用いて完成品としての部品内蔵配線板を形成する工程を断面で示す図である。図5(b1)、(b2)に示すようにクリーム半田36a、37aをコア配線板上に塗布したら、次に、クリーム半田36a、37aをリフロー炉でリフローさせる。これにより、図6(a)に示すような状態となり、接続部材としての半田36、37が導電層34、35と部品33の端子との電気的・機械的接続を確立する。なお、クリーム半田36a、37aに代えて導電性ペーストを用いた場合には、これを例えばオーブンで乾燥させ硬化させて電気的・機械的接続を確立する。
【0059】
以上により得られた部品装着のコア配線板4は、その両面の配線層22、25についてこのあと積層される絶縁層との密着性を向上するため黒化還元処理を行なっておく。
【0060】
次に、図6(b)に示すように、コア配線板4の両側に配線板素材1a、1bを積層し、これらを一体化する。このとき絶縁層11、15とすべきプリプレグを硬化させる。配線板素材1a、1bは、図2(b)に示した配線板素材1と同様の構成を有するものであって、かつ導電性バンプ41または45が所定の位置(特定の配線板のレイアウトに従う位置)に形成されているものである。
【0061】
この積層・一体化には、例えばレイアップ装置で位置合わせを行いコア配線板4と配線板素材1a、1bとを重ねて配置し、かつ真空積層熱プレス機を用いこれを所定の温度および圧力プロファイルに設定する。この積層・一体化により導電性バンプ41、45は、頭部がつぶされて塑性変形し、配線層22または25との電気的接続が確立する。
【0062】
また、配線層22は、絶縁層11となるべきプリプレグの熱可塑性(熱による流動性)により絶縁層11側へ沈み込んで位置し、配線層25は、絶縁層15となるべきプリプレグの熱可塑性(熱による流動性)により絶縁層15側へ沈み込んで位置するようになる。さらに、絶縁層11、15となるべきプリプレグの熱可塑性(熱による流動性)により、内蔵された部品33を覆いかつ密着するようにその周辺にも絶縁層が絶縁層11、15と一体的に形成される。これにより部品33周りの穴埋め工程は不要であり工程の簡素化が実現するともに、間隙(ボイド)の発生を防止して信頼性を向上できる。
【0063】
なお、外側に積層する配線板素材は図2(b)に示す形態のものに代えて、さらに配線層数が多いものでもよい。例えば、図2(f)に示す2つの配線層を有するもの、同様に3以上の配線層を有するものでもよい。また、外側に積層する配線板素材は、必ずしも、図2(b)に示すように導電性バンプ42aを伴っていなくてもよい。この場合、導電性バンプ42aがないので、銅箔21a(26a)と配線層22(25)との層間接続は、導電性バンプによって行なうことはできないが、積層後の配線板にスルーホールを設けてこのスルーホールによりこれらの層間接続を行なうことができる。
【0064】
外側に位置すべき絶縁層をコア配線板と積層・一体化したら、次に、図6(c)に示すように、両外側の銅箔21a、25aに対してパターニング形成を施し配線層21、26を形成する。このパターニングは、それぞれ、図2(d)を参照した配線層23の形成工程と同様に行なうことができる。すなわち、化学研磨、レジスト用ドライフィルム積層、フォトマスクを介する露光、現像、エッチングという手順である。なお、以上の外側絶縁層11、15の形成のあと、さらにこの外側に同様の要領により絶縁層を積層・一体化(ビルドアップ)してもよい。
【0065】
次に、図6(c)に示すように、最外側面の所定の位置に半田レジスト31、32を形成する。さらに、配線層21または26の半田レジストの形成されない部位には腐蝕防止のため無電解めっき法によりニッケル/金(ニッケルが下地)の層(図示せず)を形成する。そして、配線板をルータ加工機により所定の外形となるように切り出す。以上により本実施形態に係る部品内蔵配線板を得ることができる。
【0066】
この実施形態では、製造設備として既存のものをほとんどそのまま使用することができ、配線板の製造コストの抑制につながる。また、層間接続に、重畳的位置への配置が可能な導電性バンプ41〜45を用いたので配線長を短くして効率的かつ電気的特性を向上して配線板としてレイアウトができる。特に、比較的実装点数が多くなるチップ抵抗、チップコンデンサを内蔵できるので、現行設計ルールの緩和および一層の高密度実装が可能である。
【0067】
【発明の効果】
以上詳述したように、本発明によれば、内蔵部品の端子に接続するための導電層が板厚み方向に形成されており、したがって、その部品の端子と導電層との接続は、例えば水平方向にブリッジした形状の導電部材によりなされる。よって、内蔵部品の周りに間隙を生じにくくした構造となり、内蔵部品の周りには上下2つの絶縁層が密着し得る。ゆえに、内蔵部品の周辺に空隙が発生せず信頼性を劣化させない。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る部品内蔵配線板の構造を模式的に示す断面図および一部平面図。
【図2】本発明の一実施形態に係る部品内蔵配線板を製造するプロセスを模式的断面で示す図。
【図3】図2の続図であって、本発明の一実施形態に係る部品内蔵配線板を製造するプロセスを模式的に断面または一部平面にて示す図。
【図4】図3の続図であって、本発明の一実施形態に係る部品内蔵配線板を製造するプロセスを模式的に断面または一部平面にて示す図。
【図5】図4の続図であって、本発明の一実施形態に係る部品内蔵配線板を製造するプロセスを模式的に断面または一部平面にて示す図。
【図6】図5の続図であって、本発明の一実施形態に係る部品内蔵配線板を製造するプロセスを模式的に断面にて示す図。
【符号の説明】
1、1a、1b…配線板素材 2、2a…配線板素材 3…配線板素材 4…配線板素材(コア配線板) 11、12、13、14、15…絶縁層 21、22、23、24、25、26…配線層 21a、22a、23a、25a、26a…銅箔 31、32…半田レジスト 33…電気/電子部品 34、35…導電層 36、37…半田 36a、37a…クリーム半田 41、42、43、44、45…導電性バンプ(接続形成後) 42a、43a…導電性バンプ(接続形成前) 51…貫通孔 52…めっき層 53…めっき層分断貫通孔 61…支持部材 61a…粘着層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a component built-in wiring board and a manufacturing method thereof, and more particularly, to a component built-in wiring board suitable for further improving component mounting density and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, electronic technology has advanced, electronic devices and communication devices have become highly functional, and miniaturization has also progressed. In such a situation, for example, semiconductor mounting on a wiring board, a bare chip mounting method not using package mounting has been put into practical use in order to improve mounting density. In addition, passive components such as capacitors and resistors are downsized to a size of 0.6 mm × 0.3 mm (0603).
[0003]
As the wiring board itself, the electrical connection between the wiring layers (interlayer connection) is based on the conductive layer formed on the inner surface of the through hole, so that the CO 2 There is a shift to one in which blind vias are formed for each layer by laser or UV-YAG laser and plating is formed on the inner surface thereof, or in which conductive paste is filled. In addition, for forming a wiring pattern, a method (additive method) of forming a metallized wiring by plating instead of a method using etching (subtractive method) is being used for miniaturization. Thereby, it is possible to form finely up to about L / S (line / space) = about 20 μm / 20 μm.
[0004]
In such a situation, in order to further improve the component mounting density and contribute to downsizing of the device, for example, a component built-in wiring board in which components are built in the wiring board can be used. An example of the component built-in wiring board is disclosed in Japanese Utility Model Laid-Open No. 5-53269.
[0005]
[Patent Document 1]
Japanese Utility Model Publication No. 5-53269
[0006]
[Problems to be solved by the invention]
In what is disclosed in the above publication, the component mounted and mounted in the substrate is the land (corresponding to the thickness direction of the plate) provided corresponding to each terminal of the component, as in the case of mounting on the substrate. Are formed in the vertical direction). Here, when the component is built in the substrate, it is preferable that the periphery of the component is covered and intimately covered with an insulating resin except for the electrical connection portion. This is because reliability is deteriorated when an unfilled portion is formed. In this regard, in the above-mentioned publication, when a gap is generated between the component and the substrate on which the component is directly mounted, the gap is very narrow and the resin is not easily filled.
[0007]
The present invention has been made in consideration of the above-described circumstances, and in the component built-in wiring board and the manufacturing method thereof, the component built-in wiring board capable of further improving the component mounting density without impairing the reliability and the manufacturing thereof It aims to provide a method.
[0008]
[Means for Solving the Problems]
In order to solve the above problems, the component built-in wiring board according to the present invention is: First of first radius arc A second arc of a second radius larger than the first radius that is continuous with the first arc, a third arc of substantially the first radius that is continuous with the second arc, and the third arc And a fourth arc of the second radius substantially continuous with the first arc. A first insulating layer having an opening having an edge, and the opening Above Edge The first arc and the third arc On the inner wall of the arc Respectively In addition, Inside the component built-in wiring board Formed substantially perpendicular to the direction, and Of the component built-in wiring board It is buried in the upper and lower surfaces without being exposed. 1st, 2nd A conductive layer; 1st, 2nd Having a terminal and embedded 1st, 2nd Conductive layer Respectively To the above 1st, 2nd Make sure the terminals are facing each other Of the component built-in wiring board In the board In The embedded electric / electronic component having a shape substantially symmetrical with respect to the thickness direction, and the embedded electric / electronic component 1st, 2nd Terminal and said 1st, 2nd Provided in the gap with the conductive layer 1st, 2nd Terminal and said 1st, 2nd With conductive layer Respectively Connect electrically and mechanically 1st, 2nd Of the outer surface of the solder and the embedded electrical / electronic component, the solder 1st, 2nd It is provided so as to cover the portion other than the portion connected to the solder and to adhere substantially symmetrically in the vertical direction of the plate thickness of the electric / electronic component, and 1st, 2nd Conductive layer Of the component built-in wiring board In the board In To bury it 1st, 2nd The upper and lower end surfaces of the conductive layer are sandwiched from above and below, and two upper and lower second and third insulating layers are provided.
[0009]
In this component built-in wiring board, a conductive layer for connecting to the terminal of the built-in component is formed in the plate thickness direction. Therefore, the connection between the terminal of the component and the conductive layer is made by, for example, a conductive member bridged in the horizontal direction. Therefore, the gap is less likely to occur around the built-in component, and the upper and lower insulating layers are in close contact with the built-in component. Therefore, no gap is generated around the built-in component, and reliability is not deteriorated.
[0010]
The component built-in wiring board manufacturing method according to the present invention includes a step of manufacturing a core wiring board having first conductive layers on at least upper and lower surfaces, and the manufactured core wiring board with respect to an in-plane direction. Almost vertical And almost circular Forming two through holes adjacent to each other, forming a second conductive layer on the inner wall surface of the two through holes formed, and patterning the first conductive layer The two through holes are formed as a single through hole having four arcs. And the second conductive layer formed on the inner wall surface of the two through holes is divided into third and fourth conductive layers. As described above, the core wiring board on which the second conductive layer is formed is positioned at the position of the core wiring board that is orthogonal to the direction in which the two through holes are arranged. A radius larger than the radius of each of the two through holes. A process of drilling at two locations, and the drilling The third and fourth layers formed by dividing the second conductive layer by For each conductive layer 1st, 2nd A step of positioning an electric / electronic component having a substantially plane-symmetrical shape in the thickness direction in the single through-hole so that each of the terminals faces each other, and the positioning of the positioned electric / electronic component The first and second And the terminal 3rd, 4th Each of the conductive layers is connected to each other by solder, and the upper and lower end surfaces of the divided conductive layer are sandwiched from above and below by overlapping each of the upper and lower surfaces of the core wiring board to which the electrical / electronic components are connected by the solder, and And a step of laminating and forming an insulating layer so as to fill the periphery of the electric / electronic component almost symmetrically in the plate thickness direction.
[0011]
In this manufacturing method, a conductive layer for connecting to a terminal of a built-in component is formed in a through hole provided in the core wiring board. The conductive layer formed in the through hole is divided in accordance with the number of terminals of the built-in component, and the core wiring board is processed so that a space in which the electric / electronic component to be built is to be created is created. Therefore, the connection between the terminal of the component and the conductive layer can be made, for example, by a conductive member having a bridge shape in the horizontal direction. Therefore, the gap is less likely to occur around the built-in component, and an insulating layer for stacking can be filled and adhered around the built-in component. Therefore, it is possible to manufacture a wiring board in which no gap is generated around the built-in component and reliability is not deteriorated.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
As an embodiment of the present invention, the electric / electronic component is The Capacitor, chip resistor, or chip inductor. These are representative of electric / electronic components. In addition, discrete semiconductor devices (Da Iode etc.) can be used.
[0013]
As an embodiment, the conductive layer further includes a wiring layer that can be electrically connected in the lateral direction, and the number thereof is four. As described above, the conductive layer is embedded in the upper and lower surfaces of the plate without being exposed, but four wiring layers are provided in the lateral direction of the embedded position. When there are four wiring layers, the thickness of the portion can be easily set to, for example, about 0.2 mm to 0.6 mm by selecting the thickness of each insulating layer (for example, resin layer) located between the wiring layers. Can be. Such a dimension is equal to or slightly larger than the thickness of an electrical component such as a chip resistor, and therefore a space for incorporating the component can be easily secured.
[0014]
As an embodiment, the wiring layers are electrically connected to each other by conductive bumps. Suitable for higher-density mounting due to interlayer connection using conductive bumps.
[0015]
As an embodiment, the conductive bumps are positioned so as to overlap with the wiring layer. Since the conductive bumps are positioned so as to overlap the wiring layer, it is suitable for higher density mounting.
[0016]
As an embodiment, the upper and lower two 2nd, 3rd Two inner wiring layers provided in contact with the inner side surfaces of the insulating layer; 2nd, 3rd Two outer wiring layers provided in contact with the outer surfaces of the insulating layer, and the two upper and lower layers. 2nd, 3rd Electrical conduction between the inner wiring layer and the outer wiring layer sandwiching each insulating layer is made by conductive bumps. Interlayer connection between the inner wiring layer and the outer wiring layer is made by conductive bumps, which is suitable for higher density mounting.
[0018]
Moreover, as an embodiment in the production method of the present invention, at least on both the upper and lower surfaces First The step of manufacturing a core wiring board having a conductive layer is a process of manufacturing a core wiring board having four wiring layers, and electrical connection between these wiring layers is made by conductive bumps. Manufactured. By using four wiring layers, the thickness of the wiring layers is set to a dimension that facilitates securing the component built-in space, and a higher density mounting is realized by performing interlayer connection between the wiring layers with conductive bumps.
[0019]
Also, as an embodiment, the formed Two Inside of the through hole Second on the wall The step of forming a conductive layer includes a step of forming a conductive layer as a base by electroless plating and a step of forming a conductive layer as an upper layer by electrolytic plating using the formed base as a seed. Efficient plating can be formed by using such two-stage plating.
[0021]
Further, as an embodiment, the drilling Formed by the third, fourth For each conductive layer The first and second In the single through-hole, the step of positioning the electric / electronic component having a substantially plane-symmetric shape in the thickness direction in the single through-hole faces the core wiring except for the single through-hole. A support member is applied to the lower position of the plate, and the electric / electronic component is positioned on the support member. The mounting position of the component is a space formed in the core wiring board. By using the support member in this way, it is possible to use an existing manufacturing apparatus such as a normal mounter.
[0023]
Based on the above, embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view (FIG. 1 (a)) and a partial plan view (FIG. 1 (b)) showing a schematic configuration of a component built-in wiring board according to an embodiment of the present invention.
[0024]
As shown in FIG. 1A, this embodiment is a six-layer wiring board having insulating
[0025]
In addition, an electric / electronic component 33 (for example, a chip resistor here) is incorporated so as to be included in the horizontal level of the inner wiring layers 22, 23, 24, 25. Both terminals of the
[0026]
The
[0027]
Specifically, when a chip resistor of 0603 is used as the
[0028]
In addition, each part material is, for example, epoxy resin, polyimide resin, bismaleimide triazine resin or the like for the insulating
[0029]
The wiring board having the structure of this embodiment is extremely preferable for improving the reliability because the insulating
[0030]
Even in the case of chip-type discrete transistors and semiconductor devices housed in packages, for example, if the lead pins protrude horizontally from the middle of the thickness direction of the mold resin that is the package, the number of lead pins in the board thickness direction It is possible to cope with this by separately forming the conductive layer. In the case of a bare semiconductor chip, by forming a protruding electrode on a pad as close as possible to the periphery, this protruding electrode can be used for electrical and mechanical connection with a conductive layer on the wiring board side. .
[0031]
Next, an example of a process for manufacturing the component built-in wiring board having the above structure will be described with reference to FIGS. 2 to 6 are diagrams schematically showing a process of manufacturing the component built-in wiring board according to the embodiment of the present invention in a cross section (or a partial plane). In these drawings, the same reference numerals are assigned to the same equivalent portions. Moreover, the same code | symbol is attached | subjected also to the site | part corresponding to the wiring board shown in FIG.
[0032]
FIG. 2 is a cross-sectional view showing a manufacturing process of a core wiring board (a wiring board material including a layer in which components are to be incorporated) of the wiring boards. First, as shown in FIG. 2A, a copper foil (thickness is, for example, 18 μm) 22a is prepared, and a substantially conical shape is formed at a required position (position according to a specific wiring board layout) on the
[0033]
As the screen plate in this case, for example, a screen plate having 0.2 mm through holes (pits) can be used. Thereby, for example, a conductive bump having a bottom diameter of about 0.15 mm or more can be formed. As the conductive paste, for example, a paste in which metal particles (silver, gold, copper, solder, etc.) are dispersed in a paste-like resin such as an epoxy resin, and a volatile solvent is mixed can be used. After printing, the conductive paste is cured by drying in an oven, for example.
[0034]
Next, using a dedicated machine, the
[0035]
Next, as shown in FIG.2 (c), copper foil (thickness is 18 micrometers) 23a is laminated | stacked and integrated, and a prepreg is hardened. For this purpose, a vacuum laminating hot press is used to set it to a predetermined temperature and pressure profile. At the time of lamination and integration, the
[0036]
Next, as shown in FIG. 2D, the
[0037]
When the resist is formed on the copper foil 23a, a chemical solution based on ferric chloride is used as an etchant to spray-etch the copper foil 23a at the position where the resist is removed. Thereby, the
[0038]
Next, as shown in FIG. 2E, a substantially conical conductive bump 43a is formed at a necessary position on the patterned wiring layer 23 (a position according to a specific wiring board layout). The conductive bumps 43a can be formed in the same manner as the
[0039]
Next, using a dedicated machine, the prepreg (thickness is, for example, 0.06 mm) to be the insulating
[0040]
FIG. 3 shows a core wiring board (parts should be built in) using the
[0041]
First, as shown in FIG. 3A, the
[0042]
For stacking and integration, for example, alignment is performed with a lay-up device, and the
[0043]
Thus, the core wiring board is formed. In this embodiment, the core wiring board having the four wiring layers (or copper foils) 22a, 23, 24, and 25a is formed as described above, but the number of wiring layers is not limited to four. For example, an even number of wiring layers such as 2, 6, 8,... Or an odd number of wiring layers such as 3, 5, 7,. In the case of the number of these wiring layers, it can be formed by applying the above-described process.
[0044]
For example, in the case of 6, the four-layer wiring board shown in FIG. 3A (which is formed by patterning a copper foil on one side) and the
[0045]
In this embodiment, the
[0046]
However, if the formation height of the
[0047]
Further, in this embodiment, the inter-layer connection of the core wiring board is configured by the
[0048]
Continuing the description of the process, when the core wiring board is formed, next, as shown in FIGS. 3B1 and 3B2, through
[0049]
Next, as shown in FIGS. 3C1 and 3C2, for example, a
[0050]
FIG. 4 is a cross-sectional view or a partial plan view showing the remaining manufacturing process for forming a through hole for incorporating a component in the core wiring board.
[0051]
After the
[0052]
Next, as shown in FIG. 4B, the core wiring board is formed so as to divide the
[0053]
Further, when the plating layer dividing through
[0054]
As described above, it is possible to obtain a core wiring board in which a space for incorporating a component (a space formed by the through
[0055]
FIG. 5 is a cross-sectional view or a partial plan view showing a component mounting process for incorporating components into the core wiring board. First, as shown in FIG. 5A, one side surface of the core wiring board is applied to the
[0056]
Instead of the
[0057]
Next, as shown in FIGS. 5B1 and 5B2, cream solders 36a and 37a (solder is, for example, Sn-3.0Ag-0.5Cu lead-free solder) at predetermined positions near both terminals of the
[0058]
FIG. 6 is a cross-sectional view showing a process of forming a component built-in wiring board as a finished product using the core wiring board on which the components are mounted. After the cream solders 36a and 37a are applied on the core wiring board as shown in FIGS. 5 (b1) and 5 (b2), the cream solders 36a and 37a are then reflowed in a reflow furnace. As a result, the state shown in FIG. 6A is obtained, and the
[0059]
The component-mounted
[0060]
Next, as shown in FIG. 6B, wiring board materials 1a and 1b are laminated on both sides of the
[0061]
For this lamination / integration, for example, alignment is performed using a lay-up device, and the
[0062]
Further, the
[0063]
Note that the wiring board material laminated on the outside may be one having a larger number of wiring layers instead of the one shown in FIG. For example, one having two wiring layers shown in FIG. 2 (f), and similarly having three or more wiring layers may be used. Moreover, the wiring board material laminated | stacked on the outer side does not necessarily need to be accompanied by the
[0064]
After the insulating layer to be positioned outside is laminated and integrated with the core wiring board, next, as shown in FIG. 6 (c), patterning is performed on the copper foils 21a and 25a on both outer sides, and the
[0065]
Next, as shown in FIG. 6C, solder resists 31 and 32 are formed at predetermined positions on the outermost surface. Further, a nickel / gold (nickel base) layer (not shown) is formed by electroless plating at a portion of the
[0066]
In this embodiment, the existing manufacturing equipment can be used almost as it is, which leads to a reduction in the manufacturing cost of the wiring board. In addition, since the
[0067]
【The invention's effect】
As described above in detail, according to the present invention, the conductive layer for connecting to the terminal of the built-in component is formed in the plate thickness direction. Therefore, the connection between the terminal of the component and the conductive layer is horizontal, for example. It is made by a conductive member having a shape bridged in the direction. Therefore, the gap is less likely to occur around the built-in component, and the upper and lower two insulating layers can be in close contact with the built-in component. Therefore, no gap is generated around the built-in component, and reliability is not deteriorated.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view and a partial plan view schematically showing the structure of a component built-in wiring board according to an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view showing a process for manufacturing a component built-in wiring board according to an embodiment of the present invention.
FIG. 3 is a continuation diagram of FIG. 2 and schematically showing a process of manufacturing a component built-in wiring board according to an embodiment of the present invention in a cross-section or a partial plane.
FIG. 4 is a continuation diagram of FIG. 3 and schematically showing a process of manufacturing a component built-in wiring board according to an embodiment of the present invention in a cross-section or a partial plane.
FIG. 5 is a continuation diagram of FIG. 4 and schematically showing a process of manufacturing a component built-in wiring board according to an embodiment of the present invention in a cross-section or a partial plane.
6 is a continuation diagram of FIG. 5 and schematically showing a process of manufacturing a component built-in wiring board according to an embodiment of the present invention in cross section.
[Explanation of symbols]
DESCRIPTION OF
Claims (10)
第1の半径の第1の円弧、該第1の円弧に連なる前記第1の半径より大きな第2の半径の第2の円弧、該第2の円弧に連なるほぼ前記第1の半径の第3の円弧、および該第3の円弧および前記第1の円弧に連なるほぼ前記第2の半径の第4の円弧で構成される縁部を有する開口の形成された第1の絶縁層と、
前記開口の前記縁部の前記第1の円弧および前記第3の円弧の内壁面上それぞれに、前記部品内蔵配線板の板内方向に対してほぼ垂直に形成され、かつ前記部品内蔵配線板の上下面には表出せずに埋設されている第1、第2の導電層と、
第1、第2の端子を有し、前記埋設された第1、第2の導電層それぞれに前記第1、第2の端子が対向するように前記部品内蔵配線板の板内に埋設された、厚み方向にほぼ面対称の形状の電気/電子部品と、
前記埋設された電気/電子部品の前記第1、第2の端子と前記第1、第2の導電層との間隙に設けられて前記第1、第2の端子と前記第1、第2の導電層とをそれぞれ電気的・機械的に接続する第1、第2の半田と、
前記埋設された電気/電子部品の外表面のうち前記第1、第2の半田に接続される部位以外を覆いかつ前記電気/電子部品の板厚み方向上下にほぼ対称に密着するように設けられ、かつ前記第1、第2の導電層を前記部品内蔵配線板の板内に埋設すべく該第1、第2の導電層の上下端面を上下から挟むように設けられた上下2つの第2、第3の絶縁層と
を具備することを特徴とする部品内蔵配線板。 A wiring board with built-in components,
A first arc of a first radius, a second arc of a second radius greater than the first radius that is continuous with the first arc, and a third of the first radius that is substantially continuous with the second arc. and arcs, and the first insulating layer formed of an opening having a substantially the fourth edge arc Ru is composed of a second radius continuing the arc and the first arc of the third,
To each of the first arc and the third circular arc of the inner wall surface on the edge of the opening, formed substantially perpendicularly to the plate in the direction of the component built-in wiring board, and of the component built-in wiring board First and second conductive layers embedded in the upper and lower surfaces without being exposed;
First, a second terminal, the first is the embedded, said each second conductive layer first, second terminal is embedded in the plate of the component built-in wiring board so as to face An electric / electronic component having a shape that is substantially plane-symmetric in the thickness direction;
Wherein said first buried electrical / electronic components, wherein the second terminal first, the provided gap between the second conductive layer first, the second terminal first, second First and second solders for electrically and mechanically connecting the conductive layers, respectively ;
The outer surface of the embedded electric / electronic component is provided so as to cover the portion other than the portion connected to the first and second solders and to be in close contact with the electric / electronic component in the vertical direction of the plate thickness. and wherein the first, second said conductive layer the wiring board the first order to buried in the plates, the upper and lower end surfaces of the second conductive layer provided so as to sandwich from above and below the upper and lower two second A component built-in wiring board, comprising: a third insulating layer.
前記上下2つの第2、第3の絶縁層の外側面それぞれに接触して設けられた2つの外層配線層とをさらに具備し、
前記上下2つの第2、第3の絶縁層それぞれをはさむ前記内層配線層と前記外層配線層との電気的導通が導電性バンプによりなされていること
を特徴とする請求項1記載の部品内蔵配線板。Two inner wiring layers provided in contact with the inner surfaces of the upper and lower two second and third insulating layers,
Two outer wiring layers provided in contact with the outer surfaces of the upper and lower two second and third insulating layers, respectively.
2. The component built-in wiring according to claim 1, wherein the inner wiring layer and the outer wiring layer sandwiching the upper and lower two second and third insulating layers are electrically connected by conductive bumps. Board.
前記製造されたコア配線板に、面内方向に対してほぼ垂直かつほぼ円形の貫通孔を隣り合うように2つ形成する工程と、
前記形成された2つの貫通孔の内壁面上に第2の導電層を形成する工程と、
前記第1の導電層をパターニングする工程と、
前記2つの貫通孔が4つの円弧を有する単一の貫通孔になり、かつ該2つの貫通孔の内壁面上に形成される前記第2の導電層が第3、第4の導電層に分断されるように、前記第2の導電層の形成されたコア配線板の前記2つの貫通孔が並ぶ方向に直交して向かい合う該コア配線板の位置に、前記2つの貫通孔がそれぞれ有する半径より大きな半径で2箇所のドリリングを行う工程と、
前記ドリリングによる前記第2の導電層の分断により形成された前記第3、第4の導電層それぞれに対して第1、第2の端子のおのおのが向かい合うように、前記単一の貫通孔内に、厚み方向にほぼ面対称の形状を有する電気/電子部品を位置させる工程と、
前記位置させられた電気/電子部品の前記第1、第2の端子と前記第3、第4の導電層とをそれぞれ半田で接続する工程と、
前記半田により前記電気/電子部品が接続された前記コア配線板の上下両面それぞれに重ね前記分断された導電層の上下端面を上下から挟んでかつ前記電気/電子部品の周りを板厚み方向にほぼ対称に充填するように絶縁層を積層形成する工程と
を具備することを特徴とする部品内蔵配線板の製造方法。Producing a core wiring board having a first conductive layer on at least both upper and lower surfaces;
Forming two through holes that are substantially perpendicular to the in-plane direction and adjacent to the circular hole in the manufactured core wiring board; and
Forming a second conductive layer on the inner wall surface of the two through holes formed;
Patterning the first conductive layer;
The two through holes Ri Do the single through-hole with four arcs, and the two said to be formed on the inner wall surface on the through-hole the second conductive layer is the third, the fourth conductive layer to so that is divided at a position of the second conductive layer the core wiring board facing perpendicular to a direction in which the two through holes of the formed core wiring board are aligned in the radius having the two through holes respectively Drilling at two locations with a larger radius ;
In the single through-hole, the first and second terminals face each of the third and fourth conductive layers formed by dividing the second conductive layer by the drilling. Positioning an electrical / electronic component having a substantially plane-symmetric shape in the thickness direction;
Connecting the first and second terminals of the positioned electrical / electronic component and the third and fourth conductive layers with solder;
The upper and lower end surfaces of the divided conductive layer are overlapped on both upper and lower surfaces of the core wiring board to which the electric / electronic component is connected by the solder, and the periphery of the electric / electronic component is approximately in the plate thickness direction. And a step of laminating and forming insulating layers so as to be filled symmetrically.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002294463A JP4717316B2 (en) | 2002-10-08 | 2002-10-08 | Component built-in wiring board, method of manufacturing component built-in wiring board |
KR1020057005949A KR101046077B1 (en) | 2002-10-08 | 2003-10-06 | Manufacturing method of parts-embedded wiring board, manufacturing method of parts-embedded wiring board |
PCT/JP2003/012749 WO2004034759A1 (en) | 2002-10-08 | 2003-10-06 | Wiring board incorporating components and process for producing the same |
US10/530,518 US7242591B2 (en) | 2002-10-08 | 2003-10-06 | Wiring board incorporating components and process for producing the same |
US11/785,607 US7345888B2 (en) | 2002-10-08 | 2007-04-19 | Component built-in wiring board and manufacturing method of component built-in wiring board |
US12/007,924 US7644497B2 (en) | 2002-10-08 | 2008-01-17 | Component built-in wiring board and manufacturing method of component built-in wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002294463A JP4717316B2 (en) | 2002-10-08 | 2002-10-08 | Component built-in wiring board, method of manufacturing component built-in wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004134424A JP2004134424A (en) | 2004-04-30 |
JP4717316B2 true JP4717316B2 (en) | 2011-07-06 |
Family
ID=32284995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002294463A Expired - Fee Related JP4717316B2 (en) | 2002-10-08 | 2002-10-08 | Component built-in wiring board, method of manufacturing component built-in wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4717316B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101483825B1 (en) * | 2012-12-04 | 2015-01-16 | 삼성전기주식회사 | Substrate embedding electronic component and manufacturing mehtod thereof |
KR101785471B1 (en) * | 2016-01-26 | 2017-10-16 | 대덕지디에스 주식회사 | Method of manufacturing a dust-free cavity for printed circuit board |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049457A (en) * | 2004-08-03 | 2006-02-16 | Dt Circuit Technology Co Ltd | Wiring board with built-in parts and manufacturing method thereof |
KR100598275B1 (en) | 2004-09-15 | 2006-07-10 | 삼성전기주식회사 | Embedded passive-device printed circuit board and method for manufacturing the same |
JP2007067228A (en) * | 2005-08-31 | 2007-03-15 | Toyota Industries Corp | Circuit board |
JP2007073904A (en) * | 2005-09-09 | 2007-03-22 | Toyota Industries Corp | Circuit board |
KR100771319B1 (en) * | 2006-05-15 | 2007-10-29 | 삼성전기주식회사 | Embedded chip printed circuit board and fabricating method of the same |
JP5130661B2 (en) * | 2006-06-07 | 2013-01-30 | 大日本印刷株式会社 | Component built-in wiring board, manufacturing method of component built-in wiring board. |
JP5130666B2 (en) * | 2006-06-29 | 2013-01-30 | 大日本印刷株式会社 | Component built-in wiring board |
JP5082321B2 (en) | 2006-07-28 | 2012-11-28 | 大日本印刷株式会社 | Multilayer printed wiring board and manufacturing method thereof |
JP5721541B2 (en) * | 2011-05-31 | 2015-05-20 | エルナー株式会社 | Manufacturing method of component mounting printed wiring board |
-
2002
- 2002-10-08 JP JP2002294463A patent/JP4717316B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101483825B1 (en) * | 2012-12-04 | 2015-01-16 | 삼성전기주식회사 | Substrate embedding electronic component and manufacturing mehtod thereof |
KR101785471B1 (en) * | 2016-01-26 | 2017-10-16 | 대덕지디에스 주식회사 | Method of manufacturing a dust-free cavity for printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP2004134424A (en) | 2004-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101046077B1 (en) | Manufacturing method of parts-embedded wiring board, manufacturing method of parts-embedded wiring board | |
US7886438B2 (en) | Process for producing multilayer printed wiring board | |
JP2012039090A (en) | Semiconductor device and method of manufacturing the same | |
WO1998040914A1 (en) | Printed wiring board and method for manufacturing the same | |
JP2009277916A (en) | Wiring board, manufacturing method thereof, and semiconductor package | |
JP4592891B2 (en) | Multilayer circuit board and semiconductor device | |
KR100747022B1 (en) | Imbedded circuit board and fabricating method therefore | |
JP4717316B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JP3492467B2 (en) | Single-sided circuit board for multilayer printed wiring board, multilayer printed wiring board and method of manufacturing the same | |
TWI500366B (en) | Multilayer printed wiring board and manufacturing method thereof | |
US20120152606A1 (en) | Printed wiring board | |
KR100754070B1 (en) | Manufacturing method of printed circuit board using Cu fill plating | |
JP2004134679A (en) | Core substrate, manufacturing method thereof, and multilayer wiring board | |
JP2009054930A (en) | Multi-layer printed wiring board having built-in parts and method of manufacturing the same | |
JP4279090B2 (en) | Manufacturing method of component built-in wiring board, component built-in wiring board | |
JP2007115809A (en) | Wiring board | |
JP4319917B2 (en) | Manufacturing method of component built-in wiring board | |
JP4219541B2 (en) | Wiring board and method of manufacturing wiring board | |
JP4279089B2 (en) | Manufacturing method of component built-in wiring board, component built-in wiring board | |
JP2004111578A (en) | Process for producing build-up printed wiring board with heat spreader and build-up printed wiring board with heat spreader | |
JP3253886B2 (en) | Single-sided circuit board for multilayer printed wiring board, method for manufacturing the same, and multilayer printed wiring board | |
JP4451238B2 (en) | Manufacturing method of component-embedded substrate and component-embedded substrate | |
JP4292397B2 (en) | Wiring board manufacturing method | |
JP2002064179A (en) | Method of manufacturing semiconductor module | |
JP2006049457A (en) | Wiring board with built-in parts and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050909 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060215 Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080717 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090316 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090414 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110302 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110330 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |