JP3253886B2 - Single-sided circuit board for multilayer printed wiring board, method for manufacturing the same, and multilayer printed wiring board - Google Patents

Single-sided circuit board for multilayer printed wiring board, method for manufacturing the same, and multilayer printed wiring board

Info

Publication number
JP3253886B2
JP3253886B2 JP7583897A JP7583897A JP3253886B2 JP 3253886 B2 JP3253886 B2 JP 3253886B2 JP 7583897 A JP7583897 A JP 7583897A JP 7583897 A JP7583897 A JP 7583897A JP 3253886 B2 JP3253886 B2 JP 3253886B2
Authority
JP
Japan
Prior art keywords
circuit board
hole
printed wiring
multilayer printed
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7583897A
Other languages
Japanese (ja)
Other versions
JPH10270851A (en
Inventor
亮 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP7583897A priority Critical patent/JP3253886B2/en
Publication of JPH10270851A publication Critical patent/JPH10270851A/en
Application granted granted Critical
Publication of JP3253886B2 publication Critical patent/JP3253886B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多層プリント配線
板用片面回路基板とその製造方法、および多層プリント
配線板に関し、特に、バイアホールのための穴に導電性
物質を確実に充填した接続信頼性に優れる片面回路基板
についての提案である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a single-sided circuit board for a multilayer printed wiring board, a method for manufacturing the same, and a multilayer printed wiring board, and more particularly, to a connection reliability in which holes for via holes are reliably filled with a conductive material. This is a proposal for a single-sided circuit board with excellent performance.

【0002】[0002]

【従来の技術】従来の多層プリント配線板は、銅張積層
板とプリプレグを相互に積み重ねて一体化してなる積層
体にて構成されている。この積層体は、その表面に表面
配線パターンを有し、層間絶縁層間には内層配線パター
ンを有している。これらの配線パターンは、積層体の厚
さ方向に穿孔形成したスルーホールを介して、内層配線
パターン相互間あるいは内層配線パターンと表面配線パ
ターン間を電気的に接続するようにしている。
2. Description of the Related Art A conventional multilayer printed wiring board is constituted by a laminate obtained by stacking a copper-clad laminate and a prepreg on each other and integrating them. This laminate has a surface wiring pattern on its surface and an inner layer wiring pattern between the interlayer insulating layers. These wiring patterns are electrically connected to each other between the inner layer wiring patterns or between the inner layer wiring pattern and the surface wiring pattern via through holes formed in the thickness direction of the laminate.

【0003】ところが、上述したようなスルーホール構
造の多層プリント配線板は、スルーホールを形成するた
めの領域を確保する必要があるために、部品実装の高密
度化が困難であり、携帯用電子機器の超小型化や狭ピッ
チパッケージおよびMCMの実用化の要請に十分に対処
できないという欠点があった。そのため、最近では、上
述のようなスルーホール構造の多層プリント配線板に代
えて、電子機器の小型化,高密度化に対応し易いインタ
ーステシャルバイアホール(IVH)構造を有する多層
プリント配線板の開発が進められている。
However, in the multilayer printed wiring board having the through-hole structure as described above, since it is necessary to secure an area for forming the through-hole, it is difficult to increase the component mounting density. There is a drawback in that it is not possible to sufficiently cope with the demands for ultra-miniaturization of devices, narrow pitch packages, and practical use of MCMs. Therefore, recently, instead of the multilayer printed wiring board having the through-hole structure as described above, a multilayer printed wiring board having an interstitial via hole (IVH) structure which can easily cope with miniaturization and high density of electronic equipment has been developed. Development is underway.

【0004】このIVH構造を有する多層プリント配線
板は、積層体を構成する各層間絶縁層に、導体層間を接
続する導電性のバイアホールが設けられている構造のプ
リント配線板である。即ち、この配線板は、内層配線パ
ターン相互間あるいは内層配線パターンと表面配線パタ
ーン間が、配線基板を貫通しないバイアホール(ベリー
ドバイアホールあるいはブラインドバイアホール)によ
って電気的に接続されている。それ故に、IVH構造の
多層プリント配線板は、スルーホールを形成するための
領域を特別に設ける必要がなく、電子機器の小型化,高
密度化を容易に実現することができる。
[0004] The multilayer printed wiring board having the IVH structure is a printed wiring board having a structure in which conductive via holes for connecting conductive layers are provided in each interlayer insulating layer constituting a laminate. That is, this wiring board is electrically connected between the inner wiring patterns or between the inner wiring pattern and the surface wiring pattern by via holes (buried via holes or blind via holes) that do not penetrate the wiring board. Therefore, the multilayer printed wiring board having the IVH structure does not need to particularly provide a region for forming a through hole, and can easily realize miniaturization and high density of an electronic device.

【0005】こうしたIVH構造の多層プリント配線板
に関し、例えば、第9回回路実装学術講演大会予稿集
(平成7年3月2日)の第57頁には、全層IVH構造を
有する多層プリント配線板の開発に関する提案が報告さ
れている。この提案の多層プリント配線板は、炭酸ガ
スレーザによる高速微細ビア穴加工技術、基板材料と
してアラミド不織布とエポキシ樹脂のコンポジット材料
の採用、導電性ペーストの充填による層間接続技術、
に基づいて開発されたものであり、以下のプロセスによ
って製造される(図1参照)。
[0005] With respect to such a multilayer printed wiring board having an IVH structure, for example, see page 57 of the ninth circuit packaging academic conference conference proceedings (March 2, 1995), the multi-layer printed wiring board having an all-layer IVH structure is described. Proposals for plate development have been reported. The proposed multilayer printed wiring board uses high-speed micro via hole processing technology using carbon dioxide gas laser, adopts aramid nonwoven fabric and epoxy resin composite material as substrate material, interlayer connection technology by filling conductive paste,
And is manufactured by the following process (see FIG. 1).

【0006】まず、プリプレグとしてアラミド不織布に
エポキシ樹脂を含浸させた材料を用い、このプリプレグ
に炭酸ガスレーザによる穴開け加工を施し、次いで、こ
のよにして得られた穴部分に導電性ペーストを充填する
(図1(a) 参照)。次に、上記プリプレグの両面に銅箔
を重ね、熱プレスにより加熱、加圧する。これにより、
プリプレグのエポキシ樹脂および導電性ペーストが硬化
され両面の銅箔相互の電気的接続が行われる(図1(b)
参照)。そして、上記銅箔をエッチング法によりパター
ニングすることで、バイアホールを有する硬質の両面基
板が得られる(図1(c) 参照)。
First, a material in which an aramid nonwoven fabric is impregnated with an epoxy resin is used as a prepreg, and the prepreg is perforated with a carbon dioxide gas laser, and then the hole thus obtained is filled with a conductive paste. (See FIG. 1 (a)). Next, copper foil is placed on both sides of the prepreg, and heated and pressed by a hot press. This allows
The epoxy resin and the conductive paste of the prepreg are cured and the copper foils on both sides are electrically connected to each other (FIG. 1 (b)
reference). Then, by patterning the copper foil by an etching method, a hard double-sided substrate having via holes can be obtained (see FIG. 1 (c)).

【0007】このようにして得られた両面基板をコア層
として多層化する。具体的には、前記コア層の両面に、
上述の導電性ペーストを充填したプリプレグと銅箔とを
位置合わせしながら順次に積層し、再度熱プレスしたの
ち、最上層の銅箔をエッチングすることで4層基板を得
る(図1(d),(e) 参照)。さらに多層化する場合は、上
記の工程を繰り返し行い、6層、8層基板とする。
[0007] The double-sided substrate thus obtained is formed into a multilayer as a core layer. Specifically, on both sides of the core layer,
The prepreg filled with the conductive paste and the copper foil are sequentially laminated while being aligned, hot-pressed again, and then the uppermost copper foil is etched to obtain a four-layer substrate (FIG. 1 (d)). , (e)). In the case of further multi-layering, the above steps are repeated to obtain a six-layer or eight-layer substrate.

【0008】以上説明したような従来技術にかかるIV
H構造の多層プリント配線板は、熱プレスによる加熱,
加圧工程とエッチングによる銅箔のパターンニング工程
とを何度も繰り返さなければならず、製造工程が複雑に
なり、製造に長時間を要するという欠点があった。しか
も、このような製造方法によって得られるIVH構造の
多層プリント配線板は、銅箔のパターンニング不良を製
造過程で確認することが難しいために、製造過程で1個
所でも(一工程でも)前記パターンニング不良が発生す
ると、最終製品である配線板全体が不良品となる。つま
り、上記従来の製造プロセスは、各積層工程のうち1個
所でも不良品を出すと、他の良好な積層工程のものまで
処分しなければならず、製造効率あるいは製造歩留りの
悪化を招きやすいという致命的な欠点があった。
[0008] The IV according to the prior art as described above
H-structure multilayer printed wiring board is heated by hot press,
The pressing step and the patterning step of the copper foil by etching must be repeated many times, so that the manufacturing process becomes complicated and the manufacturing takes a long time. Moreover, in the multilayer printed wiring board having the IVH structure obtained by such a manufacturing method, it is difficult to confirm the patterning defect of the copper foil in the manufacturing process. When the ning failure occurs, the entire wiring board as a final product becomes defective. In other words, in the above-described conventional manufacturing process, if a defective product is produced even in one of the laminating steps, it must be disposed of another good laminating step, which tends to deteriorate the manufacturing efficiency or the manufacturing yield. There was a fatal drawback.

【0009】これに対し、発明者は先に、IVH構造の
多層プリント配線板を高い歩留りで効率良く製造するの
に有効に用いられる多層プリント配線板用片面回路基板
として、絶縁性硬質基板に対し、この基板の一方の面に
導体回路を、そしてその他方の面には接着剤層をそれぞ
れ形成してなり、かつ前記基板および前記接着剤層には
これらの層を貫通して導体に接する穴を設けて導電性ペ
ーストを充填したバイアホールを形成したことを特徴と
する多層プリント配線板用片面回路基板を提案し、IV
H構造の多層プリント配線板として、IVHを介して電
気的に接続された回路基板のうちの少なくとも一層が、
上記片面回路基板で構成された多層プリント配線板を提
案した。そして、上記片面回路基板を用いてIVH構造
の多層プリント配線板を製造する方法として、 .絶縁性硬質基板の片面に貼着した金属箔をエッチン
グすることにより導体回路を形成する工程、 .上記基板の一方の面に形成した導体回路とは反対側
の表面に接着剤層を形成する工程、 .上記絶縁性硬質基板と上記接着剤層を貫通して導体
に接する穴を形成し、この穴に導電性ペーストを充填し
て片面回路基板を作製する工程、 .上記片面回路基板を2枚以上重ね合わせるか他の回
路基板と共に重ね合わせ、次いで該基板が具える前記接
着剤層を利用することによって、一度のプレス成形にて
多層状に一体化させる工程、を経ることを特徴とする多
層プリント配線板の製造方法を提案した。
On the other hand, the inventor has previously proposed a single-sided circuit board for a multilayer printed wiring board which is effectively used for efficiently manufacturing a multilayer printed wiring board having an IVH structure at a high yield. A conductive circuit formed on one side of the substrate and an adhesive layer formed on the other side, and holes are formed in the substrate and the adhesive layer so as to penetrate these layers and contact a conductor. To provide a single-sided circuit board for a multilayer printed wiring board, wherein a via hole filled with a conductive paste is formed by providing
As a multi-layer printed wiring board having an H structure, at least one of circuit boards electrically connected via an IVH includes:
A multilayer printed wiring board composed of the single-sided circuit board has been proposed. Then, a method of manufacturing a multilayer printed wiring board having an IVH structure using the single-sided circuit board is as follows. Forming a conductive circuit by etching a metal foil attached to one surface of an insulating hard substrate; Forming an adhesive layer on a surface opposite to the conductor circuit formed on one surface of the substrate; Forming a hole penetrating the insulating hard substrate and the adhesive layer and contacting a conductor, and filling the hole with a conductive paste to produce a single-sided circuit board; A step of laminating two or more of the single-sided circuit boards or laminating together with another circuit board, and then using the adhesive layer included in the board to integrate them into a multilayer by one press molding; A method for manufacturing a multilayer printed wiring board characterized by passing through is proposed.

【0010】この提案にかかる片面回路基板は、絶縁性
硬質基板の貫通孔に導電性ペーストを充填するものでは
なく、絶縁性硬質基板の片側が導体によって閉塞された
穴に導電性ペーストを充填するような構成である。この
ため、このような穴に導電性ペーストを充填して片面回
路基板を作製する上記提案の手法は、バイアホール中に
空気が巻き込みやすいという構造上の新たな欠点があっ
た。特に、最近の回路基板では、1層に約10万穴/m2
という多くの穴を設ける必要があり、1穴でも導電性ペ
ーストが確実に充填されないと回路基板自体が接続不良
となる。従って、IVH構造の多層プリント配線板を高
い歩留りで効率良く製造するためには、接続信頼性に優
れた片面回路基板の安定供給が不可欠であり、このよう
な片面回路基板の安定供給には、全ての穴を導電性物質
で確実に充填できる技術の開発が必要であった。
The single-sided circuit board according to this proposal does not fill the through hole of the insulating hard substrate with the conductive paste, but fills the hole where one side of the insulating hard substrate is closed with a conductor with the conductive paste. It is such a configuration. For this reason, the above-mentioned proposed method of manufacturing a single-sided circuit board by filling such holes with a conductive paste has a new structural disadvantage that air is easily trapped in the via holes. In particular, in recent circuit boards, about 100,000 holes / m 2 per layer
It is necessary to provide many holes, and if even one hole is not filled with the conductive paste, the circuit board itself will have poor connection. Therefore, in order to efficiently manufacture a multilayer printed wiring board having an IVH structure with a high yield, a stable supply of a single-sided circuit board having excellent connection reliability is indispensable. It was necessary to develop a technology that could reliably fill all holes with a conductive material.

【0011】[0011]

【発明が解決しようとする課題】本発明は従来技術の上
記欠点を解消するためになされたものであり、その主た
る目的は、IVH構造の多層プリント配線板を高い歩留
りで効率良く製造するのに有効に用いられる接続信頼性
に優れた片面回路基板を提供することにある。本発明の
他の目的は、接続信頼性に優れた片面回路基板を安定し
て製造する方法を提案することにある。本発明のさらに
他の目的は、接続信頼性に優れた上記片面回路基板で構
成したIVH構造の多層プリント配線板を提供すること
にある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned drawbacks of the prior art, and a main object of the present invention is to efficiently manufacture a multilayer printed wiring board having an IVH structure at a high yield. An object of the present invention is to provide a single-sided circuit board which is used effectively and has excellent connection reliability. Another object of the present invention is to propose a method for stably manufacturing a single-sided circuit board having excellent connection reliability. Still another object of the present invention is to provide a multilayer printed wiring board having an IVH structure constituted by the single-sided circuit board having excellent connection reliability.

【0012】[0012]

【課題を解決するための手段】発明者は、上述した目的
を実現するために鋭意研究を行った結果、以下に示す内
容を要旨構成とする発明を完成するに至った。すなわ
ち、 (1)IVH構造の多層プリント配線板を高い歩留りで効
率良く製造するのに有効に用いられる接続信頼性に優れ
た片面回路基板として、本発明は、絶縁性硬質基板の片
面に設けた導体回路によって閉塞された穴に導電性物質
を充填してインタースティシャルバイアホールとなるバ
イアホールを形成した多層プリント配線板用片面回路基
板において、前記バイアホールを、穴の内壁面および底
面を被覆する無電解めっき金属皮膜と、残る穴部に充填
される導電性ペーストとによって構成したことを特徴と
する多層プリント配線板用片面回路基板を提案する。こ
こで、上記無電解めっき金属は銅であることが望まし
い。
Means for Solving the Problems The inventor of the present invention has conducted intensive studies in order to achieve the above-mentioned object, and as a result, has completed the invention having the following features. That is, (1) The present invention is provided on one side of an insulating hard substrate as a single-sided circuit board having excellent connection reliability, which is effectively used to efficiently manufacture a multilayer printed wiring board having an IVH structure with a high yield. In a single-sided circuit board for a multilayer printed wiring board in which a hole closed by a conductive circuit is filled with a conductive substance to form a via hole serving as an interstitial via hole, the via hole covers the inner wall surface and the bottom surface of the hole. The present invention proposes a single-sided circuit board for a multilayer printed wiring board, which is constituted by an electroless plating metal film to be formed and a conductive paste filled in remaining holes. Here, the electroless plating metal is desirably copper.

【0013】(2)上記(1) に記載の接続信頼性に優れた
片面回路基板を安定して製造する方法として、本発明
は、少なくとも下記〜の各工程、すなわち、 .絶縁性硬質基板の一方の面に貼着した金属箔をエッ
チングすることにより導体回路を形成する工程、 .上記絶縁性硬質基板の他方の面から前記導体回路に
達する穴を形成し、この導体回路によって閉塞された穴
の内壁面および底面に触媒核を付与して活性化し、ひき
続き、この絶縁性硬質基板を無電解めっき液に浸漬する
ことにより、上記穴の内壁面および底面に無電解めっき
金属皮膜を析出させる工程、 .残る穴の全体を導電性ペーストで充填する工程、を
経ることを特徴とする製造方法を提案する。ここで、上
記無電解めっき金属は銅であることが望ましい。
(2) As a method for stably producing a single-sided circuit board having excellent connection reliability as described in the above (1), the present invention comprises at least the following steps: Forming a conductive circuit by etching a metal foil attached to one surface of an insulating hard substrate; A hole reaching the conductor circuit from the other surface of the insulating hard substrate is formed, and a catalyst nucleus is applied to the inner wall surface and the bottom surface of the hole closed by the conductor circuit to activate the substrate. (C) immersing the substrate in an electroless plating solution to deposit an electroless plating metal film on the inner wall surface and the bottom surface of the hole; A process of filling the entire remaining hole with a conductive paste. Here, the electroless plating metal is desirably copper.

【0014】(3)そして、本発明は、回路基板の積層材
がインタースティシャルバイアホールを介してそれぞれ
電気的に接続されてなる構造の多層プリント配線板にお
いて、前記回路基板の少なくとも一層が、上記(1) に記
載の接続信頼性に優れた片面回路基板で構成されている
ことを特徴とする多層プリント配線板を提供する。
(3) The present invention provides a multilayer printed wiring board having a structure in which laminated materials of a circuit board are electrically connected to each other through interstitial via holes. There is provided a multilayer printed wiring board comprising a single-sided circuit board having excellent connection reliability as described in the above (1).

【0015】[0015]

【発明の実施の形態】本発明にかかる多層プリント配線
板用片面回路基板は、バイアホールを、絶縁性硬質基板
の片面に設けた導体回路によって閉塞された穴の内壁面
および底面を被覆する無電解めっき金属皮膜と、残る穴
部に充填される導電性ペーストとによって構成した点に
特徴がある。このような構成にすれば、導体回路によっ
て閉塞された穴に接する導体部分は、該穴の底面部だけ
でなく穴の内壁面にも析出した無電解めっき金属を介し
て他の片面回路基板の導体部分と面接続される。その結
果、残る穴部に導電性ペーストを充填した場合にその穴
底に気泡が生じても、底面部以外の例えば穴の壁面部の
めっき皮膜を介して電気が導通するので、回路基板の導
体回路どうしの電気的な接続が確実に行い得る片面回路
基板、即ち、IVH構造の多層プリント配線板を高い歩
留りで効率良く製造するために必要な接続信頼性に優れ
た片面回路基板を確実に提供することができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A single-sided circuit board for a multilayer printed wiring board according to the present invention has a via hole in which an inner wall surface and a bottom surface of a hole closed by a conductor circuit provided on one surface of an insulating hard substrate are covered. It is characterized in that it is composed of an electroplated metal film and a conductive paste filled in the remaining holes. With such a configuration, the conductor portion in contact with the hole closed by the conductor circuit is not only the bottom surface of the hole but also the other single-sided circuit board through the electroless plated metal deposited on the inner wall surface of the hole. Surface-connected to the conductor part. As a result, when the remaining hole is filled with the conductive paste, even if bubbles are generated at the bottom of the hole, electricity is conducted through the plating film on the wall surface of the hole other than the bottom, for example, so that the conductor of the circuit board is Providing a single-sided circuit board that enables reliable electrical connection between circuits, that is, a single-sided circuit board with excellent connection reliability required for efficiently manufacturing a multilayer printed wiring board having an IVH structure with high yield. can do.

【0016】このような本発明にかかる片面回路基板に
おいて、バイアホールを構成する無電解めっき金属とし
ては、銅,ニッケル,金等が挙げられ、特に、電気抵抗
が低くコストも安いという点で銅を用いることが望まし
い。
In the single-sided circuit board according to the present invention, examples of the electroless plating metal forming the via hole include copper, nickel, and gold. It is desirable to use

【0017】ここで、本発明の上記片面回路基板におい
て、バイアホールは、IVH構造の多層プリント配線板
を構成する各回路基板の導体回路どうしを、電気的に接
続する役割を担う。特に、本発明では、バイアホールを
構成する導電性ペーストが、隣接して積層される他の回
路基板上の導体回路と熱硬化によって密着し、それぞれ
の導体回路を電気的に接続する。
Here, in the single-sided circuit board of the present invention, the via hole plays a role of electrically connecting conductor circuits of each circuit board constituting the multilayer printed wiring board having the IVH structure. In particular, in the present invention, the conductive paste forming the via hole adheres closely to the conductor circuits on the other circuit boards that are stacked adjacently by thermosetting, and electrically connects the respective conductor circuits.

【0018】本発明の上記片面回路基板において、導体
回路は、IVH構造の多層プリント配線板を構成する表
面配線パターンあるいは内層配線パターンとなる。この
ような導体回路は、絶縁性硬質基板の片面に貼着された
金属箔をエッチングすることにより形成され、好ましく
は、絶縁性硬質基板の片面に銅箔を形成してなる片面銅
張積層板の該銅箔をエッチングすることにより形成され
る。
In the single-sided circuit board according to the present invention, the conductor circuit is a surface wiring pattern or an inner layer wiring pattern constituting a multilayer printed wiring board having an IVH structure. Such a conductive circuit is formed by etching a metal foil attached to one surface of an insulating hard substrate, and is preferably a single-sided copper-clad laminate formed by forming a copper foil on one surface of an insulating hard substrate. Is formed by etching the copper foil.

【0019】このような本発明にかかる片面回路基板
は、少なくとも下記〜の各工程、すなわち、 .絶縁性硬質基板の一方の面に貼着した金属箔をエッ
チングすることにより導体回路を形成する工程、 .絶縁性硬質基板の他方の面から前記導体回路に達す
る穴を形成し、この導体回路によって閉塞された穴の内
壁面および底面に触媒核を付与して活性化し、ひき続い
て、この絶縁性硬質基板を無電解めっき液に浸漬するこ
とにより、上記穴の内壁面および底面に無電解めっき金
属皮膜を析出させる工程、 .残る穴の全体を導電性ペーストで充填する工程、を
経て製造されることを特徴とする。
The single-sided circuit board according to the present invention has at least the following steps: Forming a conductive circuit by etching a metal foil attached to one surface of an insulating hard substrate; A hole reaching the conductor circuit from the other surface of the insulating hard substrate is formed, and a catalyst nucleus is applied to the inner wall surface and bottom surface of the hole closed by the conductor circuit to activate the hole. (C) immersing the substrate in an electroless plating solution to deposit an electroless plating metal film on the inner wall surface and the bottom surface of the hole; And filling the remaining holes with a conductive paste.

【0020】この片面回路基板の製造方法において、絶
縁性硬質基板の片面に設けた導体回路に達する穴は、レ
ーザの照射によって形成することが望ましい。その理由
は、片面回路基板のバイアホールを形成するための穴
は、なるべく微小径の穴を高密度に形成することが有利
であり、穴開け加工にレーザを適用することによって、
微小径の穴を容易にかつ高密度に形成することができる
からである。また、レーザによる穴開け加工によれば、
絶縁性硬質基板の片面に設けた導体回路を損傷すること
なく、絶縁性硬質基板の他方の面から導体回路に達する
穴、すなわち、導体回路によって閉塞された穴を開ける
ことができる。その結果、従来技術のようにプリプレグ
基板を貫通する孔を設けるのではなく、導体回路により
一端が閉鎖された状態の穴を形成するので、その穴に導
電性物質を充填することにより、バイアホールと導体回
路が面接触するため、確実な導通が得られる。ここで、
本発明に用いるレーザとしては、炭酸ガスレーザやエキ
シマレーザ、YAGレーザの第4高調波などが挙げられ
る。特に、炭酸ガスレーザは、加工速度が極めて高いと
いう点で有利である。
In the method for manufacturing a single-sided circuit board, it is desirable that the hole which reaches the conductor circuit provided on one side of the insulating hard substrate be formed by laser irradiation. The reason is that the hole for forming the via hole of the single-sided circuit board is advantageous to form a hole with a very small diameter as high as possible, and by applying a laser to the drilling process,
This is because holes having a small diameter can be easily formed at a high density. Also, according to laser drilling,
A hole reaching the conductive circuit from the other surface of the insulating hard substrate, that is, a hole closed by the conductive circuit can be formed without damaging the conductive circuit provided on one surface of the insulating hard substrate. As a result, instead of providing a hole that penetrates the prepreg substrate as in the prior art, a hole having one end closed by a conductive circuit is formed. And the conductor circuit are in surface contact, so that reliable conduction can be obtained. here,
Examples of the laser used in the present invention include a carbon dioxide gas laser, an excimer laser, and a fourth harmonic of a YAG laser. In particular, the carbon dioxide laser is advantageous in that the processing speed is extremely high.

【0021】上記片面回路基板の製造方法において、工
程における穴の内面への触媒核の付与は、例えば、絶
縁性硬質基板の穴を穿孔する側の面にマスキングフィル
ムを貼合し、所定の位置に穴を穿孔し、次いで、常法に
従って触媒核を付与した後、前記マスキングフィルムを
除去することにより行われ、これによって、穴の内面に
のみ触媒核が付与された状態となる。また、この触媒核
の活性化は、既知の方法を採用することができ、例え
ば、酸処理により行う。さらに、無電解めっき液は、既
知の成分組成を有する無電解金属めっき液が採用でき、
この無電解めっき液に基板を浸漬することによって、活
性化された前記触媒核から順次無電解めっき金属が析出
し、上記穴の内面に無電解めっき金属皮膜が穴を一部残
した状態で析出するのである。
In the above method for manufacturing a single-sided circuit board, the catalyst nucleus may be applied to the inner surface of the hole in the step, for example, by bonding a masking film to the surface of the insulating hard substrate on which the hole is to be formed, This is performed by drilling a hole in the hole and then applying a catalyst nucleus according to a conventional method, and then removing the masking film, so that the catalyst nucleus is provided only on the inner surface of the hole. The activation of the catalyst nucleus can be performed by a known method, for example, by acid treatment. Furthermore, as the electroless plating solution, an electroless metal plating solution having a known component composition can be adopted,
By immersing the substrate in this electroless plating solution, an electroless plating metal is sequentially deposited from the activated catalyst nuclei, and an electroless plating metal film is deposited on the inner surface of the hole with a part of the hole left. You do it.

【0022】以上説明したような本発明にかかる片面回
路基板は、所定の配線を形成した導体回路を有する片面
回路基板として、IVH構造の多層プリント配線板を製
造するに先立ち、予め個々に製造される。それ故に、こ
れらの片面回路基板は、積層する前に、導体回路等の不
良箇所の有無を確認することができる。その結果、本発
明の片面回路基板を利用すれば、不良箇所のない片面回
路基板のみを用いることとなるので、製造段階で不良を
発生することが少なくなり、IVH構造の多層プリント
配線板を高い歩留りで製造することができる。
The single-sided circuit board according to the present invention as described above is individually manufactured in advance as a single-sided circuit board having a conductor circuit on which a predetermined wiring is formed, prior to manufacturing a multilayer printed wiring board having an IVH structure. You. Therefore, it is possible to confirm the presence or absence of a defective portion such as a conductor circuit before laminating these single-sided circuit boards. As a result, if the single-sided circuit board of the present invention is used, only a single-sided circuit board having no defective portion will be used. It can be manufactured with yield.

【0023】また、本発明の片面回路基板を利用すれ
ば、従来技術のように、プリプレグを積み重ねて熱プレ
スする工程を繰り返す必要はなく、片面回路基板を他の
回路基板と重ね合わせ、前記片面回路基板が具える接着
剤層を利用することによって、一度の熱プレス成形にて
積層一体化させることができる。即ち、IVH構造の多
層プリント配線板を複雑な工程を繰り返すことなく短時
間で効率良く製造することができる。
Further, if the single-sided circuit board of the present invention is used, it is not necessary to repeat the steps of stacking and hot-pressing prepregs as in the prior art. By utilizing the adhesive layer provided on the circuit board, it is possible to perform lamination and integration by a single hot press molding. That is, a multilayer printed wiring board having an IVH structure can be efficiently manufactured in a short time without repeating complicated steps.

【0024】このようにして高い歩留りで効率良く製造
される本発明にかかるIVH構造の多層プリント配線板
は、回路基板の積層材がIVHを介してそれぞれ電気的
に接続されてなる構造の多層プリント配線板であって、
前記回路基板の少なくとも一層が、上述した本発明の片
面回路基板で構成されていることを特徴とする。
The multi-layer printed wiring board having the IVH structure according to the present invention, which is efficiently manufactured at a high yield in this manner, has a multi-layer printed circuit having a structure in which the laminated materials of the circuit board are electrically connected to each other via the IVH. A wiring board,
At least one layer of the circuit board is constituted by the single-sided circuit board of the present invention described above.

【0025】ここで、本発明の多層プリント配線板を構
成する片面回路基板は、その片面回路基板が有する接着
剤層などを介して他の回路基板と接着されていることが
望ましい。このような他の回路基板としては、本発明の
片面回路基板や従来知られたプリント配線基板のいずれ
も使用することができる。
Here, the single-sided circuit board constituting the multilayer printed wiring board of the present invention is desirably bonded to another circuit board via an adhesive layer or the like of the single-sided circuit board. As such another circuit board, any of the single-sided circuit board of the present invention and a conventionally known printed wiring board can be used.

【0026】なお、本発明の多層プリント配線板は、プ
リント配線板に一般的におこなわれている各種の加工処
理、例えば、表面にソルダーレジストの形成、表面配線
パターン上にニッケル/金めっきやはんだ処理、穴開け
加工、キャビティー加工、スルーホールめっき処理等を
施すことができる。また、本発明の多層プリント配線板
は、ICパッケージやベアチップ、チップ部品等の電子
部品を実装するために用いられる。
The multilayer printed wiring board of the present invention can be formed by various processings generally performed on printed wiring boards, for example, formation of a solder resist on the surface, nickel / gold plating or soldering on the surface wiring pattern. Processing, drilling, cavity processing, through-hole plating and the like can be performed. Further, the multilayer printed wiring board of the present invention is used for mounting electronic components such as IC packages, bare chips, and chip components.

【0027】[0027]

【実施例】図2は、本発明の一実施例に係る片面回路基
板の縦断面図である。この図において、片面回路基板1
は、絶縁性硬質基板2と、この基板の片面に貼着された
金属箔をエッチングして形成した導体回路3と、前記導
体回路と反対側の基板表面に形成された接着剤層4とか
らなり、絶縁性硬質基板2と接着剤層4にはこれらの層
を貫通して導体回路3に接する穴を設けて該穴に導電性
物質を充填したバイアホール5を形成した片面回路基板
であり、前記バイアホール5を、穴の内面を被覆する無
電解めっき金属皮膜6と、残る穴部に充填される導電性
ペースト7とによって構成したものである。
FIG. 2 is a longitudinal sectional view of a single-sided circuit board according to an embodiment of the present invention. In this figure, the single-sided circuit board 1
Is composed of an insulating hard substrate 2, a conductive circuit 3 formed by etching a metal foil attached to one surface of the substrate, and an adhesive layer 4 formed on the surface of the substrate opposite to the conductive circuit. The insulating hard substrate 2 and the adhesive layer 4 are provided on a single-sided circuit board in which a hole penetrating these layers and in contact with the conductor circuit 3 is provided, and a via hole 5 filled with a conductive substance is formed in the hole. The via hole 5 is constituted by an electroless plating metal film 6 covering the inner surface of the hole and a conductive paste 7 filling the remaining hole.

【0028】図3は、本発明の他の実施例に係る片面回
路基板の縦断面図である。この図において、片面回路基
板1は、絶縁性硬質基板2と、この基板の片面に貼着さ
れた金属箔をエッチングして形成した導体回路3と、前
記導体回路と基板で形造られた凹部に充填された接着剤
層4とからなり、絶縁性硬質基板2にはこの基板を貫通
して導体回路3に接する穴に導電性物質を充填したバイ
アホール5を形成した片面回路基板であり、前記バイア
ホール5を、穴の内面を被覆する無電解めっき金属皮膜
6と、残る穴部に充填される導電性ペースト7とによっ
て構成したものである。
FIG. 3 is a longitudinal sectional view of a single-sided circuit board according to another embodiment of the present invention. In this figure, a single-sided circuit board 1 includes an insulating hard substrate 2, a conductor circuit 3 formed by etching a metal foil adhered to one side of the substrate, and a recess formed by the conductor circuit and the substrate. A single-sided circuit board in which an insulating hard substrate 2 is formed with a via hole 5 filled with a conductive substance in a hole penetrating the substrate and making contact with a conductor circuit 3; The via hole 5 is constituted by an electroless plating metal film 6 covering the inner surface of the hole and a conductive paste 7 filling the remaining hole.

【0029】ここで、前記導体回路3は、例えば絶縁性
硬質基板2の片面に銅箔を形成してなる片面銅張積層板
の該銅箔をエッチングすることにより形成されたものが
好適である。前記絶縁性硬質基板2としては、例えば、
ガラス布エポキシ樹脂やガラス不織布エポキシ樹脂、ガ
ラス布ビスマレイミドトリアジン樹脂、アラミド不織布
エポキシ樹脂等を板状に硬化させた基板を使用すること
ができる。前記接着剤層4としては、例えば、エポキシ
系やポリイミド系、ビスマレイミドトリアジン系、アク
リレート系、フェノール系などの樹脂接着剤で構成する
ことができる。前記バイアホール5を構成する無電解め
っき金属皮膜6としては、例えば、銅,ニッケル,金等
のめっき皮膜を使用することができる。前記バイアホー
ル5を構成する導電性ペースト7としては、例えば、銅
や銀、金、カーボン等の導電性ペーストを使用すること
ができる。
Here, it is preferable that the conductor circuit 3 is formed by etching a copper foil of a single-sided copper-clad laminate obtained by forming a copper foil on one side of an insulating hard substrate 2, for example. . Examples of the insulating hard substrate 2 include, for example,
A substrate obtained by curing a glass cloth epoxy resin, a glass nonwoven cloth epoxy resin, a glass cloth bismaleimide triazine resin, an aramid nonwoven cloth epoxy resin, or the like into a plate shape can be used. The adhesive layer 4 can be made of, for example, an epoxy-based, polyimide-based, bismaleimide-triazine-based, acrylate-based, or phenol-based resin adhesive. As the electroless plating metal film 6 constituting the via hole 5, for example, a plating film of copper, nickel, gold or the like can be used. As the conductive paste 7 constituting the via hole 5, for example, a conductive paste of copper, silver, gold, carbon, or the like can be used.

【0030】次に、図2に示した本発明の一実施例に係
る片面回路基板を製造する方法について、図4にしたが
って具体的に説明する。 (1) まず、図4(a) に示すような金属箔13が片面に貼着
された絶縁性硬質基板12aを用意する。この金属箔13が
片面に貼着された絶縁性硬質基板12aとしては、例え
ば、片面銅張積層板を使用することが有利である。
Next, a method of manufacturing the single-sided circuit board according to one embodiment of the present invention shown in FIG. 2 will be specifically described with reference to FIG. (1) First, an insulative hard substrate 12a having a metal foil 13 adhered to one side as shown in FIG. 4A is prepared. It is advantageous to use, for example, a single-sided copper-clad laminate as the insulating hard substrate 12a having the metal foil 13 adhered to one side.

【0031】(2) 次に、前記金属箔13をエッチングし、
図4(b) に示すように、所定のパターン形状に加工す
る。これにより導体回路13aが形成される。このエッチ
ング方法としては、公知の一般的な手段を採用すること
ができる。なお、この導体回路13aが内層配線パターン
となる場合は、層間の接着性を向上させるために、導体
回路の表面を、例えば、マイクロエッチングや粗化めっ
き、両面粗化銅箔の適用等の公知の手段を用いて粗面化
することが有利である。
(2) Next, the metal foil 13 is etched,
As shown in FIG. 4B, it is processed into a predetermined pattern shape. Thus, the conductor circuit 13a is formed. As this etching method, known general means can be adopted. When the conductor circuit 13a is used as an inner layer wiring pattern, the surface of the conductor circuit is improved by, for example, applying microetching, roughening plating, or applying double-sided roughened copper foil to improve the adhesion between layers. It is advantageous to roughen the surface by using the means described above.

【0032】(3) 次に、前記導体回路13aが形成された
絶縁性硬質基板12aの導体回路と反対側の面に、図4
(c) に示すように、接着剤層14aを形成する。この接着
剤層14aは、所定の樹脂接着剤をロールコータやカーテ
ンコータ、スプレーコータ、スクリーン印刷などの手段
で塗布してプレキュアするか、あるいは接着剤シートを
ラミネートすることにより形成することができる。この
ときの接着剤層の厚さとしては、10〜50μmの範囲が有
利である。
(3) Next, on the surface of the insulating hard substrate 12a on which the conductor circuit 13a is formed, on the side opposite to the conductor circuit,
As shown in (c), an adhesive layer 14a is formed. The adhesive layer 14a can be formed by applying a predetermined resin adhesive by means of a roll coater, curtain coater, spray coater, screen printing, or the like, or by pre-curing, or by laminating an adhesive sheet. At this time, the thickness of the adhesive layer is advantageously in the range of 10 to 50 μm.

【0033】(4) 次に、図4(d) に示すように、接着剤
層14aおよび絶縁性硬質基板12aの厚さ方向に貫通して
導体に接する穴15を形成する。この穴15は、絶縁性硬質
基板12aの接着剤層14aの側からレーザを照射すること
により形成することが好ましい。このレーザを照射する
穴開け加工機としては、例えば、パルス発振型炭酸ガス
レーザ加工機を使用することができる。このような、炭
酸ガスレーザ加工機を用いることにより60〜200 μmφ
の微小径の穴を高精度に形成することができる。この結
果、バイアホールを高密度に形成することが可能にな
り、小型で高密度な多層プリント配線板を製造すること
ができる。なお、穴15の底の導体回路面18(バイアホー
ルに接する面)をきれいにする目的で、デスミア処理を
施すこともできる。
(4) Next, as shown in FIG. 4 (d), a hole 15 which penetrates the adhesive layer 14a and the insulating hard substrate 12a in the thickness direction and contacts the conductor is formed. This hole 15 is preferably formed by irradiating a laser from the side of the adhesive layer 14a of the insulating hard substrate 12a. As the drilling machine for irradiating this laser, for example, a pulse oscillation type carbon dioxide laser machine can be used. By using such a carbon dioxide laser processing machine, 60 to 200 μmφ
Can be formed with high precision. As a result, via holes can be formed at a high density, and a small and high-density multilayer printed wiring board can be manufactured. Note that desmearing can be performed for the purpose of cleaning the conductor circuit surface 18 (the surface in contact with the via hole) at the bottom of the hole 15.

【0034】(5) 次に、上記(4) で形成した穴15の内面
に触媒核を付与して活性化し、ひき続き、この絶縁性硬
質基板12aを無電解めっき液に浸漬することにより、上
記穴15の内面に無電解めっき金属皮膜16を析出させる。
ここで、上記穴15の内面への触媒核の付与は、例えば、
絶縁性硬質基板12aの穴15を穿孔する側の面にマスキン
グフィルムを貼合し、所定の位置に穴15を穿孔し、次い
で、常法に従って触媒核を付与した後、前記マスキング
フィルムを除去することにより行われ、これによって、
穴15の内面にのみ触媒核が付与された状態となる。ま
た、上記触媒核の活性化は、既知の方法を採用すること
ができ、例えば、希硫酸などの酸処理により行う。さら
に、無電解めっき液としては、既知の成分組成を有する
銅やニッケル,金などの無電解金属めっき液を用いるこ
とができる。
(5) Next, a catalyst nucleus is applied to the inner surface of the hole 15 formed in the above (4) to activate it. Subsequently, the insulating hard substrate 12a is immersed in an electroless plating solution. An electroless plating metal film 16 is deposited on the inner surface of the hole 15.
Here, the application of the catalyst nucleus to the inner surface of the hole 15 is, for example,
A masking film is bonded to the surface of the insulating hard substrate 12a on the side where the holes 15 are drilled, the holes 15 are drilled at predetermined positions, and then a catalyst nucleus is applied according to a conventional method, and then the masking film is removed. By doing this,
Only the inner surface of the hole 15 is provided with the catalyst nucleus. Further, the activation of the catalyst nucleus can be performed by a known method, for example, by performing an acid treatment with dilute sulfuric acid or the like. Further, as the electroless plating solution, an electroless metal plating solution having a known composition such as copper, nickel, and gold can be used.

【0035】(5) 図4(e) に示すように、残る穴の全体
を導電性ペースト17で充填して、片面回路基板11aを作
製する。この導電性ペースト17の充填方法としては、例
えば、メタルマスクを用いたスクリーン印刷法を採用す
ることができる。充填時には、バイアホールを高精度に
形成するために、穴15の周囲に保護マスクを形成してお
くことが有利である。保護マスクは、接着剤層14aの表
面にフィルムや紙をラミネートし、穴開け加工の際に一
緒に穴開けすることにより形成することができる。ま
た、導電性ペースト17は、重ね合わされる他の回路基板
の内層となる導体回路との接続性が良好なバイアホール
を実現する上で、穴15より若干突出する程度に充填する
ことが有利である。なお、充填した導電性ペースト17
は、後の工程の作業性を高めるためにプレキュアしてお
くことが有利であり、保護マスクは積層前に剥離され
る。
(5) As shown in FIG. 4 (e), the entire remaining hole is filled with a conductive paste 17 to produce a single-sided circuit board 11a. As a method for filling the conductive paste 17, for example, a screen printing method using a metal mask can be adopted. At the time of filling, it is advantageous to form a protective mask around the hole 15 in order to form the via hole with high precision. The protective mask can be formed by laminating a film or paper on the surface of the adhesive layer 14a and making a hole together during the hole making process. Further, in order to realize a via hole having good connectivity with a conductor circuit serving as an inner layer of another circuit board to be superimposed, it is advantageous to fill the conductive paste 17 to such an extent that the conductive paste 17 slightly projects from the hole 15. is there. The filled conductive paste 17
Is preferably precured in order to enhance the workability of the subsequent steps, and the protective mask is peeled off before lamination.

【0036】次に、図2に示した本発明の一実施例に係
る片面回路基板を用いて本発明の一実施例に係るIVH
構造の多層プリント配線板を製造する一方法について図
5にしたがって具体的に説明する。 (1) まず、IVH構造の多層プリント配線板を構成する
本発明の片面回路基板1(11a)を図4にしたがって作
製する。 (2) 同様の工程で、絶縁性硬質基板12b,12c,12dに
対し、この基板の一方の面に導体回路13b,13c,13d
を、そしてその他方の面には接着剤層14b,14c,14d
をそれぞれ形成してなり、かつ前記基板および前記接着
剤層にはこれらの層を貫通して導体回路に接する穴15を
設け、この穴15の内面を無電解めっき金属皮膜16で被覆
し、残る穴15の全体を導電性ペースト17で充填したバイ
アホール5を形成した、図5に示すような片面回路基板
11b, 11c, 11dを作製する。
Next, using the single-sided circuit board according to the embodiment of the present invention shown in FIG. 2, the IVH according to the embodiment of the present invention is used.
One method of manufacturing a multilayer printed wiring board having a structure will be specifically described with reference to FIG. (1) First, a single-sided circuit board 1 (11a) of the present invention, which constitutes a multilayer printed wiring board having an IVH structure, is manufactured according to FIG. (2) In a similar process, the conductor circuits 13b, 13c, 13d are provided on one surface of the insulating hard substrates 12b, 12c, 12d.
And on the other side adhesive layers 14b, 14c, 14d
And the substrate and the adhesive layer are provided with a hole 15 penetrating these layers and contacting a conductor circuit, and the inner surface of the hole 15 is covered with an electroless plating metal film 16 to remain. A single-sided circuit board as shown in FIG. 5, in which a via hole 5 in which the entire hole 15 is filled with a conductive paste 17 is formed.
11b, 11c and 11d are prepared.

【0037】(3)次に、前記の片面回路基板11a,11
b,11c,11dを所定の順に、片面回路基板の周囲に設
けられたガイドホールとガイドピンを用いて位置合わせ
しながら重ね合わせる。ここでは、片面回路基板11dの
接着剤層14dの上側に片面回路基板11cの導体回路13c
を重ね合わせ、その接着剤層14cの上側に片面回路基板
11bの接着剤層14bを重ね合わせ、さらにその導体回路
13bの上側に片面回路基板11aの接着剤層14aを重ね合
わせる。
(3) Next, the single-sided circuit boards 11a, 11
b, 11c, and 11d are superimposed in a predetermined order while being aligned using guide holes and guide pins provided around the single-sided circuit board. Here, the conductor circuit 13c of the single-sided circuit board 11c is placed above the adhesive layer 14d of the single-sided circuit board 11d.
And a single-sided circuit board on the adhesive layer 14c.
The adhesive layer 14b of 11b is overlapped and the conductive circuit
The adhesive layer 14a of the single-sided circuit board 11a is overlaid on the upper side of 13b.

【0038】(4)このようにして各片面回路基板を重ね
合わせた後、熱プレスを用いて 140℃〜200 ℃の温度範
囲で加熱、加圧することにより、各片面回路基板は一度
のプレス成形にて多層状に一体化される。なお、熱プレ
スとしては、真空熱プレスを使用することが有利であ
る。この工程では、接着剤層14a,14b,14c,14dを
介して重ね合わされた各片面回路基板11a,11b,11
c,11dは、接着剤層14a,14b,14c,14dが密着し
て熱硬化することにより、多層状に一体化される。同時
に、導電性ペースト17もそれぞれ対応する導体回路に密
着して熱硬化することにより、バイアホールを形成し、
IVH構造の多層プリント配線板が得られる(図6参
照)。
(4) After the single-sided circuit boards are overlaid in this manner, they are heated and pressed in a temperature range of 140 ° C. to 200 ° C. using a hot press, whereby each single-sided circuit board is press-formed once. Are integrated in a multilayer. It is advantageous to use a vacuum hot press as the hot press. In this step, the single-sided circuit boards 11a, 11b, 11 superimposed via the adhesive layers 14a, 14b, 14c, 14d.
The layers c and 11d are integrated in a multilayer shape by the adhesive layers 14a, 14b, 14c and 14d being closely adhered and thermosetting. At the same time, the conductive paste 17 is also brought into close contact with the corresponding conductor circuit and thermally cured to form a via hole,
A multilayer printed wiring board having an IVH structure is obtained (see FIG. 6).

【0039】図6は、本発明の一実施例に係るIVH構
造の多層プリント配線板の縦断面図である。この図にお
いて、多層プリント配線板は、絶縁性硬質基板12a,12
b,12c,12dと、この基板の片面に貼着された金属箔
をエッチングして形成した導体回路13a,13b,13c,
13dと、前記導体回路と反対側の基板表面に形成された
接着剤層14a,14b,14c,14dとからなり、絶縁性硬
質基板12a,12b,12c,12dと接着剤層14a,14b,
14c,14dには、これらの層を貫通する導体回路13a,
13b,13c,13dに接する穴15の内面を無電解めっき金
属皮膜16で被覆し、残る穴15の全体を導電性ペースト17
で充填したバイアホール5a,5b,5dとを有する片面回路
基板11a,11b, 11c, 11dを積層し、前記片面回路基
板11a,11b, 11c, 11dがそれぞれ具える接着剤層14
a,14b,14c,14dによって相互に接合した4層基板
である。
FIG. 6 is a longitudinal sectional view of a multilayer printed wiring board having an IVH structure according to one embodiment of the present invention. In this figure, a multilayer printed wiring board includes insulating hard substrates 12a and 12a.
b, 12c, 12d, and conductor circuits 13a, 13b, 13c, formed by etching a metal foil attached to one side of the substrate.
13d, and an adhesive layer 14a, 14b, 14c, 14d formed on the surface of the substrate opposite to the conductor circuit. The insulating hard substrates 12a, 12b, 12c, 12d and the adhesive layers 14a, 14b,
14c and 14d include conductor circuits 13a and 13a penetrating these layers.
The inner surface of the hole 15 in contact with 13b, 13c, 13d is covered with an electroless plating metal film 16, and the remaining hole 15 is entirely covered with a conductive paste 17.
The single-sided circuit boards 11a, 11b, 11c, 11d having via holes 5a, 5b, 5d filled with are laminated, and the adhesive layers 14 provided on the single-sided circuit boards 11a, 11b, 11c, 11d respectively.
a, 14b, 14c, 14d are four-layer substrates joined to each other.

【0040】ここで、片面回路基板11aの導体回路13a
および片面回路基板11dの導体回路13dは、それぞれ所
定の配線パターン形状に形成され、多層プリント配線板
の上側表面または下側表面に表面配線パターンとして配
置される。また、片面回路基板11bの導体回路13bおよ
び片面回路基板11cの導体回路13cは、それぞれ所定の
配線パターン形状に形成され、多層プリント配線板の片
面回路基板11aの下側または片面回路基板11dの上側に
内層配線パターンとして配置される。
Here, the conductor circuit 13a of the single-sided circuit board 11a
The conductor circuit 13d of the single-sided circuit board 11d is formed in a predetermined wiring pattern shape, and is arranged as a surface wiring pattern on the upper surface or the lower surface of the multilayer printed wiring board. The conductor circuit 13b of the single-sided circuit board 11b and the conductor circuit 13c of the single-sided circuit board 11c are respectively formed in a predetermined wiring pattern shape, and are formed below the single-sided circuit board 11a of the multilayer printed wiring board or above the single-sided circuit board 11d. Are arranged as inner wiring patterns.

【0041】また、バイアホール5aは、絶縁性硬質基板
12aと接着剤層14aを厚さ方向に貫通して形成されてお
り、バイアホール5bは、絶縁性基板12b,12cと接着剤
層14b,14cを厚さ方向に貫通して形成されており、バ
イアホール5dは、絶縁性基板12dと接着剤層14dを厚さ
方向に貫通して形成されており、それぞれ穴の内面を無
電解めっき金属皮膜16で被覆し、残る穴の全体を導電性
ペースト17で充填されいる。これらのバイアホールのう
ち5aは表面配線パターンとしての導体回路13aと内層配
線パターンとしての13bとの間を電気的に接続するブラ
インドバイアホールであり、バイアホール5bは内層配線
パターンとしての導体回路13bと13cの間を電気的に接
続するベリードバイアホールであり、バイアホール6dは
内層配線パターンとしての導体回路13cと表面配線パタ
ーンとしての導体回路13dとの間を電気5 に接続するブ
ラインドバイアホールであり、いずれもインターステシ
ャルバイアホールを構成する。
The via hole 5a is made of an insulating hard substrate.
The via hole 5b is formed penetrating the insulating substrates 12b and 12c and the adhesive layers 14b and 14c in the thickness direction. The via hole 5d is formed so as to penetrate the insulating substrate 12d and the adhesive layer 14d in the thickness direction. The inner surface of each hole is covered with an electroless plating metal film 16, and the entire remaining hole is made of a conductive paste. Filled with 17. Of these via holes, 5a is a blind via hole for electrically connecting between the conductor circuit 13a as the surface wiring pattern and 13b as the inner wiring pattern, and the via hole 5b is a conductor circuit 13b as the inner wiring pattern. A via hole 6d is a blind via hole that electrically connects between the conductor circuit 13c as the inner layer wiring pattern and the conductor circuit 13d as the surface wiring pattern to the electricity 5. And both constitute an interstitial via hole.

【0042】このような本発明にかかる多層プリント配
線板は、各種の電子部品を実装することができ、例え
ば、図6に二点鎖線で示すように、ICパッケージやベ
アチップ等のチップ部品8を表面配線パターン13aの所
定部位に搭載し、はんだ9により固定することができ
る。
The multilayer printed wiring board according to the present invention can mount various electronic components. For example, as shown by a two-dot chain line in FIG. 6, a chip component 8 such as an IC package or a bare chip is mounted on the multilayer printed wiring board. It can be mounted on a predetermined portion of the surface wiring pattern 13a and fixed by the solder 9.

【0043】〔他の実施例〕 (1) 前記実施例では、4層の片面回路基板が重ね合わさ
れた多層プリント配線板について説明したが、3層ある
いは5層以上の高多層の場合も同様に本発明を実施でき
るし、従来の方法で作成された片面プリント基板、両面
プリント基板、両面スルーホールプリント基板あるいは
多層プリント基板に本発明の片面回路基板を積層して多
層プリント配線板を製造することができる。 (2) 前記実施例では、バイアホールを形成するための穴
開け加工をレーザを照射する手段で行ったが、ドリル加
工やパンチング加工等の機械的手段を適用することもで
きる。 (3) 本発明の多層プリント配線板においては、表面配線
パターンはチップ電子部品を実装するためのパッド形状
のみに形成することもできる。
[Other Embodiments] (1) In the above embodiment, a multi-layer printed wiring board in which four-layered single-sided circuit boards are superposed has been described. The present invention can be practiced, and a single-sided printed circuit board, a double-sided printed circuit board, a double-sided through-hole printed circuit board, or a multilayer printed circuit board manufactured by a conventional method is laminated with the single-sided circuit board of the present invention to produce a multilayer printed wiring board. Can be. (2) In the above-described embodiment, the drilling for forming the via hole is performed by means of laser irradiation. However, mechanical means such as drilling and punching may be applied. (3) In the multilayer printed wiring board of the present invention, the surface wiring pattern may be formed only in a pad shape for mounting chip electronic components.

【0044】[0044]

【発明の効果】以上説明したように、本発明に係る多層
プリント配線板用片面回路基板は、バイアホールを穴の
内面を被覆する無電解めっき金属皮膜と、残る穴部に充
填される導電性ペーストとによって構成したことによ
り、導電性ペーストが空気を巻き込んでも、他の回路基
板との電気的な接続信頼性に優れるものである。それ故
に、本発明によれば、IVH構造の多層プリント配線板
を高い歩留りで効率良く製造するために必要な接続信頼
性に優れた片面回路基板を確実に提供することができ
る。また、本発明に係る上記片面回路基板の製造方法に
よれば、接続信頼性に優れた片面回路基板を安定して提
供することができる。さらに、上記片面回路基板で構成
される本発明の多層プリント配線板は、回路基板どうし
が接着剤層等によって接合されている構造であるので、
IVH構造を有する高密度の多層プリント配線板とし
て、複雑な製法によらずに高い歩留りで容易に提供され
得る。
As described above, the single-sided circuit board for a multilayer printed wiring board according to the present invention has an electroless plating metal film that covers the inner surface of a via hole and a conductive film that fills the remaining hole portion. With the configuration using the paste, even when the conductive paste entrains air, the electrical connection reliability with other circuit boards is excellent. Therefore, according to the present invention, it is possible to reliably provide a single-sided circuit board excellent in connection reliability required for efficiently manufacturing a multilayer printed wiring board having an IVH structure with a high yield. Further, according to the method for manufacturing a single-sided circuit board according to the present invention, a single-sided circuit board having excellent connection reliability can be stably provided. Furthermore, since the multilayer printed wiring board of the present invention composed of the single-sided circuit board has a structure in which the circuit boards are joined by an adhesive layer or the like,
As a high-density multilayer printed wiring board having an IVH structure, it can be easily provided at a high yield without using a complicated manufacturing method.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来技術に係る多層プリント配線板の一製造工
程を示す縦断面図である。
FIG. 1 is a longitudinal sectional view showing one manufacturing process of a multilayer printed wiring board according to a conventional technique.

【図2】本発明に係る片面回路基板の一実施例を示す縦
断面図である。
FIG. 2 is a longitudinal sectional view showing one embodiment of a single-sided circuit board according to the present invention.

【図3】本発明に係る片面回路基板の他の実施例を示す
縦断面図である。
FIG. 3 is a longitudinal sectional view showing another embodiment of the single-sided circuit board according to the present invention.

【図4】前記片面回路基板の製造工程の一例を示す縦断
面図である。
FIG. 4 is a longitudinal sectional view illustrating an example of a manufacturing process of the single-sided circuit board.

【図5】本発明に係る多層プリント配線板の一製造工程
を示す縦断面図である。
FIG. 5 is a longitudinal sectional view showing one manufacturing process of the multilayer printed wiring board according to the present invention.

【図6】本発明に係る多層プリント配線板の一実施例を
示す縦断面図である。
FIG. 6 is a longitudinal sectional view showing one embodiment of the multilayer printed wiring board according to the present invention.

【符号の説明】[Explanation of symbols]

1 片面回路基板 2 絶縁性硬質基板 3 導体回路 4 接着剤層 5,5a,5b,5d バイアホール 6 無電解めっき皮膜 7 導電性ペースト 8 チップ部品 9 はんだ 11a, 11b, 11c, 11d 片面回路基板 12a, 12b, 12c, 12d 絶縁性硬質基板 13 金属箔 13a, 13b,13c, 13d 導体回路 14a, 14b, 14c, 14d 接着剤層 15 穴 16 無電解めっき皮膜 17 導電性ペースト 18 穴の底の導体回路面 DESCRIPTION OF SYMBOLS 1 Single-sided circuit board 2 Insulating hard board 3 Conductor circuit 4 Adhesive layer 5, 5a, 5b, 5d Via hole 6 Electroless plating film 7 Conductive paste 8 Chip component 9 Solder 11a, 11b, 11c, 11d Single-sided circuit board 12a , 12b, 12c, 12d Insulating hard substrate 13 Metal foil 13a, 13b, 13c, 13d Conductor circuit 14a, 14b, 14c, 14d Adhesive layer 15 hole 16 Electroless plating film 17 Conductive paste 18 Conductor circuit at bottom of hole surface

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 H05K 3/40 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H05K 3/46 H05K 3/40

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 絶縁性硬質基板の片面に設けた導体回路
によって閉塞された穴に導電性物質を充填してインター
スティシャルバイアホールとなるバイアホールを形成し
た多層プリント配線板用片面回路基板において、 前記バイアホールを、前記穴の内壁面および底面を被覆
する無電解めっき金属皮膜と、残る穴部に充填される導
電性ペーストとによって構成したことを特徴とする多層
プリント配線板用片面回路基板。
1. A conductor circuit provided on one side of an insulating hard substrate.
A single-sided circuit board for a multilayer printed wiring board in which a conductive material is filled in a hole closed by the above to form a via hole to be an interstitial via hole, wherein the via hole covers an inner wall surface and a bottom surface of the hole. A single-sided circuit board for a multilayer printed wiring board, comprising: an electroless plating metal film; and a conductive paste filled in remaining holes.
【請求項2】 上記無電解めっき金属が銅である請求項
1に記載の多層プリント配線板用片面回路基板。
2. The single-sided circuit board for a multilayer printed wiring board according to claim 1, wherein the electroless plating metal is copper.
【請求項3】 少なくとも下記〜の各工程、すなわ
ち、 .絶縁性硬質基板の一方の面に貼着した金属箔をエッ
チングすることにより導体回路を形成する工程、 .上記絶縁性硬質基板の他方の面から導体回路に達す
穴を形成し、この導体回路によって閉塞された穴の内
壁面および底面に触媒核を付与して活性化し、ひき続
き、この絶縁性硬質基板を無電解めっき液に浸漬するこ
とにより、上記穴の内壁面および底面に無電解めっき金
属皮膜を析出させる工程、 .残る穴の全体を導電性ペーストで充填する工程、を
経ることを特徴とする請求項1に記載の片面回路基板の
製造方法。
3. At least each of the following steps: Forming a conductive circuit by etching a metal foil attached to one surface of an insulating hard substrate; A hole reaching the conductor circuit from the other surface of the insulating hard substrate is formed.
Activated by applying a catalyst nucleus on the wall and bottom, continuing, by immersing the insulating hard substrate in an electroless plating solution, the step of precipitating an electroless plated metal film on the inner wall surface and the bottom of said hole, . 2. The method for manufacturing a single-sided circuit board according to claim 1, further comprising a step of filling the entire remaining hole with a conductive paste.
【請求項4】 上記無電解めっき金属が銅である請求項
3に記載の片面回路基板の製造方法。
4. The method for manufacturing a single-sided circuit board according to claim 3, wherein the electroless plating metal is copper.
【請求項5】 回路基板の積層材がインタースティシャ
ルバイアホールを介してそれぞれ電気的に接続されてな
る構造の多層プリント配線板において、 前記回路基板の少なくとも一層が、上記請求項1または
2に記載の片面回路基板で構成されていることを特徴と
する多層プリント配線板。
5. A multilayer printed wiring board having a structure in which laminated materials of a circuit board are electrically connected to each other through interstitial via holes, wherein at least one of the circuit boards has a structure as described in claim 1 or 2. A multilayer printed wiring board comprising the single-sided circuit board according to any one of the preceding claims.
JP7583897A 1997-03-27 1997-03-27 Single-sided circuit board for multilayer printed wiring board, method for manufacturing the same, and multilayer printed wiring board Expired - Lifetime JP3253886B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7583897A JP3253886B2 (en) 1997-03-27 1997-03-27 Single-sided circuit board for multilayer printed wiring board, method for manufacturing the same, and multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7583897A JP3253886B2 (en) 1997-03-27 1997-03-27 Single-sided circuit board for multilayer printed wiring board, method for manufacturing the same, and multilayer printed wiring board

Publications (2)

Publication Number Publication Date
JPH10270851A JPH10270851A (en) 1998-10-09
JP3253886B2 true JP3253886B2 (en) 2002-02-04

Family

ID=13587750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7583897A Expired - Lifetime JP3253886B2 (en) 1997-03-27 1997-03-27 Single-sided circuit board for multilayer printed wiring board, method for manufacturing the same, and multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JP3253886B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081423A (en) * 2001-10-26 2007-03-29 Matsushita Electric Works Ltd Wiring board sheet and manufacturing method thereof, multilayer board and manufacturing method thereof
JP4392157B2 (en) * 2001-10-26 2009-12-24 パナソニック電工株式会社 WIRING BOARD SHEET MATERIAL AND ITS MANUFACTURING METHOD, AND MULTILAYER BOARD AND ITS MANUFACTURING METHOD
US10893603B2 (en) * 2016-12-28 2021-01-12 Tatsuta Electric Wire & Cable Co., Ltd. Heat dissipation substrate, heat dissipation circuit structure body, and method for manufacturing the same
JP6810617B2 (en) 2017-01-16 2021-01-06 富士通インターコネクトテクノロジーズ株式会社 Circuit boards, circuit board manufacturing methods and electronic devices

Also Published As

Publication number Publication date
JPH10270851A (en) 1998-10-09

Similar Documents

Publication Publication Date Title
US6320140B1 (en) One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production
US7151228B2 (en) Laminating double-side circuit board, manufacturing method thereof, and multilayer printed circuit board using same
WO1998056220A1 (en) Single-sided circuit board and method for manufacturing the same
JP4192657B2 (en) Manufacturing method of build-up multilayer wiring board with built-in chip parts
JP2001168481A (en) Copper-clad laminate, and circuit substrate for printed wiring board and manufacturing method therefor
JP4043115B2 (en) Multi-layer printed wiring board
JP4592891B2 (en) Multilayer circuit board and semiconductor device
JP3492467B2 (en) Single-sided circuit board for multilayer printed wiring board, multilayer printed wiring board and method of manufacturing the same
JPH1154934A (en) Multilayered printed wiring board and its manufacture
JP2004327510A (en) Copper-plated laminated board for multilayered printed wiring board, multilayered printed wiring board and method of manufacturing the same
JPH0936551A (en) Single-sided circuit board for multilayer printed wiring board use, multilayer printed wiring board and manufacture thereof
JP2001015913A (en) One-sided circuit board and its production, and production of multilayered wiring board
JPH1154926A (en) One-sided circuit board and its manufacture
JP3253886B2 (en) Single-sided circuit board for multilayer printed wiring board, method for manufacturing the same, and multilayer printed wiring board
JPH1041635A (en) Single-sided circuit board for multilayer printed wiring board, its manufacture, and multilayer printed wiring board
JP2002198652A (en) Multilayer printed wiring board, method of manufacturing the same and single-sided circuit board therefor
JP2001015919A (en) Multilayer printed wiring board, circuit-board therefor and its manufacture
JP2000269647A (en) Single-side circuit board, multilayer printed wiring board and manufacture thereof
JP2007335631A (en) Manufacturing method of laminated wiring board
JP4545866B2 (en) Method for manufacturing circuit board for multilayer printed wiring board
JP3540809B2 (en) Single-sided circuit board for high density multilayer printed wiring board and high density multilayer printed wiring board
JP3492667B2 (en) Single-sided circuit board for multilayer printed wiring board, multilayer printed wiring board and method of manufacturing the same
JPH1051139A (en) Single-sided circuit board for multilayer printed-wiring board and its manufacture as well as multilayer printed-wiring board
JPH0786749A (en) Manufacture of printed-wiring board
JP2004031828A (en) Multi-layer printed circuit board

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term