JP4043115B2

JP4043115B2 - Multi-layer printed wiring board

Info

Publication number: JP4043115B2
Application number: JP28892498A
Authority: JP
Inventors: 亮榎本
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 1998-09-24
Filing date: 1998-09-24
Publication date: 2008-02-06
Anticipated expiration: 2018-09-24
Also published as: JP2000101248A

Description

【０００１】
【発明の属する技術分野】
この発明は、多数個取り多層プリント配線板に関し、特には、インターステシャルバイアホール（ＩＶＨ）構造を有する多数個取り多層プリント配線板に関する。
【０００２】
【従来の技術】
従来の多層プリント配線板は、銅張積層板とプリプレグを交互に積み重ねて一体化してなる積層体にて構成されている。この積層体は、その表面に表面導体回路を有し、層間絶縁層間には内層導体回路を有する。これらの導体回路は、積層体の厚さ方向に穿孔形成したスルーホールを介して、内層導体回路相互間あるいは内層導体回路と表面導体回路との間で電気的に接続されている。
【０００３】
ところが、上述したようなスルーホール構造の多層プリント配線板は、スルーホールを形成するための領域を確保する必要があるために、部品実装の高密度化が困難であり、携帯用電子機器の超小型化や狭ピッチパッケージおよびＭＣＭの実用化の要請に十分に対処できないという欠点があった。
そのため、最近では、上述のようなスルーホール構造の多層プリント配線板に代えて、高密度化に対応し易い全層インターステシャルバイアホール（ＩＶＨ）構造を有する多層プリント配線板が注目されている。
この全層ＩＶＨ構造を有する多層プリント配線板は、積層体を構成する各層間絶縁層に、導体層間を電気的に接続するバイアホールが設けられている構造のプリント配線板である。即ち、この配線板は、内層導体回路相互間あるいは内層導体回路と表面導体回路間が、配線板を貫通しないバイアホール（べリードバイアホールあるいはブラインドバイアホール）によって電気的に接続されている。それ故に、ＩＶＨ構造の多層プリント配線板は、スルーホールを形成するための領域を特別に設ける必要がなく、任意の層間を微細なバイアホールで自由に接続できるため、電子機器の小型化、高密度化、信号の高速伝搬を容易に実現することができる。
【０００４】
こうしたＩＶＨ構造の多層プリント配線板は、例えば、図９に示すような工程によって製造されている。
まず、プリプレグ１１２としてアラミド不繊布にエポキシ樹脂を含浸させた材料を用い、このプリプレグ１１２にバイアホール用孔１１２ａおよび位置合わせ用孔１６０を穿設し、次いでバイアホール用孔１１２ａに導電性ペースト１１４を充填する（図９（Ａ）参照）。
次に上記プリプレグ１１２の両面に銅箔１１６を重ね、加熱加圧プレスする。これにより、プリプレグ１１２のエポキシ樹脂および導電性ペーストが硬化され両面の銅箔１１６、１１６相互が電気的に接続される（図９（Ｂ）参照）。
【０００５】
そして、上記銅箔１１６をエッチング法によりパターニングすることで、バイアホールを有する硬質の両面基板が得られる（図９（Ｃ）参照）。
【０００６】
このようにして得られた両面基板をコア層として多層化する。具体的には、上記コア層１１２の両面に、上述の導電性ペースト１１４を充填したプリプレグ１１３を位置合わせしながら順次に積層する。そして、該積層体と上下に配設した銅箔１１６とを、加熱加圧プレスする（図９（Ｄ）参照）。この後、最上層の銅箔１１６をエッチングすることで４層基板を得る（図９（Ｅ）参照）。さらに多層化する場合は、上記の工程を繰り返し行い、６層、８層基板とする。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来技術は、加熱加圧プレスによる積層工程とエッチングによる銅箔のパターンニング工程とを何度も繰り返さなければならず、製造工程が複雑になり、製造に長時間を要するものであった。
しかも、このような製造方法によって得られるＩＶＨ構造の多層プリント配線板は、製造過程で１個所でも（一工程でも）前記パターンニング不良が発生すると、最終製品である配線板全体が不良品となるために、歩留りが大幅に低下する欠点を有していた。
【０００８】
かかる課題に対応すべく、本発明者は、図１０（Ａ）に示すような片面回路基板を積層した多層プリント配線板を案出した。該片面回路基板２３０は、絶縁性基材にバイアホール３６を形成し、片側に導体回路３２を、バイアホール３６表面に突起状導体３８を形成し、該突起状導体３８側の表面に有機系接着剤層３４を設けてなる。そして、図１０（Ｂ）に示すように、該片面回路基板２３０を加熱加圧プレスすることで、突起状導体３８を、有機系接着剤層３４を貫通させ他の片面回路基板２３０の導体回路３２あるいは他の基板２２０の導体回路と電気的に接続させる。
【０００９】
しかし、かかる構成において、バイアホール径の小さい高密度配線板を製造しようとすると片面回路基板２３０の突起状導体３８と導体回路３２との位置がずれて適切な接続が得られないことがあった。この原因を本発明者が研究したところ加熱加圧プレスした際に、突起状導体３８と導体回路３２とが相互にずれているところがあることが認められた。
【００１０】
この現象を図１１を参照してさらに詳細に説明する。図１１（Ａ）は、上記製造方法による多数個取り多層プリント配線板２１０の平面図を示している。図中の鎖線で囲まれた部分が、多層プリント配線板の個々の製品を示しており、この図の多数個取り多層プリント配線板２１０からは、２０ピースの多層プリント配線板が得られる。図１１（Ａ）に示した多数個取り多層プリント配線板２１０を矢印Ｂ側から見た側面図を図１１（Ｂ）に示す。ここで、該多数個取り多層プリント配線板２１０は、個々の製品となる部位と部位の間に窪み２１０ｄが生じ、外層側の回路基板が内層側の回路基板に比較して伸ばされた状態になっているため、外層側の回路基板の導体回路と内層側の回路基板の導体回路との適切な接続が得られていないことが判明した。
【００１１】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、高い歩留りにて製造できるＩＶＨ構造の高密度多層プリント配線板を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、絶縁性基材と、前記絶縁性基材の一方の面に形成された導体回路と、前記絶縁性基材の導体回路に至る非貫通孔に電解めっきによって導電性材料が充填されたバイアホールと、前記バイアホールの導体回路側の反対側表面に形成された突起状導体からなる片面回路基板を、前記片面回路基板の突起状導体と他の基板の導体回路が接着剤層を介して対向するように積層し、加熱加圧プレスして、前記突起状導体を接着剤層に嵌入貫通せしめ、他の基板の導体回路に接続し、一体化した多数個取り多層プリント配線板において、前記片面回路基板は、個々の製品と製品の間および製品と回路基板端の間に、前記絶縁性基材の導体回路に至る非貫通孔に電解めっきによって導電性材料が充填されて成り前記バイアホールと同時に形成されたポストを有するものであることを特徴とする多数個取り多層プリント配線板にある。
【００１４】
上記発明のポストは、前記絶縁性基材の導体回路に至る非貫通孔に電解めっきによって導電性材料が充填されたものであり、導電性材料は、電解銅めっきであることが好ましい。本発明における突起状導体は、導電性ペーストあるいは低融点金属によって形成されたものであることが好ましい。
【００１５】
上記本発明の回路基板を積層する多数個取り多層プリント配線板においては、積層された回路基板の導体回路間の電気的接続を適正にとるために、回路基板を変形させることなく積層一体化することが必要である。本発明の多数個取り多層プリント配線板は、回路基板の、個々の製品と製品の間および製品と回路基板端の間に導電性材料が充填されたポストが、配設されている。このため、かかる回路基板を積層して加圧した際にも、回路基板の、個々の製品と製品の間および製品と回路基板端の間に窪みができず、回路基板が変形しないため積層された回路基板間の電気的接続を極めて精度よく行うことができ、多数個取り多層プリント配線板を高い歩留まりで製造することができる。
【００１６】
さらに本発明の多数個取り多層プリント配線板は、突起状導体を有する片面回路基板と他の基板を接着剤層を介して積層し加熱加圧プレスして、前記突起状導体を接着剤層に嵌入貫通せしめ、他の基板の導体回路と電気的に接続するため、バイアホールのピッチ間隔をより小さくできるので、極めて高密度の多層プリント配線板を効率よく製造することができる。
【００１７】
本発明の多数個取り多層プリント配線板は、所定の配線パターンを形成した導体回路を有する回路基板として、予め個々に製造したものを使用することができる。このため、該回路基板を積層する前に、導体回路等の不良個所の有無を検査することができるので、積層段階では、不良のない回路基板のみを用いることが可能となる。即ち、本発明の多数個取り多層プリント配線板は、ＩＶＨ構造の多層プリント配線板を高い歩留まりで製造できる。
【００１８】
また、本発明の多数個取り多層プリント配線板は、従来技術のようにプリプレグを積み重ねながら加熱加圧プレスを繰り返す必要がない。即ち、本発明では、複数枚の回路基板を重ね、１度に加熱加圧プレスすることができる。このため、加熱加圧プレスによる積層工程とパターンニング工程を繰り返す必要がなく、ＩＶＨ構造の多層プリント配線板を短時間で効率良く製造することができる。
【００１９】
本発明では、片面回路基板の突起状導体と他の基板の導体回路が接着剤層を介して対向するように積層するのであるが、本願発明の構成では、接着剤層には孔明けする必要がない。つまり、バイアホールが形成された片面回路基板もしくは導体回路を有する基板に接着剤層を形成できる。
【００２０】
換言すれば、加熱加圧プレス時に接着剤層に嵌入貫通した突起状導体により導体回路が接続されるため、接着剤層にあらかじめ導通のための孔明けをする必要がなく、接着剤層は最終的な加熱加圧プレス工程時に配設していればよい。このため、片面回路基板の製造工程における孔明け後のデスミア処理は接着剤層の形成前に実施することができることになり、デスミア処理により接着剤層が浸食されることがない。
【００２１】
また、非貫通孔を電解めっきにより充填する場合においても、絶縁性基板にレーザ加工にて非貫通孔を形成し、電解めっきで充填した後の、片面回路基板もしくは導体回路を有する基板に接着剤層を形成できるため、電解めっき液とこの接着剤層が接触することはない。従って、めっき液により接着剤層が浸食されたり、汚染されることがない。
【００２２】
接着剤層は、最終工程の加熱加圧プレスに至るまでは未硬化であるため、デスミア処理やめっき液で劣化しやすいが、本発明では、このような問題の発生を防止し、信頼性の高い基板を容易に形成できるという特徴がある。
また、接着剤層に予め導通のための孔を形成しておく必要はなく、接着剤層の孔と絶縁基板に設けた突起状導体との位置ずれによる導通不良を起こすことがない。
【００２３】
さらに、本発明では、基板相互の導体回路間の電気的な接続は、比較的薄い接着剤層のみを突起状導体により貫通させて行えば足りる。それ故、突起状導体の高さを低く、またその径を小さくできるため、突起状導体のピッチ間隔を小さくできるのでバイアホールのピッチ間隔も小さくなり、高密度化に対応できる。また、バイアホールを電解めっきで充填する場合は、基板相互の導体回路間の抵抗値を低くできる。
【００２４】
【発明の実施の形態】
以下、本発明の実施態様に係る多数個取り多層プリント配線板およびその製造方法について図を参照して説明する。
図１は、本発明の１実施態様に係る全層ＩＶＨ構造を有する多数個取り多層プリント配線板の縦断面の一部を示している。多数個取り多層プリント配線板１０は、中央に配設されたコア基板２０と、該コア基板２０の上面及び下面に２層ずつ配設された片面回路基板３０Ａ、３０Ｂ、３０Ｃ、３０Ｄとから成るバイアホールを有する多数個取り多層プリント配線板である。
【００２５】
該片面回路基板３０Ａ、３０Ｂ、３０Ｃ、３０Ｄの一方の面には、所定のパターンの導体回路３２ａ、３２ｂ、３２ｃ、３２ｄが形成されており、他方の面には、接着剤層３４が配設されている。該接着剤層３４を介して、コア基板２０と片面回路基板３０Ａ、３０Ｂ、３０Ｃ、３０Ｄとが接着されている。各片面回路基板３０Ａ、３０Ｂ、３０Ｃ、３０Ｄには、電解銅めっきにより充填形成されたバイアホール３６ａ、３６ｂ、３６ｃ、３６ｄおよびポスト３２Ｄが形成されており、該バイアホールの上部（該導体回路が形成された面の反対側のバイアホール表面）には、ハンダやインジウム合金などの低融点金属あるいは導電性ペーストから成る突起状導体（以下バンプという）３８ａ、３８ｂ、３８ｃ、３８ｄが形成されている。
【００２６】
即ち、多層プリント配線板１０においては、最下層の片面回路基板３０Ａの導体回路３２ａは、バイアホール３６ａを介してバンプ３８ａに接続されている。該バンプ３８ａは、片面回路基板３０Ｂの導体回路３２ｂと当接し、両者の接続を取る。該導体回路３２ｂとバイアホール３６ｂを介して接続されたバンプ３８ｂは、コア基板２０のバイアホール２４と接触し、導通が取られている。該コア基板２０のバイアホール２４は、上面側の片面回路基板３０Ｃのバンプ３８ｃと接続されている。該バンプ３８ｃとバイアホール３６ｃを介して接続された導体回路３２ｃは、最上面の片面回路基板３０Ｄのバンプ３８ｄと接続されている。該バンプ３８ｄは、バイアホール３６ｄを介して導体回路３２ｄと接続されている。該最上面の片面回路基板３０Ｄの片面又は両面には、ベアチップ等の電子部品を搭載できる。このように、多層プリント配線板の最下層の片面回路基板３０Ａの導体回路３２ａと、最上層の片面回路基板３０Ｄの導体回路３２上のチップ部品（図示せず）とが、バイアホール３６ａ、３６ｂ、３６ｃ、３６ｄを介して接続されている。これらのバイアホールは、インターステシャルバイアホールを構成する。
【００２７】
鎖線Ｘ、Ｙで囲まれた個々の製品を構成する部分以外の部分には、製品を構成する部分のバイアホールに相当するポスト３２Ｄが設けられている。このため、加圧加熱プレスによっても窪みを生じていない。
【００２８】
引き続き、該多層プリント配線板１０の製造方法について説明する。ここでは、先ず、コア基板２０の製造方法について図２を参照して述べる。
コア基板としては、ガラス布基材エポキシ樹脂基板、ガラス布基材ＢＴ（ビスマレイミドートリアジン）樹脂基板などのリジット基板であれば、公知のものを使用することができる。
【００２９】
具体的には、図２の工程（Ａ）に示すようにガラス布基材ＢＴ（ビスマレイドミドートリアジン）樹脂製の基板２２の両面に銅箔２１を貼付た銅張積層板を出発材とする。工程（Ｂ）に示すように、該基板２２にスルーホール用の穴２２ａを穿設した後、無電解めっき処理を施し、該穴２２ａ内に銅めっきを施すことによりスルーホール２４を形成する。
【００３０】
工程（Ｃ）に示すように、予め図示しないエッチングレジストを塗布した後、エッチング処理を施し、銅箔２１の不要部分を除去することで、所定の導体回路２５を形成する。
工程（Ｄ）に示すよう、該導体回路２５及びスルーホール２４の表面に黒化−還元処理を施して粗化する。
【００３１】
工程（Ｅ）に示すように、充填樹脂２６をロールコータにより均一に塗布し、該充填樹脂を硬化させた後、該充填樹脂をベルトサンダー等で導体回路２５が表面に露出するまで研磨し、両面が平坦なコア基板２０を製造する。
【００３２】
該コア基板２０は、スルーホール２４の内部、及び、導体回路２５の側面２５ａが粗化され、導体回路２５と充填樹脂２６との接着性が改善されている。このため、該導体回路２５と充填樹脂２６との界面を起点として図１を参照して上述した接着剤層３４で、クラックの発生するのを防止できる。
【００３３】
引き続き、図３、図４を参照して片面回路基板３０の製造方法について説明する。
図３の工程（Ａ）に示すように、片面に金属層４２の形成された絶縁基材４０を出発材とする。ここで、使用する絶縁基材４０としては、有機系絶縁性基材であれば使用でき具体的には、アラミド不織布−エポキシ樹脂基材、ガラス布エポキシ樹脂基材、アラミド不織布−ポリイミド基材、ビスマレイミドトリアジン樹脂基材から選ばれるリジッド（硬質）の積層基材、あるいは、ポリフェニレンエーテル（ＰＰＥ）フィルム、ポリイミド（ＰＩ）などのフィルムからなるフレキシブル基材から選ばれる１種であることが望ましい。
【００３４】
前記絶縁基材４０としてはリジッドな積層基材であることが望ましく、特に片面銅張積層板であることが好適である。金属層４２がエッチングされた後の取扱中に配線パターンやバイアホールの位置がずれることがなく、位置精度に優れるからである。
【００３５】
また、絶縁基材４０に形成された金属層４２は、銅箔を使用できる。銅箔は密着性改善のため、マット処理されていてもよい。ここでは、片面銅張積層板を使用する。片面銅張積層板は、エポキシ樹脂、フェノール樹脂、ビスマレイミド−トリアジン樹脂などの熱硬化性樹脂をガラスクロスに含浸させてＢステージとしたプリプレグと銅箔を積層して熱プレスすることにより得られる基板である。片面銅張積層板は、リジッドな基板であり、扱いやすくコスト的にも最も有利である。また、絶縁基材４０の表面に、金属を蒸着した後、電解めっきを用い、金属層を形成することもできる。
【００３６】
絶縁基材４０の厚さは１０〜２００μｍ、好ましくは１５〜１００μｍであり、２０〜８０μｍが最適である。絶縁性を確保するためである。これらの範囲より薄くなると強度が低下して取扱が難しくなり、逆に厚すぎると微細なバイアホールの形成および導電性材料による充填が難しくなるからである。
一方、金属層４２の厚さは、５〜３５μｍ、好ましくは８〜３０μｍであり、１２〜２５μｍが好適である。これは、後述するようにレーザ加工にて孔明けした際に、薄すぎると貫通してしまうからであり、逆に厚すぎるとエッチングにより、ファインパターンを形成し難いからである。
【００３７】
ついで、レーザ加工により、絶縁基材４０に非貫通孔４０ａを開ける（工程（Ｂ））。レーザ加工機としては、炭酸ガスレーザ加工機、ＵＶレーザ加工機、エキシマレーザ加工機などを使用できる。また、孔径は２０〜１５０μｍがよい。炭酸ガスレーザ加工機は、加工速度が速く、安価に加工できるため工業的に用いるには最も適しており、本発明に最も望ましいレーザ加工機である。ここで、炭酸ガスレーザ加工機を用いた場合には、該穴４０ａ内であって、金属層４２の表面にわずかながら溶融した樹脂が残りやすいため、デスミア処理することが、接続信頼性を確保するため望ましい。
【００３８】
引き続き、レーザ加工で開けた非貫通孔４０ａに導電性材料４６を充填してバイアホール３６ａおよびポスト３２Ｄとする（工程（Ｅ））。ここで、導電性材料４６の充填は、電解めっき、あるいは無電解めっきにより行うことができる。また、導電性ペーストを充填するか、あるいは電解めっき又は無電解めっきを一部充填し残存部分に導電ペーストを充填して行うこともできる。導電性ペーストは、銀、銅、金、ニッケル、半田から選ばれる少なくとも１種以上の金属粒子からなる導電性ペーストを使用できる。また、前記金属粒子としては、金属粒子の表面に異種金属をコーティングしたものも使用できる。具体的には銅粒子の表面に金、銀から選ばれる貴金属を被覆した金属粒子を使用することができる。
なお、導電性ペーストとしては、金属粒子に、エポキシ樹脂などの熱硬化性樹脂、ポリフェニレンスルフィド（ＰＰＳ）樹脂を加えた有機系導電性ペーストが望ましい。
【００３９】
一方、本実施態様では、レーザ加工にて孔径２０〜１５０μｍの微細径を穿設したが、導電ペーストを確実に充填することは、非貫通孔であるために気泡が残りやすく、困難であるため、電解めっきの方が実用的である。電解めっきとしては、例えば、銅、金、ニッケル、ハンダめっきを使用できるが、特に、電解銅めっきが最適である。
【００４０】
電解めっきにより充填する場合は、有機系絶縁基材４０に形成された金属層４２をめっきリードとして電解めっきを行う。前記金属層４２は、有機系絶縁基材４０上の全面に形成されているため、電界密度が均一となり、非貫通孔を電解めっきにて均一な高さで充填することができる。ここで、電解めっき前に、非貫通孔４０ａ内の金属層４２の表面を酸などで活性化処理しておくとよい。めっきを行う際には、絶縁基材４０に形成された金属層４２の表面側に電解めっきが析出しないように、工程（Ｃ）に示すよう金属層４２側にマスク４８をかけておくか、或いは、工程（Ｄ）に示すように同じ絶縁基材４０を２枚、金属層４２同士を積層密着させてめっき液に触れないようにして、電解めっきを行ことが好ましい。
【００４１】
電解めっきした後、図４の工程（Ｆ）に示すように孔４０ａから盛り上がった電解めっき（金属４６）を研磨などで除去して、平坦化することもできる。研磨は、ベルトサンダーやバフ研磨等を使用できる。
工程（Ｇ）に示すように、金属層４２をエッチングして導体回路を形成するための前処理として、ファインパターンを形成しやすくするため、あらかじめ、非貫通孔をレーザ加工にて形成した後に金属層４２の表面側の全面をエッチングして厚さを１〜１０μｍ、より好ましくは２〜８μｍ程度まで薄くすることができる。
【００４２】
工程（Ｈ）に示すように、所定パターンのマスクを被覆した後、金属層４２をエッチングして導体回路３２ａを形成する。ここでは、先ず、感光性ドライフィルムを貼付するか、液状感光性レジストを塗布した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成した後、エッチングレジスト非形成部分の金属層をエッチングして導体回路を形成する。エッチングは、硫酸−過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも１種がよい。
【００４３】
なお、最外層の導体回路については、熱プレス後に金属層をエッチングして形成することもできる。熱プレス後に金属層をエッチングする場合は、プレス面が平坦なため、均一な圧力で熱プレスできるという利点がある。
【００４４】
ここで、導体回路３２ａの表面は、粗化処理しておくことが望ましい。図１を参照して上述した接着剤層３４との密着性を改善し、剥離（デラミネーション）の発生を防止するためである。粗化処理は、例えばソフトエッチング処理や、黒化（酸化）−還元処理、銅−ニッケル−リンからなる針状合金めっき（荏原ユージライト製商品名インタープレート）の形成、メック社製の商品名「メックエッチボンド」なるエッチング液による表面粗化がある。
【００４５】
次に、工程（Ｉ）にて、導体回路３２ａを形成した面とは反対側の、バイアホール３６ａ表面にバンプ３８ａを形成する。バンプ３８ａは、例えば、導電性ペーストを所定位置に開口の設けられたメタルマスクを用いてスクリーン印刷する方法、低融点金属である半田ペーストを印刷する方法、半田めっきを行う方法、あるいは半田溶融液に浸漬する方法により形成することができる。
前記低融点金属としては、Ｐｂ−Ｓｎ系半田、Ａｇ−Ｓｎ系半田、インジウム半田等を使用することができる。
【００４６】
前記バンプの高さとしては、３〜６０μｍが望ましい。この理由は、３μｍ未満では、バンプの変形により、バンプの高さのばらつきを許容することができず、また、６０μｍを越えると抵抗値が高くなる上、バンプを変形した際に横方向に拡がってショートの原因となる。
【００４７】
導電性ペーストを非貫通孔４０ａに充填する場合は、充填と同時にバンプの形成を行うこともできる。この状態で、もしくは、バンプを形成する前に、導体回路３２ａ、バイアホール３６ａの検査が可能である。上述したように従来技術の多層プリント配線板では、積層して完成後でなければ、導体回路の検査を行えなかったのに対して、本実施態様では、片面回路基板３０Ａを、積層する前に不良個所の有無を検査することができ、後述する積層段階では、不良のない片面回路基板３０Ａのみを用いることができるので、多層プリント配線板としての高い歩留りが得られる。
【００４８】
最後に、工程（Ｊ）に示すように、該絶縁基材４０のバンプ３８ａ側の表面全面、または、導体回路２５、３２ｂ、３２ｃ側の表面全面に、樹脂を塗布して、乾燥し、未硬化樹脂からなる接着剤層３４を形成する。
【００４９】
接着剤層３４は、片面回路基板の導体回路形成面もしくは、その反対側面、または、導体回路を有する基板２０の導体回路３２ｂの形成面のいずれか全面に塗布して形成することができ、接着剤層に導通のための孔明けの必要がない。
接着剤層３４は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ： Polyphenylen ether）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン樹脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
【００５０】
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。接着剤層の厚さは、５〜５０μm が望ましい。接着剤層は、取扱が容易になるため、予備硬化（プレキュア）しておくことが好ましい。
【００５１】
引き続き、図２を参照して上述したコア基板２０と、図３及び図４を参照して上述した片面回路基板３０との積層工程について図５を参照して説明する。
工程（Ｋ）に示すように、該片面回路基板３０Ａと、上述したと同様な工程で形成された片面回路基板３０Ｂ、３０Ｃ、３０Ｄと、コア基板２０とを積み重ねる。ここで、全ての片面回路基板３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ、及びコア基板２０は、不良個所の検査が済んだものを用いる。先ず、片面回路基板３０Ａの有機系接着剤層３４の上に片面回路基板３０Ｂを、又、該片面回路基板３０Ｂの有機系接着剤層３４の上にコア基板２０を載置する。ここで、該コア基板の上には、片面回路基板３０Ｃ、３０Ｄを反転、即ち、片面回路基板３０Ｃの有機系接着剤層３４が該コア基板２０側へ向き、又、片面回路基板３０Ｄの有機系接着剤層３４が該片面回路基板３０Ｃ側に向くように重ね合わせる。この重ね合わせは、片面回路基板に配設された位置決めマークＴＧ（図６（Ａ）参照）を光学的に測定して位置合わせを行い、積層した片面回路基板及びコア基板２０の４隅にドリルでガイドホール（図６（Ａ）参照）を穿設し、該ガイドホールをガイドピン（図示せず）に挿通することにより行う。ここで、積層された基板の図中サイクルＣの部分を拡大して（Ｍ）として示す。
【００５２】
最後に、上述したようにガイドホール６０をガイドピンで支持した状態で、工程（Ｌ）に示すように、重ね合わせた基板を、熱プレスを用いて１５０〜２００℃で加熱し、５〜１００ｋｇｆ／ｃｍ²、望ましくは２０〜５０ｋｇｆ／ｃｍ²で加圧プレスすることにより、各片面回路基板３０Ａ、３０Ｂ、３０Ｃ、３０Ｄおよびコア基板２０を、１度のプレス成形により多層状に一体化する。積層された基板の図中サイクルＣの部分を拡大して（Ｎ）として示す。ここでは、先ず、加圧されることで、該片面回路基板３０Ａのバンプ３８ａが、該バンプ３８ａと片面回路基板３０Ｂ側の導体回路３２ｂとの間に介在している未硬化の接着剤（絶縁性樹脂）を周囲に押し出し、該バンプ３８ａが導体回路３２ｂと当接し両者の接続を取る。同様に他の片面回路基板３０Ｂ、３０Ｃ、３０Ｄのバンプ３８ｂ、３８ｃ、３８ｄと導体回路との接続が取られる。更に、加圧と同時に加熱されることで、片面回路基板３０Ａの接着剤層３４が硬化し、片面回路基板３０Ｂとの間で強固な接着が行われる。なお、熱プレスとしては、真空熱プレスを用いることが好適である。これにより図１を参照して上述した多数個取り多層プリント配線板１０が完成する。この後、図６（Ａ）に示す鎖線の切断線に沿って裁断することで２０ピースの多層プリント配線板とする。
【００５３】
この多数個取り多層プリント配線板１０の平面図を図６（Ａ）に示し、図６（Ａ）中のサイクルＣ２部を拡大して図６（Ｂ）に示す。図６（Ａ）及び図６（Ｂ）中の鎖線が、２０ピースの多層プリント配線板を製造する際の切断線となる。なお、図６（Ａ）中のＺ−Ｚ断面が図１の切断端に相当し、図１中の鎖線が図６（Ａ）中の切断線となる鎖線に相当する。
【００５４】
本実施形態の多数個取り多層プリント配線板においては、図６（Ａ）、（Ｂ）に示すように多層プリント配線板の個々の製品と製品の間および製品と回路基板端の間に製品内に形成されたバイアホールに相当するポスト３２Ｄが形成されている。このため、図１０（Ｂ）に示したような製品と製品の間に窪みができない。
従って、バンプ３８と導体回路３２（図１参照）との接続が適正に取れるため、多層プリント配線板を高い歩留まりで製造することができる。
【００５５】
引き続き、本発明の第２実施態様に係る多層プリント配線板の製造方法について図７及び図８に沿って説明する。
図７の工程（Ａ）に示すような片面銅張積層板４０を出発材料とする。先ず、工程（Ｂ）に示すように、該片面銅張積層板４０に、主として導電性ペーストの印刷用のマスクとして使用される保護フィルム１００を貼付し、工程（Ｃ）にてこの片面銅張積層板４０にレーザ加工を施して非貫通孔４０ａを設ける。この保護フィルム１００としては、マイラーフィルムや剥離シートを使用することができ、例えば表面に粘着層を設けたポリエチレンテレフタレートフィルム（ＰＥＴ）を使用できる。
【００５６】
ついで金属層４２にめっきが析出しないように、工程（Ｄ）のように保護フィルム４８を貼付するか、工程（Ｅ）のように金属層４２同士を密着させて、電解めっき液に接触しないようにし、工程（Ｆ）において、この非貫通孔の一部を電解めっき４６で充填する。さらに工程（Ｇ）において、残りの空間に導電性ペースト４６０を充填し、バイアホールおよびポストを形成する。このような実施形態では、電解めっきの高さのばらつきを導電性ペーストにより是正してバンプの高さをそろえることができる。
【００５７】
前記電解めっきの非貫通孔の充填率（電解めっきの高さｔ×１００／非貫通孔の深さＴ：図８の（Ｉ）中のＣ３部を拡大した（Ｌ）参照）は、平均でその深さの５０％以上、１００％未満、より好ましくは、５５％〜９５％である。
【００５８】
前記保護フィルム１００の開口部に充填された導電性ペースト４６０は、バンプとなる。さらに、工程（Ｈ）にて後工程でのエッチングにて導電性ペーストを保護するフィルム１０１を貼付する。その後、金属層４２をエッチングして導体回路３２ａを設け、フィルム１００、１０１を除去して、バンプを露出させ、片面回路基板３０Ｅを得る（図８に示す工程（Ｉ）参照）。
【００５９】
前記導電性ペーストからなるバンプは、半硬化状態であることが望ましい。導電性ペーストは、半硬化状態でも硬く、熱プレス時に軟化した有機接着剤層を貫通させることができる。また、熱プレス時に変形して接触面積が増大し、導通抵抗を低くすることができるだけでなく、バンプの高さのばらつきを是正することができる。
【００６０】
さらに工程（Ａ）〜（Ｉ）にて得られた片面回路基板３０Ｅに有機接着剤８０を塗布した後、工程（Ｊ）にて、中心に接着剤層を介して３層づつ対向する向きに積層する。この重ね合わせは、片面回路基板に配設された位置決めマーク（図示せず）を光学的に測定して位置合わせを行い、積層した片面回路基板の４隅にドリルでガイドホール（図示せず）を穿設し、該ガイドホールをガイドピン（図示せず）に挿通することにより行う。その後、熱プレスして工程（Ｋ）に示すような多数個取り多層プリント配線板を製造する。この後、第１実施形態と同様に裁断することで個々の多層プリント配線板とする。
【００６１】
本実施形態の多数個取り多層プリント配線板においては、図８（Ｋ）に示すように片面回路基板の個々の製品を構成する部分以外の部分に製品を構成する部分のバイアホールに相当するポスト３２Ｄが形成されている。このため、図１０（Ｂ）に示したような製品と製品の間に窪みができない。
従って、バンプ４６０と導体回路３２ａとの接続が適正に取れるため、多層プリント配線板を高い歩留まりで製造することができる。
【００６２】
上述した実施態様では、４層および６層の片面回路基板３０が重ね合わされた多層プリント配線板について説明したが、３層あるいは５層以上の多層プリント配線板にも本発明の構成を適用できる。更に、従来技術の方法で作成された片面プリント基板、両面プリント基板、両面スルーホールプリント基板、多層プリント基板等に本発明の片面回路基板を積層して多層プリント配線板を製造することもできる。
【００６３】
また、上述した実施態様では、バイアホールを形成するための穴をレーザ加工を用いて形成したが、ドリル加工、パンチング加工等の機械的方法で穴開けすることも可能である。
【００６４】
また、本発明の多層プリント配線板は、プリント配線板に一般的に行われている種々の加工処理、例えば、表面へのソルダーレジストの形成、表面の導体回路へのニッケル／金めっきやハンダ処理、穴開け加工、キャビティー加工、スルーホールめっき処理等を施すことができる。
【００６５】
【発明の効果】
以上、本発明によれば、回路基板の、個々の製品と製品の間および製品と回路基板端の間に導電性材料が充填されたポストが、配設されている。このため、かかる回路基板を積層して加圧した際にも、回路基板の、個々の製品と製品の間および製品と回路基板端の間に窪みができず、回路基板が変形しないため積層された回路基板間の電気的接続を極めて精度よく行うことができ、特にバイアホールのピッチ間隔を小さくして突起状導体を形成した片面回路基板を使用する場合には、より高密度で信頼性の高い多数個取り多層プリント配線板を効率よく製造することができる。
【図面の簡単な説明】
【図１】発明の第１実施態様に係る多数個取り多層プリント配線板の縦断面図である。
【図２】発明の第１実施態様に係る多数個取り多層プリント配線板を構成するコア基板の製造工程図である。
【図３】発明の第１実施態様に係る多数個取り多層プリント配線板を構成する片面回路基板の製造工程図である。
【図４】発明の第１実施態様に係る多数個取り多層プリント配線板を構成する片面回路基板の製造工程図である。
【図５】発明の第１実施態様に係る多数個取り多層プリント配線板の製造工程図である。
【図６】図６（Ａ）は、多数個取り多層プリント配線板の平面図であり、図６（Ｂ）は、図６（Ａ）中のサイクルＣの１部を拡大して示す拡大平面図である。
【図７】発明の第２実施態様に係る多数個取り多層プリント配線板の製造工程図である。
【図８】発明の第２実施態様に係る多数個取り多層プリント配線板の製造工程図である。
【図９】従来技術に係る多数個取り多層プリント配線板の製造工程図である。
【図１０】先行技術に係る多数個取り多層プリント配線板の製造工程図である。
【図１１】図１１（Ａ）は、先行技術に係る多数個取り多層プリント配線板の平面図であり、図１１（Ｂ）は、該多数個取り多層プリント配線板の側面図である。
【符号の説明】
１０多数個取り多層プリント配線板
２０コア基板
２４スルーホール
２５ａ導体回路
３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ片面回路基板
３１銅箔（金属層）
３２ａ、３２ｂ、３２ｃ、３２ｄ導体回路
３２Ｄポスト
３３導体回路
３４接着剤層
３６ａ、３６ｂ、３６ｃ、３６ｄバイアホール
３８ａ、３８ｂ、３８ｃ、３８ｄバンプ（突起状導体）
４０絶縁性基材
４０ａ孔（非貫通孔）
４２金属層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multi-cavity multilayer printed wiring board, and more particularly to a multi-cavity multilayer printed wiring board having an interstitial via hole (IVH) structure.
[0002]
[Prior art]
A conventional multilayer printed wiring board is composed of a laminate formed by alternately stacking and integrating copper-clad laminates and prepregs. This laminate has a surface conductor circuit on its surface and an inner layer conductor circuit between interlayer insulation layers. These conductor circuits are electrically connected to each other between the inner layer conductor circuits or between the inner layer conductor circuit and the surface conductor circuit through through holes formed in the laminate in the thickness direction.
[0003]
However, since the multilayer printed wiring board having the through hole structure as described above needs to secure a region for forming the through hole, it is difficult to increase the density of component mounting. There is a drawback that it is not possible to sufficiently cope with the demands for downsizing, narrow pitch package and practical use of MCM.
Therefore, in recent years, a multilayer printed wiring board having an all-layer interstitial via hole (IVH) structure that can easily cope with high density has attracted attention in place of the multilayer printed wiring board having a through-hole structure as described above. .
The multilayer printed wiring board having the all-layer IVH structure is a printed wiring board having a structure in which via holes for electrically connecting the conductor layers are provided in each interlayer insulating layer constituting the laminated body. That is, in this wiring board, the inner layer conductor circuits or the inner layer conductor circuit and the surface conductor circuit are electrically connected to each other by a via hole (a buried via hole or a blind via hole) that does not penetrate the wiring board. Therefore, a multilayer printed wiring board having an IVH structure does not require a special region for forming a through hole, and any layer can be freely connected by a minute via hole. Densification and high-speed signal propagation can be easily realized.
[0004]
Such a multilayer printed wiring board having an IVH structure is manufactured, for example, by a process as shown in FIG.
First, a material in which an aramid non-woven cloth is impregnated with an epoxy resin is used as the prepreg 112. A via hole 112a and an alignment hole 160 are formed in the prepreg 112, and then the conductive paste 114 is formed in the via hole 112a. (See FIG. 9A).
Next, the copper foil 116 is stacked on both surfaces of the prepreg 112 and heated and pressed. Thereby, the epoxy resin and conductive paste of the prepreg 112 are cured, and the copper foils 116 and 116 on both sides are electrically connected to each other (see FIG. 9B).
[0005]
And the hard double-sided board | substrate which has a via hole is obtained by patterning the said copper foil 116 by an etching method (refer FIG.9 (C)).
[0006]
The double-sided substrate thus obtained is multilayered as a core layer. Specifically, the prepreg 113 filled with the above-described conductive paste 114 is sequentially laminated on both surfaces of the core layer 112 while being aligned. Then, the laminate and the copper foils 116 disposed above and below are heated and pressed (see FIG. 9D). Thereafter, the uppermost copper foil 116 is etched to obtain a four-layer substrate (see FIG. 9E). In the case of further multilayering, the above steps are repeated to obtain 6-layer and 8-layer substrates.
[0007]
[Problems to be solved by the invention]
However, the above-described prior art has to repeat the laminating process by heating and pressing and the patterning process of the copper foil by etching many times, which complicates the manufacturing process and requires a long time for manufacturing. there were.
Moreover, in the multilayer printed wiring board having the IVH structure obtained by such a manufacturing method, if the patterning defect occurs even at one place (even in one step) during the manufacturing process, the entire wiring board as the final product becomes a defective product. For this reason, there is a drawback that the yield is significantly reduced.
[0008]
In order to cope with this problem, the present inventor has devised a multilayer printed wiring board in which single-sided circuit boards as shown in FIG. The single-sided circuit board 230 has a via hole 36 formed in an insulating base material, a conductor circuit 32 formed on one side, a protruding conductor 38 formed on the surface of the via hole 36, and an organic system on the surface on the protruding conductor 38 side. An adhesive layer 34 is provided. Then, as shown in FIG. 10 (B), the single-sided circuit board 230 is heated and pressurized and pressed so that the protruding conductor 38 penetrates the organic adhesive layer 34 and the conductor circuit of another single-sided circuit board 230. 32 or other conductor circuits of the substrate 220 are electrically connected.
[0009]
However, in such a configuration, if a high-density wiring board with a small via hole diameter is to be manufactured, the positions of the protruding conductors 38 and the conductor circuits 32 of the single-sided circuit board 230 may be misaligned, and an appropriate connection may not be obtained. . The inventors have studied the cause of this, and it has been found that there is a place where the protruding conductor 38 and the conductor circuit 32 are displaced from each other when the press is performed by heating and pressing.
[0010]
This phenomenon will be described in more detail with reference to FIG. FIG. 11A shows a plan view of a multi-layer multilayer printed wiring board 210 by the above manufacturing method. A portion surrounded by a chain line in the figure shows individual products of the multilayer printed wiring board, and a 20-piece multilayer printed wiring board is obtained from the multi-layered multilayer printed wiring board 210 in this figure. FIG. 11B shows a side view of the multi-layer multilayer printed wiring board 210 shown in FIG. 11A viewed from the arrow B side. Here, in the multi-layer multilayer printed wiring board 210, a recess 210d is formed between the parts to be individual products, and the circuit board on the outer layer side is stretched in comparison with the circuit board on the inner layer side. Therefore, it has been found that an appropriate connection between the conductor circuit of the circuit board on the outer layer side and the conductor circuit of the circuit board on the inner layer side is not obtained.
[0011]
The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a high-density multilayer printed wiring board having an IVH structure that can be manufactured with a high yield.
[0013]
[Means for Solving the Problems]
BookAccording to the invention, an insulating material, a conductor circuit formed on one surface of the insulating substrate, and a non-through hole reaching the conductor circuit of the insulating substrate are filled with a conductive material by electrolytic plating. A single-sided circuit board comprising a via hole and a projecting conductor formed on the surface opposite to the conductor circuit side of the via hole, the projecting conductor of the single-sided circuit board and the conductor circuit of another board via an adhesive layer In the multi-layer printed wiring board that is integrated and multi-layered, the protruding conductor is inserted into and penetrated into the adhesive layer, connected to the conductor circuit of another substrate, and integrated. The single-sided circuit board is between individual products and between the product and the circuit board edge.The non-through hole leading to the conductor circuit of the insulating base material is filled with a conductive material by electroplating and formed simultaneously with the via hole.A multi-layer multilayer printed wiring board characterized by having posts.
[0014]
  In the post according to the invention, a non-through hole reaching the conductor circuit of the insulating base material is filled with a conductive material by electrolytic plating, and the conductive material is preferably electrolytic copper plating.BookThe protruding conductor in the invention is preferably formed of a conductive paste or a low melting point metal.
[0015]
  In the multi-layer multilayer printed wiring board in which the circuit boards of the present invention are laminated, the circuit boards are laminated and integrated without being deformed in order to properly establish the electrical connection between the conductor circuits of the laminated circuit boards. It is necessary.BookThe multi-cavity multilayer printed wiring board of the invention is provided with posts filled with conductive material between individual products and between the products and circuit board edges of the circuit board. For this reason, even when such circuit boards are stacked and pressed, there is no depression between the individual products and between the products and between the products and the ends of the circuit boards, and the circuit boards are not deformed. In addition, the electrical connection between the circuit boards can be performed with extremely high accuracy, and a multi-layered printed wiring board can be manufactured with a high yield.
[0016]
  furtherBookThe multi-layer printed wiring board according to the invention is formed by laminating a single-sided circuit board having a protruding conductor and another board through an adhesive layer, and pressing and pressing the protruding conductor into the adhesive layer. In addition, since the pitch between the via holes can be further reduced because it is electrically connected to the conductor circuit of another substrate, an extremely high density multilayer printed wiring board can be efficiently manufactured.
[0017]
The multi-layered multilayer printed wiring board of the present invention can be manufactured individually in advance as a circuit board having a conductor circuit on which a predetermined wiring pattern is formed. For this reason, since the presence or absence of a defective portion such as a conductor circuit can be inspected before the circuit board is laminated, only a circuit board having no defect can be used in the lamination stage. That is, the multi-layer multilayer printed wiring board of the present invention can produce a multilayer printed wiring board having an IVH structure with a high yield.
[0018]
Further, the multi-layer multilayer printed wiring board of the present invention does not need to be repeatedly heated and pressed while stacking prepregs as in the prior art. That is, in the present invention, a plurality of circuit boards can be stacked and heated and pressed at a time. For this reason, it is not necessary to repeat the laminating process and the patterning process by a heat-pressing press, and the IVH structure multilayer printed wiring board can be manufactured efficiently in a short time.
[0019]
  BookIn the invention, the protruding conductor of the single-sided circuit board and the conductor circuit of the other board are laminated so that they face each other through the adhesive layer. However, in the configuration of the present invention, the adhesive layer needs to be perforated. Absent. That is, the adhesive layer can be formed on a single-sided circuit board in which via holes are formed or a board having a conductor circuit.
[0020]
In other words, since the conductor circuit is connected by the protruding conductors that are inserted and penetrated into the adhesive layer during the heat and pressure press, it is not necessary to make a hole for conduction in the adhesive layer in advance. What is necessary is just to arrange | position at the time of a typical heat pressurization press process. For this reason, the desmear process after drilling in the manufacturing process of the single-sided circuit board can be performed before the formation of the adhesive layer, and the adhesive layer is not eroded by the desmear process.
[0021]
In addition, even when filling non-through holes by electrolytic plating, adhesive is applied to a single-sided circuit board or a substrate having a conductor circuit after non-through holes are formed by laser processing on the insulating substrate and filled by electrolytic plating. Since the layer can be formed, the electrolytic plating solution and the adhesive layer do not come into contact with each other. Therefore, the adhesive layer is not eroded or contaminated by the plating solution.
[0022]
The adhesive layer is uncured until it reaches the final heating / pressing press, so it is likely to deteriorate with desmear treatment or plating solution.In the present invention, the occurrence of such a problem is prevented and reliability is reduced. A feature is that a high substrate can be easily formed.
In addition, it is not necessary to previously form a hole for conduction in the adhesive layer, and a conduction failure due to misalignment between the hole in the adhesive layer and the protruding conductor provided on the insulating substrate does not occur.
[0023]
  further,BookIn the invention, the electrical connection between the conductor circuits of the substrates may be performed by penetrating only a relatively thin adhesive layer with the protruding conductor. Therefore, since the height of the protruding conductor can be reduced and the diameter thereof can be reduced, the pitch interval of the protruding conductor can be reduced, so that the pitch interval of the via holes is also reduced, which can cope with higher density. In addition, when the via hole is filled with electrolytic plating, the resistance value between the conductor circuits of the substrates can be lowered.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a multi-layer multilayer printed wiring board according to an embodiment of the present invention and a manufacturing method thereof will be described with reference to the drawings.
FIG. 1 shows a part of a longitudinal section of a multi-layer multilayer printed wiring board having an all-layer IVH structure according to one embodiment of the present invention. The multi-layer multilayer printed wiring board 10 includes a core substrate 20 disposed in the center, and single-sided circuit boards 30A, 30B, 30C, and 30D disposed on the upper surface and the lower surface of the core substrate 20, respectively. It is a multi-layer multilayer printed wiring board having via holes.
[0025]
Conductive circuits 32a, 32b, 32c, and 32d having a predetermined pattern are formed on one surface of the single-sided circuit boards 30A, 30B, 30C, and 30D, and an adhesive layer 34 is disposed on the other surface. Has been. The core substrate 20 and the single-sided circuit boards 30A, 30B, 30C, and 30D are bonded via the adhesive layer 34. Each single-sided circuit board 30A, 30B, 30C, 30D is formed with via holes 36a, 36b, 36c, 36d and posts 32D filled by electrolytic copper plating, and the upper part of the via hole (the conductor circuit is Protruding conductors (hereinafter referred to as bumps) 38a, 38b, 38c, 38d made of a low melting point metal such as solder or indium alloy or conductive paste are formed on the via hole surface opposite to the formed surface. .
[0026]
That is, in the multilayer printed wiring board 10, the conductor circuit 32a of the lowermost single-sided circuit board 30A is connected to the bump 38a via the via hole 36a. The bumps 38a are in contact with the conductor circuit 32b of the single-sided circuit board 30B and are connected to each other. The bump 38b connected to the conductor circuit 32b via the via hole 36b is in contact with the via hole 24 of the core substrate 20 and is conductive. The via holes 24 of the core substrate 20 are connected to the bumps 38c of the single-sided circuit board 30C on the upper surface side. The conductor circuit 32c connected to the bump 38c via the via hole 36c is connected to the bump 38d of the uppermost single-sided circuit board 30D. The bump 38d is connected to the conductor circuit 32d through the via hole 36d. An electronic component such as a bare chip can be mounted on one side or both sides of the uppermost single-sided circuit board 30D. In this manner, the conductor circuit 32a of the lowermost single-sided circuit board 30A of the multilayer printed wiring board and the chip components (not shown) on the conductive circuit 32 of the uppermost single-sided circuit board 30D are connected to the via holes 36a and 36b. , 36c, 36d. These via holes constitute interstitial via holes.
[0027]
Posts 32D corresponding to the via holes of the parts constituting the products are provided in parts other than the parts constituting the individual products surrounded by the chain lines X and Y. For this reason, no depression is generated even by the pressure heating press.
[0028]
Next, a method for manufacturing the multilayer printed wiring board 10 will be described. Here, first, a manufacturing method of the core substrate 20 will be described with reference to FIG.
As the core substrate, a known substrate can be used as long as it is a rigid substrate such as a glass cloth base material epoxy resin substrate or a glass cloth base material BT (bismaleimide-triazine) resin substrate.
[0029]
Specifically, as shown in step (A) of FIG. 2, a copper-clad laminate in which copper foils 21 are attached to both surfaces of a glass cloth base material BT (bismaleimide-triazine) resin substrate 22 is used as a starting material. . As shown in step (B), after a hole 22a for a through hole is formed in the substrate 22, an electroless plating process is performed, and a through hole 24 is formed by performing copper plating in the hole 22a.
[0030]
As shown in step (C), after applying an etching resist (not shown) in advance, an etching process is performed to remove unnecessary portions of the copper foil 21, thereby forming a predetermined conductor circuit 25.
As shown in step (D), the surfaces of the conductor circuit 25 and the through hole 24 are roughened by performing blackening-reduction treatment.
[0031]
As shown in step (E), the filling resin 26 is uniformly applied by a roll coater, and after the filling resin is cured, the filling resin is polished with a belt sander or the like until the conductor circuit 25 is exposed on the surface, A core substrate 20 having flat sides is manufactured.
[0032]
In the core substrate 20, the inside of the through hole 24 and the side surface 25 a of the conductor circuit 25 are roughened, and the adhesion between the conductor circuit 25 and the filling resin 26 is improved. Therefore, it is possible to prevent the occurrence of cracks in the adhesive layer 34 described above with reference to FIG. 1 starting from the interface between the conductor circuit 25 and the filling resin 26.
[0033]
Next, a method for manufacturing the single-sided circuit board 30 will be described with reference to FIGS.
As shown in step (A) of FIG. 3, an insulating base material 40 having a metal layer 42 formed on one side is used as a starting material. Here, as the insulating substrate 40 to be used, any organic insulating substrate can be used. Specifically, an aramid nonwoven fabric-epoxy resin substrate, a glass cloth epoxy resin substrate, an aramid nonwoven fabric-polyimide substrate, It is desirable to be one kind selected from a rigid laminated substrate selected from bismaleimide triazine resin substrates, or a flexible substrate made of a film such as a polyphenylene ether (PPE) film or polyimide (PI).
[0034]
The insulating substrate 40 is preferably a rigid laminated substrate, and particularly preferably a single-sided copper-clad laminate. This is because the position of the wiring pattern or via hole is not shifted during handling after the metal layer 42 is etched, and the positional accuracy is excellent.
[0035]
The metal layer 42 formed on the insulating substrate 40 can use a copper foil. The copper foil may be matted for improving adhesion. Here, a single-sided copper-clad laminate is used. A single-sided copper-clad laminate can be obtained by laminating a glass cloth with a thermosetting resin such as epoxy resin, phenol resin, bismaleimide-triazine resin, etc., and laminating a prepreg and copper foil as a B-stage, followed by hot pressing. It is a substrate. The single-sided copper-clad laminate is a rigid substrate and is easy to handle and most advantageous in terms of cost. Moreover, after vapor-depositing a metal on the surface of the insulating substrate 40, a metal layer can also be formed using electrolytic plating.
[0036]
The thickness of the insulating substrate 40 is 10 to 200 μm, preferably 15 to 100 μm, and 20 to 80 μm is optimal. This is to ensure insulation. This is because if the thickness is smaller than these ranges, the strength decreases and handling becomes difficult, while if the thickness is too thick, formation of fine via holes and filling with a conductive material becomes difficult.
On the other hand, the thickness of the metal layer 42 is 5 to 35 μm, preferably 8 to 30 μm, and preferably 12 to 25 μm. This is because, as will be described later, when drilling is performed by laser processing, if it is too thin, it penetrates. If it is too thick, it is difficult to form a fine pattern by etching.
[0037]
Next, a non-through hole 40a is opened in the insulating base material 40 by laser processing (step (B)). As the laser processing machine, a carbon dioxide laser processing machine, a UV laser processing machine, an excimer laser processing machine, or the like can be used. The pore diameter is preferably 20 to 150 μm. The carbon dioxide laser processing machine is most suitable for industrial use because of its high processing speed and low cost processing, and is the most desirable laser processing machine for the present invention. Here, when a carbon dioxide laser processing machine is used, a slightly melted resin tends to remain on the surface of the metal layer 42 in the hole 40a. Therefore, desmear treatment ensures connection reliability. This is desirable.
[0038]
Subsequently, the conductive material 46 is filled in the non-through holes 40a opened by laser processing to form via holes 36a and posts 32D (step (E)). Here, the filling of the conductive material 46 can be performed by electrolytic plating or electroless plating. Alternatively, the conductive paste can be filled, or electrolytic plating or electroless plating can be partially filled and the remaining portion can be filled with the conductive paste. As the conductive paste, a conductive paste made of at least one metal particle selected from silver, copper, gold, nickel, and solder can be used. In addition, as the metal particles, those obtained by coating the surfaces of the metal particles with different metals can be used. Specifically, the metal particle which coat | covered the noble metal chosen from gold | metal | money and silver on the surface of a copper particle can be used.
The conductive paste is preferably an organic conductive paste obtained by adding a thermosetting resin such as an epoxy resin or a polyphenylene sulfide (PPS) resin to metal particles.
[0039]
On the other hand, in this embodiment, a fine diameter of 20 to 150 μm was drilled by laser processing, but it is difficult to reliably fill the conductive paste because it is a non-through hole, and bubbles are likely to remain. Electroplating is more practical. As electrolytic plating, for example, copper, gold, nickel, and solder plating can be used, and electrolytic copper plating is particularly optimal.
[0040]
When filling by electrolytic plating, electrolytic plating is performed using the metal layer 42 formed on the organic insulating base material 40 as a plating lead. Since the metal layer 42 is formed on the entire surface of the organic insulating substrate 40, the electric field density is uniform, and the non-through holes can be filled at a uniform height by electrolytic plating. Here, before the electrolytic plating, the surface of the metal layer 42 in the non-through hole 40a may be activated with an acid or the like. When performing plating, a mask 48 is put on the metal layer 42 side as shown in the step (C) so that electrolytic plating does not deposit on the surface side of the metal layer 42 formed on the insulating base material 40, or Alternatively, as shown in the step (D), it is preferable to perform electrolytic plating so that the two insulating bases 40 and the metal layers 42 are laminated and adhered so as not to touch the plating solution.
[0041]
After electrolytic plating, as shown in step (F) of FIG. 4, the electrolytic plating (metal 46) raised from the hole 40a can be removed by polishing or the like to be planarized. For polishing, a belt sander or buffing can be used.
As shown in step (G), as a pretreatment for etching the metal layer 42 to form a conductor circuit, the metal is formed after forming a non-through hole in advance by laser processing so that a fine pattern can be easily formed. The entire surface on the surface side of the layer 42 can be etched to reduce the thickness to 1 to 10 μm, more preferably to about 2 to 8 μm.
[0042]
As shown in step (H), after covering a mask with a predetermined pattern, the metal layer 42 is etched to form the conductor circuit 32a. Here, a photosensitive dry film is first applied or a liquid photosensitive resist is applied, and then an etching resist is formed by exposing and developing along a predetermined circuit pattern. The layer is etched to form a conductor circuit. Etching is preferably at least one selected from an aqueous solution of sulfuric acid-hydrogen peroxide, persulfate, cupric chloride, and ferric chloride.
[0043]
Note that the outermost conductor circuit can be formed by etching the metal layer after hot pressing. When the metal layer is etched after hot pressing, there is an advantage that the pressing can be performed with uniform pressure because the pressing surface is flat.
[0044]
Here, the surface of the conductor circuit 32a is desirably roughened. This is to improve the adhesion with the adhesive layer 34 described above with reference to FIG. 1 and to prevent the occurrence of delamination. The roughening treatment includes, for example, soft etching treatment, blackening (oxidation) -reduction treatment, formation of acicular alloy plating made of copper-nickel-phosphorus (trade name Interplate made by Ebara Eugene), trade name made by MEC There is surface roughening by an etching solution called “MEC etch bond”.
[0045]
Next, in step (I), a bump 38a is formed on the surface of the via hole 36a opposite to the surface on which the conductor circuit 32a is formed. The bump 38a is formed by, for example, a method of screen printing a conductive paste using a metal mask having an opening at a predetermined position, a method of printing a solder paste which is a low melting point metal, a method of performing solder plating, or a solder melt It can form by the method of immersing in.
As the low melting point metal, Pb—Sn solder, Ag—Sn solder, indium solder, or the like can be used.
[0046]
The height of the bump is preferably 3 to 60 μm. The reason for this is that if the thickness is less than 3 μm, variation in bump height cannot be allowed due to the deformation of the bump, and if it exceeds 60 μm, the resistance value increases, and when the bump is deformed, it spreads in the lateral direction. Cause a short circuit.
[0047]
When the conductive paste is filled in the non-through holes 40a, bumps can be formed simultaneously with the filling. In this state or before forming the bumps, the conductor circuit 32a and the via hole 36a can be inspected. As described above, in the multilayer printed wiring board according to the prior art, the conductor circuit could not be inspected unless it was laminated and completed. In the present embodiment, the single-sided circuit board 30A is not laminated before being laminated. The presence / absence of a defective portion can be inspected, and only the single-sided circuit board 30A having no defect can be used in the later-described lamination stage, so that a high yield as a multilayer printed wiring board can be obtained.
[0048]
Finally, as shown in step (J), a resin is applied to the entire surface of the insulating substrate 40 on the bump 38a side or the entire surface on the side of the conductor circuits 25, 32b, and 32c, and is dried. An adhesive layer 34 made of a cured resin is formed.
[0049]
The adhesive layer 34 can be formed by applying to the entire surface of the conductor circuit forming surface of the single-sided circuit board, the opposite side surface, or the forming surface of the conductor circuit 32b of the substrate 20 having the conductor circuit. There is no need to drill holes in the agent layer for conduction.
The adhesive layer 34 is preferably made of an organic adhesive. Examples of the organic adhesive include epoxy resin, polyimide resin, thermosetting polyphenolene ether (PPE), epoxy resin and thermoplastic resin. It is desirable to be at least one resin selected from a composite resin, a composite resin of an epoxy resin and a silicone resin, and a BT resin.
[0050]
Curtain coaters, spin coaters, roll coaters, spray coats, screen printing, and the like can be used as a method for applying an uncured resin that is an organic adhesive. The adhesive layer can also be formed by laminating an adhesive sheet. The thickness of the adhesive layer is desirably 5 to 50 μm. Since the adhesive layer is easy to handle, it is preferable to pre-cure the adhesive layer.
[0051]
Next, a lamination process of the core substrate 20 described above with reference to FIG. 2 and the single-sided circuit substrate 30 described above with reference to FIGS. 3 and 4 will be described with reference to FIG.
As shown in step (K), the single-sided circuit board 30A, single-sided circuit boards 30B, 30C, and 30D formed in the same process as described above, and the core board 20 are stacked. Here, all the single-sided circuit boards 30A, 30B, 30C, and 30D and the core board 20 are used after the inspection of the defective portion. First, the single-sided circuit board 30B is placed on the organic adhesive layer 34 of the single-sided circuit board 30A, and the core substrate 20 is placed on the organic adhesive layer 34 of the single-sided circuit board 30B. Here, on the core substrate, the single-sided circuit boards 30C and 30D are reversed, that is, the organic adhesive layer 34 of the single-sided circuit board 30C faces the core substrate 20 side, and the organic of the single-sided circuit board 30D The system adhesive layer 34 is overlaid so as to face the single-sided circuit board 30C. In this superposition, positioning marks TG (see FIG. 6A) disposed on the single-sided circuit board are optically measured and aligned, and drills are made at the four corners of the laminated single-sided circuit board and the core board 20. Then, a guide hole (see FIG. 6A) is drilled and the guide hole is inserted into a guide pin (not shown). Here, the part of the cycle C in the drawing of the stacked substrates is enlarged and shown as (M).
[0052]
Finally, with the guide hole 60 supported by the guide pins as described above, as shown in step (L), the superposed substrate is heated at 150 to 200 ° C. using a hot press, and 5 to 100 kgf. / Cm²Desirably, 20-50 kgf / cm²The single-sided circuit boards 30A, 30B, 30C, and 30D and the core board 20 are integrated into a multilayer by one press molding. The portion of cycle C in the drawing of the laminated substrate is enlarged and shown as (N). Here, first, by applying pressure, the bump 38a of the single-sided circuit board 30A is interposed between the bump 38a and the conductive circuit 32b on the single-sided circuit board 30B side. The resin 38) is pushed out to the periphery, and the bumps 38a come into contact with the conductor circuit 32b to establish a connection therebetween. Similarly, the bumps 38b, 38c, 38d of the other single-sided circuit boards 30B, 30C, 30D are connected to the conductor circuit. Furthermore, by heating simultaneously with pressurization, the adhesive layer 34 of the single-sided circuit board 30A is cured, and strong bonding is performed with the single-sided circuit board 30B. Note that a vacuum hot press is preferably used as the hot press. Thereby, the multi-layer multilayer printed wiring board 10 described above with reference to FIG. 1 is completed. Then, it cuts along the cutting line of the chain line shown in Drawing 6 (A), and it is set as a 20 piece multilayer printed wiring board.
[0053]
A plan view of the multi-layer multilayer printed wiring board 10 is shown in FIG. 6A, and the cycle C2 portion in FIG. 6A is enlarged and shown in FIG. 6B. The chain line in FIG. 6 (A) and FIG. 6 (B) becomes a cutting line when manufacturing a 20-piece multilayer printed wiring board. Note that the ZZ cross section in FIG. 6A corresponds to the cut end in FIG. 1, and the chain line in FIG. 1 corresponds to the chain line that becomes the cut line in FIG.
[0054]
In the multi-layer multilayer printed wiring board of the present embodiment, as shown in FIGS. 6A and 6B, the inside of the product is between the individual products of the multilayer printed wiring board and between the product and the circuit board end. A post 32 </ b> D corresponding to the via hole formed in is formed. For this reason, there is no depression between the products as shown in FIG.
Therefore, since the bump 38 and the conductor circuit 32 (see FIG. 1) can be properly connected, a multilayer printed wiring board can be manufactured with a high yield.
[0055]
Next, a method for manufacturing a multilayer printed wiring board according to the second embodiment of the present invention will be described with reference to FIGS.
A single-sided copper-clad laminate 40 as shown in step (A) of FIG. 7 is used as a starting material. First, as shown in the step (B), a protective film 100 mainly used as a mask for printing a conductive paste is attached to the single-sided copper-clad laminate 40, and this single-sided copper-clad in step (C). The laminated plate 40 is subjected to laser processing to provide a non-through hole 40a. As the protective film 100, a mylar film or a release sheet can be used. For example, a polyethylene terephthalate film (PET) having an adhesive layer on the surface can be used.
[0056]
Next, in order to prevent plating from being deposited on the metal layer 42, a protective film 48 is applied as in the step (D), or the metal layers 42 are brought into close contact with each other as in the step (E) so as not to contact the electrolytic plating solution. In the step (F), a part of the non-through hole is filled with the electrolytic plating 46. Further, in the step (G), the remaining space is filled with the conductive paste 460 to form via holes and posts. In such an embodiment, variations in the height of the electrolytic plating can be corrected with the conductive paste, and the bump height can be made uniform.
[0057]
The filling rate of the non-through holes of the electroplating (the height of the electroplating t × 100 / the depth T of the non-through holes: the C3 part in (I) of FIG. 8 was expanded (L)) was an average. The depth is 50% or more and less than 100%, more preferably 55% to 95%.
[0058]
The conductive paste 460 filled in the opening of the protective film 100 becomes a bump. Further, in step (H), a film 101 that protects the conductive paste is attached by etching in a later step. Thereafter, the metal layer 42 is etched to provide the conductor circuit 32a, the films 100 and 101 are removed, the bumps are exposed, and the single-sided circuit board 30E is obtained (see step (I) shown in FIG. 8).
[0059]
The bump made of the conductive paste is preferably semi-cured. The conductive paste is hard even in a semi-cured state, and can penetrate the organic adhesive layer softened during hot pressing. In addition, it can be deformed during hot pressing to increase the contact area and reduce the conduction resistance, as well as to correct the bump height variation.
[0060]
Furthermore, after apply | coating the organic adhesive 80 to the single-sided circuit board 30E obtained by process (A)-(I), in the process (J), it is in the direction which opposes every three layers through an adhesive layer at the center. Laminate. In this superposition, positioning marks (not shown) arranged on the single-sided circuit board are optically measured and aligned, and guide holes (not shown) are drilled at the four corners of the laminated single-sided circuit board. And the guide hole is inserted into a guide pin (not shown). Then, a multi-layer printed wiring board as shown in step (K) is manufactured by hot pressing. Then, it cuts like a 1st embodiment, and it is set as each multilayer printed wiring board.
[0061]
In the multi-layer multilayer printed wiring board of this embodiment, as shown in FIG. 8 (K), posts corresponding to via holes in the parts constituting the products other than the parts constituting the individual products of the single-sided circuit board. 32D is formed. For this reason, there is no depression between the products as shown in FIG.
Therefore, since the bump 460 and the conductor circuit 32a can be properly connected, a multilayer printed wiring board can be manufactured with a high yield.
[0062]
In the embodiment described above, the multilayer printed wiring board in which the four-layer and six-layer single-sided circuit boards 30 are overlapped has been described. However, the configuration of the present invention can also be applied to a multilayer printed wiring board having three layers or more layers. Furthermore, a single-sided printed circuit board of the present invention can be laminated on a single-sided printed board, a double-sided printed board, a double-sided through-hole printed board, a multilayer printed board or the like prepared by a conventional method to produce a multilayer printed wiring board.
[0063]
In the above-described embodiment, the hole for forming the via hole is formed by using laser processing, but it is also possible to make a hole by a mechanical method such as drilling or punching.
[0064]
In addition, the multilayer printed wiring board of the present invention is subjected to various processing treatments generally performed on printed wiring boards, for example, formation of solder resist on the surface, nickel / gold plating or soldering treatment on the surface conductor circuit , Drilling, cavity processing, through-hole plating, and the like can be performed.
[0065]
【The invention's effect】
As mentioned above, according to this invention, the post | mailbox with which the electroconductive material was filled is arrange | positioned between the individual products of a circuit board, and between the products and the circuit board edge. For this reason, even when such circuit boards are stacked and pressed, there is no depression between the individual products and between the products and between the products and the ends of the circuit boards, and the circuit boards are not deformed. The circuit board can be electrically connected to each other with extremely high accuracy, especially when a single-sided circuit board with a narrow pitch between via holes and a protruding conductor is used. A high number of multi-layer printed wiring boards can be efficiently manufactured.
[Brief description of the drawings]
FIG. 1 is a longitudinal sectional view of a multi-layer multilayer printed wiring board according to a first embodiment of the invention.
FIG. 2 is a manufacturing process diagram of a core substrate constituting the multi-layer multilayer printed wiring board according to the first embodiment of the invention.
FIG. 3 is a manufacturing process diagram of a single-sided circuit board constituting the multi-layer multilayer printed wiring board according to the first embodiment of the invention.
FIG. 4 is a manufacturing process diagram of a single-sided circuit board constituting the multi-layer multilayer printed wiring board according to the first embodiment of the present invention.
FIG. 5 is a manufacturing process diagram of a multi-cavity multilayer printed wiring board according to the first embodiment of the present invention.
6A is a plan view of a multi-layer multilayer printed wiring board, and FIG. 6B is an enlarged plan view showing an enlarged part of cycle C in FIG. 6A. FIG.
FIG. 7 is a manufacturing process diagram of a multi-layer multilayer printed wiring board according to a second embodiment of the invention.
FIG. 8 is a manufacturing process diagram of a multi-layer multilayer printed wiring board according to a second embodiment of the invention.
FIG. 9 is a manufacturing process diagram of a multi-layer multilayer printed wiring board according to the prior art.
FIG. 10 is a manufacturing process diagram of a multi-layer multilayer printed wiring board according to the prior art.
11A is a plan view of a multi-cavity multilayer printed wiring board according to the prior art, and FIG. 11B is a side view of the multi-cavity multilayer printed wiring board.
[Explanation of symbols]
10 Multi-layer printed wiring board
20 Core substrate
24 Through hole
25a Conductor circuit
30A, 30B, 30C, 30D single-sided circuit board
31 Copper foil (metal layer)
32a, 32b, 32c, 32d Conductor circuit
32D post
33 Conductor circuit
34 Adhesive layer
36a, 36b, 36c, 36d Via hole
38a, 38b, 38c, 38d Bump (protruding conductor)
40 Insulating substrate
40a hole (non-through hole)
42 metal layers

Claims

An insulating substrate, a conductor circuit formed on one surface of the insulating substrate, and a via hole in which a non-through hole reaching the conductor circuit of the insulating substrate is filled with a conductive material by electrolytic plating; The single-sided circuit board made of a projecting conductor formed on the surface opposite to the conductor circuit side of the via hole is opposed to the projecting conductor of the one-sided circuit board and the conductor circuit of another board through an adhesive layer. In the multi-layer printed wiring board obtained by stacking, pressing and heating, pressing the protruding conductor into the adhesive layer, connecting to the conductor circuit of another board, and integrating them,
The single-sided circuit board is formed by filling a conductive material by electrolytic plating into a non-through hole that leads to a conductor circuit of the insulating base material between individual products and between a product and a circuit board end. A multi-layer printed wiring board having a post formed simultaneously with a hole .

The multi-layer printed wiring board according to claim 1 , wherein the conductive material is electrolytic copper plating.

The multi-layered multilayer printed wiring board according to claim 1 , wherein the protruding conductor is made of a conductive paste or a low melting point metal.