JP4043115B2 - Multi-layer printed wiring board - Google Patents
Multi-layer printed wiring board Download PDFInfo
- Publication number
- JP4043115B2 JP4043115B2 JP28892498A JP28892498A JP4043115B2 JP 4043115 B2 JP4043115 B2 JP 4043115B2 JP 28892498 A JP28892498 A JP 28892498A JP 28892498 A JP28892498 A JP 28892498A JP 4043115 B2 JP4043115 B2 JP 4043115B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- conductor
- layer
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、多数個取り多層プリント配線板に関し、特には、インターステシャルバイアホール(IVH)構造を有する多数個取り多層プリント配線板に関する。
【0002】
【従来の技術】
従来の多層プリント配線板は、銅張積層板とプリプレグを交互に積み重ねて一体化してなる積層体にて構成されている。この積層体は、その表面に表面導体回路を有し、層間絶縁層間には内層導体回路を有する。これらの導体回路は、積層体の厚さ方向に穿孔形成したスルーホールを介して、内層導体回路相互間あるいは内層導体回路と表面導体回路との間で電気的に接続されている。
【0003】
ところが、上述したようなスルーホール構造の多層プリント配線板は、スルーホールを形成するための領域を確保する必要があるために、部品実装の高密度化が困難であり、携帯用電子機器の超小型化や狭ピッチパッケージおよびMCMの実用化の要請に十分に対処できないという欠点があった。
そのため、最近では、上述のようなスルーホール構造の多層プリント配線板に代えて、高密度化に対応し易い全層インターステシャルバイアホール(IVH)構造を有する多層プリント配線板が注目されている。
この全層IVH構造を有する多層プリント配線板は、積層体を構成する各層間絶縁層に、導体層間を電気的に接続するバイアホールが設けられている構造のプリント配線板である。即ち、この配線板は、内層導体回路相互間あるいは内層導体回路と表面導体回路間が、配線板を貫通しないバイアホール(べリードバイアホールあるいはブラインドバイアホール)によって電気的に接続されている。それ故に、IVH構造の多層プリント配線板は、スルーホールを形成するための領域を特別に設ける必要がなく、任意の層間を微細なバイアホールで自由に接続できるため、電子機器の小型化、高密度化、信号の高速伝搬を容易に実現することができる。
【0004】
こうしたIVH構造の多層プリント配線板は、例えば、図9に示すような工程によって製造されている。
まず、プリプレグ112としてアラミド不繊布にエポキシ樹脂を含浸させた材料を用い、このプリプレグ112にバイアホール用孔112aおよび位置合わせ用孔160を穿設し、次いでバイアホール用孔112aに導電性ペースト114を充填する(図9(A)参照)。
次に上記プリプレグ112の両面に銅箔116を重ね、加熱加圧プレスする。これにより、プリプレグ112のエポキシ樹脂および導電性ペーストが硬化され両面の銅箔116、116相互が電気的に接続される(図9(B)参照)。
【0005】
そして、上記銅箔116をエッチング法によりパターニングすることで、バイアホールを有する硬質の両面基板が得られる(図9(C)参照)。
【0006】
このようにして得られた両面基板をコア層として多層化する。具体的には、上記コア層112の両面に、上述の導電性ペースト114を充填したプリプレグ113を位置合わせしながら順次に積層する。そして、該積層体と上下に配設した銅箔116とを、加熱加圧プレスする(図9(D)参照)。この後、最上層の銅箔116をエッチングすることで4層基板を得る(図9(E)参照)。さらに多層化する場合は、上記の工程を繰り返し行い、6層、8層基板とする。
【0007】
【発明が解決しようとする課題】
しかしながら、上述した従来技術は、加熱加圧プレスによる積層工程とエッチングによる銅箔のパターンニング工程とを何度も繰り返さなければならず、製造工程が複雑になり、製造に長時間を要するものであった。
しかも、このような製造方法によって得られるIVH構造の多層プリント配線板は、製造過程で1個所でも(一工程でも)前記パターンニング不良が発生すると、最終製品である配線板全体が不良品となるために、歩留りが大幅に低下する欠点を有していた。
【0008】
かかる課題に対応すべく、本発明者は、図10(A)に示すような片面回路基板を積層した多層プリント配線板を案出した。該片面回路基板230は、絶縁性基材にバイアホール36を形成し、片側に導体回路32を、バイアホール36表面に突起状導体38を形成し、該突起状導体38側の表面に有機系接着剤層34を設けてなる。そして、図10(B)に示すように、該片面回路基板230を加熱加圧プレスすることで、突起状導体38を、有機系接着剤層34を貫通させ他の片面回路基板230の導体回路32あるいは他の基板220の導体回路と電気的に接続させる。
【0009】
しかし、かかる構成において、バイアホール径の小さい高密度配線板を製造しようとすると片面回路基板230の突起状導体38と導体回路32との位置がずれて適切な接続が得られないことがあった。この原因を本発明者が研究したところ加熱加圧プレスした際に、突起状導体38と導体回路32とが相互にずれているところがあることが認められた。
【0010】
この現象を図11を参照してさらに詳細に説明する。図11(A)は、上記製造方法による多数個取り多層プリント配線板210の平面図を示している。図中の鎖線で囲まれた部分が、多層プリント配線板の個々の製品を示しており、この図の多数個取り多層プリント配線板210からは、20ピースの多層プリント配線板が得られる。図11(A)に示した多数個取り多層プリント配線板210を矢印B側から見た側面図を図11(B)に示す。ここで、該多数個取り多層プリント配線板210は、個々の製品となる部位と部位の間に窪み210dが生じ、外層側の回路基板が内層側の回路基板に比較して伸ばされた状態になっているため、外層側の回路基板の導体回路と内層側の回路基板の導体回路との適切な接続が得られていないことが判明した。
【0011】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、高い歩留りにて製造できるIVH構造の高密度多層プリント配線板を提供することにある。
【0013】
【課題を解決するための手段】
本発明は、絶縁性基材と、前記絶縁性基材の一方の面に形成された導体回路と、前記絶縁性基材の導体回路に至る非貫通孔に電解めっきによって導電性材料が充填されたバイアホールと、前記バイアホールの導体回路側の反対側表面に形成された突起状導体からなる片面回路基板を、前記片面回路基板の突起状導体と他の基板の導体回路が接着剤層を介して対向するように積層し、加熱加圧プレスして、前記突起状導体を接着剤層に嵌入貫通せしめ、他の基板の導体回路に接続し、一体化した多数個取り多層プリント配線板において、前記片面回路基板は、個々の製品と製品の間および製品と回路基板端の間に、前記絶縁性基材の導体回路に至る非貫通孔に電解めっきによって導電性材料が充填されて成り前記バイアホールと同時に形成されたポストを有するものであることを特徴とする多数個取り多層プリント配線板にある。
【0014】
上記発明のポストは、前記絶縁性基材の導体回路に至る非貫通孔に電解めっきによって導電性材料が充填されたものであり、導電性材料は、電解銅めっきであることが好ましい。本発明における突起状導体は、導電性ペーストあるいは低融点金属によって形成されたものであることが好ましい。
【0015】
上記本発明の回路基板を積層する多数個取り多層プリント配線板においては、積層された回路基板の導体回路間の電気的接続を適正にとるために、回路基板を変形させることなく積層一体化することが必要である。本発明の多数個取り多層プリント配線板は、回路基板の、個々の製品と製品の間および製品と回路基板端の間に導電性材料が充填されたポストが、配設されている。このため、かかる回路基板を積層して加圧した際にも、回路基板の、個々の製品と製品の間および製品と回路基板端の間に窪みができず、回路基板が変形しないため積層された回路基板間の電気的接続を極めて精度よく行うことができ、多数個取り多層プリント配線板を高い歩留まりで製造することができる。
【0016】
さらに本発明の多数個取り多層プリント配線板は、突起状導体を有する片面回路基板と他の基板を接着剤層を介して積層し加熱加圧プレスして、前記突起状導体を接着剤層に嵌入貫通せしめ、他の基板の導体回路と電気的に接続するため、バイアホールのピッチ間隔をより小さくできるので、極めて高密度の多層プリント配線板を効率よく製造することができる。
【0017】
本発明の多数個取り多層プリント配線板は、所定の配線パターンを形成した導体回路を有する回路基板として、予め個々に製造したものを使用することができる。このため、該回路基板を積層する前に、導体回路等の不良個所の有無を検査することができるので、積層段階では、不良のない回路基板のみを用いることが可能となる。即ち、本発明の多数個取り多層プリント配線板は、IVH構造の多層プリント配線板を高い歩留まりで製造できる。
【0018】
また、本発明の多数個取り多層プリント配線板は、従来技術のようにプリプレグを積み重ねながら加熱加圧プレスを繰り返す必要がない。即ち、本発明では、複数枚の回路基板を重ね、1度に加熱加圧プレスすることができる。このため、加熱加圧プレスによる積層工程とパターンニング工程を繰り返す必要がなく、IVH構造の多層プリント配線板を短時間で効率良く製造することができる。
【0019】
本発明では、片面回路基板の突起状導体と他の基板の導体回路が接着剤層を介して対向するように積層するのであるが、本願発明の構成では、接着剤層には孔明けする必要がない。つまり、バイアホールが形成された片面回路基板もしくは導体回路を有する基板に接着剤層を形成できる。
【0020】
換言すれば、加熱加圧プレス時に接着剤層に嵌入貫通した突起状導体により導体回路が接続されるため、接着剤層にあらかじめ導通のための孔明けをする必要がなく、接着剤層は最終的な加熱加圧プレス工程時に配設していればよい。このため、片面回路基板の製造工程における孔明け後のデスミア処理は接着剤層の形成前に実施することができることになり、デスミア処理により接着剤層が浸食されることがない。
【0021】
また、非貫通孔を電解めっきにより充填する場合においても、絶縁性基板にレーザ加工にて非貫通孔を形成し、電解めっきで充填した後の、片面回路基板もしくは導体回路を有する基板に接着剤層を形成できるため、電解めっき液とこの接着剤層が接触することはない。従って、めっき液により接着剤層が浸食されたり、汚染されることがない。
【0022】
接着剤層は、最終工程の加熱加圧プレスに至るまでは未硬化であるため、デスミア処理やめっき液で劣化しやすいが、本発明では、このような問題の発生を防止し、信頼性の高い基板を容易に形成できるという特徴がある。
また、接着剤層に予め導通のための孔を形成しておく必要はなく、接着剤層の孔と絶縁基板に設けた突起状導体との位置ずれによる導通不良を起こすことがない。
【0023】
さらに、本発明では、基板相互の導体回路間の電気的な接続は、比較的薄い接着剤層のみを突起状導体により貫通させて行えば足りる。それ故、突起状導体の高さを低く、またその径を小さくできるため、突起状導体のピッチ間隔を小さくできるのでバイアホールのピッチ間隔も小さくなり、高密度化に対応できる。また、バイアホールを電解めっきで充填する場合は、基板相互の導体回路間の抵抗値を低くできる。
【0024】
【発明の実施の形態】
以下、本発明の実施態様に係る多数個取り多層プリント配線板およびその製造方法について図を参照して説明する。
図1は、本発明の1実施態様に係る全層IVH構造を有する多数個取り多層プリント配線板の縦断面の一部を示している。多数個取り多層プリント配線板10は、中央に配設されたコア基板20と、該コア基板20の上面及び下面に2層ずつ配設された片面回路基板30A、30B、30C、30Dとから成るバイアホールを有する多数個取り多層プリント配線板である。
【0025】
該片面回路基板30A、30B、30C、30Dの一方の面には、所定のパターンの導体回路32a、32b、32c、32dが形成されており、他方の面には、接着剤層34が配設されている。該接着剤層34を介して、コア基板20と片面回路基板30A、30B、30C、30Dとが接着されている。各片面回路基板30A、30B、30C、30Dには、電解銅めっきにより充填形成されたバイアホール36a、36b、36c、36dおよびポスト32Dが形成されており、該バイアホールの上部(該導体回路が形成された面の反対側のバイアホール表面)には、ハンダやインジウム合金などの低融点金属あるいは導電性ペーストから成る突起状導体(以下バンプという)38a、38b、38c、38dが形成されている。
【0026】
即ち、多層プリント配線板10においては、最下層の片面回路基板30Aの導体回路32aは、バイアホール36aを介してバンプ38aに接続されている。該バンプ38aは、片面回路基板30Bの導体回路32bと当接し、両者の接続を取る。該導体回路32bとバイアホール36bを介して接続されたバンプ38bは、コア基板20のバイアホール24と接触し、導通が取られている。該コア基板20のバイアホール24は、上面側の片面回路基板30Cのバンプ38cと接続されている。該バンプ38cとバイアホール36cを介して接続された導体回路32cは、最上面の片面回路基板30Dのバンプ38dと接続されている。該バンプ38dは、バイアホール36dを介して導体回路32dと接続されている。該最上面の片面回路基板30Dの片面又は両面には、ベアチップ等の電子部品を搭載できる。このように、多層プリント配線板の最下層の片面回路基板30Aの導体回路32aと、最上層の片面回路基板30Dの導体回路32上のチップ部品(図示せず)とが、バイアホール36a、36b、36c、36dを介して接続されている。これらのバイアホールは、インターステシャルバイアホールを構成する。
【0027】
鎖線X、Yで囲まれた個々の製品を構成する部分以外の部分には、製品を構成する部分のバイアホールに相当するポスト32Dが設けられている。このため、加圧加熱プレスによっても窪みを生じていない。
【0028】
引き続き、該多層プリント配線板10の製造方法について説明する。ここでは、先ず、コア基板20の製造方法について図2を参照して述べる。
コア基板としては、ガラス布基材エポキシ樹脂基板、ガラス布基材BT(ビスマレイミドートリアジン)樹脂基板などのリジット基板であれば、公知のものを使用することができる。
【0029】
具体的には、図2の工程(A)に示すようにガラス布基材BT(ビスマレイドミドートリアジン)樹脂製の基板22の両面に銅箔21を貼付た銅張積層板を出発材とする。工程(B)に示すように、該基板22にスルーホール用の穴22aを穿設した後、無電解めっき処理を施し、該穴22a内に銅めっきを施すことによりスルーホール24を形成する。
【0030】
工程(C)に示すように、予め図示しないエッチングレジストを塗布した後、エッチング処理を施し、銅箔21の不要部分を除去することで、所定の導体回路25を形成する。
工程(D)に示すよう、該導体回路25及びスルーホール24の表面に黒化−還元処理を施して粗化する。
【0031】
工程(E)に示すように、充填樹脂26をロールコータにより均一に塗布し、該充填樹脂を硬化させた後、該充填樹脂をベルトサンダー等で導体回路25が表面に露出するまで研磨し、両面が平坦なコア基板20を製造する。
【0032】
該コア基板20は、スルーホール24の内部、及び、導体回路25の側面25aが粗化され、導体回路25と充填樹脂26との接着性が改善されている。このため、該導体回路25と充填樹脂26との界面を起点として図1を参照して上述した接着剤層34で、クラックの発生するのを防止できる。
【0033】
引き続き、図3、図4を参照して片面回路基板30の製造方法について説明する。
図3の工程(A)に示すように、片面に金属層42の形成された絶縁基材40を出発材とする。ここで、使用する絶縁基材40としては、有機系絶縁性基材であれば使用でき具体的には、アラミド不織布−エポキシ樹脂基材、ガラス布エポキシ樹脂基材、アラミド不織布−ポリイミド基材、ビスマレイミドトリアジン樹脂基材から選ばれるリジッド(硬質)の積層基材、あるいは、ポリフェニレンエーテル(PPE)フィルム、ポリイミド(PI)などのフィルムからなるフレキシブル基材から選ばれる1種であることが望ましい。
【0034】
前記絶縁基材40としてはリジッドな積層基材であることが望ましく、特に片面銅張積層板であることが好適である。金属層42がエッチングされた後の取扱中に配線パターンやバイアホールの位置がずれることがなく、位置精度に優れるからである。
【0035】
また、絶縁基材40に形成された金属層42は、銅箔を使用できる。銅箔は密着性改善のため、マット処理されていてもよい。ここでは、片面銅張積層板を使用する。片面銅張積層板は、エポキシ樹脂、フェノール樹脂、ビスマレイミド−トリアジン樹脂などの熱硬化性樹脂をガラスクロスに含浸させてBステージとしたプリプレグと銅箔を積層して熱プレスすることにより得られる基板である。片面銅張積層板は、リジッドな基板であり、扱いやすくコスト的にも最も有利である。また、絶縁基材40の表面に、金属を蒸着した後、電解めっきを用い、金属層を形成することもできる。
【0036】
絶縁基材40の厚さは10〜200μm、好ましくは15〜100μmであり、20〜80μmが最適である。絶縁性を確保するためである。これらの範囲より薄くなると強度が低下して取扱が難しくなり、逆に厚すぎると微細なバイアホールの形成および導電性材料による充填が難しくなるからである。
一方、金属層42の厚さは、5〜35μm、好ましくは8〜30μmであり、12〜25μmが好適である。これは、後述するようにレーザ加工にて孔明けした際に、薄すぎると貫通してしまうからであり、逆に厚すぎるとエッチングにより、ファインパターンを形成し難いからである。
【0037】
ついで、レーザ加工により、絶縁基材40に非貫通孔40aを開ける(工程(B))。レーザ加工機としては、炭酸ガスレーザ加工機、UVレーザ加工機、エキシマレーザ加工機などを使用できる。また、孔径は20〜150μmがよい。炭酸ガスレーザ加工機は、加工速度が速く、安価に加工できるため工業的に用いるには最も適しており、本発明に最も望ましいレーザ加工機である。ここで、炭酸ガスレーザ加工機を用いた場合には、該穴40a内であって、金属層42の表面にわずかながら溶融した樹脂が残りやすいため、デスミア処理することが、接続信頼性を確保するため望ましい。
【0038】
引き続き、レーザ加工で開けた非貫通孔40aに導電性材料46を充填してバイアホール36aおよびポスト32Dとする(工程(E))。ここで、導電性材料46の充填は、電解めっき、あるいは無電解めっきにより行うことができる。また、導電性ペーストを充填するか、あるいは電解めっき又は無電解めっきを一部充填し残存部分に導電ペーストを充填して行うこともできる。導電性ペーストは、銀、銅、金、ニッケル、半田から選ばれる少なくとも1種以上の金属粒子からなる導電性ペーストを使用できる。また、前記金属粒子としては、金属粒子の表面に異種金属をコーティングしたものも使用できる。具体的には銅粒子の表面に金、銀から選ばれる貴金属を被覆した金属粒子を使用することができる。
なお、導電性ペーストとしては、金属粒子に、エポキシ樹脂などの熱硬化性樹脂、ポリフェニレンスルフィド(PPS)樹脂を加えた有機系導電性ペーストが望ましい。
【0039】
一方、本実施態様では、レーザ加工にて孔径20〜150μmの微細径を穿設したが、導電ペーストを確実に充填することは、非貫通孔であるために気泡が残りやすく、困難であるため、電解めっきの方が実用的である。電解めっきとしては、例えば、銅、金、ニッケル、ハンダめっきを使用できるが、特に、電解銅めっきが最適である。
【0040】
電解めっきにより充填する場合は、有機系絶縁基材40に形成された金属層42をめっきリードとして電解めっきを行う。前記金属層42は、有機系絶縁基材40上の全面に形成されているため、電界密度が均一となり、非貫通孔を電解めっきにて均一な高さで充填することができる。ここで、電解めっき前に、非貫通孔40a内の金属層42の表面を酸などで活性化処理しておくとよい。めっきを行う際には、絶縁基材40に形成された金属層42の表面側に電解めっきが析出しないように、工程(C)に示すよう金属層42側にマスク48をかけておくか、或いは、工程(D)に示すように同じ絶縁基材40を2枚、金属層42同士を積層密着させてめっき液に触れないようにして、電解めっきを行ことが好ましい。
【0041】
電解めっきした後、図4の工程(F)に示すように孔40aから盛り上がった電解めっき(金属46)を研磨などで除去して、平坦化することもできる。研磨は、ベルトサンダーやバフ研磨等を使用できる。
工程(G)に示すように、金属層42をエッチングして導体回路を形成するための前処理として、ファインパターンを形成しやすくするため、あらかじめ、非貫通孔をレーザ加工にて形成した後に金属層42の表面側の全面をエッチングして厚さを1〜10μm、より好ましくは2〜8μm程度まで薄くすることができる。
【0042】
工程(H)に示すように、所定パターンのマスクを被覆した後、金属層42をエッチングして導体回路32aを形成する。ここでは、先ず、感光性ドライフィルムを貼付するか、液状感光性レジストを塗布した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成した後、エッチングレジスト非形成部分の金属層をエッチングして導体回路を形成する。エッチングは、硫酸−過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種がよい。
【0043】
なお、最外層の導体回路については、熱プレス後に金属層をエッチングして形成することもできる。熱プレス後に金属層をエッチングする場合は、プレス面が平坦なため、均一な圧力で熱プレスできるという利点がある。
【0044】
ここで、導体回路32aの表面は、粗化処理しておくことが望ましい。図1を参照して上述した接着剤層34との密着性を改善し、剥離(デラミネーション)の発生を防止するためである。粗化処理は、例えばソフトエッチング処理や、黒化(酸化)−還元処理、銅−ニッケル−リンからなる針状合金めっき(荏原ユージライト製 商品名インタープレート)の形成、メック社製の商品名「メックエッチボンド」なるエッチング液による表面粗化がある。
【0045】
次に、工程(I)にて、導体回路32aを形成した面とは反対側の、バイアホール36a表面にバンプ38aを形成する。バンプ38aは、例えば、導電性ペーストを所定位置に開口の設けられたメタルマスクを用いてスクリーン印刷する方法、低融点金属である半田ペーストを印刷する方法、半田めっきを行う方法、あるいは半田溶融液に浸漬する方法により形成することができる。
前記低融点金属としては、Pb−Sn系半田、Ag−Sn系半田、インジウム半田等を使用することができる。
【0046】
前記バンプの高さとしては、3〜60μmが望ましい。この理由は、3μm未満では、バンプの変形により、バンプの高さのばらつきを許容することができず、また、60μmを越えると抵抗値が高くなる上、バンプを変形した際に横方向に拡がってショートの原因となる。
【0047】
導電性ペーストを非貫通孔40aに充填する場合は、充填と同時にバンプの形成を行うこともできる。この状態で、もしくは、バンプを形成する前に、導体回路32a、バイアホール36aの検査が可能である。上述したように従来技術の多層プリント配線板では、積層して完成後でなければ、導体回路の検査を行えなかったのに対して、本実施態様では、片面回路基板30Aを、積層する前に不良個所の有無を検査することができ、後述する積層段階では、不良のない片面回路基板30Aのみを用いることができるので、多層プリント配線板としての高い歩留りが得られる。
【0048】
最後に、工程(J)に示すように、該絶縁基材40のバンプ38a側の表面全面、または、導体回路25、32b、32c側の表面全面に、樹脂を塗布して、乾燥し、未硬化樹脂からなる接着剤層34を形成する。
【0049】
接着剤層34は、片面回路基板の導体回路形成面もしくは、その反対側面、または、導体回路を有する基板20の導体回路32bの形成面のいずれか全面に塗布して形成することができ、接着剤層に導通のための孔明けの必要がない。
接着剤層34は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル(PPE: Polyphenylen ether)、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン樹脂との複合樹脂、BTレジンから選ばれる少なくとも1種の樹脂であることが望ましい。
【0050】
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。接着剤層の厚さは、5〜50μm が望ましい。接着剤層は、取扱が容易になるため、予備硬化(プレキュア)しておくことが好ましい。
【0051】
引き続き、図2を参照して上述したコア基板20と、図3及び図4を参照して上述した片面回路基板30との積層工程について図5を参照して説明する。
工程(K)に示すように、該片面回路基板30Aと、上述したと同様な工程で形成された片面回路基板30B、30C、30Dと、コア基板20とを積み重ねる。ここで、全ての片面回路基板30A、30B、30C、30D、及びコア基板20は、不良個所の検査が済んだものを用いる。先ず、片面回路基板30Aの有機系接着剤層34の上に片面回路基板30Bを、又、該片面回路基板30Bの有機系接着剤層34の上にコア基板20を載置する。ここで、該コア基板の上には、片面回路基板30C、30Dを反転、即ち、片面回路基板30Cの有機系接着剤層34が該コア基板20側へ向き、又、片面回路基板30Dの有機系接着剤層34が該片面回路基板30C側に向くように重ね合わせる。この重ね合わせは、片面回路基板に配設された位置決めマークTG(図6(A)参照)を光学的に測定して位置合わせを行い、積層した片面回路基板及びコア基板20の4隅にドリルでガイドホール(図6(A)参照)を穿設し、該ガイドホールをガイドピン(図示せず)に挿通することにより行う。ここで、積層された基板の図中サイクルCの部分を拡大して(M)として示す。
【0052】
最後に、上述したようにガイドホール60をガイドピンで支持した状態で、工程(L)に示すように、重ね合わせた基板を、熱プレスを用いて150〜200℃で加熱し、5〜100kgf/cm2 、望ましくは20〜50kgf/cm2 で加圧プレスすることにより、各片面回路基板30A、30B、30C、30Dおよびコア基板20を、1度のプレス成形により多層状に一体化する。積層された基板の図中サイクルCの部分を拡大して(N)として示す。ここでは、先ず、加圧されることで、該片面回路基板30Aのバンプ38aが、該バンプ38aと片面回路基板30B側の導体回路32bとの間に介在している未硬化の接着剤(絶縁性樹脂)を周囲に押し出し、該バンプ38aが導体回路32bと当接し両者の接続を取る。同様に他の片面回路基板30B、30C、30Dのバンプ38b、38c、38dと導体回路との接続が取られる。更に、加圧と同時に加熱されることで、片面回路基板30Aの接着剤層34が硬化し、片面回路基板30Bとの間で強固な接着が行われる。なお、熱プレスとしては、真空熱プレスを用いることが好適である。これにより図1を参照して上述した多数個取り多層プリント配線板10が完成する。この後、図6(A)に示す鎖線の切断線に沿って裁断することで20ピースの多層プリント配線板とする。
【0053】
この多数個取り多層プリント配線板10の平面図を図6(A)に示し、図6(A)中のサイクルC2部を拡大して図6(B)に示す。図6(A)及び図6(B)中の鎖線が、20ピースの多層プリント配線板を製造する際の切断線となる。なお、図6(A)中のZ−Z断面が図1の切断端に相当し、図1中の鎖線が図6(A)中の切断線となる鎖線に相当する。
【0054】
本実施形態の多数個取り多層プリント配線板においては、図6(A)、(B)に示すように多層プリント配線板の個々の製品と製品の間および製品と回路基板端の間に製品内に形成されたバイアホールに相当するポスト32Dが形成されている。このため、図10(B)に示したような製品と製品の間に窪みができない。
従って、バンプ38と導体回路32(図1参照)との接続が適正に取れるため、多層プリント配線板を高い歩留まりで製造することができる。
【0055】
引き続き、本発明の第2実施態様に係る多層プリント配線板の製造方法について図7及び図8に沿って説明する。
図7の工程(A)に示すような片面銅張積層板40を出発材料とする。先ず、工程(B)に示すように、該片面銅張積層板40に、主として導電性ペーストの印刷用のマスクとして使用される保護フィルム100を貼付し、工程(C)にてこの片面銅張積層板40にレーザ加工を施して非貫通孔40aを設ける。この保護フィルム100としては、マイラーフィルムや剥離シートを使用することができ、例えば表面に粘着層を設けたポリエチレンテレフタレートフィルム(PET)を使用できる。
【0056】
ついで金属層42にめっきが析出しないように、工程(D)のように保護フィルム48を貼付するか、工程(E)のように金属層42同士を密着させて、電解めっき液に接触しないようにし、工程(F)において、この非貫通孔の一部を電解めっき46で充填する。さらに工程(G)において、残りの空間に導電性ペースト460を充填し、バイアホールおよびポストを形成する。このような実施形態では、電解めっきの高さのばらつきを導電性ペーストにより是正してバンプの高さをそろえることができる。
【0057】
前記電解めっきの非貫通孔の充填率(電解めっきの高さt×100/非貫通孔の深さT:図8の(I)中のC3部を拡大した(L)参照)は、平均でその深さの50%以上、100%未満、より好ましくは、55%〜95%である。
【0058】
前記保護フィルム100の開口部に充填された導電性ペースト460は、バンプとなる。さらに、工程(H)にて後工程でのエッチングにて導電性ペーストを保護するフィルム101を貼付する。その後、金属層42をエッチングして導体回路32aを設け、フィルム100、101を除去して、バンプを露出させ、片面回路基板30Eを得る(図8に示す工程(I)参照)。
【0059】
前記導電性ペーストからなるバンプは、半硬化状態であることが望ましい。導電性ペーストは、半硬化状態でも硬く、熱プレス時に軟化した有機接着剤層を貫通させることができる。また、熱プレス時に変形して接触面積が増大し、導通抵抗を低くすることができるだけでなく、バンプの高さのばらつきを是正することができる。
【0060】
さらに工程(A)〜(I)にて得られた片面回路基板30Eに有機接着剤80を塗布した後、工程(J)にて、中心に接着剤層を介して3層づつ対向する向きに積層する。この重ね合わせは、片面回路基板に配設された位置決めマーク(図示せず)を光学的に測定して位置合わせを行い、積層した片面回路基板の4隅にドリルでガイドホール(図示せず)を穿設し、該ガイドホールをガイドピン(図示せず)に挿通することにより行う。その後、熱プレスして工程(K)に示すような多数個取り多層プリント配線板を製造する。この後、第1実施形態と同様に裁断することで個々の多層プリント配線板とする。
【0061】
本実施形態の多数個取り多層プリント配線板においては、図8(K)に示すように片面回路基板の個々の製品を構成する部分以外の部分に製品を構成する部分のバイアホールに相当するポスト32Dが形成されている。このため、図10(B)に示したような製品と製品の間に窪みができない。
従って、バンプ460と導体回路32aとの接続が適正に取れるため、多層プリント配線板を高い歩留まりで製造することができる。
【0062】
上述した実施態様では、4層および6層の片面回路基板30が重ね合わされた多層プリント配線板について説明したが、3層あるいは5層以上の多層プリント配線板にも本発明の構成を適用できる。更に、従来技術の方法で作成された片面プリント基板、両面プリント基板、両面スルーホールプリント基板、多層プリント基板等に本発明の片面回路基板を積層して多層プリント配線板を製造することもできる。
【0063】
また、上述した実施態様では、バイアホールを形成するための穴をレーザ加工を用いて形成したが、ドリル加工、パンチング加工等の機械的方法で穴開けすることも可能である。
【0064】
また、本発明の多層プリント配線板は、プリント配線板に一般的に行われている種々の加工処理、例えば、表面へのソルダーレジストの形成、表面の導体回路へのニッケル/金めっきやハンダ処理、穴開け加工、キャビティー加工、スルーホールめっき処理等を施すことができる。
【0065】
【発明の効果】
以上、本発明によれば、回路基板の、個々の製品と製品の間および製品と回路基板端の間に導電性材料が充填されたポストが、配設されている。このため、かかる回路基板を積層して加圧した際にも、回路基板の、個々の製品と製品の間および製品と回路基板端の間に窪みができず、回路基板が変形しないため積層された回路基板間の電気的接続を極めて精度よく行うことができ、特にバイアホールのピッチ間隔を小さくして突起状導体を形成した片面回路基板を使用する場合には、より高密度で信頼性の高い多数個取り多層プリント配線板を効率よく製造することができる。
【図面の簡単な説明】
【図1】発明の第1実施態様に係る多数個取り多層プリント配線板の縦断面図である。
【図2】発明の第1実施態様に係る多数個取り多層プリント配線板を構成するコア基板の製造工程図である。
【図3】発明の第1実施態様に係る多数個取り多層プリント配線板を構成する片面回路基板の製造工程図である。
【図4】発明の第1実施態様に係る多数個取り多層プリント配線板を構成する片面回路基板の製造工程図である。
【図5】発明の第1実施態様に係る多数個取り多層プリント配線板の製造工程図である。
【図6】図6(A)は、多数個取り多層プリント配線板の平面図であり、図6(B)は、図6(A)中のサイクルCの1部を拡大して示す拡大平面図である。
【図7】発明の第2実施態様に係る多数個取り多層プリント配線板の製造工程図である。
【図8】発明の第2実施態様に係る多数個取り多層プリント配線板の製造工程図である。
【図9】従来技術に係る多数個取り多層プリント配線板の製造工程図である。
【図10】先行技術に係る多数個取り多層プリント配線板の製造工程図である。
【図11】図11(A)は、先行技術に係る多数個取り多層プリント配線板の平面図であり、図11(B)は、該多数個取り多層プリント配線板の側面図である。
【符号の説明】
10 多数個取り多層プリント配線板
20 コア基板
24 スルーホール
25a 導体回路
30A、30B、30C、30D 片面回路基板
31 銅箔(金属層)
32a、32b、32c、32d 導体回路
32D ポスト
33 導体回路
34 接着剤層
36a、36b、36c、36d バイアホール
38a、38b、38c、38d バンプ(突起状導体)
40 絶縁性基材
40a 孔(非貫通孔)
42 金属層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multi-cavity multilayer printed wiring board, and more particularly to a multi-cavity multilayer printed wiring board having an interstitial via hole (IVH) structure.
[0002]
[Prior art]
A conventional multilayer printed wiring board is composed of a laminate formed by alternately stacking and integrating copper-clad laminates and prepregs. This laminate has a surface conductor circuit on its surface and an inner layer conductor circuit between interlayer insulation layers. These conductor circuits are electrically connected to each other between the inner layer conductor circuits or between the inner layer conductor circuit and the surface conductor circuit through through holes formed in the laminate in the thickness direction.
[0003]
However, since the multilayer printed wiring board having the through hole structure as described above needs to secure a region for forming the through hole, it is difficult to increase the density of component mounting. There is a drawback that it is not possible to sufficiently cope with the demands for downsizing, narrow pitch package and practical use of MCM.
Therefore, in recent years, a multilayer printed wiring board having an all-layer interstitial via hole (IVH) structure that can easily cope with high density has attracted attention in place of the multilayer printed wiring board having a through-hole structure as described above. .
The multilayer printed wiring board having the all-layer IVH structure is a printed wiring board having a structure in which via holes for electrically connecting the conductor layers are provided in each interlayer insulating layer constituting the laminated body. That is, in this wiring board, the inner layer conductor circuits or the inner layer conductor circuit and the surface conductor circuit are electrically connected to each other by a via hole (a buried via hole or a blind via hole) that does not penetrate the wiring board. Therefore, a multilayer printed wiring board having an IVH structure does not require a special region for forming a through hole, and any layer can be freely connected by a minute via hole. Densification and high-speed signal propagation can be easily realized.
[0004]
Such a multilayer printed wiring board having an IVH structure is manufactured, for example, by a process as shown in FIG.
First, a material in which an aramid non-woven cloth is impregnated with an epoxy resin is used as the
Next, the
[0005]
And the hard double-sided board | substrate which has a via hole is obtained by patterning the said
[0006]
The double-sided substrate thus obtained is multilayered as a core layer. Specifically, the
[0007]
[Problems to be solved by the invention]
However, the above-described prior art has to repeat the laminating process by heating and pressing and the patterning process of the copper foil by etching many times, which complicates the manufacturing process and requires a long time for manufacturing. there were.
Moreover, in the multilayer printed wiring board having the IVH structure obtained by such a manufacturing method, if the patterning defect occurs even at one place (even in one step) during the manufacturing process, the entire wiring board as the final product becomes a defective product. For this reason, there is a drawback that the yield is significantly reduced.
[0008]
In order to cope with this problem, the present inventor has devised a multilayer printed wiring board in which single-sided circuit boards as shown in FIG. The single-
[0009]
However, in such a configuration, if a high-density wiring board with a small via hole diameter is to be manufactured, the positions of the
[0010]
This phenomenon will be described in more detail with reference to FIG. FIG. 11A shows a plan view of a multi-layer multilayer printed
[0011]
The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a high-density multilayer printed wiring board having an IVH structure that can be manufactured with a high yield.
[0013]
[Means for Solving the Problems]
BookAccording to the invention, an insulating material, a conductor circuit formed on one surface of the insulating substrate, and a non-through hole reaching the conductor circuit of the insulating substrate are filled with a conductive material by electrolytic plating. A single-sided circuit board comprising a via hole and a projecting conductor formed on the surface opposite to the conductor circuit side of the via hole, the projecting conductor of the single-sided circuit board and the conductor circuit of another board via an adhesive layer In the multi-layer printed wiring board that is integrated and multi-layered, the protruding conductor is inserted into and penetrated into the adhesive layer, connected to the conductor circuit of another substrate, and integrated. The single-sided circuit board is between individual products and between the product and the circuit board edge.The non-through hole leading to the conductor circuit of the insulating base material is filled with a conductive material by electroplating and formed simultaneously with the via hole.A multi-layer multilayer printed wiring board characterized by having posts.
[0014]
In the post according to the invention, a non-through hole reaching the conductor circuit of the insulating base material is filled with a conductive material by electrolytic plating, and the conductive material is preferably electrolytic copper plating.BookThe protruding conductor in the invention is preferably formed of a conductive paste or a low melting point metal.
[0015]
In the multi-layer multilayer printed wiring board in which the circuit boards of the present invention are laminated, the circuit boards are laminated and integrated without being deformed in order to properly establish the electrical connection between the conductor circuits of the laminated circuit boards. It is necessary.BookThe multi-cavity multilayer printed wiring board of the invention is provided with posts filled with conductive material between individual products and between the products and circuit board edges of the circuit board. For this reason, even when such circuit boards are stacked and pressed, there is no depression between the individual products and between the products and between the products and the ends of the circuit boards, and the circuit boards are not deformed. In addition, the electrical connection between the circuit boards can be performed with extremely high accuracy, and a multi-layered printed wiring board can be manufactured with a high yield.
[0016]
furtherBookThe multi-layer printed wiring board according to the invention is formed by laminating a single-sided circuit board having a protruding conductor and another board through an adhesive layer, and pressing and pressing the protruding conductor into the adhesive layer. In addition, since the pitch between the via holes can be further reduced because it is electrically connected to the conductor circuit of another substrate, an extremely high density multilayer printed wiring board can be efficiently manufactured.
[0017]
The multi-layered multilayer printed wiring board of the present invention can be manufactured individually in advance as a circuit board having a conductor circuit on which a predetermined wiring pattern is formed. For this reason, since the presence or absence of a defective portion such as a conductor circuit can be inspected before the circuit board is laminated, only a circuit board having no defect can be used in the lamination stage. That is, the multi-layer multilayer printed wiring board of the present invention can produce a multilayer printed wiring board having an IVH structure with a high yield.
[0018]
Further, the multi-layer multilayer printed wiring board of the present invention does not need to be repeatedly heated and pressed while stacking prepregs as in the prior art. That is, in the present invention, a plurality of circuit boards can be stacked and heated and pressed at a time. For this reason, it is not necessary to repeat the laminating process and the patterning process by a heat-pressing press, and the IVH structure multilayer printed wiring board can be manufactured efficiently in a short time.
[0019]
BookIn the invention, the protruding conductor of the single-sided circuit board and the conductor circuit of the other board are laminated so that they face each other through the adhesive layer. However, in the configuration of the present invention, the adhesive layer needs to be perforated. Absent. That is, the adhesive layer can be formed on a single-sided circuit board in which via holes are formed or a board having a conductor circuit.
[0020]
In other words, since the conductor circuit is connected by the protruding conductors that are inserted and penetrated into the adhesive layer during the heat and pressure press, it is not necessary to make a hole for conduction in the adhesive layer in advance. What is necessary is just to arrange | position at the time of a typical heat pressurization press process. For this reason, the desmear process after drilling in the manufacturing process of the single-sided circuit board can be performed before the formation of the adhesive layer, and the adhesive layer is not eroded by the desmear process.
[0021]
In addition, even when filling non-through holes by electrolytic plating, adhesive is applied to a single-sided circuit board or a substrate having a conductor circuit after non-through holes are formed by laser processing on the insulating substrate and filled by electrolytic plating. Since the layer can be formed, the electrolytic plating solution and the adhesive layer do not come into contact with each other. Therefore, the adhesive layer is not eroded or contaminated by the plating solution.
[0022]
The adhesive layer is uncured until it reaches the final heating / pressing press, so it is likely to deteriorate with desmear treatment or plating solution.In the present invention, the occurrence of such a problem is prevented and reliability is reduced. A feature is that a high substrate can be easily formed.
In addition, it is not necessary to previously form a hole for conduction in the adhesive layer, and a conduction failure due to misalignment between the hole in the adhesive layer and the protruding conductor provided on the insulating substrate does not occur.
[0023]
further,BookIn the invention, the electrical connection between the conductor circuits of the substrates may be performed by penetrating only a relatively thin adhesive layer with the protruding conductor. Therefore, since the height of the protruding conductor can be reduced and the diameter thereof can be reduced, the pitch interval of the protruding conductor can be reduced, so that the pitch interval of the via holes is also reduced, which can cope with higher density. In addition, when the via hole is filled with electrolytic plating, the resistance value between the conductor circuits of the substrates can be lowered.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a multi-layer multilayer printed wiring board according to an embodiment of the present invention and a manufacturing method thereof will be described with reference to the drawings.
FIG. 1 shows a part of a longitudinal section of a multi-layer multilayer printed wiring board having an all-layer IVH structure according to one embodiment of the present invention. The multi-layer multilayer printed wiring board 10 includes a
[0025]
[0026]
That is, in the multilayer printed wiring board 10, the
[0027]
[0028]
Next, a method for manufacturing the multilayer printed wiring board 10 will be described. Here, first, a manufacturing method of the
As the core substrate, a known substrate can be used as long as it is a rigid substrate such as a glass cloth base material epoxy resin substrate or a glass cloth base material BT (bismaleimide-triazine) resin substrate.
[0029]
Specifically, as shown in step (A) of FIG. 2, a copper-clad laminate in which copper foils 21 are attached to both surfaces of a glass cloth base material BT (bismaleimide-triazine)
[0030]
As shown in step (C), after applying an etching resist (not shown) in advance, an etching process is performed to remove unnecessary portions of the
As shown in step (D), the surfaces of the
[0031]
As shown in step (E), the filling
[0032]
In the
[0033]
Next, a method for manufacturing the single-sided circuit board 30 will be described with reference to FIGS.
As shown in step (A) of FIG. 3, an insulating
[0034]
The insulating
[0035]
The
[0036]
The thickness of the insulating
On the other hand, the thickness of the
[0037]
Next, a
[0038]
Subsequently, the
The conductive paste is preferably an organic conductive paste obtained by adding a thermosetting resin such as an epoxy resin or a polyphenylene sulfide (PPS) resin to metal particles.
[0039]
On the other hand, in this embodiment, a fine diameter of 20 to 150 μm was drilled by laser processing, but it is difficult to reliably fill the conductive paste because it is a non-through hole, and bubbles are likely to remain. Electroplating is more practical. As electrolytic plating, for example, copper, gold, nickel, and solder plating can be used, and electrolytic copper plating is particularly optimal.
[0040]
When filling by electrolytic plating, electrolytic plating is performed using the
[0041]
After electrolytic plating, as shown in step (F) of FIG. 4, the electrolytic plating (metal 46) raised from the
As shown in step (G), as a pretreatment for etching the
[0042]
As shown in step (H), after covering a mask with a predetermined pattern, the
[0043]
Note that the outermost conductor circuit can be formed by etching the metal layer after hot pressing. When the metal layer is etched after hot pressing, there is an advantage that the pressing can be performed with uniform pressure because the pressing surface is flat.
[0044]
Here, the surface of the
[0045]
Next, in step (I), a
As the low melting point metal, Pb—Sn solder, Ag—Sn solder, indium solder, or the like can be used.
[0046]
The height of the bump is preferably 3 to 60 μm. The reason for this is that if the thickness is less than 3 μm, variation in bump height cannot be allowed due to the deformation of the bump, and if it exceeds 60 μm, the resistance value increases, and when the bump is deformed, it spreads in the lateral direction. Cause a short circuit.
[0047]
When the conductive paste is filled in the
[0048]
Finally, as shown in step (J), a resin is applied to the entire surface of the insulating
[0049]
The
The
[0050]
Curtain coaters, spin coaters, roll coaters, spray coats, screen printing, and the like can be used as a method for applying an uncured resin that is an organic adhesive. The adhesive layer can also be formed by laminating an adhesive sheet. The thickness of the adhesive layer is desirably 5 to 50 μm. Since the adhesive layer is easy to handle, it is preferable to pre-cure the adhesive layer.
[0051]
Next, a lamination process of the
As shown in step (K), the single-sided
[0052]
Finally, with the
[0053]
A plan view of the multi-layer multilayer printed wiring board 10 is shown in FIG. 6A, and the cycle C2 portion in FIG. 6A is enlarged and shown in FIG. 6B. The chain line in FIG. 6 (A) and FIG. 6 (B) becomes a cutting line when manufacturing a 20-piece multilayer printed wiring board. Note that the ZZ cross section in FIG. 6A corresponds to the cut end in FIG. 1, and the chain line in FIG. 1 corresponds to the chain line that becomes the cut line in FIG.
[0054]
In the multi-layer multilayer printed wiring board of the present embodiment, as shown in FIGS. 6A and 6B, the inside of the product is between the individual products of the multilayer printed wiring board and between the product and the circuit board end. A
Therefore, since the
[0055]
Next, a method for manufacturing a multilayer printed wiring board according to the second embodiment of the present invention will be described with reference to FIGS.
A single-sided copper-clad
[0056]
Next, in order to prevent plating from being deposited on the
[0057]
The filling rate of the non-through holes of the electroplating (the height of the electroplating t × 100 / the depth T of the non-through holes: the C3 part in (I) of FIG. 8 was expanded (L)) was an average. The depth is 50% or more and less than 100%, more preferably 55% to 95%.
[0058]
The
[0059]
The bump made of the conductive paste is preferably semi-cured. The conductive paste is hard even in a semi-cured state, and can penetrate the organic adhesive layer softened during hot pressing. In addition, it can be deformed during hot pressing to increase the contact area and reduce the conduction resistance, as well as to correct the bump height variation.
[0060]
Furthermore, after apply | coating the
[0061]
In the multi-layer multilayer printed wiring board of this embodiment, as shown in FIG. 8 (K), posts corresponding to via holes in the parts constituting the products other than the parts constituting the individual products of the single-sided circuit board. 32D is formed. For this reason, there is no depression between the products as shown in FIG.
Therefore, since the
[0062]
In the embodiment described above, the multilayer printed wiring board in which the four-layer and six-layer single-sided circuit boards 30 are overlapped has been described. However, the configuration of the present invention can also be applied to a multilayer printed wiring board having three layers or more layers. Furthermore, a single-sided printed circuit board of the present invention can be laminated on a single-sided printed board, a double-sided printed board, a double-sided through-hole printed board, a multilayer printed board or the like prepared by a conventional method to produce a multilayer printed wiring board.
[0063]
In the above-described embodiment, the hole for forming the via hole is formed by using laser processing, but it is also possible to make a hole by a mechanical method such as drilling or punching.
[0064]
In addition, the multilayer printed wiring board of the present invention is subjected to various processing treatments generally performed on printed wiring boards, for example, formation of solder resist on the surface, nickel / gold plating or soldering treatment on the surface conductor circuit , Drilling, cavity processing, through-hole plating, and the like can be performed.
[0065]
【The invention's effect】
As mentioned above, according to this invention, the post | mailbox with which the electroconductive material was filled is arrange | positioned between the individual products of a circuit board, and between the products and the circuit board edge. For this reason, even when such circuit boards are stacked and pressed, there is no depression between the individual products and between the products and between the products and the ends of the circuit boards, and the circuit boards are not deformed. The circuit board can be electrically connected to each other with extremely high accuracy, especially when a single-sided circuit board with a narrow pitch between via holes and a protruding conductor is used. A high number of multi-layer printed wiring boards can be efficiently manufactured.
[Brief description of the drawings]
FIG. 1 is a longitudinal sectional view of a multi-layer multilayer printed wiring board according to a first embodiment of the invention.
FIG. 2 is a manufacturing process diagram of a core substrate constituting the multi-layer multilayer printed wiring board according to the first embodiment of the invention.
FIG. 3 is a manufacturing process diagram of a single-sided circuit board constituting the multi-layer multilayer printed wiring board according to the first embodiment of the invention.
FIG. 4 is a manufacturing process diagram of a single-sided circuit board constituting the multi-layer multilayer printed wiring board according to the first embodiment of the present invention.
FIG. 5 is a manufacturing process diagram of a multi-cavity multilayer printed wiring board according to the first embodiment of the present invention.
6A is a plan view of a multi-layer multilayer printed wiring board, and FIG. 6B is an enlarged plan view showing an enlarged part of cycle C in FIG. 6A. FIG.
FIG. 7 is a manufacturing process diagram of a multi-layer multilayer printed wiring board according to a second embodiment of the invention.
FIG. 8 is a manufacturing process diagram of a multi-layer multilayer printed wiring board according to a second embodiment of the invention.
FIG. 9 is a manufacturing process diagram of a multi-layer multilayer printed wiring board according to the prior art.
FIG. 10 is a manufacturing process diagram of a multi-layer multilayer printed wiring board according to the prior art.
11A is a plan view of a multi-cavity multilayer printed wiring board according to the prior art, and FIG. 11B is a side view of the multi-cavity multilayer printed wiring board.
[Explanation of symbols]
10 Multi-layer printed wiring board
20 Core substrate
24 Through hole
25a Conductor circuit
30A, 30B, 30C, 30D single-sided circuit board
31 Copper foil (metal layer)
32a, 32b, 32c, 32d Conductor circuit
32D post
33 Conductor circuit
34 Adhesive layer
36a, 36b, 36c, 36d Via hole
38a, 38b, 38c, 38d Bump (protruding conductor)
40 Insulating substrate
40a hole (non-through hole)
42 metal layers
Claims (3)
前記片面回路基板は、個々の製品と製品の間および製品と回路基板端の間に、前記絶縁性基材の導体回路に至る非貫通孔に電解めっきによって導電性材料が充填されて成り前記バイアホールと同時に形成されたポストを有するものであることを特徴とする多数個取り多層プリント配線板。An insulating substrate, a conductor circuit formed on one surface of the insulating substrate, and a via hole in which a non-through hole reaching the conductor circuit of the insulating substrate is filled with a conductive material by electrolytic plating; The single-sided circuit board made of a projecting conductor formed on the surface opposite to the conductor circuit side of the via hole is opposed to the projecting conductor of the one-sided circuit board and the conductor circuit of another board through an adhesive layer. In the multi-layer printed wiring board obtained by stacking, pressing and heating, pressing the protruding conductor into the adhesive layer, connecting to the conductor circuit of another board, and integrating them,
The single-sided circuit board is formed by filling a conductive material by electrolytic plating into a non-through hole that leads to a conductor circuit of the insulating base material between individual products and between a product and a circuit board end. A multi-layer printed wiring board having a post formed simultaneously with a hole .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28892498A JP4043115B2 (en) | 1998-09-24 | 1998-09-24 | Multi-layer printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28892498A JP4043115B2 (en) | 1998-09-24 | 1998-09-24 | Multi-layer printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000101248A JP2000101248A (en) | 2000-04-07 |
JP4043115B2 true JP4043115B2 (en) | 2008-02-06 |
Family
ID=17736573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28892498A Expired - Fee Related JP4043115B2 (en) | 1998-09-24 | 1998-09-24 | Multi-layer printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4043115B2 (en) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4756802B2 (en) * | 2000-09-28 | 2011-08-24 | 住友ベークライト株式会社 | Multilayer wiring board and manufacturing method thereof |
JP4601158B2 (en) * | 2000-12-12 | 2010-12-22 | イビデン株式会社 | Multilayer printed wiring board and manufacturing method thereof |
JP3407737B2 (en) * | 2000-12-14 | 2003-05-19 | 株式会社デンソー | Multilayer substrate manufacturing method and multilayer substrate formed by the manufacturing method |
JP2002217540A (en) * | 2001-01-17 | 2002-08-02 | Matsushita Electric Ind Co Ltd | Method and apparatus for manufacturing multilayer wiring board |
JP5191074B2 (en) * | 2001-07-10 | 2013-04-24 | イビデン株式会社 | Multilayer printed wiring board |
JP2003023252A (en) * | 2001-07-10 | 2003-01-24 | Ibiden Co Ltd | Multilayered printed wiring board |
DE60232473D1 (en) | 2001-03-14 | 2009-07-09 | Ibiden Co Ltd | Multilayer printed circuit board |
JP4691850B2 (en) * | 2001-08-06 | 2011-06-01 | 住友ベークライト株式会社 | WIRING BOARD FOR MANUFACTURING MULTILAYER WIRING BOARD, MULTILAYER WIRING BOARD, AND METHOD FOR PRODUCING THEM |
JP4770095B2 (en) * | 2001-09-12 | 2011-09-07 | 大日本印刷株式会社 | Manufacturing method of multilayer wiring board |
JP4698100B2 (en) * | 2001-09-28 | 2011-06-08 | 京セラ株式会社 | Multi-wiring board |
MY140754A (en) * | 2001-12-25 | 2010-01-15 | Hitachi Chemical Co Ltd | Connection board, and multi-layer wiring board, substrate for semiconductor package and semiconductor package using connection board, and manufacturing method thereof |
JP2003324283A (en) * | 2002-04-30 | 2003-11-14 | Ibiden Co Ltd | Multilayer printed wiring board |
JP4506196B2 (en) * | 2003-04-25 | 2010-07-21 | 日立化成工業株式会社 | Multilayer wiring board evaluation method, wiring pattern, and evaluation member |
JP2005353861A (en) * | 2004-06-11 | 2005-12-22 | Ibiden Co Ltd | Flex rigid wiring board |
JP2006165131A (en) * | 2004-12-03 | 2006-06-22 | Sony Chem Corp | Manufacturing method of multilayer wiring substrate |
JP4637677B2 (en) * | 2005-08-09 | 2011-02-23 | 富士フイルム株式会社 | Stacking instruction apparatus, multilayer substrate manufacturing system, and multilayer substrate manufacturing method |
TW200803686A (en) * | 2006-03-28 | 2008-01-01 | Matsushita Electric Ind Co Ltd | Multilayer wiring board and its manufacturing method |
JP4797742B2 (en) * | 2006-03-28 | 2011-10-19 | パナソニック株式会社 | Multilayer wiring board and manufacturing method thereof |
JP4797743B2 (en) * | 2006-03-28 | 2011-10-19 | パナソニック株式会社 | Manufacturing method of multilayer wiring board |
JP2013008880A (en) * | 2011-06-24 | 2013-01-10 | Fujitsu Ltd | Manufacturing method of multilayer circuit board and multilayer circuit board |
-
1998
- 1998-09-24 JP JP28892498A patent/JP4043115B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000101248A (en) | 2000-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1009205B1 (en) | Single-sided circuit board and method for manufacturing the same | |
JP4043115B2 (en) | Multi-layer printed wiring board | |
US7151228B2 (en) | Laminating double-side circuit board, manufacturing method thereof, and multilayer printed circuit board using same | |
US6320140B1 (en) | One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production | |
JP2001168481A (en) | Copper-clad laminate, and circuit substrate for printed wiring board and manufacturing method therefor | |
JPH1154934A (en) | Multilayered printed wiring board and its manufacture | |
JP3492467B2 (en) | Single-sided circuit board for multilayer printed wiring board, multilayer printed wiring board and method of manufacturing the same | |
JP4436946B2 (en) | Method for manufacturing single-sided circuit board and method for manufacturing multilayer printed wiring board | |
JPH0936551A (en) | Single-sided circuit board for multilayer printed wiring board use, multilayer printed wiring board and manufacture thereof | |
JPH1154926A (en) | One-sided circuit board and its manufacture | |
JP2000269647A (en) | Single-side circuit board, multilayer printed wiring board and manufacture thereof | |
JP3253886B2 (en) | Single-sided circuit board for multilayer printed wiring board, method for manufacturing the same, and multilayer printed wiring board | |
JPH1041635A (en) | Single-sided circuit board for multilayer printed wiring board, its manufacture, and multilayer printed wiring board | |
JP2001015919A (en) | Multilayer printed wiring board, circuit-board therefor and its manufacture | |
JP2002198652A (en) | Multilayer printed wiring board, method of manufacturing the same and single-sided circuit board therefor | |
JP3492667B2 (en) | Single-sided circuit board for multilayer printed wiring board, multilayer printed wiring board and method of manufacturing the same | |
JP2000183528A (en) | Manufacture of multilayer printed wiring board | |
JP3549063B2 (en) | Manufacturing method of printed wiring board | |
JP2004031828A (en) | Multi-layer printed circuit board | |
JP3540809B2 (en) | Single-sided circuit board for high density multilayer printed wiring board and high density multilayer printed wiring board | |
JP2000101253A (en) | Manufacture of multilayer printed wiring board | |
JP2000232268A (en) | Single-sided circuit board and manufacture thereof | |
KR200412591Y1 (en) | A multi-layer board provide with interconnect bump hole of the inner layer RCC | |
JPH1051139A (en) | Single-sided circuit board for multilayer printed-wiring board and its manufacture as well as multilayer printed-wiring board | |
JPH10303560A (en) | Manufacture for wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050809 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071113 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |