JP2003023252A - Multilayered printed wiring board - Google Patents

Multilayered printed wiring board

Info

Publication number
JP2003023252A
JP2003023252A JP2001209954A JP2001209954A JP2003023252A JP 2003023252 A JP2003023252 A JP 2003023252A JP 2001209954 A JP2001209954 A JP 2001209954A JP 2001209954 A JP2001209954 A JP 2001209954A JP 2003023252 A JP2003023252 A JP 2003023252A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
resin
layer
via
insulating layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001209954A
Other languages
Japanese (ja)
Inventor
Daisuke Ikeda
Yoichiro Kawamura
Yukihiko Toyoda
洋一郎 川村
大介 池田
幸彦 豊田
Original Assignee
Ibiden Co Ltd
イビデン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a multilayered printed wiring board in which cracks hardly occur in resin-made interlayer insulating layers and which is excellent in reliability.
SOLUTION: This multilayered printed wiring board is constituted by successively alternately laminating conductor circuits and the resin-made interlayer insulating layers upon a substrate and connecting conductor circuits on and under the insulating layers to each other through via holes-In addition, a solder resist layer is formed as the outermost layer. Of the via holes, those in different hierarchies are laminated upon another. Of the laminated via holes, in addition, at least one is laminated by shifting its center from those of the other via holes. The other via holes are laminated upon another so that their centers may roughly lie upon the centers of the other via holes.
COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、多層プリント配線板に関する。 BACKGROUND OF THE INVENTION [0001] [Technical Field of the Invention The present invention relates to a multilayer printed wiring board. 【0002】 【従来の技術】いわゆる多層ビルドアップ配線基板と呼ばれる多層プリント配線板は、セミアディティブ法等により製造されており、コアと呼ばれる0.5〜1.5m [0002] multilayer printed wiring board called a multilayer build-up wiring board is manufactured by a semi-additive method or the like, 0.5 to 1.5 m called core
m程度のガラスクロス等で補強された樹脂基板の上に、 On the reinforced resin substrate with glass cloth or the like of about m,
銅等による導体回路と層間樹脂絶縁層とを交互に積層することにより作製される。 A conductor circuit and an interlayer resin insulating layer of copper or the like is manufactured by alternately laminating. この多層プリント配線板の層間樹脂絶縁層を介した導体回路間の接続は、バイアホールにより行われている。 The multilayer printed wiring board connection between conductor circuits through the interlayer resin insulating layer is performed by a via-hole. 【0003】従来、ビルドアップ多層プリント配線板は、例えば、特開平9−130050号公報等に開示された方法により製造されている。 Conventionally, the build-up multilayer printed wiring board, for example, manufactured by the method disclosed in JP-A 9-130050 Patent Publication. 即ち、まず、銅箔が貼り付けられた銅張積層板に貫通孔を形成し、続いて無電解銅めっき処理を施すことによりスルーホールを形成する。 That is, first, the through-holes in the copper-clad laminate copper foil is attached to form, followed by performing an electroless copper plating treatment to form through-holes. 続いて、基板の表面をフォトリソグラフィーの手法を用いて導体パターン状にエッチング処理して導体回路を形成する。 Subsequently, by etching to form a conductor circuit to the conductor pattern using a technique photolithographic the surface of the substrate. 次に、形成された導体回路の表面に、無電解めっきやエッチング等により粗化面を形成し、その粗化面を有する導体回路上に絶縁樹脂層を形成した後、露光、現像処理を行ってバイアホール用開口を形成し、その後、UV硬化、本硬化を経て層間樹脂絶縁層を形成する。 Then, on the surface of the formed conductor circuit, the roughened surface is formed by electroless plating or etching, after forming the insulating resin layer on the conductor circuit having the roughened surface, exposure and development processing carried out Te to form an opening for via holes, then, an interlayer resin insulating layer through UV curing, the curing. 【0004】さらに、層間樹脂絶縁層に酸や酸化剤などにより粗化形成処理を施した後、薄い無電解めっき膜を形成し、この無電解めっき膜上にめっきレジストを形成した後、電解めっきにより厚付けを行い、めっきレジスト剥離後にエッチングを行って、下層の導体回路とバイアホールにより接続された導体回路を形成する。 [0004] Further, an interlayer was subjected to a roughening formation process by a resin insulating layer in an acid or oxidizing agent, to form a thin electroless plated film, after forming a plating resist on the electroless plating film, the electroless plating the performed thickly, by etching after the plating resist stripping, to form a conductor circuit connected by the lower-layer conductor circuit and via holes. これを繰り返した後、最後に導体回路を保護するためのソルダーレジスト層を形成し、ICチップ等の電子部品やマザーボード等との接続のために開口を露出させた部分にめっき等を施して半田バンプ形成用パッドとした後、IC This was repeated, and finally to form a solder resist layer for protecting the conductor circuit, a solder plated or the like to the portion exposing the opening for connection with the electronic components and motherboard, such as an IC chip, after the bump-forming pad, IC
チップ等の電子部品側に半田ペーストを印刷して半田バンプを形成することにより、ビルドアップ多層プリント配線板を製造する。 By forming solder bumps by printing a solder paste on electronic components of the chip, etc., to produce a build-up multilayer printed circuit board. また、必要に応じて、マザーボード側にも半田バンプを形成する。 If necessary, also to form solder bumps on the motherboard side. 【0005】 【発明が解決しようとする課題】また、近年、ICチップの高周波数化に伴い、多層プリント配線板の高速化、 [0005] The present invention is to provide addition, in recent years, with the higher frequency of the IC chip, high-speed multi-layer printed wiring board,
高密度化が要求されており、これに対応した多層プリント配線板として、スタックビア構造(バイアホールの直上にバイアホールが形成された構造)のバイアホールを有する多層プリント配線板が提案されている。 And density is required, a multilayer printed wiring board corresponding thereto, the multilayer printed wiring board having a via hole of the stacked via structure (a structure in which via holes are formed immediately above the via-hole) has been proposed . このようなスタックビア構造のバイアホールを有する多層プリント配線板では、信号伝送時間が短縮されるため、多層プリント配線板の高速化に対応し易く、また、導体回路の設計の自由度が向上するため、多層プリント配線板の高密度化に対応し易い。 In the multilayer printed wiring board having a via-hole having such a stacked via structure, since the signal transmission time can be shortened, it is easy to correspond to the speed of the multilayer printed circuit board, also the degree of freedom in design is improved conductor circuit Therefore, it is easy to correspond to the high density of the multilayer printed wiring board. 【0006】しかしながら、このようなスタックビア構造のバイアホールを有する多層プリント配線板では、バイアホールの近傍の層間樹脂絶縁層にクラックが発生することがあった。 However, in the multilayer printed wiring board having a via-hole having such a stacked via structure, crack was sometimes occur in the interlayer resin insulating layer in the vicinity of the via hole. 特に、3層以上のバイアホールを重ねたスタックビア構造を形成した際には、最外層の層間樹脂絶縁層にクラックが発生することが多く、さらには、 In particular, when forming a stacked via structure of repeated three or more layers of the via holes are often generated cracks in the interlayer resin insulating layer of the outermost layer, furthermore,
このクラックに起因して、最外層の層間樹脂絶縁層周辺の導体回路に剥離や断線が発生することがあった。 Due to this cracking, peeling or disconnection was sometimes occur in the conductor circuit around the outermost layer of the interlayer resin insulating layer. 【0007】 【課題を解決するための手段】そこで、本発明者らは、 [0007] Means for Solving the Problems] The present inventors,
スタックビア構造のバイアホールを形成した場合に、該バイアホール近傍の層間樹脂絶縁層(特に、最外層の層間樹脂絶縁層)でクラックが発生する原因について検討した。 In the case of forming via holes of the stacked via structure, crack and the reason that occur the via holes near the interlayer resin insulating layer (in particular, the outermost layer of the interlayer resin insulating layer). その結果、スタックビア構造のバイアホールでは、バイアホール同士が直線状に配設された構造を有しているため、層間樹脂絶縁層とバイアホールとの線膨張係数の差に起因して応力が発生した際に、該応力が緩和されにくいこと、および、最上段のバイアホールは、通常、その上部に半田バンプ等の外部接続端子が形成されていることも伴って、特に応力が緩和されにくく、また、この部分に応力が集中しやすいことを見出し、これが、バイアホール近傍の層間樹脂絶縁層(特に、最外層の層間樹脂絶縁層)でクラックが発生し易い原因であると考えた。 As a result, the via holes of the stack via structure, since the via holes to each other has a arranged structure linearly, stress due to the difference in linear expansion coefficient between the interlayer resin insulating layer and the via-hole when that occurs, the the stress is hardly alleviated, and, top of the via hole is usually accompanied also external connection terminals of solder bumps thereon are formed, difficult to particularly stress relaxation also found that stress tends to concentrate on this portion, which is the interlayer resin insulating layer in the vicinity via holes (in particular, the outermost layer of the interlayer resin insulating layer) cracks were considered likely cause occurred in. 【0008】そこで、本発明者等は、階層の異なるバイアホール同士が積み重ねられた多層プリント配線板において、バイアホール同士が直線状に配設されていなければ、即ち、バイアホールがその中心をずらして積み重ねられていれば、バイアホールの一部に応力が集中しにくく、上記した問題を解消することができることを見出し、以下に示す内容を要旨構成とする本発明に到達した。 [0008] Therefore, the present inventors have, in the multilayer printed wiring board having different via-holes with each other are stacked in the hierarchy, unless the via holes to each other are arranged in a straight line, i.e., via holes shifting its center long as stacked Te, hardly stress part is concentrated in the via hole, found that it is possible to solve the problems mentioned above, have reached the present invention to the contents described below as the summary and construction. 【0009】即ち、本発明のプリント配線板は、基板上に、導体回路と層間樹脂絶縁層とが順次積層され、上記層間樹脂絶縁層を挟んだ導体回路間がバイアホールを介して接続され、さらに、最外層にソルダーレジスト層が形成された多層プリント配線板であって、上記バイアホールのうち、階層の異なるバイアホール同士は積み重ねられており、上記積み重ねられたバイアホールのうち、 [0009] That is, the printed wiring board of the present invention, on a substrate, which are sequentially stacked and a conductor circuit and an interlayer resin insulating layer, conductor circuits sandwiching the interlayer resin insulating layer are connected via a via hole, further, a multilayer printed wiring board solder resist layer is formed on the outermost layer, among the via holes, the different via-holes between the hierarchy are stacked, among the stacked via hole,
少なくとも1つのバイアホールは、他のバイアホールにその中心をずらして積み重ねられており、残りのバイアホールは、他のバイアホールにその中心がほぼ重なるように積み重ねられていることを特徴とする。 At least one via hole, and stacked by shifting its center to another via hole, the remainder of the via hole is characterized in that its center to another via hole are stacked so as to substantially overlap. 【0010】また、本発明の多層プリント配線板において、上記層間樹脂絶縁層のうち、少なくとも最外層の層間樹脂絶縁層は、その線膨張係数が100ppm/℃以下であることが望ましい。 Further, in the multilayer printed wiring board of the present invention, among the above interlayer resin insulating layer, at least the outermost layer of the interlayer resin insulating layer, it is desirable that the linear expansion coefficient is not more than 100 ppm / ° C.. 【0011】また、上記多層プリント配線板において、 [0011] In addition, in the above-mentioned multi-layer printed wiring board,
上記層間樹脂絶縁層のうち、少なくとも最外層の層間樹脂絶縁層は、粒子およびゴム成分が配合されていることが望ましい。 Among the above interlayer resin insulating layer, at least the outermost layer of the interlayer resin insulating layer is preferably particles and rubber component are blended. また、上記粒子は、無機粒子、樹脂粒子および金属粒子のうちの少なくとも一種であることが望ましい。 Further, the particles, inorganic particles, it is desirable that at least one of the resin particles and metal particles. 【0012】また、上記多層プリント配線板において、 [0012] In addition, in the above-mentioned multi-layer printed wiring board,
上記層間樹脂絶縁層のうち、少なくとも最外層の層間樹脂絶縁層は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂と熱可塑性樹脂との樹脂複合体、および、熱硬化性樹脂と感光性樹脂との樹脂複合体のうちの少なくとも1種を含む樹脂組成物により形成されていることが望ましい。 Among the above interlayer resin insulating layer, at least the outermost layer of the interlayer resin insulating layer, a thermosetting resin, photosensitive resin, a resin composite of a thermosetting resin and a thermoplastic resin, and a photosensitive thermosetting resin it is preferably formed of a resin composition containing at least one of the resin composite of the resin. 【0013】 【発明の実施の形態】本発明のプリント配線板は、基板上に、導体回路と層間樹脂絶縁層とが順次積層され、上記層間樹脂絶縁層を挟んだ導体回路間がバイアホールを介して接続され、さらに、最外層にソルダーレジスト層が形成された多層プリント配線板であって、上記バイアホールのうち、階層の異なるバイアホール同士は積み重ねられており、上記積み重ねられたバイアホールのうち、少なくとも1つのバイアホールは、他のバイアホールにその中心をずらして積み重ねられており、残りのバイアホールは、他のバイアホールに、その中心がほぼ重なるように積み重ねられていることを特徴とする。 [0013] printed circuit board of the embodiment of the present invention is, on the substrate, which are sequentially stacked and a conductor circuit and an interlayer resin insulating layer, conductor circuits sandwiching the interlayer resin insulating layers the via holes are connected via further provides a multilayer printed wiring board solder resist layer is formed on the outermost layer, among the via holes, the different via-holes between the hierarchy are stacked, the stacked via hole of, characterized in that at least one via hole, and stacked by shifting its center to another via hole, the remainder of the via holes, which are the other via holes are stacked so that the center overlaps almost to. 【0014】本発明の多層プリント配線板では、階層の異なるバイアホール同士のうちの少なくとも1つが、他のバイアホールに、その中心をずらして積み重ねられているため、バイアホールと層間樹脂絶縁層との線膨張係数の差に起因して発生した応力を分散させることができ、積み重ねられたバイアホールの一部に、特に、最上段のバイアホールに大きな応力が集中することがないため、この応力の集中に起因した層間樹脂絶縁層でのクラックの発生が起こりにくく、信頼性に優れた多層プリント配線板となる。 [0014] In the multilayer printed wiring board of the present invention, at least one of the different via-holes with each other in the hierarchy, the other via hole, since the stacked by shifting its center, and the via holes and the interlayer resin insulating layer differential stress generated due to the linear expansion coefficient can be dispersed in a part of the via stacked holes, in particular, since there is no possible to concentrate large stress at the top of the via hole, the stress the generation of cracks less likely to occur in the interlayer resin insulating layer due to concentration, the multilayer printed wiring board having excellent reliability. 【0015】また、上記多層プリント配線板では、その中心をずらして積み重ねられたバイアホール以外のバイアホールは、他のバイアホールに、その中心がほぼ重なるように積み重ねられており、このように積み重ねられたバイアホールでは、配線距離が短くなるため、信号伝送時間を短縮することができるとともに、導体回路の設計の自由度が向上するため、高密度配線により対応しやすくなる。 [0015] In the above multilayer printed wiring board, via holes other than the via hole stacked by shifting its center, the other via hole, are stacked so that the center overlaps almost stacked thus It was in the via holes, since the wiring distance becomes short, it is possible to shorten the transmission time, to improve the degree of freedom in design of the conductor circuit, easily compatible with high-density wiring. 【0016】以下、本発明の多層プリント配線板について図面を参照しながら説明する。 [0016] Hereinafter, will be described with reference to the drawings multilayer printed wiring board of the present invention. 図1および図2は、それぞれ、(a)が本発明の多層プリント配線板の一実施形態の一部を模式的に示す部分断面図であり、(b)が(a)に示した多層プリント配線板のバイアホールのみを模式的に示した斜視図である。 1 and 2, respectively, (a) is a partial sectional view schematically showing a part of an embodiment of a multilayer printed wiring board of the present invention, a multilayer printed as shown in (b) is (a) only the via hole of the wiring board is a perspective view schematically showing. 【0017】図1に示すように、多層プリント配線板1 As shown in FIG. 1, a multilayer printed wiring board 1
00では、基板101上に導体回路105と層間樹脂絶縁層102とが順次積層されており、層間樹脂絶縁層1 00, and a conductor circuit 105 and the interlayer resin insulating layer 102 are sequentially stacked on the substrate 101, an interlayer resin insulating layer 1
02を介した導体回路105間は、それぞれ、バイアホールを介して接続されている。 During conductor circuits 105 through 02, respectively, are connected via a via hole. また、最外層には、半田バンプ117を有するソルダーレジスト層114が形成されている。 Further, the outermost layer, a solder resist layer 114 having solder bumps 117 is formed. 【0018】また、多層プリント配線板100において、積み重ねて形成されたバイアホール107a〜10 Further, in the multilayer printed wiring board 100, the via was formed by stacking hole 107a~10
7dは、最上段のバイアホール(4段目のバイアホール)107dが、その下段のバイアホール(3段目のバイアホール)107cにその中心をずらして積み重ねられており、内層のバイアホール(1〜3段目の半田バンプ)107a〜107c同士はその中心がほぼ重なるように積み重ねられている。 7d is, 107d (via hole 4 stage) top of the via holes, are stacked by shifting its center 107c (via hole in the third stage) the lower via hole, the inner layer of the via hole (1 solder bumps) 107a-107c with each other to 3 stage are stacked so that the center overlaps almost. このように、最上段のバイアホールの中心を下段のバイアホールの中心とずらして積み重ねることにより、積み重ねられたバイアホールの一部に大きな応力が集中することを抑制することができる。 Thus, it is possible to suppress by stacking shifting the center of the lower via holes of the uppermost of the via hole, a large stress in a portion of the via stacked holes are concentrated. また、バイアホール107(107a〜107d) In addition, the via hole 107 (107a~107d)
は、その形状がフィールドビア形状である。 It has the shape of a field via shape. フィールドビア形状のバイアホールは、その上面が平坦であるため、バイアホール同士を積み重ねるのに適している。 Via holes field via shape, since the upper surface is flat, suitable for stacking a via hole to each other. 【0019】また、図2に示すように、本発明の多層プリント配線板200では、積み重ねて形成されたバイアホール207a〜207dは、最上段のバイアホール(4段目のバイアホール)207dとその下段のバイアホール(3段目のバイアホール)207cとがその中心がほぼ重なるように積み重ねられるとともに、その下段のバイアホール(2段目のバイアホール)207bにその中心をずらして積み重ねられ、さらに、内層のバイアホール(1、2段目のバイアホール)207a、207 Further, as shown in FIG. 2, in the multilayer printed circuit board 200 of the present invention, vias are formed by stacking hole 207a~207d is (via hole in the fourth row) top of the via hole 207d and its with lower via hole (third stage of the via hole) 207c and its center are stacked to substantially overlap, stacked by shifting its center 207b (via hole in the second stage) thereunder via holes, further , the inner layer of the via hole (1, 2-stage of the via hole) 207a, 207
b同士の中心がほぼ重なるように積み重ねられていてもよい。 b center of each other may be stacked so as to substantially overlap. このような構成の多層プリント配線板200においても、上述した応力の集中を抑制する効果を得ることができる。 Even in the multilayer printed wiring board 200 having such a configuration, it is possible to obtain the effect of suppressing the concentration of the above-mentioned stress. 【0020】また、本発明の多層プリント配線板おいて、積み重ねられたバイアホールの形状は、上述した形状に限定されず、バイアホールが4段に積み重ねられている場合には、例えば、2〜4段目のバイアホールは中心がほぼ重なるように積み重ねられ、これが1段目のバイアホールに中心をずらして積み重ねられていてもよいし、2〜4段目のバイアホールのそれぞれが下段のバイアホールと中心をずらして積み重ねられていてもよい。 Further, at a multilayer printed wiring board of the present invention, the shape of the via stacked hole is not limited to the above shape, when the via hole are stacked in four stages, for example, 2 the via holes in the fourth row center are stacked to substantially overlap, which may also be stacked by shifting the center to the first-stage via holes, each of the 2-4 stage via hole lower vias it may be stacked by shifting the hole and the center.
勿論、積み重ねるバイアホールの段数も特に限定されず、2段や3段であってもよいし、5段以上であってもよい。 Of course, the number of stages of the via hole stacking is not particularly limited, may be a two-stage or three-stage, or may be 5 or more stages. なお、本明細書において、バイアホールの中心とは、バイアホールを平面視した際の、バイアホールの非ランド部分の中心のことをいう。 In the present specification, the center of the via hole, when viewed from above the via hole refers to the center of the non land part of the via hole. 【0021】また、本明細書において、中心がほぼ重なるように積み重ねられているとは、上下段のバイアホールの中心が丁度重なるように積み重ねられている場合は勿論、上下段のバイアホールの中心同士の水平距離が5 [0021] In the present specification, it is to be stacked so as to substantially overlap the center, of course when the center of the upper and lower via holes are stacked to overlap exactly, the upper and lower via hole center horizontal distance of each other 5
μm以下になるように積み重ねられている場合も含むものとする。 Also included if they are stacked so as to μm or less. 従って、本明細書において、中心をずらして積み重ねられているとは、積み重ねられたバイアホールの中心同士の水平距離が5μmを超える場合をいう。 Accordingly, in this specification, are stacked by shifting the center refers to the case where the horizontal distance between the centers of the via stacked hole exceeds 5 [mu] m. 【0022】また、本発明の多層プリント配線板において、その中心をずらして積み重ねられているバイアホール同士は、下段バイアホールの非ランド部分の外縁部(図1中、Aと示す)と、上段のバイアホールの底面(図1中、Bと示す)とが重ならないように積み重ねられていることが望ましい。 Further, in the multilayer printed wiring board of the present invention, via holes with each other are stacked by shifting its center, the outer edge portion of the non land part of the lower via holes (in Figure 1, illustrating in A), but the upper of (in FIG. 1, B and shown) the bottom face of the via-hole is desirable for a are stacked so as not to overlap. 下段バイアホールの非ランド部分の外縁部と、上段のバイアホールの底面とが重なるように積み重ねられている場合は、それぞれのバイアホールで発生した応力が、積み重ねられたバイアホールの一部(例えば、上段のバイアホール)に集中するおそれがあるのに対し、下段バイアホールの非ランド部分の外縁部と、上段のバイアホールの底面とが重ならないように積み重ねられている場合は、それぞれのバイアホールに応力が分散され、積み重ねられたバイアホールの一部に応力が集中しにくく、応力の集中に起因した不都合がより発生しにくい。 And the outer edge portion of the non land part of the lower via hole, if you are stacked so as to overlap and the bottom surface of the upper via hole, the stress generated in the respective via holes, some of the vias stacked hole (e.g. , while there is a possibility to concentrate in the upper part of the via hole), and the outer edge portion of the non land part of the lower via holes, if they are stacked so as not to overlap with each other and the bottom surface of the upper via hole, each of the vias is the stress on the holes distributed, via hardly stress part is concentrated in the hole stacked, it is less likely to occur disadvantages due to the stress concentration. 【0023】また、下段バイアホールの非ランド部分の外縁部と、上段のバイアホールの底面の外縁部との距離(図1中、Lと示す)は、具体的には、例えば、バイアホールの非ランド部分の直径が40〜200μm程度の場合は、5〜70μmであることが望ましい。 Further, the outer edge of the non land part of the lower via hole (in Fig. 1, showing a L) the distance between the outer edge of the bottom surface of the upper via hole, specifically, for example, via holes If the diameter of the non land part of the order of 40 to 200 [mu] m, it is desirable that 5 to 70 m. この範囲であれば、上述したように積み重ねられたバイアホールの一部に応力が集中しにくいとともに、設計の自由度を確保することができるからである。 Within this range, the stress is unlikely to concentrate on a portion of the via hole stacked as described above, is because it is possible to secure the degree of freedom in design. 【0024】次に、本発明の多層プリント配線板を構成する構成部材について説明する。 [0024] Next, the configuration members constituting the multilayer printed wiring board of the present invention. 本発明の多層プリント配線板では、基板上に、導体回路と層間樹脂絶縁層とが順次積層され、上記層間樹脂絶縁層を挟んだ導体回路間がバイアホールを介して接続され、さらに、最外層にソルダーレジスト層が形成されている。 In a multilayer printed wiring board of the present invention, on a substrate, which are sequentially stacked and a conductor circuit and an interlayer resin insulating layer, conductor circuits sandwiching the above interlayer resin insulating layer are connected via a via hole, and further, an outermost layer a solder resist layer is formed on. 【0025】上記基板としては、例えば、ガラスエポキシ基板、ポリイミド基板、ビスマレイミド−トリアジン基板、フッ素樹脂基板等の絶縁性基板が挙げられる。 [0025] As the substrate, for example, a glass epoxy substrate, polyimide substrate, a bismaleimide - triazine substrate include insulating substrate fluororesin substrate. また、上記導体回路は、その材質が、例えば、Cu、N Moreover, the conductor circuit, is the material, for example, Cu, N
i、P、Pd、Co、W、これらの合金等であり、めっき処理等により形成されている。 i, P, Pd, Co, W, and alloys thereof, and is formed by plating or the like. なお、具体的な導体回路の形成方法については、後に詳述する。 Note that the formation method of the specific conductor circuits will be described in detail later. 【0026】上記基板には、その両面に形成された導体回路同士を接続するスルーホールが形成されていてもよく、この場合、スルーホール内には、樹脂充填材層が形成されていることが望ましい。 [0026] The substrate may have through-holes are formed for connecting the conductor circuits to each other formed on both sides thereof, in this case, in the through-hole, that the resin filler layer is formed desirable. また、上記多層プリント配線板においては、上記スルーホールの直上にバイアホールが形成されていてもよく、この場合には、スルーホール内に樹脂充填材層が形成され、該スルーホール上に蓋めっき層が形成されていることが望ましい。 In the above multilayer printed wiring board, which may be the via holes are formed right above the through hole, in this case, the resin filler layer is formed in the through-hole, the lid plating on the through-hole it is desirable that the layer is formed. 蓋めっき層を形成することにより、バイアホールとスルーホールとの接続信頼性がより優れたものとなるからである。 By forming the cover plated layer is because connection reliability of the via hole and the through hole becomes more excellent. 【0027】さらに、本発明の多層プリント配線板では、上記基板と層間樹脂絶縁層とを貫通するスルーホールが形成されていてもよい。 Furthermore, in the multilayer printed wiring board of the present invention may be through holes formed to penetrate the said substrate and the interlayer resin insulating layer. このようなスルーホールを形成することにより、基板と層間樹脂絶縁層とを挟んだ導体回路間を電気的に接続することができる。 By forming such through holes, it is possible to electrically connect the conductor circuits sandwiching the substrate and the interlayer resin insulating layer. 【0028】上記層間樹脂絶縁層は、例えば、熱硬化性樹脂、感光性樹脂、熱可塑性樹脂、熱硬化性樹脂と熱可塑性樹脂との樹脂複合体、熱硬化性樹脂と感光性樹脂との樹脂複合体等を含む樹脂組成物により形成されている。 [0028] The above interlayer resin insulating layer is, for example, a thermosetting resin, photosensitive resin, thermoplastic resin, resin complexes of thermosetting resin and thermoplastic resin, the resin of the thermosetting resin and photosensitive resin It is formed of a resin composition containing the complex or the like. 【0029】上記熱硬化性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、 [0029] Specific examples of the thermosetting resin include epoxy resins, phenolic resins, polyimide resins,
ポリエステル樹脂、ビスマレイミド樹脂、ポリオレフィン系樹脂、ポリフェニレンエーテル樹脂等が挙げられる。 Polyester resins, bismaleimide resins, polyolefin resins, polyphenylene ether resins. 【0030】上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールF型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、 [0030] As the epoxy resin, for example, cresol novolak type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resins, phenol novolak type epoxy resin, alkylphenol novolac epoxy resin, biphenol F type epoxy resin, naphthalene type epoxy resins, dicyclopentadiene type epoxy resins, epoxidized condensation product of a phenol and an aromatic aldehyde having a phenolic hydroxyl group,
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。 Triglycidyl isocyanurate, alicyclic epoxy resins. これらは、単独で用いてもよく、2種以上併用してもよい。 These may be used alone or in combination of two or more. それにより、耐熱性等に優れるものとなる。 Thereby, it is excellent in heat resistance and the like. 【0031】上記ポリオレフィン系樹脂としては、例えば、ポリエチレン、ポリスチレン、ポリプロピレン、ポリイソブチレン、ポリブタジエン、ポリイソプレン、シクロオレフィン系樹脂、これらの樹脂の共重合体等が挙げられる。 [0031] As the polyolefin resin, for example, polyethylene, polystyrene, polypropylene, polyisobutylene, polybutadiene, polyisoprene, cycloolefin resins, copolymers of these resins. 【0032】上記感光性樹脂としては、例えば、アクリル樹脂等が挙げられる。 [0032] As the photosensitive resin, for example, acrylic resins. また、上記した熱硬化性樹脂に感光性を付与したものも感光性樹脂として用いることができる。 Also it can be used as a photosensitive resin obtained by imparting photosensitivity to a thermosetting resin as described above. 具体例としては、例えば、熱硬化性樹脂の熱硬化基(例えば、エポキシ樹脂におけるエポキシ基)にメタクリル酸やアクリル酸等を反応させ、アクリル基を付与したもの等が挙げられる。 Specific examples thereof include thermosetting groups of the thermosetting resin (e.g., epoxy groups in the epoxy resin) is reacted with methacrylic acid or acrylic acid, etc., and the like obtained by applying an acrylic group. 上記熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリエーテルスルフォン、ポリスルフォン等挙げられる。 Examples of the thermoplastic resins include phenoxy resins, polyethersulfone, and polysulfone, and the like. 【0033】上記熱硬化性樹脂と熱可塑性樹脂との樹脂複合体としては、例えば、上記した熱硬化性樹脂と上記した熱可塑性樹脂とを含むものが挙げられる。 [0033] As the resin composite of the thermosetting resin and a thermoplastic resin, for example, those containing the above thermoset resin and a thermoplastic resin include the above-mentioned. なかでも、熱硬化性樹脂としてエポキシ樹脂および/またはフェノール樹脂を含み、熱可塑性樹脂としてフェノキシ樹脂および/またはポリエーテルスルフォン(PES)を含むものが望ましい。 Among them, include epoxy resins and / or phenol resin as the thermosetting resin, those containing phenoxy resin and / or polyether sulfone (PES) as the thermoplastic resin is desirable. また、上記感光性樹脂と熱可塑性樹脂との複合体としては、例えば、上記した感光性樹脂と上記した熱可塑性樹脂とを含むものが挙げられる。 Further, as the complex with the photosensitive resin and a thermoplastic resin, for example, those containing the above-mentioned photosensitive resin and the thermoplastic resin. 【0034】また、上記樹脂組成物の一例としては、粗化面形成用樹脂組成物も挙げられる。 Further, as an example of the resin composition, it can also be mentioned roughened surface-forming resin composition. 上記粗化面形成用樹脂組成物としては、例えば、酸、アルカリおよび酸化剤から選ばれる少なくとも1種からなる粗化液に対して難溶性の未硬化の耐熱性樹脂マトリックス中に、酸、アルカリおよび酸化剤から選ばれる少なくとも1種からなる粗化液に対して可溶性の物質が分散されたもの等が挙げられる。 The above-mentioned roughened surface-forming resin composition, for example, acid, alkali and the flame uncured heat-resistant soluble resin matrix against coarsening liquid consisting of at least one selected from oxidizing agent, acid, alkali and such that soluble material is dispersed can be exemplified with respect to roughening solution comprising at least one selected from oxidizing agents. なお、上記「難溶性」および「可溶性」という語は、同一の粗化液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」といい、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。 Incidentally, the term "sparingly soluble" and "soluble", when immersed same time in the same roughening solution, called for convenience "soluble" what earlier relatively dissolution rate, relatively dissolution rate of the slow things for the sake of convenience is referred to as a "poorly soluble". 【0035】上記耐熱性樹脂マトリックスとしては、層間樹脂絶縁層に上記粗化液を用いて粗化面を形成する際に、粗化面の形状を保持できるものが好ましく、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。 [0035] As the heat-resistant resin matrix, in forming the roughened surface with the roughening solution to the interlayer resin insulating layer is preferably one which can maintain the shape of the roughened surface, for example, a thermosetting resin , thermoplastic resins, these complexes, and the like. また、感光性樹脂であってもよい。 Further, it may be a photosensitive resin. バイアホール用開口を形成する際に、露光現像処理により開口を形成することができるからである。 In forming the openings for via holes, it is possible to form an opening through exposure and development process. 【0036】上記熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。 [0036] As the thermosetting resin, for example, epoxy resins, phenolic resins, polyimide resins, polyolefin resins, fluorocarbon resins. また、これらの熱硬化性樹脂に感光性を付与した樹脂、即ち、メタクリル酸やアクリル酸等を用い、熱硬化基を(メタ)アクリル化反応させた樹脂を用いてもよい。 These thermosetting resin resin imparted with photosensitivity, i.e., using methacrylic acid, acrylic acid or the like, a thermosetting group (meth) may be a resin obtained by acrylation reaction. 具体的には、エポキシ樹脂の(メタ)アクリレートが望ましく、さらに、1分子中に、2個以上のエポキシ基を有するエポキシ樹脂がより望ましい。 Specifically, the epoxy resin (meth) acrylate are preferable, further, in a molecule, an epoxy resin having two or more epoxy groups is more desirable. 【0037】上記熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリエーテルスルフォン、ポリスルフォン、ポリフェニレンスルフォン、ポリフェニレンサルファイド、ポリフェニルエーテル、ポリエーテルイミド等が挙げられる。 [0037] As the thermoplastic resin, for example, phenoxy resin, polyether sulfone, polysulfone, polyphenylene sulfone, polyphenylene sulfide, polyphenyl ether, polyether imide and the like. これらは単独で用いてもよいし、2種以上併用してもよい。 These may be used alone or in combination of two or more. 【0038】上記可溶性の物質としては、例えば、無機粒子、樹脂粒子、金属粒子、ゴム粒子、液相樹脂および液相ゴム等が挙げられる。 [0038] As materials of the above soluble, for example, inorganic particles, resin particles, metal particles, rubber particles, include liquid resins and liquid rubber. これらは、単独で用いてもよいし、2種以上併用してもよい。 These may be used alone or in combination of two or more. 【0039】上記無機粒子としては、例えば、アルミナ、水酸化アルミニウム等のアルミニウム化合物;炭酸カルシウム、水酸化カルシウム等のカルシウム化合物; [0039] As the inorganic particles, for example, alumina, aluminum compounds such as aluminum hydroxide; calcium carbonate, calcium such as calcium hydroxide compound;
炭酸カリウム等のカリウム化合物;マグネシア、ドロマイト、塩基性炭酸マグネシウム、タルク等のマグネシウム化合物;シリカ、ゼオライト等のケイ素化合物等が挙げられる。 Potassium compounds such as potassium carbonate; magnesia, dolomite, basic magnesium carbonate, magnesium compounds such as talc; silica, silicon compounds such as zeolites. これらは単独で用いてもよいし、2種以上併用してもよい。 These may be used alone or in combination of two or more. 上記アルミナ粒子は、ふっ酸で溶解除去することができ、炭酸カルシウムは塩酸で溶解除去することができる。 The alumina particles can be dissolved and removed by hydrofluoric acid, calcium carbonate can be dissolved and removed by hydrochloric acid. また、ナトリウム含有シリカやドロマイトはアルカリ水溶液で溶解除去することができる。 Sodium-containing silica and dolomite can be dissolved and removed with an aqueous alkaline solution. 【0040】上記樹脂粒子としては、例えば、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸、アルカリおよび酸化剤から選ばれる少なくとも1種からなる粗化液に浸漬した場合に、上記耐熱性樹脂マトリックスよりも溶解速度の早いものであれば特に限定されず、 [0040] As the resin particles, for example, a thermosetting resin, made of a thermoplastic resin, and the like, acid, when immersed in a roughening solution comprising at least one selected from alkali and oxidizing agents, is not particularly limited as long as early in dissolution rate than the heat-resistant resin matrix,
具体的には、例えば、アミノ樹脂(メラミン樹脂、尿素樹脂、グアナミン樹脂等)、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂、ビスマレイミド−トリアジン樹脂等が挙げられる。 Specifically, for example, amino resin (melamine resin, urea resin, guanamine resin), epoxy resin, phenol resin, phenoxy resin, polyimide resin, polyphenylene resin, polyolefin resin, fluororesin, bismaleimide - triazine resins mentioned It is. これらは、単独で用いてもよく、2種以上併用してもよい。 These may be used alone or in combination of two or more. なお、上記樹脂粒子は予め硬化処理されていることが必要である。 The above resin particles are required to have been previously cured.
硬化させておかないと上記樹脂粒子が樹脂マトリックスを溶解させる溶剤に溶解してしまうため、均一に混合されてしまい、酸や酸化剤で樹脂粒子のみを選択的に溶解除去することができないからである。 By Failure by curing the resin particles for become dissolved in a solvent for dissolving the resin matrix, will be uniformly mixed, not possible to selectively dissolve and remove only the resin particles in an acid or oxidizing agent is there. 【0041】上記金属粒子としては、例えば、金、銀、 [0041] Examples of the metal particles, for example, gold, silver,
銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケル、鉄、鉛等が挙げられる。 Copper, tin, zinc, stainless steel, aluminum, nickel, iron, lead and the like. これらは、単独で用いてもよく、2種以上併用してもよい。 These may be used alone or in combination of two or more. また、上記金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。 Further, the metal particles, in order to secure insulation surface layer may be coated with a resin or the like. 【0042】また、このような樹脂組成物として、熱硬化性樹脂を含む樹脂組成物を用いる場合には、ガラス転移温度が180℃以下のものを用いることが望ましい。 Further, as such a resin composition, in the case of using a resin composition containing a thermosetting resin, it is desirable that the glass transition temperature using those 180 ° C. or less.
ガラス転移温度が180℃を超える樹脂組成物では、加熱硬化時の温度が200℃を超えるため、加熱時に基板の反りや溶解時の不都合が発生することがあるからである。 The resin composition having a glass transition temperature exceeds 180 ° C., which exceeds the 200 ° C. temperature during heat curing is because inconvenience when substrate warpage or dissolved at the time of heating may occur. 【0043】また、上記多層プリント配線板において、 [0043] In addition, in the above-mentioned multi-layer printed wiring board,
少なくとも最外層の層間樹脂絶縁層は、その線膨張係数が100ppm/℃以下であることが望ましく、全ての層間樹脂絶縁層の線膨張係数が100ppm/℃以下であることがより望ましい。 At least the outermost layer of the interlayer resin insulating layer is desirably its linear expansion coefficient is not more than 100 ppm / ° C., and more preferably the linear expansion coefficients of all the interlayer resin insulating layer is not more than 100 ppm / ° C.. このように層間樹脂絶縁層の線膨張係数が小さい場合、層間樹脂絶縁層とバイアホール、基板、導体回路との間で、線膨張係数の違いに起因した応力が発生しにくく、そのため、層間樹脂絶縁層とバイアホールとの間での剥離や、層間樹脂絶縁層でのクラックが発生しにくい。 If such small coefficient of linear expansion of the interlaminar resin insulating layer, the interlayer resin insulating layer and the via holes, the substrate, between the conductor circuits, the stress caused by a difference in linear expansion coefficient hardly occurs, therefore, the interlayer resin peeling or between the insulating layer and the via holes, cracks hardly occur in the interlayer resin insulating layer. 従って、上記範囲の線膨張係数を有する層間樹脂絶縁層が形成された多層プリント配線板は、より信頼性に優れることとなる。 Therefore, the multilayer printed wiring board interlayer resin insulating layer having a linear expansion coefficient of the above range are formed, so that the more excellent reliability. 【0044】また、上記層間樹脂絶縁層の線膨張係数は、30〜90ppm/℃であることがより望ましい。 [0044] The linear expansion coefficient of the interlayer resin insulating layer is more desirably 30~90ppm / ℃.
線膨張係数が30ppm/℃未満では、剛性が高く、例えば、その表面に粗化面を形成した場合に、粗化面の凹凸を保持することができないことがあるのに対し、上記範囲であれば、耐クラック性により優れるとともに、粗化面の形状保持性にも優れるからである。 The linear than expansion coefficient of 30 ppm / ° C., high rigidity, for example, in the case of forming the roughened surface on its surface, while it may not be possible to hold the irregularities of the roughened surface, there above range if, excellent by crack resistance, since excellent in shape retention of the roughened surface. 【0045】また、上記層間樹脂絶縁層には、粒子およびゴム成分が配合されていることが望ましい。 [0045] The aforementioned interlayer resin insulating layer, it is desirable that particles and the rubber component is blended. 粒子を配合されている場合、層間樹脂絶縁層の形状保持性がより向上することとなり、ゴム成分が配合されている場合、 If it is blended particles, if the shape retaining property of the interlaminar resin insulating layer becomes possible to further improve the rubber component is blended,
該ゴム成分の有する柔軟性および反発弾性により、層間樹脂絶縁層に応力が作用した際に、該応力を吸収したり緩和したりすることができる。 The flexibility and resilience possessed by the rubber component, when stress is applied to the interlayer resin insulating layer, or can mitigate or absorb the stress. 【0046】上記粒子としては、無機粒子、樹脂粒子および金属粒子のうちの少なくとも1種が望ましい。 [0046] As the particles, inorganic particles, at least one of resin particles and metal particles are desirable. 上記無機粒子としては、例えば、アルミナ、水酸化アルミニウム等のアルミニウム化合物;炭酸カルシウム、水酸化カルシウム等のカルシウム化合物;炭酸カリウム等のカリウム化合物;マグネシア、ドロマイト、塩基性炭酸マグネシウム、タルク等のマグネシウム化合物;シリカ、 As the inorganic particles, for example, alumina, aluminum compounds such as aluminum hydroxide; calcium carbonate, calcium compounds such as calcium hydroxide; potassium compounds such as potassium carbonate; magnesia, dolomite, basic magnesium carbonate, magnesium compounds such as talc ;silica,
ゼオライト等のケイ素化合物等からなるものが挙げられる。 It includes those composed of silicon compound such as zeolite. これらは単独で用いてもよいし、2種以上併用してもよい。 These may be used alone or in combination of two or more. 【0047】上記樹脂粒子としては、例えば、アミノ樹脂(メラミン樹脂、尿素樹脂、グアナミン樹脂等)、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、 [0047] As the resin particles, for example, amino resin (melamine resin, urea resin, guanamine resin), epoxy resin, phenol resin, phenoxy resin, polyimide resin, polyphenylene resin, polyolefin resin,
フッ素樹脂、ビスマレイミド−トリアジン等からなるものが挙げられる。 Fluororesin, bismaleimide - include those made of triazine. これらは単独で用いてもよいし、2種以上併用してもよい。 These may be used alone or in combination of two or more. 【0048】上記金属粒子としては、例えば、金、銀、 [0048] Examples of the metal particles, for example, gold, silver,
銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケル、鉄、鉛等からなるものが挙げられる。 Copper, tin, zinc, stainless steel, aluminum, nickel, iron, include those made of lead or the like. これらは単独で用いてもよいし、2種以上併用してもよい。 These may be used alone or in combination of two or more. また、上記金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。 Further, the metal particles, in order to secure insulation surface layer may be coated with a resin or the like. 【0049】また、上記ゴム成分としては、例えば、アクリロニトリル−ブタジエンゴム、ポリクロロプレンゴム、ポリイソプレンゴム、アクリルゴム、多硫系剛性ゴム、フッ素ゴム、ウレタンゴム、シリコーンゴム、AB [0049] Examples of the rubber component, such as acrylonitrile - butadiene rubber, polychloroprene rubber, polyisoprene rubber, acrylic rubber, multi vulcanization system rigid rubber, fluorine rubber, urethane rubber, silicone rubber, AB
S樹脂等が挙げられる。 S resins. また、ポリブタジエンゴム;エポキシ変性、ウレタン変性、(メタ)アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した(メタ)アクリロニトリル・ブタジエンゴム等を使用することもできる。 Further, polybutadiene rubber; it can also be used epoxy-modified, urethane-modified, (meth) Various modified polybutadiene rubber such as acrylonitrile-modified, containing a carboxyl group (meth) acrylonitrile-butadiene rubber. 【0050】上記粒子およびゴム成分の配合量は特に限定されないが、層間樹脂絶縁層形成後の配合量で、粒子は1〜25重量%、ゴム成分は5〜20重量%が望ましい。 [0050] The amount of the particles and the rubber component is not particularly limited, in amount after the interlaminar resin insulating layer formation, the particles 1 to 25 wt%, the rubber component is preferably 5 to 20 wt%. この範囲であれば、基板やソルダーレジスト層との間で熱膨張係数を整合させたり、層間樹脂絶縁層を形成する際の硬化収縮による応力を緩和したりするのに適しているからである。 Within this range, or to match the thermal expansion coefficient between the substrate and the solder resist layer, because suitable for or alleviate stress due to curing shrinkage in forming the interlayer resin insulating layer. より望ましい配合量は、粒子は3〜 More preferred amount is, the particles 3
18重量%、ゴム成分は7〜18重量%である。 18 wt%, the rubber component is 7 to 18 wt%. 【0051】また、上記バイアホールは、上記導体回路同様、その材質が、例えば、Cu、Ni、Pd、Co、 [0051] Further, the via holes similar to the conductor circuit, is the material, for example, Cu, Ni, Pd, Co,
W、これらの合金等であり、めっき処理等により形成されている。 W, and alloys thereof, and is formed by plating or the like. なお、具体的なバイアホールの形成方法については、後に詳述する。 Note that the formation method of the concrete via hole will be described in detail later. また、上記積み重ねられたバイアホールにおいて、このうちの少なくとも1つのバイアホールは、そのランド径が他のバイアホールのランド径と異なることが望ましい。 Further, in the via-hole stacked, at least one via-hole among this, it is desirable that the land diameter is different from the land diameters of other via-holes. 積み重ねられたバイアホールがこのような構成を有する場合、ランド径の大きなバイアホールが、層間樹脂絶縁層の補強材の役割を果たすこととなり、層間樹脂絶縁層の機械的強度が向上し、バイアホール近傍の層間樹脂絶縁層でクラックがより発生しにくくなるからである。 If stacked via hole having such a configuration, a large via hole land diameter becomes the act of reinforcement interlayer resin insulating layer, it can improve the mechanical strength of the interlaminar resin insulating layer, a via hole crack interlayer resin insulating layer in the vicinity is because the more likely to occur. 【0052】また、上記多層プリント配線板のバイアホールの形状は、フィールドビア形状であることが望ましい。 [0052] The shape of the via-hole of the multilayered printed circuit board is preferably a field via shape. フィールドビア形状のバイアホールは、その上面が平坦であるため、バイアホール同士を積み重ねるのに適しているからである。 Via holes field via shape, since the upper surface is flat, because suitable for stacking a via hole to each other. なお、本発明の多層プリント配線板においては、全ての階層の異なるバイアホール同士が積み重ねられているわけではなく、他のバイアホールが積み重ねられることのないバイアホールが存在してもよい。 In the multilayer printed wiring board of the present invention, not different via holes to each other of all hierarchies are stacked, via holes may be present without the other via holes are stacked. 【0053】上記ソルダーレジスト層は、例えば、ポリフェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素樹脂、熱可塑性エラストマー、エポキシ樹脂、ポリイミド樹脂等を含むソルダーレジスト組成物を用いて形成されている。 [0053] The solder resist layer is, for example, polyphenylene ether resins, polyolefin resins, fluorine resins, thermoplastic elastomers, epoxy resin, and is formed using a solder resist composition containing a polyimide resin or the like. 【0054】上記以外のソルダーレジスト組成物としては、例えば、ノボラック型エポキシ樹脂の(メタ)アクリレート、イミダゾール硬化剤、2官能性(メタ)アクリル酸エステルモノマー、分子量500〜5000程度の(メタ)アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー、グリコールエーテル系溶剤などを含むペースト状の流動体が挙げられ、その粘度は25℃で1〜10Pa・sに調整されていることが望ましい。 [0054] As the solder resist composition other than the above, for example, novolak type epoxy resin (meth) acrylate, an imidazole curing agent, a bifunctional (meth) acrylic acid ester monomer, a molecular weight of about 500 to 5000 (meth) acrylic polymers of esters, bisphenol type epoxy resins such as a thermosetting resin comprising a polyvalent photosensitive monomer such as an acrylic monomer, pasty fluid, including glycol ether solvent can be mentioned, the viscosity 25 ° C. in desirably it is adjusted to 1 to 10 Pa · s. また、上記ソルダーレジスト組成物は、エラストマーや無機フィラーが配合されていてもよい。 Further, the solder resist composition, an elastomer and an inorganic filler may be blended. また、ソルダーレジスト組成物としては、市販のソルダーレジスト組成物を用いることもできる。 As the resist composition, it may be a commercially available solder resist composition. 【0055】次に、本発明の多層プリント配線板を製造する方法について工程順に説明する。 Next, it will be described in the order of steps for the method of producing the multi-layer printed wiring board of the present invention. (1)まず、上記した樹脂基板や、その両面に銅箔を張り付けた銅張積層板等を出発材料とし、基板上に導体回路を形成する。 (1) First, the resin substrate and that, as a starting material a copper-clad laminate or the like sticking a copper foil on both sides, forming a conductor circuit on a substrate. 具体的には、例えば、基板の両面に無電解めっき処理等を施すことによりベタの導体層を形成した後、該導体層上に導体回路パターンに対応したエッチングレジストを形成し、その後、エッチングを行うことにより形成すればよい。 Specifically, for example, after forming a solid conductor layer by electroless plating treatment or the like on both surfaces of the substrate, an etching resist corresponding to a conductor circuit pattern on the conductor layer, then etching it may be formed by performing. また、銅張積層板をベタの導体層が形成された基板として用いてもよい。 May also be used copper-clad laminate as a substrate on which a solid conductor layer is formed. 【0056】また、基板の両面に形成された導体回路間を接続するスルーホールを形成する場合には、予め、基板に貫通孔を形成しておき、該貫通孔の壁面にも無電解めっき処理を施すことにより、基板を挟んだ導体回路間を接続するスルーホールを形成する。 [0056] In the case of forming a through hole for connecting the conductor circuits formed on both surfaces of the substrate, preliminarily forming a through hole in the substrate, also electroless plating on the wall surface of the through hole by the applied, to form a through hole for connecting the conductor circuits sandwiching the substrate. 【0057】また、スルーホールを形成した後には、該スルーホール内に樹脂充填材を充填することが望ましい。 [0057] Further, after forming the through hole, it is desirable to fill the resin filler in the through holes. このとき、導体回路非形成部にも樹脂充填材を充填することが望ましい。 In this case, it is desirable that the conductor circuit non-forming portion to fill the resin filler. 上記樹脂充填材としては、例えば、エポキシ樹脂と硬化剤と無機粒子とを含む樹脂組成物等が挙げられる。 As the resin filler, for example, a resin composition or the like comprising an epoxy resin and a curing agent and inorganic particles. また、スルーホール内や、導体回路非形成部に樹脂充填材を充填する場合には、予め、スルーホールの壁面や導体回路の側面に粗化処理を施しておいてもよい。 Moreover, and in the through hole, when filling the resin filler in the conductor circuit non-forming part in advance, it may be subjected to a roughening treatment on the side surface of the wall or the conductor circuits of the through hole. 樹脂充填材とスルーホール等との密着性が向上するからである。 Adhesion between the resin filler and the through-hole or the like is improved. なお、粗化処理方法としては、後述する(2)の工程で用いる方法と同様の方法を用いることができる。 As the roughening treatment method, it is possible to use the same method as that used in the step of later (2). 【0058】また、上記スルーホール上に蓋めっき層を形成する場合、該蓋めっき層は、例えば、下記(a)〜 [0058] In the case of forming a cover plating layer on the through-hole, the lid plating layer, for example, the following (a) ~
(c)の工程を経ることにより形成することができる。 Step can be formed by passing through the (c).
即ち、(a)上記した工程を経て、その内部に樹脂充填材層を有するスルーホールを形成した後、樹脂充填材層の露出面を含む基板の表面に、無電解めっき処理やスパッタリング等を用いて薄膜導体層を形成する。 That is, through the steps that (a) above, after forming a through hole having a resin filler layer inside thereof, on the surface of the substrate including the exposed surface of the resin filler layer, using an electroless plating process or sputtering forming a thin film conductor layer Te. なお、無電解めっき処理を用いる場合には、被めっき表面に予め触媒を付与しておく。 In the case of using an electroless plating process, keep impart previously catalyst surface to be plated. 【0059】(b)次に、スルーホール(樹脂充填材層を含む)上以外の部分に、めっきレジストを形成し、さらに、上記薄膜導体層をめっきリードとして電解めっきを行う。 Next (b), a portion other than the above that through holes (including the resin filler layer), a plating resist is formed, further, performing electroless plating as a plating lead to the thin film conductor layer. (c)ついで、電解めっき終了後、めっきレジストの剥離と該めっきレジスト下の薄膜導体層の除去とを行う。 (C) Then, after the electrolytic plating ended, and a removal of the release and the plating resist of a thin film conductor layer of plating resist.
このような(a)〜(c)の工程を経ることにより薄膜導体層と電解めっき層との2層からなる蓋めっき層を形成することができる。 Such (a) it is possible to form the cover plated layer consisting of two layers of step Through the thin film conductor layer and the electroplating layer of ~ (c). なお、触媒の付与から薄膜導体層の除去に至る、この(a)〜(c)の工程は、後述する(6)〜(8)の工程で用いる方法と同様の方法等を用いて行うことができる。 Incidentally, leading to the removal of the thin film conductor layers from the grant of the catalyst, the process of the (a) - (c) may be carried out using the same method such as the method used in the step of later (6) - (8) can. 【0060】また、1層からなる蓋めっき層を形成する場合には、例えば、樹脂充填材層の露出面を含む基板の表面に触媒を付与した後、スルーホール上以外の部分にめっきレジストを形成し、その後、無電解めっき処理と、めっきレジストの除去とを行えばよい。 [0060] In the case of forming the cover plated layer consisting of one layer, for example, after applying the catalyst to the surface of the substrate including the exposed face of the resin filler layer, the plating resist in a portion other than the through hole formed, then, it may be performed with an electroless plating process, and the removal of the plating resist. 【0061】(2)次に、必要に応じて、導体回路の表面の粗化処理を行う。 [0061] (2) Next, if necessary, a roughened surface of the conductor circuit. 粗化処理方法としては、例えば、 As roughening treatment method includes, for example,
黒化(酸化)−還元処理、有機酸と第二銅錯体とを含む混合溶液等を用いたエッチング処理、Cu−Ni−P針状合金めっきによる処理等を用いることができる。 Blackening (oxidation) - reduction treatment, etching treatment using a mixed solution such as a solution containing an organic acid and a cupric complex, it can be used treatment by Cu-Ni-P acicular alloy plating. この工程で行う粗化処理は、後工程を経て形成する層間樹脂絶縁層との密着性を確保するために行うものであり、導体回路と層間樹脂絶縁層との密着性が高い場合には、この工程は行わなくてもよい。 Roughening treatment performed in this step is carried out in order to secure the adhesion between the interlayer resin insulating layer formed through the subsequent process, when the high adhesion between the conductor circuit and the interlayer resin insulating layer, this step may not be performed. 【0062】(3)次に、導体回路上に熱硬化性樹脂や感光性樹脂、樹脂複合体からなる未硬化の樹脂層を形成するか、または、熱可塑性樹脂からなる樹脂層を形成する。 [0062] (3) Next, a thermosetting resin or a photosensitive resin on a conductor circuit, or to form an uncured resin layer made of a resin complex or a resin layer is formed of a thermoplastic resin. 上記未硬化の樹脂層は、未硬化の樹脂をロールコーター、カーテンコーター等により塗布して成形してもよく、また、未硬化(半硬化)の樹脂フィルムを熱圧着して形成してもよい。 Resin layer of said uncured, the uncured resin roll coater, may be molded by applying a curtain coater, and the resin film uncured (partially cured) may be formed by thermocompression bonding . さらに、未硬化の樹脂フィルムの片面に銅箔等の金属層が形成された樹脂フィルムを貼付してもよい。 Further, it may be attached to a resin film having a metal layer such as copper foil is formed on one side of the uncured resin film. また、熱可塑性樹脂からなる樹脂層は、フィルム状に成形した樹脂成形体を熱圧着することにより形成することが望ましい。 Further, the resin layer comprising a thermoplastic resin, it is desirable the resin molded body formed into a film shape formed by thermocompression bonding. 【0063】(4)次に、その材料として熱硬化性樹脂や、熱硬化性樹脂を含む樹脂複合体を用いた層間樹脂絶縁層を形成する場合には、未硬化の樹脂層に硬化処理を施すとともに、バイアホール用開口を形成し、層間樹脂絶縁層とする。 [0063] (4) Next, or thermosetting resin as the material, in the case of forming an interlayer resin insulating layer using a resin complex comprising a thermosetting resin, a curing process in the resin layer of the uncured with applied, to form openings for via holes, the interlayer resin insulating layer. 上記バイアホール用開口は、レーザ処理により形成することが望ましい。 For the via-hole opening is preferably formed by laser processing. 上記レーザ処理は、上記硬化処理前に行ってもよいし、硬化処理後に行ってもよい。 The laser processing may be carried out before the curing treatment may be performed after the curing treatment. また、感光性樹脂や、感光性樹脂を含む樹脂複合体からなる層間樹脂絶縁層を形成する場合には、露光、 Also, or a photosensitive resin, in the case of forming an interlayer resin insulating layer made of a resin complex containing the photosensitive resin, exposure,
現像処理を行うことにより、バイアホール用開口を設けてもよい。 By performing the development processing may be provided openings for via holes. なお、この場合、露光、現像処理は、上記硬化処理前に行う。 In this case, exposure, development processing is carried out before the curing process. 【0064】また、その材料として熱可塑性樹脂を用いた層間樹脂絶縁層を形成する場合には、熱可塑性樹脂からなる樹脂層にレーザ処理によりバイアホール用開口を形成し、層間樹脂絶縁層とすることができる。 [0064] In the case of forming an interlayer resin insulating layer using thermoplastic resin as the material, by laser processing on the resin layer of a thermoplastic resin to form openings for via holes, the interlayer resin insulating layer be able to. 【0065】このとき、使用するレーザとしては、例えば、炭酸ガスレーザ、エキシマレーザ、UVレーザ、Y [0065] At this time, the laser used, for example, a carbon dioxide, excimer laser, UV laser, Y
AGレーザ等が挙げられる。 AG laser and the like. これらは、形成するバイアホール用開口の形状等を考慮して使い分けてもよい。 It the shape of the via-hole openings forming may be selectively used in consideration. 【0066】上記バイアホール用開口を形成する場合、 [0066] When forming the opening for the via hole,
マスクを介して、ホログラム方式のエキシマレーザによるレーザ光照射することにより、一度に多数のバイアホール用開口を形成することができる。 Through a mask, by laser light irradiation with an excimer laser of a hologram method, it is possible to form a large number of openings for via holes at a time. また、短パルスの炭酸ガスレーザを用いて、バイアホール用開口を形成すると、開口内の樹脂残りが少なく、開口周縁の樹脂に対するダメージが小さい。 Further, by using a carbon dioxide gas laser of short pulses, forming openings for via holes, less resin remaining in the opening, a small damage to the resin of the opening edge. 【0067】また、光学系レンズとマスクとを介してレーザ光を照射する場合には、一度に多数のバイアホール用開口を形成することができる。 [0067] Also, in the case of irradiation with laser light through an optical system lens and the mask may form a large number of openings for via holes at a time. 光学系レンズとマスクとを介することにより、同一強度で、かつ、照射角度が同一のレーザ光を複数の部分に同時に照射することができるからである。 By going through the optical system lenses and the mask, with the same strength, and because the irradiation angle can be irradiated simultaneously by the same laser light into a plurality of parts. 【0068】また、上記層間樹脂絶縁層の厚さは特に限定されないが、通常、5〜50μmが望ましい。 [0068] The thickness of the interlayer resin insulating layer is not particularly limited, usually, 5 to 50 [mu] m is desirable. また、 Also,
バイアホール用開口の開口径は特に限定されないが、通常、40〜200μmが望ましい。 Opening diameter of the openings for via holes is not particularly limited, usually, 40 to 200 [mu] m is desirable. 【0069】また、基板と層間樹脂絶縁層とを挟んだ導体回路間を接続するスルーホールを形成する場合には、 [0069] In the case of forming a through hole for connecting the conductor circuits sandwiching the substrate and the interlayer resin insulating layer,
この工程で、層間樹脂絶縁層と基板とを貫通する貫通孔を形成しておく。 In this step, previously formed a through hole passing through and the substrate interlayer resin insulating layer. 該貫通孔は、ドリル加工やレーザ処理等を用いて形成することができる。 The through holes may be formed using a drilling or laser processing. 【0070】(5)次に、バイアホール用開口の内壁を含む層間樹脂絶縁層の表面に、必要に応じて、酸または酸化剤を用いて粗化面を形成する。 [0070] (5) Next, the surface of the interlayer resin insulating layer including the inner walls of the openings for via holes, as needed, to form a roughened surface with an acid or an oxidizing agent. なお、この粗化面は、層間樹脂絶縁層とその上に形成する薄膜導体層との密着性を高めるために形成するものであり、層間樹脂絶縁層と薄膜導体層との間に充分な密着性がある場合には形成しなくてもよい。 Incidentally, the roughened surface is to form in order to increase the adhesion between the thin film conductor layer formed on the interlayer resin insulating layer, sufficient adhesion between the interlayer resin insulating layer and the thin film conductor layer it may not be formed if there is sexual. また、基板と層間樹脂絶縁層とを貫通する貫通孔を形成した場合には、その壁面に粗化面を形成してもよい。 Further, in the case of forming a through hole penetrating the substrate and the interlayer resin insulating layer may be formed roughened surface on its walls. 【0071】上記酸としては、硫酸、硝酸、塩酸、リン酸、蟻酸等が挙げられ、上記酸化剤としては、クロム酸、クロム硫酸、過マンガン酸ナトリウム等の過マンガン酸塩等が挙げられる。 [0071] As the acid, sulfuric acid, nitric acid, hydrochloric acid, phosphoric acid, formic acid and the like. Examples of the oxidizing agent, chromic acid, chromic acid, permanganic acid salts such as sodium permanganate and the like. また、粗化面を形成した後には、アルカリ等の水溶液や中和液等を用いて、層間樹脂絶縁層の表面を中和することが望ましい。 Further, after forming the roughened surface, using an aqueous solution and neutralizing solution such as an alkali or the like, it is desirable to neutralize the surface of the interlayer resin insulating layer. 次工程で、酸や酸化剤の影響を与えないようにすることができるからである。 In the next step, because it is possible not to affect the acid or oxidizing agent. また、上記粗化面の形成は、プラズマ処理等を用いて行ってもよい。 The formation of the roughened surface may be performed using a plasma treatment or the like. 【0072】(6)次に、バイアホール用開口を設けた層間樹脂絶縁層の表面に薄膜導体層を形成する。 [0072] (6) Next, a thin film conductor layer on the surface of the interlayer resin insulating layer provided with openings for via holes. 上記薄膜導体層は、無電解めっき、スパッタリング、蒸着等の方法を用いて形成することができる。 It said thin film conductor layer, electroless plating, sputtering, can be formed by a method such as vapor deposition. なお、層間樹脂絶縁層の表面に粗化面を形成しなかった場合には、上記薄膜導体層は、スパッタリングにより形成することが望ましい。 Incidentally, in the case of not forming the roughened surface on the surface of the interlayer resin insulating layer, the thin film conductor layer is preferably formed by sputtering. なお、無電解めっきにより薄膜導体層を形成する場合には、被めっき表面に、予め、触媒を付与しておく。 In the case of forming the thin film conductor layer by electroless plating, the surface to be plated, is previously assigned a catalyst. 上記触媒としては、例えば、塩化パラジウム等が挙げられる。 As the catalyst, for example, palladium chloride and the like. 【0073】上記薄膜導体層の厚さは特に限定されないが、該薄膜導体層を無電解めっきにより形成した場合には、0.6〜1.2μmが望ましく、スパッタリングにより形成した場合には、0.1〜1.0μmが望ましい。 [0073] The thickness of the thin film conductor layer is not particularly limited, if it is formed by electroless plating the thin film conductor layer, if 0.6~1.2μm is desirable, formed by sputtering, 0 .1~1.0μm is desirable. 【0074】また、上記(4)の工程で、基板と層間樹脂絶縁層とを貫通する貫通孔を形成した場合には、該貫通孔にも薄膜導体層を形成し、スルーホールとする。 [0074] Further, in the process (4), in the case of forming a through hole penetrating the substrate and the interlayer resin insulating layer can also form a thin film conductor layer to the through hole, and the through-hole. なお、この場合には、スルーホール内に樹脂充填材層を形成することが望ましく、その後、スルーホール上に蓋めっき層を形成してもよい。 In this case, it is desirable to form a resin filler layer in the through holes, then, may be formed lid plating layer on the through-hole. 特に、ここで形成したスルーホール上に、後工程でバイアホールを形成する場合には、蓋めっき層を形成しておくことが望ましい。 In particular, on the through hole formed here, in the case of forming the via hole in a subsequent step, it is desirable to form the cover plated layer. 【0075】なお、このようにして形成するスルーホールは、基板と層間樹脂絶縁層とを挟んだ導体回路間を接続するのは勿論のこと、この2層の導体回路と基板の両面に形成された2層の導体回路との計4層の導体回路間を接続するものであってもよい。 [0075] Incidentally, through holes formed in this way, to connect the conductor circuits sandwiching the substrate and the interlayer resin insulating layer is of course, it is formed on both surfaces of the conductor circuit and the substrate of the two-layer between four layers of conductor circuit to the conductor circuit of two layers or may be connecting. 【0076】(7)次に、上記薄膜導体層上の一部にドライフィルム等を用いてめっきレジストを形成し、その後、上記薄膜導体層をめっきリードとして電解めっきを行い、上記めっきレジスト非形成部に電解めっき層を形成する。 [0076] (7) Next, using a dry film or the like to form a plating resist on a portion of the thin film conductor layer, then, subjected to electroless plating as a plating lead to the thin film conductor layer, the plating resist is not formed forming an electrolytic plating layer on the parts. ここでは、所望のランド径を有するバイアホールを形成することができるようにめっきレジストを形成する。 Here, a plating resist is formed so as to be able to form via holes having a desired land diameter. 即ち、この階層において、ランド径の大きなバイアホールを形成するのであれば、めっきレジスト非形成部の幅を大きくしておけばよい。 That is, in this hierarchy, as long as to form a large via hole land diameter, it is sufficient to increase the width of the plating resist non-formation portions. 【0077】また、この工程では、バイアホール用開口を電解めっきで充填しておき、後工程を経て形成されるバイアホールの形状をフィールドビア形状としてもよい。 [0077] In this step, leave filling openings for via holes by electroplating, the shape of the via hole formed through the post process may be a field via shape. フィールドビア形状のバイアホールでは、その上にバイアホールを積み重ねやすいからである。 The via hole field via shape, since easily stacked via hole thereon. また、この工程では、一旦、その上面に窪みを有する電解めっき層を形成した後、この窪みに導電性ペーストを充填してその上面を平坦にしてもよいし、一旦、その上面に窪みを有する電解めっき層を形成した後、その窪みに樹脂充填材等を充填し、さらに、その上に蓋めっき層を形成してその上面を平坦にしてもよい。 Further, in this step, once, after forming the electrolytic plating layer having a depression in its upper surface, the upper surface may be made flat by filling a conductive paste into the recess, once with a depression in its upper surface after forming the electrolytic plating layer, a resin filler and the like filled in a recess thereof, further, the upper surface may be flat to form a lid plating layer thereon. 【0078】上記バイアホール用開口を電解めっきで充填する場合は、例えば、下記の組成からなる電解めっき液を用いて、電解めっき処理を行えばよい。 [0078] When filled with electrolytic plating openings for the via holes, for example, using an electrolytic plating solution having the following composition, may be performed electroplating process. 即ち、50 In other words, 50
〜300g/lの硫酸銅、30〜200g/lの硫酸、 ~300g / l of copper sulfate, sulfuric acid 30~200g / l,
25〜90mg/lの塩素イオン、および、少なくともレベリング剤と光沢剤とからなる1〜1000mg/l 25~90mg / l of chloride ions, and, 1 to 1000 mg / l comprising at least a leveling agent and a brightener
の添加剤を含有する電解めっき液を用いて、電解めっき処理を行えばよい。 Using an electrolytic plating solution containing the additive may be performed electroplating process. 【0079】このような組成の電解めっき液では、バイアホールの開口径、樹脂絶縁層の材質や厚さ、層間樹脂絶縁層の粗化面の有無等に関係なく、バイアホール用開口を充填することができる。 [0079] In the electrolytic plating solution having such a composition, the opening diameter, the resin insulating layer material and thickness of the via hole, regardless of the presence or absence of the roughened surface of the interlaminar resin insulating layer, filling the openings for via holes be able to. 加えて、上記電解めっき液は、銅イオンを高濃度で含有しているため、バイアホール用開口部に銅イオンを充分に供給し、バイアホール用開口部をめっき速度40〜100μm/時間でめっきすることができ、電解めっき工程の高速化につながる。 In addition, the electrolytic plating solution, since the copper ions are contained at a high concentration, sufficiently supplying copper ions to the opening for via holes, plating the openings for via holes with the plating rate 40 to 100 [mu] m / Time it is possible to lead to faster electroplating step. 【0080】また、上記電解めっき液は、100〜25 [0080] In addition, the electrolytic plating solution, 100-25
0g/lの硫酸銅、50〜150g/lの硫酸、30〜 0g / l of copper sulfate, sulfuric acid 50~150g / l, 30~
70mg/lの塩素イオン、および、少なくともレベリング剤と光沢剤とからなる1〜600mg/lの添加剤を含有する組成であることが望ましい。 70 mg / l of chlorine ion, and is desirably a composition containing the additives of 1 to 600 mg / l comprising at least a leveling agent and a brightener. 【0081】また、上記電解めっき液において、上記添加剤は、少なくともレベリング剤と光沢剤とからなるものであればよく、その他の成分を含有していてもよい。 [0081] In the electrolytic plating solution, the additives may be those comprising at least a leveling agent and a brightener and may contain other components.
ここで、上記レベリング剤としては、例えば、ポリエチレン、ゼラチン、これらの誘導体等が挙げられる。 Here, as the leveling agent, for example, polyethylene, gelatin, and derivatives thereof. また、上記光沢剤としては、例えば、酸化物硫黄やその関連化合物、硫化水素やその関連化合物、その他の硫黄化合物等が挙げられる。 Further, as the brightener, e.g., oxides of sulfur and related compounds, hydrogen sulfide and related compounds, and other sulfur compounds, and the like. 【0082】また、上記レベリング剤の配合量は、1〜 [0082] The amount of the leveling agent, 1
1000mg/lが望ましく、上記光沢剤の配合量は、 1000 mg / l is desirable, the amount of the brightener,
0.1〜100mg/lが望ましい。 0.1~100mg / l is desirable. また、両者の配合比率は、2:1〜10:1が望ましい。 The mixing ratio of the two is 2: 1 to 10: 1 is desirable. 【0083】(8)次に、めっきレジストを剥離し、めっきレジストの下に存在していた薄膜導体層をエッチングにより除去し、独立した導体回路とする。 [0083] (8) Next, the plating resist is removed, the thin film conductor layer which was present under the plating resist is removed by etching, an independent conductor circuit. エッチング液としては、例えば、硫酸−過酸化水素水溶液、過硫酸アンモニウム等の過硫酸塩水溶液、塩化第二鉄、塩化第二銅、塩酸等が挙げられる。 As an etchant, for example, sulfuric acid - hydrogen peroxide aqueous solution, persulfate aqueous solution such as ammonium persulfate, ferric chloride, cupric chloride and hydrochloric acid. また、エッチング液として第二銅錯体と有機酸とを含む混合溶液を用いてもよい。 It may also be used a mixed solution containing a cupric complex and an organic acid as an etching solution. 【0084】また、上記(7)および(8)に記載した方法に代えて、以下の方法を用いることにより導体回路を形成してもよい。 [0084] In place of the method described in the above (7) and (8) may be formed a conductor circuit by using the following method. 即ち、上記薄膜導体層上の全面に電解めっき層を形成した後、該電解めっき層上の一部にドライフィルムを用いてエッチングレジストを形成し、その後、エッチングレジスト非形成部下の電解めっき層および薄膜導体層をエッチングにより除去し、さらに、エッチングレジストを剥離することにより独立した導体回路を形成してもよい。 That is, after forming the entire surface electroplating layer on the thin film conductor layer using a dry film to form an etching resist on a part of the electrolytic plating layer, then electroplating layer etching resist non-forming subordinates and a thin film conductor layer is removed by etching, furthermore, may be formed conductor circuit independent by removing the etching resist. 【0085】(9)この後、上記(3)〜(8)の工程を1回または2回以上繰り返すことにより、層間樹脂絶縁層上に最上層の導体回路が形成された基板を作製する。 [0085] (9) After that, by repeating the above (3) to (8) Step a once or more than once, to produce a substrate in which the top layer of the conductor circuit formed on the interlayer resin insulating layer. なお、上記(3)〜(8)の工程を何回繰り返すかは、多層プリント配線板の設計に応じて適宜選択すればよい。 Note that either repeat the above (3) to process many times (8), may be suitably selected according to the multilayer printed circuit board design. ここでは、(3)〜(8)の工程を繰り返してバイアホールを形成する際に、少なくとも1回の繰り返し工程では、その中心を下段のバイアホールの中心からずらしたバイアホールを形成する。 Here, when forming the via holes by repeating the steps (3) to (8), at least one iteration step, a via hole is formed shifted its center from the center of the lower via hole. 具体的には、バイアホール用開口を形成する際にその形成位置を下段のバイアホールの中心からずらしておけばよい。 Specifically, it is sufficient to shift the forming position when forming the openings for via-holes from the center of the lower via hole. 【0086】また、上記(7)および(8)の工程において、基板と層間樹脂絶縁層とを貫通孔するスルーホールを形成した場合には、このスルーホールの直上にバイアホールを形成してもよい。 [0086] In the step of (7) and (8), in the case of forming a through hole penetrating hole of the substrate and the interlayer resin insulating layer may be formed via holes immediately above the through hole good. 【0087】(10)次に、最上層の導体回路を含む基板上に、複数の半田バンプ形成用開口を有するソルダーレジスト層を形成する。 [0087] (10) Next, on the substrate including the conductive circuit of the uppermost layer, a solder resist layer is formed with a plurality of openings for forming solder bumps. 具体的には、未硬化のソルダーレジスト組成物をロールコータやカーテンコータ等により塗布したり、フィルム状に成形したソルダーレジスト組成物を圧着したりした後、レーザ処理や露光現像処理により半田バンプ形成用開口を形成し、さらに、必要に応じて、硬化処理を施すことによりソルダーレジスト層を形成する。 Specifically, the resist composition of the uncured or applied by a roll coater or a curtain coater, after or crimp the solder resist composition was molded into a film, the solder bumps formed by laser processing or exposure and development process forming a use opening, further, if necessary, to form the solder resist layer by performing a curing process. 【0088】また、上記半田バンプ形成用開口を形成する際に用いるレーザとしては、上述したバイアホール用開口を形成する際に用いるレーザと同様のもの等が挙げられる。 [0088] As the laser used in forming the openings for forming solder bumps, laser and the like, and the like used in forming openings for via holes mentioned above. 【0089】次に、上記半田バンプ形成用開口の底面に露出した導体回路の表面に、必要に応じて、半田パッドを形成する。 [0089] Next, the surface of the conductor circuit exposed on the bottom of the openings for forming solder bumps, as needed, to form a solder pad. 上記半田パッドは、ニッケル、パラジウム、金、銀、白金等の耐食性金属により上記導体回路表面を被覆することにより形成することができる。 The solder pad can be formed by coating nickel, palladium, gold, silver, the conductor circuit surface by corrosion resistant metal such as platinum. 具体的には、ニッケル−金、ニッケル−銀、ニッケル−パラジウム、ニッケル−パラジウム−金等の金属により形成することが望ましい。 Specifically, nickel - gold, nickel - silver, nickel - palladium, nickel - palladium - are preferably formed of a metal such as gold. また、上記半田パッドは、例えば、 Further, the solder pad, for example,
めっき、蒸着、電着等の方法を用いて形成することができるが、これらのなかでは、被覆層の均一性に優れるという点からめっきが望ましい。 Plating, vapor deposition, can be formed using a method such as electrodeposition, Of these, plating is desirable from the viewpoint of excellent uniformity of the coating layer. 【0090】(11)次に、上記半田バンプ形成用開口に半田ペーストを充填し、リフロー処理を施したり、半田ペーストを充填した後、導電性ピンを取り付け、さらにリフロー処理を施したりすることにより半田バンプやBGA(Ball Grid Array) 、PGA(Pin Grid Array) [0090] (11) Next, filled with the solder paste to the openings for forming solder bumps, or subjected to a reflow process, after filling the solder paste, attaching a conductive pin, by further or subjected to a reflow treatment solder bumps or BGA (Ball Grid Array), PGA (Pin Grid Array)
を形成する。 To form. なお、製品認識文字などを形成するための文字印刷工程やソルダーレジスト層の改質のために、酸素や四塩化炭素などのプラズマ処理を適時行ってもよい。 Incidentally, for the modification of the character printing process and the solder resist layer for forming such products recognized character, a plasma treatment such as oxygen and carbon tetrachloride may be performed timely. このような工程を経ることにより本発明の多層プリント配線板を製造することができる。 It is possible to manufacture a multilayer printed wiring board of the present invention Through such process. 【0091】 【実施例】以下、本発明をさらに詳細に説明する。 [0091] EXAMPLES Hereinafter, the present invention is described in further detail. 【0092】(実施例1) A. [0092] (Example 1) A. 感光性樹脂組成物Aの調製(i) クレゾールノボラック型エポキシ樹脂(日本化薬社製、分子量:2500)の25%アクリル化物を80重量%の濃度でジエチレングリコールジメチルエーテル(DMDG)に溶解させた樹脂液35重量部、感光性モノマー(東亜合成社製、アロニックスM315)3.1 Preparation of photosensitive resin composition A (i) cresol novolac epoxy resin (Nippon Kayaku Co., Ltd., molecular weight: 2500) Resin solution dissolved in diethylene glycol dimethyl ether (DMDG) of 25% acrylated product at a concentration of 80 wt% 35 parts by weight, a photosensitive monomer (Toa Gosei Co., Ltd. Aronix M315) 3.1
5重量部、消泡剤(サンノプコ社製 S−65)0.5 5 parts by weight, a defoaming agent (manufactured by San Nopco Limited S-65) 0.5
重量部およびN−メチルピロリドン(NMP)3.6重量部を容器にとり、攪拌混合することにより混合組成物を調製した。 Parts and take N- methylpyrrolidone (NMP) 3.6 parts by weight in a container, the mixed composition was prepared by stirring and mixing. 【0093】(ii)ポリエーテルスルフォン(PES)1 [0093] (ii) polyether sulfone (PES) 1
2重量部、エポキシ樹脂粒子(三洋化成社製、ポリマーポール)の平均粒径1.0μmのもの7.2重量部および平均粒径0.5μmのもの3.09重量部を別の容器にとり、攪拌混合した後、さらにNMP30重量部を添加し、ビーズミルで攪拌混合し、別の混合組成物を調製した。 2 parts by weight, taking the epoxy resin particles (manufactured by Sanyo Chemical Industries, Ltd., polymer pole) to 7.2 parts by weight of another vessel 3.09 parts by weight having an average particle diameter 0.5μm an average particle diameter of 1.0μm, and after stirring and mixing, and further added NMP30 parts are stirred to mix in a bead mill to prepare another mixed composition. 【0094】(iii) イミダゾール硬化剤(四国化成社製、2E4MZ−CN)2重量部、光重合開始剤(チバ・スペシャリティ・ケミカルズ社製、イルガキュアー [0094 (iii) The imidazole curing agent (made by Shikoku Corp., 2E4MZ-CN) 2 parts by weight of a photopolymerization initiator (manufactured by Ciba Specialty Chemicals, Irgacure
I−907)2重量部、光増感剤(日本化薬社製、DE I-907) 2 parts by weight, a photosensitizer (made by Nippon Kayaku Co., DE
TX−S)0.2重量部およびNMP1.5重量部をさらに別の容器にとり、攪拌混合することにより混合組成物を調製した。 TX-S) takes the 0.2 parts by weight NMP1.5 parts yet another container, the mixture composition was prepared by stirring and mixing. そして、(i) 、(ii)および(iii) で調製した混合組成物を混合することにより感光性樹脂組成物Aを得た。 Then, (i), to obtain a photosensitive resin composition A by mixing the mixture compositions prepared in (ii) and (iii). 【0095】B. [0095] B. 感光性樹脂組成物Bの調製(i) クレゾールノボラック型エポキシ樹脂(日本化薬社製、分子量:2500)の25%アクリル化物を80重量%の濃度でジエチレングリコールジメチルエーテル(DMDG)に溶解させた樹脂液35重量部、感光性モノマー(東亜合成社製、アロニックスM315)4重量部、消泡剤(サンノプコ社製 S−65)0.5重量部およびN−メチルピロリドン(NMP)3.6重量部を容器にとり、攪拌混合することにより混合組成物を調製した。 Preparation of photosensitive resin composition B (i) cresol novolac epoxy resin (Nippon Kayaku Co., Ltd., molecular weight: 2500) Resin solution dissolved in diethylene glycol dimethyl ether (DMDG) of 25% acrylated product at a concentration of 80 wt% 35 parts by weight, a photosensitive monomer (Toa Gosei Co., Ltd. Aronix M315) 4 parts by weight, a defoaming agent (manufactured by San Nopco Limited S-65) 0.5 parts by weight N- methylpyrrolidone (NMP) 3.6 parts by weight taken in a container, the mixed composition was prepared by stirring and mixing. 【0096】(ii)ポリエーテルスルフォン(PES)1 [0096] (ii) polyether sulfone (PES) 1
2重量部、および、エポキシ樹脂粒子(三洋化成社製、 2 parts by weight, and epoxy resin particles (manufactured by Sanyo Chemical Industries, Ltd.,
ポリマーポール)の平均粒径0.5μmのもの14.4 An average particle diameter of 0.5μm polymer pole) 14.4
9重量部を別の容器にとり、攪拌混合した後、さらにN Takes 9 parts by weight in a separate vessel, after stirring and mixing, further N
MP30重量部を添加し、ビーズミルで攪拌混合し、別の混合組成物を調製した。 Was added MP30 parts are stirred to mix in a bead mill to prepare another mixed composition. 【0097】(iii) イミダゾール硬化剤(四国化成社製、2E4MZ−CN)2重量部、光重合開始剤(チバ・スペシャリティ・ケミカルズ社製、イルガキュアー [0097 (iii) The imidazole curing agent (made by Shikoku Corp., 2E4MZ-CN) 2 parts by weight of a photopolymerization initiator (manufactured by Ciba Specialty Chemicals, Irgacure
I−907)2重量部、光増感剤(日本化薬社製、DE I-907) 2 parts by weight, a photosensitizer (made by Nippon Kayaku Co., DE
TX−S)0.2重量部およびNMP1.5重量部をさらに別の容器にとり、攪拌混合することにより混合組成物を調製した。 TX-S) takes the 0.2 parts by weight NMP1.5 parts yet another container, the mixture composition was prepared by stirring and mixing. そして、(i) 、(ii)および(iii) で調製した混合組成物を混合することにより感光性樹脂組成物Bを得た。 Then, (i), to obtain a photosensitive resin composition B by mixing the mixture compositions prepared in (ii) and (iii). 【0098】C. [0098] C. 樹脂充填材の調製ビスフェノールF型エポキシモノマー(油化シェル社製、分子量:310、YL983U)100重量部、表面にシランカップリング剤がコーティングされた平均粒径が1.6μmで、最大粒子の直径が15μm以下のS Preparation of resin filler bisphenol F type epoxy monomer (Yuka Shell Co., Ltd. molecular weight: 310, YL983U) 100 parts by weight, an average particle diameter of the silane coupling agent to the surface-coated is 1.6 [mu] m, the maximum particle diameter S of but 15μm below
iO 球状粒子(アドテック社製、CRS 1101− iO 2 spherical particles (ADTEC Co., CRS 1101-
CE)72重量部およびレベリング剤(サンノプコ社製 ペレノールS4)1.5重量部を容器にとり、攪拌混合することにより、その粘度が25±1℃で30〜80 CE) 72 parts by weight of leveling agent (San Nopco Co., Ltd. Perenol S4) takes the 1.5 parts by weight to the container, by stirring and mixing, at the viscosity of 25 ± 1 ° C. 30 to 80
Pa・sの樹脂充填材を調製した。 The resin filler Pa · s was prepared. なお、硬化剤として、イミダゾール硬化剤(四国化成社製、2E4MZ− Incidentally, as a curing agent, an imidazole curing agent (made by Shikoku Corp., 2E4MZ-
CN)6.5重量部を用いた。 CN) were used 6.5 parts by weight. 【0099】D. [0099] D. プリント配線板の製造方法(1)厚さ0.8mmのガラスエポキシ樹脂またはBT Method for manufacturing a printed wiring board (1) thickness of 0.8mm glass epoxy resin or BT of
(ビスマレイミドトリアジン)樹脂からなる基板1の両面に18μmの銅箔8がラミネートされている銅張積層板を出発材料とした(図3(a)参照)。 18μm copper foil 8 on both sides of a substrate 1 made of bismaleimide triazine () resin is used as starting material a copper-clad laminate being laminated (see Figure 3 (a)). まず、この銅張積層板をドリル削孔し、無電解めっき処理を施し、パターン状にエッチングすることにより、基板1の両面に下層導体回路4とスルーホール9とを形成した(図3 First, this copper-clad laminate was drilled, electroless plating process, by etching in a pattern to form a lower conductor circuit 4 and the through-hole 9 on both surfaces of the substrate 1 (FIG. 3
(b)参照)。 (B) reference). 【0100】(2)スルーホール9および下層導体回路4を形成した基板を水洗いし、乾燥した後、NaOH [0100] (2) Rinse the substrate formed with the through hole 9 and the lower layer conductor circuits 4, dried, NaOH
(10g/l)、NaClO (40g/l)、Na (10g / l), NaClO 2 (40g / l), Na 3
PO (6g/l)を含む水溶液を黒化浴(酸化浴)とする黒化処理、および、NaOH(10g/l)、Na PO 4 (6 g / l) blackening treatment to blackening bath (oxidizing bath) an aqueous solution containing, and, NaOH (10 g / l), Na
BH (6g/l)を含む水溶液を還元浴とする還元処理を行い、そのスルーホール9を含む下層導体回路4の全表面に粗化面(図示せず)を形成した。 BH 4 performs reduction processing for a reducing bath of an aqueous solution containing (6 g / l), to form a roughened surface (not shown) on the entire surface of the lower conductor circuits 4 including the through-holes 9. 【0101】(3)次に、上記Cに記載した樹脂充填材を調製した後、下記の方法により調整後24時間以内に、スルーホール9内、および、基板1の導体回路非形成部と下層導体回路4の外縁部とに樹脂充填材の層1 [0102] (3) Next, after the preparation of the resin filler described in the above C, and within 24 hours after the adjustment by the following method, within the through hole 9, and the conductor circuit unformed portions of the substrate 1 and the lower layer layer of resin filler and the outer edge portion of the conductor circuit 4 1
0′を形成した。 0 'was formed. 即ち、まず、スキージを用いてスルーホール内に樹脂充填材を押し込んだ後、100℃、20 That is, first, after having pushed the resin filler in the through holes using a squeegee, 100 ° C., 20
分の条件で乾燥させた。 And dried in minutes of conditions. 次に、導体回路非形成部に相当する部分が開口したマスクを基板上に載置し、スキージを用いて凹部となっている導体回路非形成部に樹脂充填材の層10′形成し、100℃、20分の条件で乾燥させた(図3(c)参照)。 Next, a mask portion corresponding to the conductor circuit non-forming part is opened is placed on a substrate, and a layer 10 'formed of resin filler in the conductor circuit non-forming portion which is a recess with a squeegee, 100 ° C., and dried at for 20 minutes (see Figure 3 (c)). 【0102】(4)上記(3)の処理を終えた基板の片面を、#600のベルト研磨紙(三共理化学製)を用いたベルトサンダー研磨により、下層導体回路4の表面やスルーホール9のランド表面に樹脂充填材が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。 [0102] (4) The one side of the substrate having been subjected processing of (3), by a belt sander polishing using belt abrasive paper # 600 (manufactured by Sankyo Rikagaku), the lower conductor circuits 4 surface and the through hole 9 polished so as not to remain the resin filler on the land surface, and then subjected to buffing for removing scratches caused by the belt sander polishing. このような一連の研磨を基板の他方の面についても同様に行った。 Such a series of polishing was carried out in the same manner on the other surface of the substrate. 次いで、100℃で1時間、150℃で1時間の加熱処理を行って樹脂充填材層10を形成した。 Then, 1 hour at 100 ° C., to form a resin filler layer 10 subjected to heat treatment for 1 hour at 0.99 ° C.. 【0103】このようにして、スルーホール9や導体回路非形成部に形成された樹脂充填材層10の表層部および下層導体回路4の表面を平坦化し、樹脂充填材層10 [0103] In this way, by flattening the surface layer portion and the surface of the lower conductor circuits 4 of the resin filler layer 10 formed in the through hole 9 and the conductor circuit non-forming portion, the resin filler layer 10
と下層導体回路4の側面4aとが粗化面を介して強固に密着し、またスルーホール9の内壁面9aと樹脂充填材層10とが粗化面を介して強固に密着した絶縁性基板を得た(図3(d)参照)。 And the side surface 4a of the lower conductor circuit 4 through the roughened surface firmly adhered, also insulating substrate and the inner wall surface 9a and the resin filler layer 10 of the through hole 9 is firmly adhered through roughened surface It was obtained (see FIG. 3 (d)). 即ち、この工程により、樹脂充填材層10の表面と下層導体回路4の表面が同一平面となる。 That is, by this process, the surface and the surface of the lower conductor circuits 4 of the resin filler layer 10 is flush. 【0104】(5)上記基板を水洗、酸性脱脂した後、 [0104] (5) washing the substrate, after acidic degreasing,
ソフトエッチングし、次いで、エッチング液を基板の両面にスプレイで吹きつけて、下層導体回路4の表面とスルーホール9のランド表面とをエッチングすることにより、下層導体回路4の全表面に粗化面(図示せず)を形成した。 Soft etching, then, the etchant blown by spray on both surfaces of the substrate, by etching the surface of the lower conductor circuits 4 and the land surface of the through hole 9, the roughened surface on the entire surface of the lower conductor circuits 4 (not shown) was formed. なお、エッチング液としては、イミダゾール銅(II)錯体10重量部、グリコール酸7重量部、塩化カリウム5重量部からなるエッチング液(メック社製、 Incidentally, as the etching solution, 10 parts by weight imidazole copper (II) complex, 7 parts by weight of glycolic acid, an etching solution composed of potassium chloride 5 parts by weight (Mec Co.,
メックエッチボンド)を使用した。 Using the MEC etch bond). 【0105】(6)次に、基板の両面に、上記Bで調製した感光性樹脂組成物B(粘度:1.5Pa・s)を調製後24時間以内にロールコータを用いて塗布し、水平状態で20分間放置してから、60℃で30分間の乾燥(プリベーク)を行った。 [0105] (6) Next, on both surfaces of the substrate, prepared above B photosensitive resin composition B (viscosity: 1.5 Pa · s) was applied using a roll coater within 24 hours after preparation, the horizontal They left after 20 minutes state was performed dried for 30 minutes at 60 ° C. the (pre-baking). 次いで、上記Aで調製した感光性樹脂組成物A(粘度:7Pa・s)を調製後24時間以内にロールコータを用いて塗布し、同様に水平状態で20分間放置してから、60℃で30分間の乾燥(プリベーク)を行い、2層からなる半硬化状態の樹脂層2 Then, the photosensitive resin composition A (viscosity: 7 Pa · s) prepared in A above was applied by a roll coater within 24 hours after preparation, left from equally in a horizontal state for 20 minutes, at 60 ° C. 30 minutes drying performed (prebaking), the resin layer in a semi-cured state comprising two layers 2
a、2bを形成した(図3(e)参照)。 a, to form 2b (see FIG. 3 (e)). 【0106】(7)次に、半硬化状態の樹脂層2a、2 [0106] (7) Next, the semi-cured resin layer 2a, 2
bを形成した基板の両面に、直径80μmの黒円が印刷されたフォトマスクフィルムを密着させ、超高圧水銀灯により500mJ/cm の強度で露光した後、DMD b on both sides of the substrate formed with, is adhered a photomask film black circle having a diameter of 80μm are printed, after exposure at an intensity of 500 mJ / cm 2 by an ultrahigh pressure mercury lamp, DMD
G溶液でスプレー現像した。 It was spray-developed with G solution. この後、さらに、この基板を超高圧水銀灯により3000mJ/cm の強度で露光し、100℃で1時間、120℃で1時間、150で3時間の加熱処理を施し、フォトマスクフィルムに相当する寸法精度に優れた直径80μmのバイアホール用開口6を有し、2層からなる層間樹脂絶縁層2を形成した(図4(a)参照)。 Thereafter, further exposing the substrate to a super-high pressure mercury lamp at an intensity of 3000 mJ / cm 2, 1 hour at 100 ° C., 1 hour, subjected to heat treatment at 150 for 3 hours at 120 ° C., which corresponds to the photomask film having openings for via holes 6 of superior diameter 80μm dimensional precision, forming an interlayer resin insulating layer 2 consisting of two layers (see Figure 4 (a)). 【0107】(8)さらに、バイアホール用開口6を形成した基板を、60g/lの過マンガン酸を含む80℃ [0107] (8) Further, the substrate formed with openings for via holes 6, 80 ° C. containing permanganic acid 60 g / l
の溶液に10分間浸漬し、層間樹脂絶縁層2の表面に存在するエポキシ樹脂粒子を溶解除去することにより、バイアホール用開口6の内壁を含む層間樹脂絶縁層2の表面を粗面(図示せず)とした。 The immersed 10 minutes in a solution, by dissolving and removing the epoxy resin particles existing on the surface of the interlayer resin insulating layer 2, roughened (not undergoing surface of the interlayer resin insulating layer 2 including the inner walls of the via hole openings 6 not) and the. 【0108】(9)次に、上記処理を終えた基板を、中和溶液(シプレイ社製)に浸漬してから水洗いした。 [0108] (9) was then washed from the substrate after the above processing, it was immersed in a neutralizing solution (Shipley Co.). さらに、粗面化処理(粗化深さ3μm)した基板の表面に、パラジウム触媒(アトテック社製)を付与することにより、層間樹脂絶縁層2の表面およびバイアホール用開口6の内壁面に触媒核を付着させた。 Furthermore, the roughening treatment (roughened depth 3 [mu] m) surface of the substrate, a palladium catalyst by applying (Atotech Co., Ltd.), the catalyst on the inner wall surface of the surface and the openings for via holes 6 of the interlayer resin insulating layer 2 It was attached to the nucleus. 【0109】(10)次に、以下の組成の無電解銅めっき水溶液中に基板を浸漬して、粗面全体に厚さ0.6〜 [0109] (10) Next, the substrate was immersed in an electroless copper plating solution having the following composition, thickness throughout the rough surface of 0.6
3.0μmの薄膜導体層12を形成した(図4(b)参照)。 To form a 3.0μm thin film conductor layers 12 (see Figure 4 (b)). 〔無電解めっき水溶液〕 NiSO 0.003 mol/l 酒石酸 0.200 mol/l 硫酸銅 0.030 mol/l HCHO 0.050 mol/l NaOH 0.100 mol/l α、α′−ビピリジル 40 mg/l ポリエチレングリコール(PEG) 0.10 g/l 〔無電解めっき条件〕35℃の液温度で40分【0110】(11)次に、市販の感光性ドライフィルムを薄膜導体層12に貼り付け、マスクを載置して、1 [Electroless plating solution] NiSO 4 0.003 mol / l tartaric acid 0.200 mol / l copper sulfate 0.030 mol / l HCHO 0.050 mol / l NaOH 0.100 mol / l α, α'- bipyridyl 40 40 minutes mg / l polyethylene glycol (PEG) 0.10 g / l [electroless plating conditions] 35 ° C. a liquid temperature [0110] (11) Next, paste the commercially available photosensitive dry film to the thin film conductor layers 12 put, and placed the mask, 1
00mJ/cm 2で露光し、0.8%炭酸ナトリウム水溶液で現像処理することにより、めっきレジスト3を設けた(図4(c)参照)。 Exposed with mJ / cm 2, by developing with 0.8% aqueous sodium carbonate solution, provided a plating resist 3 (see FIG. 4 (c)). 【0111】(12)ついで、基板を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解銅めっきを施し、電解銅めっき層13を形成した(図4(d)参照)。 [0111] (12) Then, the substrate was washed with 50 ° C. water was degreased, washed with water at 25 ° C. of water, and further washed with sulfuric acid, subjected to an electrolytic copper plating under the following conditions, electrolytic copper plating to form a layer 13 (see FIG. 4 (d)). 〔電解めっき水溶液〕 CuSO ・5H O 210g/l 硫酸 150g/l Cl 40mg/l ポリエチレングリコール 300mg/l ビスジスルフィド 100mg/l 〔電解めっき条件〕 電流密度 1.0A/dm [Electrolytic plating solution] CuSO 4 · 5H 2 O 210g / l sulfuric acid 150g / l Cl - 40mg / l polyethylene glycol 300 mg / l bis disulphide 100 mg / l [electrolytic plating conditions] current density 1.0A / dm 2 時間 60 分温度 25 ℃ 【0112】(13)続いて、50℃の40g/lNa Following time 60 minutes Temperature 25 ° C. [0112] (13), of 50 ° C. 40 g / LNA
OH水溶液中でめっきレジスト3を剥離除去した。 The plating resist 3 was separated and removed in OH aqueous solution. その後、基板に150℃で1時間の加熱処理を施し、硫酸− Then subjected to heat treatment for 1 hour at 0.99 ° C. in the substrate, sulfuric acid -
過酸化水素水溶液を含むエッチング液を用いて、めっきレジスト下に存在した薄膜導体層を除去し、独立した導体回路5とフィールドビア形状のバイアホール7とを形成した(図5(a)参照)。 Using an etchant containing hydrogen peroxide solution, the thin film conductor layers were present under the plating resist were removed to form the via holes 7 independent conductor circuit 5 and the field via shape (see FIG. 5 (a)) . なお、この工程を経て形成したバイアホール7の非ランド部分の直径(図5(a) The diameter of the non land part of the via holes 7 formed through this process (see FIG. 5 (a)
中、dと示す)は80μmである。 Among shows a d) is 80 [mu] m. 【0113】(14)次に、上記(5)〜(13)の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層2、および、独立した導体回路5とフィールドビア形状のバイアホール7とを形成した(図5(b)〜図6 [0113] (14) Next, by repeating the steps (5) to (13), further upper interlayer resin insulating layer 2, and, the via holes 7 independent conductor circuit 5 and the field via shape the formed (FIG. 5 (b) ~ 6
(a)参照)。 (A) see). この工程ではバイアホール用開口の形成位置を調整することにより、下段のバイアホールの中心とその中心がほぼ重なるようにバイアホール積み重ねた。 By adjusting the formation position of the openings for via holes in this process, the center and the center of the lower via hole stacked via hole so as to substantially overlap. 【0114】(15)さらに、上記(5)〜(13)の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層2、および、独立した導体回路5とフィールドビア形状のバイアホール7とを形成した(図6(b)〜図6 [0114] (15) Further, the above (5) By repeating the steps to (13), further upper interlayer resin insulating layer 2, and forming a via hole 7 independent conductor circuit 5 and the field via shape the (Fig. 6 (b) ~ 6
(c)参照)。 (C) reference). この工程ではバイアホール用開口の形成位置を調整することにより、下段のバイアホールの中心からずらしてバイアホールを積み重ねた。 By This step of adjusting the formation position of the openings for via-holes were piled via holes offset from the center of the lower via hole. なお、この工程で形成したバイアホール(3段目のバイアホール)の底面の外縁部と、その下段のバイアホール(2段目のバイアホール)の非ランド部分の外縁部との距離は、5μ Incidentally, an outer edge portion of the bottom face of the via holes formed in the step (3 stage via holes), the distance between the outer edge of the non land part of the lower via holes (second stage via hole) is, 5 [mu]
mである。 A m. 【0115】(16)さらに、上記(5)〜(13)の工程を再度繰り返すことにより、さらに上層の層間樹脂絶縁層2、および、独立した導体回路5とフィールドビア形状のバイアホール7とを形成した(図7(a)参照)。 [0115] (16) Further, by repeating the steps (5) to (13) again, further upper interlayer resin insulating layer 2, and, the via holes 7 independent conductor circuit 5 and the field via shape the formed (see FIG. 7 (a)). なお、この工程ではバイアホール用開口の形成位置を調整することにより、下段のバイアホールの中心とその中心がほぼ重なるようにバイアホール積み重ねた。 By adjusting the formation position of the openings for via holes in this process, the center and the center of the lower via hole stacked via hole so as to substantially overlap. 【0116】(17)次に、ジエチレングリコールジメチルエーテル(DMDG)に60重量%の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂(日本化薬社製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量:4000)46.6 [0116] (17) was then dissolved to a concentration of 60 wt% in diethylene glycol dimethyl ether (DMDG), 50% epoxy groups of cresol novolac type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) were acrylated photosensitive sex grant of oligomer (molecular weight: 4000) 46.6
7重量部、メチルエチルケトンに溶解させた80重量% 7 parts by weight, 80% by weight dissolved in methyl ethyl ketone
のビスフェノールA型エポキシ樹脂(油化シェル社製、 Bisphenol A type epoxy resin (Yuka Shell Co.,
商品名:エピコート1001)15.0重量部、イミダゾール硬化剤(四国化成社製、商品名:2E4MZ−C Trade name: Epikote 1001) 15.0 parts by weight, an imidazole hardening agent (manufactured by Shikoku Chemicals Corporation, trade name: 2E4MZ-C
N)1.6重量部、感光性モノマーである多価アクリルモノマー(日本化薬社製、商品名:R604)3.0重量部、同じく多価アクリルモノマー(共栄化学社製、商品名:DPE6A)1.5重量部、分散系消泡剤(サンノプコ社製、S−65)0.71重量部を容器にとり、 N) 1.6 parts by weight, a photosensitive monomer and a polyvalent acrylic monomer (made by Nippon Kayaku Co., trade name: R604) 3.0 parts by weight, similarly polyvalent acrylic monomer (Kyoei Chemical Co., Ltd., trade name: DPE6A ) 1.5 parts by weight, the dispersion type defoaming agent (San Nopco Co., S-65) takes the 0.71 parts by weight of the container,
攪拌、混合して混合組成物を調製し、この混合組成物に対して光重合開始剤としてベンゾフェノン(関東化学社製)2.0重量部、光増感剤としてのミヒラーケトン(関東化学社製)0.2重量部を加え、粘度を25℃で2.0Pa・sに調整したソルダーレジスト組成物を得た。 Stirring and mixed to the mixture composition was prepared, (manufactured by Kanto Chemical Co., Inc.) benzophenone as a photopolymerization initiator to this mixture composition 2.0 parts by weight, Michler's ketone (manufactured by Kanto Chemical Co., Inc.) as a photosensitizer 0.2 parts by weight was added to obtain a solder resist composition with an adjusted viscosity 2.0 Pa · s at 25 ° C.. なお、粘度測定は、B型粘度計(東京計器社製、D The viscosity measurements, B-type viscometer (Tokyo Keiki Co., D
VL−B型)で60min −1 (rpm)の場合はローターNo. If in VL-B type) of 60min -1 (rpm) Rotor No. 4、6min −1 (rpm)の場合はローターNo. The rotor case 4,6min -1 of (rpm) No. 3によった。 It was by 3. 【0117】(18)次に、多層配線基板の両面に、上記ソルダーレジスト組成物を20μmの厚さで塗布し、 [0117] (18) Next, on both surfaces of the multilayer wiring board, the solder resist composition was coated in a thickness of 20 [mu] m,
70℃で20分間、70℃で30分間の条件で乾燥処理を行った後、半田パッドのパターンが描画された厚さ5 70 ° C. for 20 minutes, after the drying process was conducted under conditions of 30 minutes at 70 ° C., the thickness of the pattern of the solder pads are drawn 5
mmのフォトマスクをソルダーレジスト層に密着させて1000mJ/cm の紫外線で露光し、DMTG溶液で現像処理し、直径80μmの開口を形成した。 The mm photomask is brought into close contact to the solder resist layer was exposed to ultraviolet rays of 1000 mJ / cm 2, and developed with DMTG solution to form openings with a diameter of 80 [mu] m. そして、さらに、80℃で1時間、100℃で1時間、12 Then, further, 1 hour at 80 ° C., 1 hour at 100 ° C., 12
0℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、半田バンプ形成用開口を有し、その厚さが20μmのソルダーレジスト層14を形成した。 1 hour at 0 ° C., to cure the solder resist layer by performing a respective heat treatment under the conditions of 3 hours at 0.99 ° C., has a openings for forming solder bumps, the thickness to form a solder resist layer 14 of 20 [mu] m. 【0118】(19)次に、過硫酸ナトリウムを主成分とするエッチング液中にソルダーレジスト層14が形成された基板を1分間浸漬し、導体回路表面に平均粗度(Ra)が1μm以下の粗化面(図示せず)を形成した。 [0118] (19) Next, the substrate on which the solder resist layer 14 is formed on the etching solution mainly containing sodium persulfate immersed for 1 minute, the average roughness on a conductor circuit (Ra) of the surface is below 1μm to form a roughened surface (not shown). さらに、この基板を、塩化ニッケル(2.3×10 Furthermore, the substrate, nickel chloride (2.3 × 10
−1 mol/l)、次亜リン酸ナトリウム(2.8×1 -1 mol / l), sodium hypophosphite (2.8 × 1
−1 mol/l)、クエン酸ナトリウム(1.6×1 0 -1 mol / l), sodium citrate (1.6 × 1
−1 mol/l)を含むpH=4.5の無電解ニッケルめっき液に20分間浸漬して、開口部に厚さ5μmのニッケルめっき層15を形成した。 0 -1 mol / l) was immersed for 20 minutes in an electroless nickel plating solution of pH = 4.5 containing, to form a nickel plating layer 15 having a thickness of 5μm on the opening portion. さらに、その基板をシアン化金カリウム(7.6×10 −3 mol/l)、 Furthermore, the substrate gold potassium cyanide (7.6 × 10 -3 mol / l ),
塩化アンモニウム(1.9×10 −1 mol/l)、クエン酸ナトリウム(1.2×10 −1 mol/l)、次亜リン酸ナトリウム(.1.7×10 −1 mol/l) Ammonium chloride (1.9 × 10 -1 mol / l ), sodium citrate (1.2 × 10 -1 mol / l ), sodium hypophosphite (.1.7 × 10 -1 mol / l )
を含む無電解金めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層15上に、厚さ0.03μm And 7.5 minutes at 80 ° C. conditions in an electroless gold plating solution containing, on the nickel plating layer 15, a thickness of 0.03μm
の金めっき層16を形成し、半田パッドとした。 The gold plating layer 16 formed was a solder pad. 【0119】(20)この後、ソルダーレジスト層14 [0119] (20) After this, the solder resist layer 14
上に、マスクを載置し、ピストン式圧入型印刷機を用いて、半田バンプ形成用開口に半田ペーストを印刷した。 Above, placing the mask, using a piston press-type printing machine to print a solder paste on the solder bump-forming apertures.
その後、半田ペーストを250℃でリフローし、さらに、フラックス洗浄を行うことにより、半田バンプ17 Thereafter, a solder paste is reflowed at 250 ° C., further, by performing the flux cleaning, the solder bumps 17
を備えた多層プリント配線板を得た(図7(b)参照)。 To obtain a multilayer printed wiring board comprising (see FIG. 7 (b)). なお、本実施例で作製した多層プリント配線板における層間樹脂絶縁層の線膨張係数は、70ppm/℃ Incidentally, the coefficient of linear expansion of the interlaminar resin insulating layer in the multilayer printed wiring board was produced in this example, 70 ppm / ° C.
である。 It is. 【0120】(実施例2) A. [0120] (Example 2) A. 層間樹脂絶縁層用樹脂フィルムの作製ビスフェノールA型エポキシ樹脂(エポキシ当量46 Preparation of bisphenol A type epoxy resin of the interlayer resin insulating layer resin film (epoxy equivalent 46
9、油化シェルエポキシ社製エピコート1001)30 9, Yuka Shell Epoxy Co., Ltd. Epikote 1001) 30
重量部、クレゾールノボラック型エポキシ樹脂(エポキシ当量215、大日本インキ化学工業社製 エピクロンN−673)40重量部、トリアジン構造含有フェノールノボラック樹脂(フェノール性水酸基当量120、大日本インキ化学工業社製 フェノライトKA−705 Parts, cresol novolak type epoxy resin (epoxy equivalent 215, manufactured by Dainippon Ink and Chemicals Epiclon N-673) 40 parts by weight of a triazine structure-containing phenol novolak resin (phenolic hydroxyl equivalent of 120, manufactured by Dainippon Ink and Chemicals, Inc. phenol light KA-705
2)30重量部をエチルジグリコールアセテート20重量部、ソルベントナフサ20重量部に攪拌しながら加熱溶解させ、そこへ末端エポキシ化ポリブタジエンゴム(ナガセ化成工業社製 デナレックスR−45EPT) 2) 30 parts by weight of ethyl diglycol acetate 20 parts by weight, dissolved by heating with stirring to 20 parts by weight of solvent naphtha, thence to terminal epoxidized polybutadiene rubber (Nagase Kasei Kogyo Denarekkusu R-45EPT)
12重量部と2−フェニル−4、5−ビス(ヒドロキシメチル)イミダゾール粉砕品1.5重量部、微粉砕シリカ4重量部、シリコン系消泡剤0.5重量部を添加しエポキシ樹脂組成物を調製した。 12 parts by weight of 2-phenyl-4,5-bis (hydroxymethyl) imidazole pulverized product, 1.5 parts by weight of finely divided silica, 4 parts by weight of silicon added epoxy resin composition 0.5 parts by weight defoamer It was prepared. 得られたエポキシ樹脂組成物を厚さ38μmのPETフィルム上に乾燥後の厚さが50μmとなるようにロールコーターを用いて塗布した後、80〜120℃で10分間乾燥させることにより、層間樹脂絶縁層用樹脂フィルムを作製した。 Thickness after drying on a PET film having a thickness of obtained epoxy resin composition of 38μm was coated using a roll coater so that the 50 [mu] m, followed by drying for 10 minutes at 80 to 120 ° C., the interlayer resin to produce a resin film for an insulating layer. 【0121】B. [0121] B. 樹脂充填材の調製実施例1と同様にして樹脂充填材の調製を行った。 Prepared in analogy to Example 1 of the resin filler was prepared in the resin filler. C. C. 多層プリント配線板の製造(1)厚さ0.8mmのガラスエポキシ樹脂またはBT Manufacture of multi-layer printed wiring board (1) having a thickness of 0.8mm glass epoxy resin or BT
樹脂からなる絶縁性基板21の両面に18μmの銅箔2 Copper on both surfaces 18μm of the insulating substrate 21 made of resin 2
8がラミネートされている銅張積層板を出発材料とした(図8(a)参照)。 8 is a copper-clad laminate that is laminated as a starting material (see FIG. 8 (a)). まず、この銅張積層板を下層導体回路パターン状にエッチングすることにより、基板の両面に下層導体回路24を形成した(図8(b)参照)。 First, by etching the copper clad laminate to the underlying conductor circuit pattern was formed lower conductor circuits 24 on both sides of the substrate (see Figure 8 (b)). 【0122】(2)下層導体回路24を形成した基板2 [0122] (2) the substrate to form a lower conductor circuit 24 2
1を水洗いし、乾燥した後、NaOH(10g/l)、 1 Rinse and dried, NaOH (10g / l),
NaClO (40g/l)、Na PO (6g/ NaClO 2 (40g / l), Na 3 PO 4 (6g /
l)を含む水溶液を黒化浴(酸化浴)とする黒化処理、 Blackening treatment of an aqueous solution containing l) blackening bath (the oxidation bath),
および、NaOH(10g/l)、NaBH (6g/ And, NaOH (10g / l), NaBH 4 (6g /
l)を含む水溶液を還元浴とする還元処理を行い、下層導体回路24の表面に粗化面(図示せず)を形成した。 An aqueous solution containing l) subjected to reduction treatment to reducing bath to form roughened surface (not shown) on the surface of the lower conductor circuit 24. 【0123】(3)次に、上記Aで作製した層間樹脂絶縁層用樹脂フィルムを、温度50〜150℃まで昇温しながら、0.5MPaで真空圧着ラミネートして貼り付け、層間樹脂絶縁層22を形成した(図8(c)参照)。 [0123] (3) Next, a resin film for interlayer resin insulating layer produced in the above A, while raising the temperature to a temperature 50 to 150 ° C., paste vacuum pressure bonding lamination at 0.5 MPa, the interlayer resin insulating layer 22 was formed (see FIG. 8 (c)). さらに、層間樹脂絶縁層22を形成した基板21 Further, the substrate 21 forming an interlayer resin insulating layer 22
に、ドリル加工により直径300μmの貫通孔39を形成した。 To, to form the through-hole 39 having a diameter of 300μm by drilling. 【0124】(4)次に、層間樹脂絶縁層22に、厚さ1.2mmの貫通孔が形成されたマスクを載置し、波長10.4μmのCO ガスレーザにて、ビーム径4.0 [0124] (4) Next, interlayer resin insulation layer 22, placing a mask having through-holes are formed with a thickness of 1.2 mm, at CO 2 gas laser having a wavelength of 10.4 .mu.m, beam diameter 4.0
mm、トップハットモード、パルス幅8.0μ秒、マスクの貫通孔の径1.0mm、1ショットの条件で層間樹脂絶縁層22に、直径80μmのバイアホール用開口2 mm, top hat mode, pulse width 8.0μ seconds, diameter 1.0mm of the through-hole of the mask, the interlayer resin insulating layer 22 in one shot condition, openings for via holes having a diameter of 80 [mu] m 2
6を形成した(図8(d)参照)。 6 was formed (see FIG. 8 (d)). 【0125】(5)次に、バイアホール用開口26を形成した基板を、60g/lの過マンガン酸を含む80℃ [0125] (5) Next, the substrate formed with openings for via holes 26, 80 ° C. containing permanganic acid 60 g / l
の溶液に10分間浸漬し、貫通孔39の壁面にデスミア処理を施すとともに、層間樹脂絶縁層22の表面に存在するエポキシ樹脂粒子を溶解除去することにより、バイアホール用開口26の内壁面を含むその表面に粗化面(図示せず)を形成した。 The immersed 10 minutes in a solution, with performing desmear treatment on the wall surface of the through hole 39, by dissolving and removing the epoxy resin particles existing on the surface of the interlayer resin insulating layer 22, including the inner wall surface of the via hole openings 26 to form a roughened surface (not shown) on its surface. 【0126】(6)次に、上記処理を終えた基板を、中和溶液(シプレイ社製)に浸漬してから水洗いした。 [0126] (6) was then washed from the substrate after the above processing, it was immersed in a neutralizing solution (Shipley Co.). さらに、粗面化処理(粗化深さ3μm)した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層22の表面(バイアホール用開口26の内壁面を含む)、および、貫通孔39の壁面に触媒核を付着させた(図示せず)。 Furthermore, roughening treatment on the surface of the (roughened depth 3 [mu] m) was the substrate, by applying a palladium catalyst, (including the inner wall surface of the openings for via holes 26) the surface of the interlayer resin insulating layer 22, and, the wall surface of the through-hole 39 was deposited catalyst nucleus (not shown). 即ち、上記基板を塩化パラジウム(Pd That is, the substrate palladium chloride (Pd
Cl )と塩化第一スズ(SnCl )とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。 Cl 2) and was immersed in a catalyst solution containing stannous chloride (SnCl 2), it was applied to the catalyst by precipitating the palladium metal. 【0127】(7)次に、34℃の無電解銅めっき水溶液中に基板を40分間浸漬し、層間樹脂絶縁層22の表面(バイアホール用開口26の内壁面を含む)、および、貫通孔39の壁面に厚さ0.6〜3.0μmの薄膜導体層32を形成した(図8(e)参照)。 [0127] (7) Next, the substrate was immersed for 40 minutes in an electroless copper plating solution of 34 ° C., (including the inner wall surface of the openings for via holes 26) the surface of the interlayer resin insulating layer 22, and a through hole 39 walls to form a thin film conductor layers 32 with a thickness of 0.6~3.0μm to (see FIG. 8 (e)). なお、無電解銅めっき水溶液としては、実施例1の(10)の工程で用いた無電解銅めっき水溶液と同様の水溶液を用いた。 As the electroless copper plating solution, using the electroless copper plating solution similar aqueous solution used in the process of Example 1 (10). 【0128】(8)次に、薄膜導体層32が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、100mJ/cm で露光し、0.8%炭酸ナトリウム水溶液で現像処理することにより、めっきレジスト23を設けた(図9(a)参照)。 [0128] (8) Next, affixed to commercially available photosensitive dry film on the substrate on which the thin film conductor layers 32 are formed, by placing a mask, exposed with 100mJ / cm 2, 0.8% aqueous solution of sodium carbonate by developing in, it provided a plating resist 23 (see FIG. 9 (a)). 【0129】(9)次いで、基板を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、実施例1の(12)の工程と同様の条件で電解めっきを施し、めっきレジスト23非形成部に、電解銅めっき膜33を形成した(図9(b)参照)。 [0129] (9) Then, the substrate was degreased by washing with 50 ° C. water, washed with water at 25 ° C. of water, and further washed with sulfuric acid, in Example 1, Step similar (12) Conditions in electrolytic plating, the plating resist 23-free portion to form an electrolytic copper plated film 33 (see FIG. 9 (b)). 【0130】(10)さらに、めっきレジスト23を5 [0130] (10) In addition, the plating resist 23 5
%KOHで剥離除去した後、そのめっきレジスト23下の無電解めっき膜を硫酸と過酸化水素とを含むエッチング液を用いてエッチングし、スルーホール29、および、導体回路25(バイアホール27を含む)とした。 % After stripping removed by KOH, the electroless plating film under the plating resist 23 is etched using an etching solution containing sulfuric acid and hydrogen peroxide, the through hole 29, and a conductor circuit 25 (via-hole 27 ) and the. 【0131】(11)次に、スルーホール29等を形成した基板をエッチング液に浸漬し、スルーホール29、 [0131] (11) Next, the substrate formed with the through hole 29 or the like was immersed in an etching solution, through holes 29,
および、導体回路25(バイアホール27を含む)の表面に粗化面(図示せず)を形成した。 And to form a roughened surface on the surface of the conductor circuits 25 (including via holes 27) (not shown). なお、エッチング液としては、メック社製、メックエッチボンドを使用した。 As the etching solution was used Mec Co., Mec etch bond. 【0132】(12)次に、上記Bに記載した樹脂充填材を調製した後、下記の方法により調製後24時間以内に、スルーホール29内、および、層間樹脂絶縁層22 [0132] (12) Next, after the preparation of the resin filler described in the above B, within 24 hours after preparation by the following method, the through holes within 29, and an interlayer resin insulating layer 22
上の導体回路非形成部と導体回路25の外縁部とに樹脂充填材の層を形成した。 To form a layer of the resin filler and the outer edge portion of the conductor circuit non-forming portion and the conductor circuit 25 above. 即ち、まず、スキージを用いてスルーホール内に樹脂充填材を押し込んだ後、100 That is, first, after having pushed the resin filler in the through holes using a squeegee, 100
℃、20分の条件で乾燥させた。 ° C., and dried at for 20 minutes. 次に、導体回路非形成部に相当する部分が開口したマスクとスキージとを用い、凹部となっている導体回路非形成部に樹脂充填材の層を形成し、100℃、20分の条件で乾燥させた。 Next, using the mask and a squeegee portion corresponding to the conductor circuit non-forming portion is open, to form a layer of the resin filler on the conductor circuit non-forming portion which is a recess, 100 ° C., in for 20 minutes and dried. 【0133】続いて、実施例1の(4)の工程と同様にして、スルーホール内や導体回路非形成部に形成された樹脂充填材の層の表層部および導体回路25の表面を平坦化し、さらに、加熱処理を行うことにより、その表面が導体回路25の表面と同一平面をなす樹脂充填材層3 [0133] Subsequently, examples in the same manner as in the step 1 of (4), to flatten the surface of the surface layer portion and the conductor circuit 25 of the layer of the resin filler formed in the through holes and the conductor circuit non-forming portion further, by performing the heat treatment, the resin filler layer 3 whose surface forms a surface flush with the conductor circuits 25
0を形成した(図9(c)参照)。 0 were formed (see FIG. 9 (c)). 【0134】(13)次に、層間樹脂絶縁層22の表面、および、樹脂充填材層30の露出面に、上記(6) [0134] (13) Next, the surface of the interlayer resin insulating layer 22, and, on the exposed surface of the resin filler layer 30, the (6)
と同様の処理を行いてパラジウム触媒(図示せず)を付与した。 Imparted with palladium catalyst (not shown) was treated in the same manner as. 次に、上記(7)と同様の条件で無電解めっき処理を施し、樹脂充填材層30の露出面および導体回路25の上面に薄膜導体層32を形成した。 Then, electroless plating process under the same conditions as in the above (7) to form a thin film conductor layers 32 on the upper surface of the exposed surface and conductor circuit 25 of the resin filler layer 30. 【0135】(14)次に、上記(8)と同様の方法を用いて、薄膜導体層32上に、めっきレジスト23を設けた(図9(d)参照)。 [0135] (14) Next, using the same method as above (8), on the thin film conductor layer 32, provided with a plating resist 23 (see FIG. 9 (d)). 続いて、基板を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト23非形成部に、電解銅めっき膜33を形成した(図10(a)参照)。 Subsequently, the substrate was degreased by washing with 50 ° C. water, washed with water at 25 ° C. of water, and further washed with sulfuric acid, electrolytic plating under the following conditions, the plating resist 23 is not formed part, electrolytic to form a copper plating film 33 (see FIG. 10 (a)). 〔電解めっき液〕 硫酸 2.24 mol/l 硫酸銅 0.26 mol/l 添加剤 19.5 ml/l (アトテックジャパン社製、カパラシドGL) 〔電解めっき条件〕 電流密度 1 A/dm [Electrolytic plating solution] sulfuric acid 2.24 mol / l Copper sulfate 0.26 mol / l additive 19.5 ml / l (Atotech Japan Co., Cupracid GL) [electrolytic plating conditions] current density 1 A / dm 2 時間 65 分温度 22+2 ℃ 【0136】(15)次に、めっきレジスト33を5% Time 65 minutes Temperature 22 + 2 ° C. [0136] (15) Next, the plating resist 33 5%
KOHで剥離除去した後、そのめっきレジスト33下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、蓋めっき層31とした(図1 After stripping removed by KOH, the electroless plating film under the plating resist 33 is etched dissolve and remove a mixed solution of sulfuric acid and hydrogen peroxide, and a cover plating layer 31 (FIG. 1
0(b)参照)。 0 (b) reference). (16)次に、蓋めっき層31の表面にエッチング液(メックエッチボンド)を用いて粗化面(図示せず)を形成した。 (16) was then formed an etching liquid to the surface of the cover plated layer 31 a roughened surface with a (MEC etch bond) (not shown). 【0137】(17)次に、上記(3)〜(11)の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層22と導体回路25(バイアホール27を含む)とを形成した(図10(c)〜図11(c)参照)。 [0137] (17) Next, by repeating the steps (3) to (11), and was formed further upper interlayer resin insulating layers 22 and conductor circuits 25 (including via holes 27) (Fig. 10 (c) ~ FIG 11 (c) refer). なお、この工程を経て形成したバイアホール27の非ランド部分の直径は80μmである。 The diameter of the non land part of the via hole 27 formed through this process is 80 [mu] m. また、この工程では、蓋めっき層31の直上にバイアホールを形成した。 Further, in this step, to form a via hole directly above the cover plated layer 31. また、この工程では、スルーホールを形成しなかった。 Further, in this process, it did not form a through hole. 【0138】(18)次に、上記(3)〜(11)の工程を2回繰り返すことにより、さらに上層の層間樹脂絶縁層22と導体回路25(バイアホール27を含む)とを形成した(図12(a)〜図13(a)参照)。 [0138] (18) Next, by repeating twice the step of (3) to (11), and was formed further upper interlayer resin insulating layers 22 and conductor circuits 25 (including via holes 27) ( Figure 12 (a) ~ FIG 13 (a) see). なお、この工程を経て形成したバイアホール27の非ランド部分の直径は80μmである。 The diameter of the non land part of the via hole 27 formed through this process is 80 [mu] m. また、この工程では、 In addition, in this process,
バイアホール用開口の形成位置を調整することにより、 By adjusting the formation position of the openings for via holes,
下段のバイアホールの中心とその中心がほぼ重なるようにバイアホールを積み重ねた。 Center and the center of the lower via hole is stacked via hole so as to substantially overlap. また、この工程では、スルーホールを形成しなかった。 Further, in this process, it did not form a through hole. 【0139】(19)さらに、再度、上記(3)〜(1 [0139] (19) In addition, again, the above-mentioned (3) - (1
1)の工程を繰り返すことにより、最外層の層間樹脂絶縁層22aと導体回路25(バイアホール27を含む) By repeating the steps 1), the outermost layer of the interlayer resin insulating layer 22a and the conductor circuits 25 (including via holes 27)
とを形成し、多層配線板を得た(図13(b)参照)。 Forming the door, to obtain a multilayer wiring board (see FIG. 13 (b)).
なお、この工程を経て形成したバイアホール27の非ランド部分の直径は80μmである。 The diameter of the non land part of the via hole 27 formed through this process is 80 [mu] m. また、この工程ではバイアホール用開口の形成位置を調整することにより、 Further, in this step by adjusting the formation position of the openings for via holes,
下段のバイアホールの中心からずらしてバイアホールを積み重ねた。 Stacked the via hole is shifted from the center of the lower part of the via hole. なお、この工程で形成したバイアホール(4段目のバイアホール)の底面の外縁部と、その下段のバイアホール(3段目のバイアホール)の非ランド部分の外縁部との距離は、8μmである。 Incidentally, an outer edge portion of the bottom face of the via holes formed in the step (fourth stage of the via hole), the distance between the outer edge of the non land part of the lower via hole (third stage of the via hole) is, 8 [mu] m it is. また、この工程ではスルーホールを形成しなかった。 Also it did not form a through hole in this step. 【0140】(20)次に、実施例1の(17)〜(2 [0140] (20) Next, Example 1 (17) - (2
0)の工程と同様にして、半田バンプを備えた多層プリント配線板を得た(図14(a)、(b)参照)。 0) of the step and were obtained in the same manner multilayer printed circuit board comprising solder bumps reference (FIG. 14 (a), (b)). なお、本実施例で作製した多層プリント配線板における層間樹脂絶縁層の線膨張係数は、60ppm/℃である。 Incidentally, the coefficient of linear expansion of the interlaminar resin insulating layer in the multilayer printed wiring board manufactured in this example is 60 ppm / ° C.. 【0141】(実施例3)実施例1の(15)の工程において、3段目のバイアホールの底面の外縁部と、その下段のバイアホール(2段目のバイアホール)の非ランド部分の外縁部との距離が20μmとなるようにバイアホールを積み重ねた以外は実施例1と同様にして多層プリント配線板を製造した。 [0141] In steps (Example 3) Example 1 (15), the bottom face of the via-hole of the third stage and the outer edge portion, of the non land part of the lower via holes (second stage via hole) except that the distance between the outer edge portion is stacked via hole so as to 20μm is a multilayer printed circuit board was manufactured in the same manner as in example 1. 【0142】(実施例4)実施例2の(19)の工程において、4段目のバイアホールの底面の外縁部と、その下段のバイアホール(3段目のバイアホール)の非ランド部分の外縁部との距離が40μmとなるようにバイアホールを積み重ねた以外は実施例2と同様にして多層プリント配線板を製造した。 [0142] In steps (Example 4) Example 2 (19), the bottom face of the via-hole of the fourth stage and the outer edge portion, of the non land part of the lower via hole (third stage of the via hole) except that the distance between the outer edge portion is stacked via hole so as to 40μm is a multilayer printed circuit board was manufactured in the same manner as in example 2. 【0143】(実施例5)実施例1の(15)の工程において、3段目のバイアホールの底面の外縁部と、その下段のバイアホール(2段目のバイアホール)の非ランド部分の外縁部との距離が70μmとなるようにバイアホールを積み重ねた以外は実施例1と同様にして多層プリント配線板を製造した。 [0143] In steps (Example 5) Example 1 (15), the bottom face of the via-hole of the third stage and the outer edge portion, of the non land part of the lower via holes (second stage via hole) except that the distance between the outer edge portion is stacked via hole so as to 70μm is a multilayer printed circuit board was manufactured in the same manner as in example 1. 【0144】実施例1〜5で製造した多層プリント配線板について、ヒートサイクル試験を行い、その前後における層間樹脂絶縁層およびバイアホールの形状観察、ならびに、導通試験を行った。 [0144] The multilayer printed circuit board prepared in Example 1-5, performs a heat cycle test, the interlayer resin insulating layer and the via-hole shape observation at the front and rear, and were subjected to continuity test. 【0145】 評価方法 [0145] evaluation method (1)ヒートサイクル試験−65℃で3分間および130℃で3分間放置するサイクルを1000サイクル繰り返した。 (1) and the cycle is left for 3 minutes at 3 minutes and 130 ° C. in a heat cycle test -65 ° C. repeated 1000 cycles. 【0146】(2)形状観察多層プリント配線板を製造した後、上記ヒートサイクル試験前後に、積み重ねて形成したバイアホールを通るように多層プリント配線板を切断し、その断面を倍率10 [0146] (2) after manufacturing the shape observation multilayer printed circuit board, before and after the heat cycle test, cutting the multilayer printed wiring board so as to pass through the via holes formed by stacking, the magnification and the cross-section 10
0〜400倍の光学顕微鏡を用いて観察した。 It was observed using a 0 to 400-fold of the optical microscope. 【0147】(3)導通試験多層プリント配線板を製造した後、上記ヒートサイクル試験前後にチェッカを用いて導通試験を行い、モニターに表示された結果から導通状態を評価した。 [0147] (3) after the production of the continuity test multilayer printed circuit board performs a continuity test using a checker before and after the heat cycle test were evaluated conductive state from the results displayed on the monitor. 【0148】その結果、実施例1〜5の多層プリント配線板では、ヒートサイクル試験前後の断面の形状観察において、最外層の層間樹脂絶縁層を含む全ての層間樹脂絶縁層で、クラックの発生や、層間樹脂絶縁層とバイアホールとの間での剥離の発生は観察されなかった。 [0148] As a result, the multilayer printed wiring board of Example 1-5, in the shape observation of the cross-section before and after the heat cycle test, in all the interlayer resin insulating layer including the interlayer resin insulating layer of the outermost layer, Ya occurrence of cracks , the occurrence of delamination between the interlayer resin insulating layer and the via-hole was observed. また、ヒートサイクル試験前後で、短絡や断線は発生しておらず、導通状態は良好であった。 Further, before and after the heat cycle test, short circuit or disconnection does not occur, the conducting state was good. 【0149】 【発明の効果】以上説明したように、本発明の多層プリント配線板は、階層の異なるバイアホール同士のうちの少なくとも1つが、他のバイアホールに、その中心をずらして積み重ねられているため、バイアホールと層間樹脂絶縁層との線膨張係数の差に起因して発生した応力を分散させることができ、積み重ねられたバイアホールの一部に、特に、最上段のバイアホールに大きな応力が集中することがないため、この応力の集中に起因した層間樹脂絶縁層でのクラックの発生が起こりにくく、信頼性に優れる。 [0149] As described above, according to the present invention, a multilayer printed wiring board of the present invention, at least one of the different via-holes with each other in the hierarchy, the other via hole, stacked by shifting its center are therefore, it is possible to disperse the stress generated due to the difference in linear expansion coefficient between the via hole and the interlayer resin insulating layer, a portion of the via stacked holes, particularly large at the top of the via hole since no stress is concentrated, the generation of cracks less likely to occur in the interlayer resin insulating layer due to concentration of the stress, excellent reliability. 【0150】また、上記多層プリント配線板は、その中心をずらして積み重ねられたバイアホール以外のバイアホールは、他のバイアホールに、その中心がほぼ重なるように積み重ねられており、このように積み重ねられたバイアホールでは、配線距離が短くなるため、信号伝送時間を短縮することができるとともに、導体回路の設計の自由度が向上するため、高密度配線により対応しやすい。 [0150] Further, the multilayer printed wiring board, via holes other than the via hole stacked by shifting its center, the other via hole, are stacked so that the center overlaps almost stacked thus It was in the via holes, since the wiring distance becomes short, it is possible to shorten the transmission time, to improve the degree of freedom in design of the conductor circuit, easily accommodated by high-density wiring.

【図面の簡単な説明】 【図1】(a)は、本発明の多層プリント配線板の一実施形態を模式的に示す部分断面図であり、(b)は、 BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 (a) is a partial cross-sectional view schematically showing one embodiment of a multilayer printed wiring board of the present invention, (b), the
(a)に示した多層プリント配線板のバイアホールのみを模式的に示す斜視図である。 Is a perspective view schematically showing only a via-hole of the multilayered printed circuit board shown in (a). 【図2】(a)は、本発明の多層プリント配線板の別の一実施形態を模式的に示す部分断面図であり、(b) 2 (a) is a partial cross-sectional view schematically showing another embodiment of a multilayer printed wiring board of the present invention, (b)
は、(a)に示した多層プリント配線板のバイアホールのみを模式的に示す斜視図である。 Is a perspective view showing only a schematically via holes of the multilayer printed wiring board shown in (a). 【図3】(a)〜(e)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 [3] (a) ~ (e) are cross-sectional views schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention. 【図4】(a)〜(d)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 [4] (a) ~ (d) are cross-sectional views schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention. 【図5】(a)〜(c)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 [5] (a) ~ (c) is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention. 【図6】(a)〜(c)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 6 (a) ~ (c) is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention. 【図7】(a)、(b)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 7 (a), (b) is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention. 【図8】(a)〜(e)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 8 (a) ~ (e) are cross-sectional views schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention. 【図9】(a)〜(d)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 9 (a) ~ (d) are cross-sectional views schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention. 【図10】(a)〜(d)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 [10] (a) ~ (d) are cross-sectional views schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention. 【図11】(a)〜(c)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 11 (a) ~ (c) is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention. 【図12】(a)〜(c)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 [12] (a) ~ (c) is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention. 【図13】(a)、(b)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 13 (a), (b) is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention. 【図14】(a)、(b)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 [14] (a), (b) is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention. 【符号の説明】 1、21 基板2、22 層間樹脂絶縁層3、23 めっきレジスト4、24 下層導体回路5、25 導体回路6、26 バイアホール用開口7、27 バイアホール8、28 銅箔9、29 スルーホール10、30 樹脂充填材層12、32 薄膜導体層13、33 電解めっき膜14、34 ソルダーレジスト層17、37 半田バンプ31 蓋めっき層 [EXPLANATION OF SYMBOLS] 1, 21 a substrate 2, 22 an interlayer resin insulating layer 3, 23 a plating resist 4, 24 lower conductor circuit 5, 25 a conductor circuit 6, 26 openings for via holes 7 and 27 via holes 8, 28 copper foil 9 , 29 through holes 10, 30 a resin filler layer 12, 32 thin film conductor layers 13 and 33 electrolytic plated film 14 and 34 a solder resist layer 17, 37 solder bump 31 cover plated layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川村 洋一郎 岐阜県揖斐郡揖斐川町北方1−1 イビデ ン株式会社内Fターム(参考) 5E346 AA12 AA15 AA32 AA43 AA51 BB11 BB16 CC08 CC16 CC32 DD03 DD12 DD22 DD32 DD33 EE06 EE07 EE09 EE13 EE18 EE33 EE38 FF01 FF07 FF15 GG15 GG17 GG22 GG28 HH11 ────────────────────────────────────────────────── ─── front page of the continuation (72) inventor Yoichiro Kawamura Gifu Prefecture Ibi District ibigawa northern 1-1 Ibide emissions Co., Ltd. in the F-term (reference) 5E346 AA12 AA15 AA32 AA43 AA51 BB11 BB16 CC08 CC16 CC32 DD03 DD12 DD22 DD32 DD33 EE06 EE07 EE09 EE13 EE18 EE33 EE38 FF01 FF07 FF15 GG15 GG17 GG22 GG28 HH11

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 基板上に、導体回路と層間樹脂絶縁層とが順次積層され、前記層間樹脂絶縁層を挟んだ導体回路間がバイアホールを介して接続され、さらに、最外層にソルダーレジスト層が形成された多層プリント配線板であって、前記バイアホールのうち、階層の異なるバイアホール同士は積み重ねられており、前記積み重ねられたバイアホールのうち、少なくとも1つのバイアホールは、他のバイアホールにその中心をずらして積み重ねられており、残りバイアホールは、他のバイアホールにその中心がほぼ重なるように積み重ねられていることを特徴とする多層プリント配線板。 To the Claims 1] substrate, it is laminated conductor circuits and interlayer resin insulating layer sequentially between the interlayer resin insulating sandwiching a layer conductor circuit is connected via a via hole, and further, a multilayer printed wiring board solder resist layer is formed on the outermost layer, the one of the via holes, the different via-holes between the hierarchy are stacked, one of the stacked via holes, at least one via hole are stacked by shifting its center to another via hole, the remaining via holes, the multilayer printed wiring board, wherein a center thereof to another via hole are stacked so as to substantially overlap. 【請求項2】 前記層間樹脂絶縁層のうち、少なくとも最外層の層間樹脂絶縁層は、その線膨張係数が100p Wherein among said interlaminar resin insulating layer, at least the outermost layer of the interlayer resin insulating layer, its linear expansion coefficient 100p
    pm/℃以下である請求項1に記載の多層プリント配線板。 Multilayer printed wiring board according to claim 1 is pm / ° C. or less. 【請求項3】 前記層間樹脂絶縁層のうち、少なくとも最外層の層間樹脂絶縁層は、粒子およびゴム成分が配合されている請求項1または2に記載の多層プリント配線板。 Wherein among said interlaminar resin insulating layer, at least the outermost layer of the interlayer resin insulating layer, a multilayer printed wiring board according to claim 1 or 2 particles and rubber component are blended. 【請求項4】 前記粒子は、無機粒子、樹脂粒子および金属粒子のうちの少なくとも1種である請求項3に記載の多層プリント配線板。 Wherein said particles are inorganic particles, multi-layer printed wiring board according to claim 3 is at least one of resin particles and metal particles. 【請求項5】 前記層間樹脂絶縁層のうち、少なくとも最外層の層間樹脂絶縁層は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂と熱可塑性樹脂との樹脂複合体、および、熱硬化性樹脂と感光性樹脂との樹脂複合体のうちの少なくとも1種を含む樹脂組成物により形成されている請求項1〜4のいずれかに記載の多層プリント配線板。 Wherein among said interlaminar resin insulating layer, at least the outermost layer of the interlayer resin insulating layer, a thermosetting resin, photosensitive resin, a resin composite of a thermosetting resin and a thermoplastic resin, and a thermosetting multilayer printed wiring board according to claim 1 which is formed of a resin composition containing at least one of the resin composite of the sexual resin and photosensitive resin.
JP2001209954A 2001-07-10 2001-07-10 Multilayered printed wiring board Pending JP2003023252A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001209954A JP2003023252A (en) 2001-07-10 2001-07-10 Multilayered printed wiring board

Applications Claiming Priority (23)

Application Number Priority Date Filing Date Title
JP2001209954A JP2003023252A (en) 2001-07-10 2001-07-10 Multilayered printed wiring board
DE2002632383 DE60232383D1 (en) 2001-03-14 2002-03-13 Multilayer printed circuit board
EP20070001746 EP1809083B1 (en) 2001-03-14 2002-03-13 Multilayer printed circuit board
PCT/JP2002/002336 WO2002074029A1 (en) 2001-03-14 2002-03-13 Multilayer printed wiring board
KR20077024250A KR100882664B1 (en) 2001-03-14 2002-03-13 Multilayer printed wiring board
KR20077024251A KR100882663B1 (en) 2001-03-14 2002-03-13 Multilayer printed wiring board
CN 201110366014 CN102523677B (en) 2001-03-14 2002-03-13 Multilayer printed wiring board
DE2002628030 DE60228030D1 (en) 2001-03-14 2002-03-13 Multi-layer printed circuit board
DE2002634281 DE60234281D1 (en) 2001-03-14 2002-03-13 Multilayer printed circuit board
KR20077024252A KR100868611B1 (en) 2001-03-14 2002-03-13 Multilayer printed wiring board
CN 200710127915 CN101203089B (en) 2001-03-14 2002-03-13 Multilayer printed circuit board
EP20020705111 EP1286579B1 (en) 2001-03-14 2002-03-13 Multilayer printed wiring board
KR20087028948A KR100917081B1 (en) 2001-03-14 2002-03-13 Multilayer printed wiring board
EP20070001747 EP1791410B1 (en) 2001-03-14 2002-03-13 Multilayer printed circuit board
EP20070001757 EP1773105B1 (en) 2001-03-14 2002-03-13 Multilayer printed circuit board
KR20027015299A KR100822542B1 (en) 2001-03-14 2002-03-13 Multilayer printed wiring board
CN 02801494 CN1330225C (en) 2001-03-14 2002-03-13 Multilayer printed circuit board
DE2002632473 DE60232473D1 (en) 2001-03-14 2002-03-13 Multilayer printed circuit board
CN 201010167456 CN101848602B (en) 2001-03-14 2002-03-13 Multi-layer printed board
US10257370 US7371974B2 (en) 2001-03-14 2002-03-13 Multilayer printed wiring board
US12099957 US8030579B2 (en) 2001-03-14 2008-04-09 Multilayer printed wiring board
US13004325 US8324512B2 (en) 2001-03-14 2011-01-11 Multilayer printed wiring board
US13617012 US9040843B2 (en) 2001-03-14 2012-09-14 Multilayer printed wiring board

Publications (1)

Publication Number Publication Date
JP2003023252A true true JP2003023252A (en) 2003-01-24

Family

ID=19045522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001209954A Pending JP2003023252A (en) 2001-07-10 2001-07-10 Multilayered printed wiring board

Country Status (1)

Country Link
JP (1) JP2003023252A (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266180A (en) * 2003-03-04 2004-09-24 Kyocera Corp Wiring board
US7164085B2 (en) 2003-05-16 2007-01-16 Ngk Spark Plug Co., Ltd. Multilayer wiring board including stacked via structure
JP2008091737A (en) * 2006-10-04 2008-04-17 Ngk Spark Plug Co Ltd Multilayer-resin wiring board
JP2008112987A (en) * 2006-10-04 2008-05-15 Ngk Spark Plug Co Ltd Wiring board
JP2009224731A (en) * 2008-03-18 2009-10-01 Ngk Spark Plug Co Ltd Multilayer resin wiring board
JP2011044518A (en) * 2009-08-20 2011-03-03 Murata Mfg Co Ltd Resin multilayer substrate
JP2014027212A (en) * 2012-07-30 2014-02-06 Ibiden Co Ltd Printed wiring board
US9167692B2 (en) 2013-07-01 2015-10-20 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor device, and method of manufacturing wiring board
US9220167B2 (en) 2014-02-27 2015-12-22 Shinko Electric Industries Co., Ltd. Wiring substrate, semiconductor device, and method of manufacturing wiring substrate
US9257386B2 (en) 2013-12-20 2016-02-09 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device
US9412687B2 (en) 2014-06-13 2016-08-09 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
US9565775B2 (en) 2013-09-02 2017-02-07 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor device, and method of manufacturing wiring board
US9591750B2 (en) 2013-12-20 2017-03-07 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device
US9780032B2 (en) 2015-12-25 2017-10-03 Shinko Electric Industries Co., Ltd. Wiring substrate
US9859201B2 (en) 2014-06-10 2018-01-02 Shinko Electric Industries Co., Ltd. Wiring substrate, semiconductor device, and method for manufacturing wiring substrate
US9875957B2 (en) 2014-07-16 2018-01-23 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device
US9928838B2 (en) 2015-02-12 2018-03-27 Apple Inc. Clock switching in always-on component
US10028393B2 (en) 2014-07-07 2018-07-17 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor package

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237972A (en) * 1996-02-29 1997-09-09 Kyocera Corp Multilayered wiring board
JPH09298369A (en) * 1996-05-09 1997-11-18 Hitachi Chem Co Ltd Multilayer wiring board and its manufacture
JPH11289025A (en) * 1998-04-01 1999-10-19 Ngk Spark Plug Co Ltd Build-up multilayered wiring board
JPH11298153A (en) * 1998-04-13 1999-10-29 Shin Kobe Electric Mach Co Ltd Multilayered printed circuit board
JP2000096022A (en) * 1998-09-22 2000-04-04 Hitachi Chem Co Ltd Radiation-polymerizable electrical insulating resin composition and multilayer printed wiring board
JP2000101248A (en) * 1998-09-24 2000-04-07 Ibiden Co Ltd Multiple multilayer printed wiring board
JP2001085837A (en) * 1999-09-14 2001-03-30 Ibiden Co Ltd Method for manufacturing multilayer printed wiring board
JP2001102758A (en) * 1999-10-01 2001-04-13 Hitachi Chem Co Ltd Printed wiring board, insulation resin sheet used therefor and manufacturing method of insulation resin sheet

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237972A (en) * 1996-02-29 1997-09-09 Kyocera Corp Multilayered wiring board
JPH09298369A (en) * 1996-05-09 1997-11-18 Hitachi Chem Co Ltd Multilayer wiring board and its manufacture
JPH11289025A (en) * 1998-04-01 1999-10-19 Ngk Spark Plug Co Ltd Build-up multilayered wiring board
JPH11298153A (en) * 1998-04-13 1999-10-29 Shin Kobe Electric Mach Co Ltd Multilayered printed circuit board
JP2000096022A (en) * 1998-09-22 2000-04-04 Hitachi Chem Co Ltd Radiation-polymerizable electrical insulating resin composition and multilayer printed wiring board
JP2000101248A (en) * 1998-09-24 2000-04-07 Ibiden Co Ltd Multiple multilayer printed wiring board
JP2001085837A (en) * 1999-09-14 2001-03-30 Ibiden Co Ltd Method for manufacturing multilayer printed wiring board
JP2001102758A (en) * 1999-10-01 2001-04-13 Hitachi Chem Co Ltd Printed wiring board, insulation resin sheet used therefor and manufacturing method of insulation resin sheet

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266180A (en) * 2003-03-04 2004-09-24 Kyocera Corp Wiring board
JP4508540B2 (en) * 2003-03-04 2010-07-21 京セラ株式会社 Wiring board and an electronic device
US7164085B2 (en) 2003-05-16 2007-01-16 Ngk Spark Plug Co., Ltd. Multilayer wiring board including stacked via structure
JP2008091737A (en) * 2006-10-04 2008-04-17 Ngk Spark Plug Co Ltd Multilayer-resin wiring board
JP2008112987A (en) * 2006-10-04 2008-05-15 Ngk Spark Plug Co Ltd Wiring board
JP4567647B2 (en) * 2006-10-04 2010-10-20 日本特殊陶業株式会社 Multilayer resin wiring board
JP2009224731A (en) * 2008-03-18 2009-10-01 Ngk Spark Plug Co Ltd Multilayer resin wiring board
JP2011044518A (en) * 2009-08-20 2011-03-03 Murata Mfg Co Ltd Resin multilayer substrate
JP2014027212A (en) * 2012-07-30 2014-02-06 Ibiden Co Ltd Printed wiring board
US9167692B2 (en) 2013-07-01 2015-10-20 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor device, and method of manufacturing wiring board
US9565775B2 (en) 2013-09-02 2017-02-07 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor device, and method of manufacturing wiring board
US9257386B2 (en) 2013-12-20 2016-02-09 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device
US9591750B2 (en) 2013-12-20 2017-03-07 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device
US9220167B2 (en) 2014-02-27 2015-12-22 Shinko Electric Industries Co., Ltd. Wiring substrate, semiconductor device, and method of manufacturing wiring substrate
US9859201B2 (en) 2014-06-10 2018-01-02 Shinko Electric Industries Co., Ltd. Wiring substrate, semiconductor device, and method for manufacturing wiring substrate
US9412687B2 (en) 2014-06-13 2016-08-09 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
US9646926B2 (en) 2014-06-13 2017-05-09 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
US10028393B2 (en) 2014-07-07 2018-07-17 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor package
US9875957B2 (en) 2014-07-16 2018-01-23 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device
US9928838B2 (en) 2015-02-12 2018-03-27 Apple Inc. Clock switching in always-on component
US9780032B2 (en) 2015-12-25 2017-10-03 Shinko Electric Industries Co., Ltd. Wiring substrate

Similar Documents

Publication Publication Date Title
US6261671B1 (en) Adhesive for electroless plating, feedstock composition for preparing adhesive for electroless plating, and printed wiring board
US20030132025A1 (en) Printed circuit boards and method of producing the same
US6591495B2 (en) Manufacturing method of a multilayered printed circuit board having an opening made by a laser, and using electroless and electrolytic plating
US6248428B1 (en) Adhesive for electroless plating, raw material composition for preparing adhesive for electroless plating and printed wiring board
US6242079B1 (en) Printed wiring board and method for manufacturing the same
US6407345B1 (en) Printed circuit board and method of production thereof
US7178234B2 (en) Method of manufacturing multi-layer printed circuit board
US6828510B1 (en) Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
US20040226745A1 (en) Electroplating solution, method for manufacturing multilayer printed circuit board using the same solution, and multilayer printed circuit board
US7371974B2 (en) Multilayer printed wiring board
US20090218125A1 (en) Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
US7916492B1 (en) Multilayered printed circuit board
JP2001203462A (en) Manufacturing method for printed wiring board and multilayer printed wiring board
JPH11172457A (en) Adhesive for electroless planting and multilayered printed wiring board
JP2005167141A (en) Method of manufacturing printed wiring board and multilayer printed wiring board
JP2001332437A (en) Capacitor and multilayered printed wiring board
US20090000812A1 (en) Multilayer printed wiring board
JP2000101247A (en) Multilayer built-up wiring board
JP2000068650A (en) Multi-layered printed wiring board
CN1338117A (en) Multilayer circuit board and semiconductor device
JP2003046256A (en) Method for manufacturing substrate for packaging ic chip
JPH10256724A (en) Multilayer printed circuit board
JP2002076618A (en) Method for manufacturing multilayer printed circuit board
JP2002236229A (en) Multilayer printed circuit board
JP2003023253A (en) Multilayered printed wiring board

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040324

A621 Written request for application examination

Effective date: 20080617

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101015

A521 Written amendment

Effective date: 20101015

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Effective date: 20110408

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20110517

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110817

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110905

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20111104

Free format text: JAPANESE INTERMEDIATE CODE: A912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029