JP4219541B2 - Wiring board and method of manufacturing wiring board - Google Patents
Wiring board and method of manufacturing wiring board Download PDFInfo
- Publication number
- JP4219541B2 JP4219541B2 JP2000265138A JP2000265138A JP4219541B2 JP 4219541 B2 JP4219541 B2 JP 4219541B2 JP 2000265138 A JP2000265138 A JP 2000265138A JP 2000265138 A JP2000265138 A JP 2000265138A JP 4219541 B2 JP4219541 B2 JP 4219541B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- hole
- layer
- lid
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、蓋付のスルーホール導体が形成されたスルーホール基板に絶縁層が積層された配線基板及び配線基板の製造方法に関し、特に、スルーホール基板上の絶縁層に、蓋付スルーホール導体と接続するビア導体が形成された配線基板及び配線基板の製造方法に関する。
【0002】
【従来の技術】
従来より、蓋付のスルーホール導体を有するスルーホール基板に、この蓋付スルーホール導体と直接接続するビア導体を有する絶縁層が積層された配線基板が知られている。例えば、図8に部分拡大断面図を示す配線基板101が挙げられる。
この配線基板101は、その中心に略板形状のコア基板(スルーホール基板)103を備え、その両面には絶縁層107が形成され、さらにそれらの上には、ソルダーレジスト層109が形成されている。
【0003】
このうちコア基板103には、これを貫通する貫通孔111が複数形成され、各貫通孔111には蓋付スルーホール導体113が形成されている。即ち、各貫通孔111の内周面には、略筒状のスルーホール導体115がそれぞれ形成され、各スルーホール導体115の端部には、これと導通する蓋状導体層119がそれぞれ形成されている。なお、各蓋付スルーホール導体113内には、略円柱状のプラグ材117がそれぞれ充填されている。
【0004】
コア基板103上、即ち、コア基板103と絶縁層107との層間には、蓋付スルーホール導体113や後述するビア導体125と接続する第1導体層121が形成されている。
絶縁層107には、これを貫通するビア用貫通孔123が複数形成され、各ビア用貫通孔123内には、蓋付スルーホール導体113または第1導体層121と接続する略椀状のビア導体125がそれぞれ形成されている。
絶縁層107上、即ち、絶縁層107とソルダーレジスト層109との層間には、第2導体層127が形成され、ビア導体125を介して、蓋付スルーホール導体113または第1導体層121と接続されている。そして、この第2導体層127のうち接続パッド129は、ソルダーレジスト層109を貫通して形成された開口131内に露出している。
【0005】
【発明が解決しようとする課題】
しかしながら、このような配線基板101では、蓋付スルーホール導体113は、その径が大きく、電気抵抗が小さいのに対して、これと接続するビア導体125は、その径が小さく、しかも椀形状であるため、その電気抵抗が比較的大きい。このため、蓋付スルーホール導体113と第2導体層127との接続抵抗が大きくなる。
特に、ビア導体125を介して接続する蓋付スルーホール導体113及び第2導体層127が、+電位や−電位、あるいは接地電位を供給する電源配線の一部を構成している場合には、ビア導体125により接続抵抗が大きくなると、ICチップなど配線基板101に実装する電子部品等に効率よく電力を供給することが困難となる。
【0006】
本発明はかかる現状に鑑みてなされたものであって、スルーホール基板に形成された蓋付スルーホール導体と、スルーホール基板に積層された絶縁層の上に形成された導体層との間の接続抵抗を低くすることができる配線基板及び配線基板の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段、作用及び効果】
その解決手段は、複数の貫通孔、並びに、この複数の貫通孔にそれぞれ形成された複数の蓋付スルーホール導体であって、上記貫通孔の内周面に形成された略筒状のスルーホール導体、及び、このスルーホール導体の端部に形成され、このスルーホール導体と導通する蓋状導体層、を有する複数の蓋付スルーホール導体、を備える略板形状のスルーホール基板と、上記スルーホール基板上に形成された絶縁層と、上記絶縁層上に形成された導体層と、上記絶縁層を貫通し、上記貫通孔よりも径が小さいビア用貫通孔内に形成され、上記蓋状導体層と上記導体層とを接続するビア導体であって、上記蓋付スルーホール導体よりも径が小さいビア導体と、を備え、少なくともいずれかの上記蓋付スルーホール導体は、上記蓋状導体層の上に複数の上記ビア導体が設けられ、1つの蓋付スルーホール導体について複数の上記ビア導体を介して上記導体層と接続している配線基板である。
【0008】
本発明によれば、スルーホール基板に形成された蓋付スルーホール導体の少なくともいずれかは、その上の絶縁層上に形成された導体層と、1つではなく、複数のビア導体を介して接続されている。
このように複数のビア導体で接続されていれば、個々のビア導体の抵抗値が比較的高くても、これが複数あることにより、蓋付スルーホール導体と導体層との接続抵抗を低くすることができる。
【0009】
さらに、上記の配線基板であって、前記ビア導体は、フィルドビアである配線基板とするのが好ましい。
ビア用貫通孔の内周面に沿って形成され、中央が凹んだ椀状のビア導体は、ビア導体の抵抗値が大きい傾向にある。これに対し、ビア用貫通孔内に導体が充填されたフィルドビアは、中央に凹みがないので、比較的その抵抗値が小さい。従って、蓋付スルーホール導体と導体層とを、複数のフィルドビアを介して接続すれば、これらの接続抵抗をさらに低くすることができる。
【0010】
さらに、上記のいずれかに記載の配線基板であって、前記複数のビア導体を介して接続している前記蓋付スルーホール導体及び前記導体層は、電源電位を供給する電源配線の一部である配線基板とすると良い。
【0011】
信号を伝える信号配線は電流があまり流れないのに対し、+電位や−電位、あるいは接地電位を供給する電源配線は、配線基板に搭載するICチップなどを駆動するため、比較的多くの電流が流される。従って、このような電源配線について、蓋付スルーホール導体と導体層とを複数のビア導体で接続すれば、その一部の接続抵抗を低下させることができ、ICチップなどの電子部品に効率よく電力を送ることができる。
【0012】
さらに、上記のいずれかに記載の配線基板であって、前記ビア用貫通孔は、いずれも同径である配線基板とすると良い。
【0013】
本発明では、蓋付スルーホール導体と導体層とを複数のビア導体で接続するものも、単数のビア導体で接続するものも、ビア用貫通孔が同径である。ビア用貫通孔が同径であると、ビア用貫通孔を形成する際、絶縁層に同じ条件で形成できるので効率的に形成できて都合がよい。特に、ビア用貫通孔をレーザ加工によって形成する場合には、同一条件で次々に形成できるので都合がよい。
さらに、ビア導体をフィルドビアとする場合には、ビア用貫通孔内をメッキで充填するに際して、ビア用貫通孔の径が同じであると、各ビア導体をほぼ同じ速度で精度よく充填することができる。
【0014】
さらに、上記のいずれかに記載の配線基板であって、前記絶縁層及び導体層の上方に形成された、少なくとも1層の上部絶縁層と、上記上部絶縁層上、または、上記上部絶縁層上及び上部絶縁層の層間に形成された上部導体層と、上記上部絶縁層を貫通して、上記導体層と上記上部導体層とを、または上記上部導体層同士を接続する上部ビア導体と、を備え、上記上部導体層のうち、前記複数のビア導体を介して前記蓋付スルーホール導体に接続された上記導体層に接続する上記上部導体層は、上記導体層と複数の上記上部ビア導体を介して接続する、または、上記導体層と複数の上記上部ビア導体を介して接続すると共に、上記上部導体層同士もそれぞれ複数の上記上部ビア導体を介して接続する配線基板とすると良い。
【0015】
本発明によれば、蓋付スルーホール導体とその上の導体層とを複数のビア導体で接続するだけでなく、この導体層とその上の上部導体層との間や上部導体層同士についても、複数の上部ビア導体を介して接続している。
従って、スルーホール基板上の絶縁層上に、さらに上部絶縁層がある場合にも、導体層と上部導体層との接続抵抗を低くすることができ、ひいては、蓋付スルーホール導体から上部絶縁層上の上部導体層までの接続抵抗を低くすることができる。
【0016】
さらに、上記の配線基板であって、前記上部ビア導体は、フィルドビアである配線基板とするのが好ましい。
上部ビア導体が、その中央が凹んだ椀状のビア導体である場合は、上部ビア導体の抵抗値が大きいのに対して、中央に凹みがないフィルドビアである場合は、その抵抗値が比較的小さい。従って、導体層と上部導体層を、あるいは、上部導体層同士を、複数のフィルドビアを介して接続すれば、これらの接続抵抗をさらに低くすることができる。
【0017】
また、他の解決手段は、配線基板の製造方法であって、複数の貫通孔、並びに、この複数の貫通孔にそれぞれ形成された複数の蓋付スルーホール導体であって、上記貫通孔の内周面に形成された略筒状のスルーホール導体、及び、このスルーホール導体の端部に形成され、このスルーホール導体と導通する蓋状導体層、を有する複数の蓋付スルーホール導体、を備える略板形状のスルーホール基板上に、絶縁層を形成する絶縁層形成工程と、レーザ加工により、上記絶縁層を貫通し、上記蓋状導体層が底部に露出するビア用貫通孔を穿孔する穿孔工程であって、いずれも同径で上記貫通孔よりも径が小さい上記ビア用貫通孔を穿孔し、しかも、少なくともいずれかの上記蓋状導体層について複数のビア用貫通孔を形成する穿孔工程と、メッキにより、上記ビア用貫通孔内に蓋状導体層と接続するビア導体を形成すると共に、上記絶縁層上に上記ビア導体と接続する導体層を形成する導体形成工程と、を備える配線基板の製造方法である。
【0018】
本発明の配線基板の製造方法では、穿孔工程において、少なくともいずれかの蓋状導体層について複数のビア用貫通孔を形成するので、導体形成工程を経ると、少なくともいずれかの蓋付スルーホール導体とその上の導体層とは、複数のビア導体で接続される。従って、これらの間では、接続抵抗を小さくすることができる。
また、穿孔工程では、レーザ加工により同径のビア用貫通孔を形成するので、レーザ加工の加工条件をビア用貫通孔毎に変更する必要が無く、効率よく同径のビア用貫通孔を穿孔することができる。
なお、メッキ工程おいて、フィルドビアであるビア導体を形成する場合には、ビア用貫通孔がいずれも同径となっているので、各ビア用貫通孔に同じ速度で精度よくメッキを充填することができて、さらに都合がよい。
【0019】
【発明の実施の形態】
(実施形態1)
以下、本発明の実施の形態を、図面を参照しつつ説明する。
本実施形態の配線基板1について、図1に基板主面2側の部分拡大断面図を示す。この配線基板1は、基板主面2と基板裏面(図示しない)とを有する略矩形の略板形状をなし、その中心にスルーホール基板3を備える。
【0020】
スルーホール基板3は、ガラス繊維布にエポキシ樹脂を含浸させた複合材からなるコア基板5の両面に、エポキシ樹脂等からなる第1絶縁層7がそれぞれ積層されたものである。
スルーホール基板3の両面、即ち第1絶縁層7上には、エポキシ樹脂等からなる第2絶縁層9がそれぞれ形成されている。そして、第2絶縁層9上には、エポキシ樹脂等からなるソルダーレジスト層11がそれぞれ形成されている。
【0021】
配線基板1のうちスルーホール基板3には、これを貫通する直径約300μmの貫通孔13が複数形成され、各貫通孔13には、蓋付スルーホール導体15がそれぞれ形成されている。この蓋付スルーホール導体15は、貫通孔13の内周面に沿って略筒状に形成された厚さ約20μmのスルーホール導体17と、このスルーホール導体17の端部に形成され、このスルーホール導体17と導通する直径約500μmの略円盤形状の蓋状導体層21とからなり、内部には、エポキシ樹脂等からなる略円柱形状のプラグ材19が充填されている。
【0022】
また、スルーホール基板3のうちコア基板5と第1絶縁層7との層間には、所定パターンの配線やパッドなどを有する第1導体層23が形成され、その一部は、蓋付スルーホール導体15のうちスルーホール導体17に接続している。
また、第1絶縁層7には、これを貫通する直径約75μmの第1ビア用貫通孔25が複数形成され、各第1ビア用貫通孔25内には、メッキにより充填されたフィルドビアである第1ビア導体27が形成されている。この第1ビア導体27は、それぞれ上記の第1導体層23と接続している。
【0023】
スルーホール基板3上、即ち、スルーホール基板3と第2絶縁層9との層間には、所定パターンの配線やパッドなどを有する第2導体層29が形成され、第1ビア導体27等と接続している。
第2絶縁層9には、これを貫通する直径約75μmの第2ビア用貫通孔31が複数形成され、各第2ビア用貫通孔31内には、メッキにより充填されたフィルドビアである第2ビア導体33が形成されている。これらの第2ビア導体33は、蓋付スルーホール導体15の蓋状導体層21あるいは第2導体層29と接続している。このうち、電源電位を供給する蓋付スルーホール導体15の蓋状導体層21には、図1中に示すように、1つの蓋状導体層21に対して、複数の第2ビア導体33がそれぞれ接続している。
【0024】
第2絶縁層9上、即ち、第2絶縁層9とソルダーレジスト層11との層間には、所定パターンの配線やパッドなどを有する第3導体層35が形成され、第2ビア導体33と接続している。
ソルダーレジスト層11には、これを貫通する開口37が複数形成され、各開口37内には、第3導体層35のうち接続パッド39が露出している。
【0025】
このような配線基板1は、一部の蓋付スルーホール導体15が、その上の第3導体層35と複数の第2ビア導体33を介して接続している。従って、これらの蓋付スルーホール導体15と第3導体層35との接続は、従来の単数のビア導体で接続していた場合に比べて、その接続抵抗を低くすることができる。
特に、本実施形態では、第2ビア導体33をいずれもフィルドビアとしたので、椀状のビア導体に比して、その抵抗値が低く、従って、蓋付スルーホール導体15と第3導体層35との接続抵抗を低くすることができる。
【0026】
また、本実施形態では、+電位や−電位、あるいは接地電位を供給する電源配線の一部である蓋付スルーホール導体15が、複数の第2ビア導体33と接続している。
電源配線は、信号配線に比して比較的多くの電流が流れるので、このように複数の第2ビア導体33を介して接続することにより、その接続抵抗を低下させることができ、外部へ効率よく電力を送ることができる。
【0027】
また、本実施形態では、同一の絶縁層(第2絶縁層9)に形成されたいずれの第2ビア用貫通孔31も同径である。このため、第2ビア用貫通孔31を形成するときに、レーザ加工等によって第2絶縁層9に同じ条件で形成することができる。従って、第2ビア用貫通孔31を効率的に形成することができて都合がよい。なお、異なる絶縁層では、ビア用貫通孔を同時にあるいは連続して形成しないので、ビア用貫通孔の径を同じにする必要はない。
さらに、第2ビア導体33が、フィルドビアであるので、第2ビア用貫通孔31がそれぞれ同径であることにより、メッキにより、同時に精度よく、ほぼ同形状のフィルドビアを容易に形成することができる。
【0028】
次に、上記配線基板1の製造方法について、図2〜図6を参照しつつ説明する。
まず、図2に示すように、コア基板5の両面に銅箔51が張られた略板形状の両面銅張コア基板53を用意する。
次に、第1導体層形成工程において、銅箔51上に所定パターンのエッチングレジスト層を形成し、このレジスト層から露出する銅箔51をエッチング除去することにより、第1導体層23を形成する(図3参照)。
【0029】
次に、第1絶縁層形成工程において、コア基板5上及び第1導体層23上に、第1絶縁層7を形成する(図3参照)。
その後、第1レーザ穿孔工程において、第1絶縁層7の所定の位置をレーザにより穿孔して、第1絶縁層7を貫通し、底面に第1導体層23が露出する第1ビア用貫通孔25を形成する(図3参照)。
その際、第1ビア用貫通孔25は、いずれも同径であるので、第1ビア用貫通孔25毎にレーザの条件を変更する必要がなく、効率よく穿孔することができる。
次に、ドリル穿孔工程において、図3に示すように、ドリルにより、コア基板5及び第1絶縁層7等(スルーホール基板3)を貫通する貫通孔13を所定の位置に形成する。
【0030】
次に、第1メッキ工程において、スルーホール基板3の両面、即ち、第1絶縁層7上にメッキ層を形成すると共に、貫通孔13の内周面に略筒状のスルーホール導体17を形成し、また、第1ビア用貫通孔25内をメッキで充填して、フィルドビアである第1ビア導体27を形成する(図4参照)。
具体的には、まず、無電解メッキを施し、スルーホール基板3の両面、貫通孔13の内周面、並びに第1ビア用貫通孔25の内周面に、無電解メッキ層を形成する。その後、ブライトナー(光沢剤)を希釈したプレディップ槽で前処理した後、電解メッキを施し、無電解メッキ層上に電解メッキ層を形成することにより、メッキ層、スルーホール導体17及び第1ビア導体27を形成する。
この際、第1ビア用貫通孔25は、いずれも同径となっているので、フィルドビア(第1ビア導体27)を、同じ速度で精度よく充填することができる。
【0031】
次に、プラグ材形成工程において、スルーホール導体17内に、エポキシ樹脂に無機フィラー、金属フィラー、硬化剤等を混ぜた樹脂ペーストを印刷充填し、これを加熱して半硬化させる。その後、スルーホール基板3の両面から膨出した余分な樹脂を研磨除去し、さらに、半硬化の樹脂を加熱硬化させて、プラグ材19を形成する(図4参照)。
【0032】
次に、第2メッキ工程において、スルーホール基板3の両面上、即ち、上記メッキ層及びプラグ材19の端面等の上に、さらにメッキ層を形成する。
次に、第2導体層形成工程において、上記メッキ層上に所定パターンのエッチングレジスト層を形成し、このレジスト層から露出するメッキ層をエッチング除去する。これにより、図4に示すように、第1絶縁層7上に所定パターンの第2導体層29が形成され、また、プラグ材19の端面及びスルーホール導体17の端部上に、略円盤状の蓋状導体層21が形成される。
【0033】
次に、第2絶縁層形成工程において、第1絶縁層形成工程と同様にして、スルーホール基板3上、即ち、第1絶縁層7、第2導体層29及び蓋状導体層21上に、第2絶縁層9を形成する(図5参照)。
その後、第2レーザ穿孔工程において、図5に示すように、第2絶縁層9の所定の位置をレーザにより穿孔して、第2絶縁層9を貫通し、底面に蓋状導体層21または第2導体層29が露出する第2ビア用貫通孔31を形成する。このとき、電源電位を供給する配線の一部をなす蓋状導体層21については、複数の第2ビア用貫通孔31を形成する。
穿孔の際、第2ビア用貫通孔31も、いずれも同径であるので、第2ビア用貫通孔31毎にレーザの条件を変更する必要がなく、効率よく穿孔することができる。
【0034】
次に、導体形成工程において、まず、第1メッキ工程と同様にして、第2絶縁層9上にメッキ層を形成すると共に、第2ビア用貫通孔31内をメッキで充填して、フィルドビアである第2ビア導体33を形成する(図6参照)。
その際、第2ビア用貫通孔31も、いずれも同径となっているので、第2ビア導体33の充填速度のバラツキをなくし、ほぼ均一に充填することができる。
その後、上記のメッキ層上に所定パターンのエッチングレジスト層を形成し、このレジスト層から露出するメッキ層をエッチング除去することにより、図6に示すように、第3導体層35を形成する。
この工程により、一部の蓋付スルーホール導体15と第3導体層35とが複数の第2ビア導体33で接続される。従って、これらの間の接続抵抗を小さくすることができる。
【0035】
次に、ソルダーレジスト層形成工程において、第2絶縁層9及び第3導体層35上に、接続パッド39が内部に露出する開口37を有するソルダーレジスト層11を形成する。
具体的には、第2絶縁層9及び第3導体層35上に、半硬化のソルダーレジスト層を形成し、開口37に対応した所定パターンのマスクを用いて露光し、現像する。その後、さらに加熱処理し硬化させて、開口37を有するソルダーレジスト層11を形成する。
このようにして、配線基板1が完成する。なお、この配線基板1の接続パッド39にハンダなどでピンを立設したり、あるいはハンダバンプを形成してもよい。
【0036】
(実施形態2)
次いで、第2の実施形態の配線基板201及び配線基板201の製造方法について、図を参照しつつ説明する。
本実施形態の配線基板201は、図7に示すように、スルーホール基板203上に形成された第2絶縁層209上に、さらに2層の上部絶縁層241,249を積層してからソルダーレジスト層211を形成している点が、上記実施形態1の配線基板1と異なる。
【0037】
さらに詳細に説明すると、この配線基板201は、上記実施形態1の配線基板1と同様に、コア基板205に第1絶縁層207が積層されたスルーホール基板203を備える。スルーホール基板203には、貫通孔213が複数形成されている。各貫通孔213には、スルーホール導体217及び蓋状導体層221からなる蓋付スルーホール導体215が形成され、その内部には、プラグ材219が充填されている。また、スルーホール基板203は、第1導体層223と、第1ビア用貫通孔225に形成された第1ビア導体227と、第2導体層229とを備える。そして、スルーホール基板203上には、第2ビア用貫通孔231に第2ビア導体233が形成された第2絶縁層209が積層され、その上には、第3導体層235が形成されている。なお、電源電位を供給する配線の一部を構成する蓋付スルーホール導体215と第3導体層235とは、複数の第2ビア導体233を介して接続している。
【0038】
さらに、本実施形態では、第2絶縁層209及び第3導体層235上に、エポキシ樹脂等からなる第3絶縁層(上部絶縁層)241が形成されている。この第3絶縁層241には、直径約75μmの第3ビア用貫通孔243が形成され、各第3ビア用貫通孔243には、第3導体層235と接続するフィルドビアである第3ビア導体(上部ビア導体)245がそれぞれ形成されている。このうち、蓋付スルーホール導体215と複数の第2ビア導体233を介して接続した第3導体層235(図中中央)には、複数の第3ビア導体245が接続している。
また、第3絶縁層241上には、所定パターンの配線やパッドなどからなり、第3ビア導体245と接続する第4導体層(上部導体層)247が形成されている。
【0039】
またさらに、第3絶縁層241及び第4導体層247上には、エポキシ樹脂等からなる第4絶縁層(上部絶縁層)249が形成されている。この第4絶縁層249には、直径約75μmの第4ビア用貫通孔251が形成され、各第4ビア用貫通孔251には、第4導体層247と接続するフィルドビアである第4ビア導体(上部ビア導体)253が形成されている。このうち、蓋付スルーホール導体215と、複数の第2ビア導体233、第3導体層235及び複数の第3ビア導体245を介して接続した第4導体層247(図中中央)には、複数の第4ビア導体253が接続している。
【0040】
また、第4絶縁層249上には、所定パターンの配線やパッドなどからなり、第4ビア導体253と接続する第5導体層(上部導体層)255が形成されている。
第4絶縁層249及び第5導体層255上には、上記実施形態1と同様に、第5導体層255の接続パッド239が内部に露出する開口237を有するソルダーレジスト層211が形成されている。
【0041】
このような配線基板201も、一部の蓋付スルーホール導体215とその上の第3導体層235とが、複数の第2ビア導体233で接続されているので、この蓋付スルーホール導体215と第3導体層235との接続抵抗を低くすることができる。
さらに、本実施形態では、さらに複数の上部絶縁層(第3絶縁層241及び第4絶縁層249)が形成されているが、第3絶縁層241上に形成された第4導体層247と、複数の第2ビア導体233を介して蓋付スルーホール導体215と接続する第3導体層235とは、複数の第3ビア導体245を介して接続されている。また、その第4導体層247と、その上の第5導体層255も、同様に、複数の第4ビア導体253で接続されている。
【0042】
従って、第3導体層235と第4導体層247との接続抵抗も、第4導体層247と第5導体層255との接続抵抗も、低くすることができるので、結局、蓋付スルーホール導体215から第5導体層255までの接続抵抗を低くすることができる。
特に、第2ビア導体233だけでなく、第3ビア導体245及び第4ビア導体253もフィルドビアであるので、その抵抗値が低く、従って、接続抵抗を低くすることができる。
【0043】
また、電源配線の一部である蓋付スルーホール導体215と第3導体層235とが、複数の第2ビア導体233で接続されているだけでなく、この第3導体層235と第4導体層247も複数の第3ビア導体245で接続され、さらに、この第4導体層247と第5導体層255も複数の第4ビア導体253で接続されている。従って、これらの接続抵抗を低くすることができ、これらを通して効率よく外部へ電力を供給することができる。
【0044】
また、各第2ビア用貫通孔231だけでなく、各第3ビア用貫通孔243も同径であり、また、各第4ビア用貫通孔251も同径である。このため、第3ビア用貫通孔243を形成するとき、あるいは第4ビア用貫通孔251を形成するときも、第2ビア用貫通孔231を形成する場合と同様に、レーザ加工等の条件を同じにして、効率的に形成することができる。
【0045】
次いで、上記配線基板201の製造方法について説明する。
まず、上記実施形態1と同様に、両面銅張コア基板を用意し、第1導体層形成工程、第1絶縁層形成工程、第1レーザ穿孔工程、ドリル穿孔工程、第1メッキ工程、プラグ材形成工程、第2メッキ工程、第2導体層形成工程、第2絶縁層形成工程、第2レーザ穿孔工程、及び導体形成工程を順次行い、第3導体層235まで形成する。
【0046】
次に、第3絶縁層形成工程において、第2絶縁層形成工程と同様にして、第2絶縁層209及び第3導体層235上に、第3絶縁層241を形成する。
その後、第3レーザ穿孔工程において、第2レーザ穿孔工程と同様にして、第3ビア用貫通孔243を形成する。
次に、第2の導体形成工程において、前述した導体形成工程と同様にして、第3絶縁層241上にメッキ層を形成すると共に、第3ビア用貫通孔243内をメッキで充填して、第3ビア導体245を形成する。さらに、メッキ層を所定のパターンにエッチングして、第4導体層247を形成する。
【0047】
次に、第4絶縁層形成工程において、第2絶縁層形成工程と同様にして、第3絶縁層241及び第4導体層247上に、第4絶縁層249を形成する。
その後、第4レーザ穿孔工程において、第2レーザ穿孔工程と同様にして、第4ビア用貫通孔251を形成する。
次に、第3の導体形成工程において、前述した導体形成工程と同様にして、第4絶縁層249上にメッキ層を形成すると共に、第4ビア用貫通孔251内をメッキで充填して、第4ビア導体253を形成する。さらに、メッキ層を所定のパターンにエッチングして、第5導体層255を形成する。
その後、ソルダーレジスト層形成工程において、上記実施形態1と同様にして、開口237を有するソルダーレジスト層211を形成すれば、配線基板201が完成する。
【0048】
本実施形態の第3レーザ穿孔工程及び第4レーザ穿孔工程も、第1ビア用貫通孔225及び第2ビア用貫通孔231と同様に、いずれもそれぞれ同径の第3ビア用貫通孔243及び第4ビア用貫通孔251を形成するので、貫通孔毎にレーザの条件を変更することなく、効率よく穿孔することができる。
また、第2の導体形成工程及び第3の導体形成工程では、第3ビア用貫通孔243及び第4ビア用貫通孔251もそれぞれ同径となっているので、第1ビア導体227及び第2ビア導体233と同様に、それぞれ、ほぼ同じ速度で精度よくフィルドビア(第3ビア導体245及び第4ビア導体253)を形成することができる。
【0049】
また、本実施形態では、第3レーザ穿孔工程において、蓋状導体層221と第2ビア導体233を介して接続する第3導体層235について、複数の第3ビア用貫通孔243を形成し、同様に、この第3導体層235に接続する第4導体層247について、複数の第4ビア用貫通孔251を形成している。このため、第2の導体形成工程及び第3の導体形成工程を経ると、この第3導体層235と第4導体層247は、複数の第3ビア導体245で接続され、また、この第4導体層247と第5導体層255は、複数の第4ビア導体253で接続される。従って、これらの間の接続抵抗も、蓋状導体層221と第3導体層235の接続と同様に低くすることができる。
【0050】
以上において、本発明を実施形態に即して説明したが、本発明は上記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、上記実施形態1,2では、電源電位を供給する配線の一部をなす蓋付スルーホール導体15,215に複数の第2ビア導体33,233を設けているが、信号配線の一部をなす蓋付スルーホール導体15,215を含めすべての蓋付スルーホール導体15,215に複数の第2ビア導体33,233を設けることもできる。
【0051】
また、1つの蓋付スルーホール導体15,215に設ける第2ビア導体33,233の個数や配置は、蓋状導体層21,221の大きさと第2ビア導体33,233の大きさ、第2ビア導体33等付近の第3導体層35,235の配線の引き回しなどを考慮して、適宜変更することができる。
また同様に、実施形態2において、第3導体層235と第4導体層247を接続する第3ビア導体245の個数や配置、第4導体層247と第5導体層255とを接続する第4ビア導体253の個数や配置についても、適宜変更することができる。
【0052】
また、上記実施形態1,2では、コア基板5,205に第1絶縁層7,207を形成した多層基板(積層基板)をスルーホール基板3,203として、これに蓋付スルーホール導体15,215を形成したが、コア基板のみ、即ち、単一層の基板をスルーホール基板としてこれに蓋付スルーホール導体を形成したり、あるいは、コア基板に複数層の絶縁層を形成したものをスルーホール基板として、これに蓋付スルーホール導体を形成することもできる。
【図面の簡単な説明】
【図1】 実施形態1に係る配線基板の部分拡大断面図である。
【図2】 実施形態1に係る配線基板の製造方法に関し、両面銅張コア基板を示す説明図である。
【図3】 実施形態1に係る配線基板の製造方法に関し、第1導体層、第1絶縁層、第1ビア用貫通孔及び貫通孔を形成した状態を示す説明図である。
【図4】 実施形態1に係る配線基板の製造方法に関し、蓋付スルーホール導体、第1ビア導体及び第2導体層を形成した状態を示す説明図である。
【図5】 実施形態1に係る配線基板の製造方法に関し、第2絶縁層及び第2ビア用貫通孔を形成した状態を示す説明図である。
【図6】 実施形態1に係る配線基板の製造方法に関し、第2ビア導体及び第3導体層を形成した状態を示す説明図である。
【図7】 実施形態2に係る配線基板の部分拡大断面図である。
【図8】 従来技術に係る配線基板の部分拡大断面図である。
【符号の説明】
1,201 配線基板
3,203 スルーホール基板
9,209 第2絶縁層
13,213 貫通孔
15,215 蓋付スルーホール導体
17,217 スルーホール導体
19,219 プラグ材
21,221 蓋状導体層
31,231 第2ビア用貫通孔
33,233 第2ビア導体
35,235 第3導体層
241 第3絶縁層(上部絶縁層)
243 第3ビア用貫通孔
245 第3ビア導体(上部ビア導体)
247 第4導体層(上部導体層)
249 第4絶縁層(上部絶縁層)
251 第4ビア用貫通孔
253 第4ビア導体(上部ビア導体)
255 第5導体層(上部導体層)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wiring board in which an insulating layer is laminated on a through-hole board on which a through-hole conductor with a lid is formed, and a method for manufacturing the wiring board, and more particularly to a through-hole conductor with a lid on the insulating layer on the through-hole board. The present invention relates to a wiring board on which via conductors to be connected are formed and a method of manufacturing the wiring board.
[0002]
[Prior art]
Conventionally, a wiring board is known in which an insulating layer having a via conductor that is directly connected to the through-hole conductor with a lid is laminated on the through-hole board having a through-hole conductor with a lid. For example, the
The
[0003]
Among these, the
[0004]
On the
The
A
[0005]
[Problems to be solved by the invention]
However, in such a
In particular, when the through-hole conductor with
[0006]
The present invention has been made in view of such a situation, and is provided between a through-hole conductor with a lid formed on a through-hole substrate and a conductor layer formed on an insulating layer laminated on the through-hole substrate. It is an object of the present invention to provide a wiring board and a method of manufacturing the wiring board that can reduce the connection resistance.
[0007]
[Means, actions and effects for solving the problems]
The solving means includes a plurality of through-holes and a plurality of through-hole conductors with lids formed in the plurality of through-holes, respectively, and a substantially cylindrical through-hole formed in the inner peripheral surface of the through-hole. A substantially plate-shaped through-hole substrate comprising a conductor and a plurality of through-hole conductors with lids formed on end portions of the through-hole conductors and having a lid-like conductor layer electrically connected to the through-hole conductors; An insulating layer formed on a hole substrate; a conductor layer formed on the insulating layer; and a through-hole for a via that penetrates the insulating layer and has a diameter smaller than the through-hole. A via conductor connecting the conductor layer and the conductor layer, the via conductor having a diameter smaller than the through-hole conductor with a lid, and at least one of the through-hole conductor with a lid, A plurality of the via conductors are provided on the lid-like conductor layer, A wiring board in which one through-hole conductor with a lid is connected to the conductor layer via a plurality of via conductors.
[0008]
According to the present invention, at least one of the through-hole conductors with a lid formed on the through-hole substrate is not connected to the conductor layer formed on the insulating layer thereon but via a plurality of via conductors instead of one. It is connected.
If the connection is made with a plurality of via conductors as described above, even if the resistance value of each via conductor is relatively high, the connection resistance between the through-hole conductor with a lid and the conductor layer can be lowered by having a plurality of via conductors. Can do.
[0009]
Further, in the above wiring board, the via conductor is preferably a wiring board that is a filled via.
The hook-shaped via conductor formed along the inner peripheral surface of the via hole and having a recessed center tends to have a large resistance value of the via conductor. In contrast, a filled via in which a conductor is filled in the via hole has a relatively small resistance value because it does not have a recess in the center. Therefore, if the through-hole conductor with a lid and the conductor layer are connected via a plurality of filled vias, these connection resistances can be further reduced.
[0010]
Furthermore, in the wiring board according to any of the above, the through-hole conductor with a lid and the conductor layer connected via the plurality of via conductors are part of a power supply wiring for supplying a power supply potential. A certain wiring board is preferable.
[0011]
The signal wiring that transmits signals does not flow much current, whereas the power supply wiring that supplies + potential, −potential, or ground potential drives an IC chip mounted on the wiring board, so that a relatively large amount of current flows. Washed away. Therefore, for such a power supply wiring, if the through-hole conductor with a lid and the conductor layer are connected by a plurality of via conductors, the connection resistance of a part of the conductor wiring can be reduced, and the electronic component such as an IC chip can be efficiently used. Can send power.
[0012]
Furthermore, in the wiring board according to any one of the above, the via through-holes may be wiring boards having the same diameter.
[0013]
In the present invention, the through-hole for vias has the same diameter whether the through-hole conductor with a lid and the conductor layer are connected by a plurality of via conductors or the one connected by a single via conductor. When the via-holes have the same diameter, it is convenient that the via-holes can be formed efficiently because they can be formed on the insulating layer under the same conditions. In particular, when via holes for vias are formed by laser processing, they can be formed one after another under the same conditions.
Furthermore, when the via conductor is a filled via, when filling the via through hole with plating, if the via through hole has the same diameter, each via conductor can be filled with high accuracy at substantially the same speed. it can.
[0014]
Furthermore, the wiring board according to any one of the above, wherein at least one upper insulating layer formed on the insulating layer and the conductor layer and the upper insulating layer or the upper insulating layer is formed. And an upper conductor layer formed between the upper insulating layers, and the upper conductive layer penetrating the upper insulating layer and connecting the conductor layer and the upper conductor layer, or an upper via conductor connecting the upper conductor layers to each other. The upper conductor layer connected to the conductor layer connected to the through-hole conductor with a lid through the plurality of via conductors of the upper conductor layer, the conductor layer and the plurality of upper via conductors. The wiring layers may be connected to each other, or may be connected to the conductor layer via the plurality of upper via conductors, and the upper conductor layers may be connected to each other via the plurality of upper via conductors.
[0015]
According to the present invention, not only a through-hole conductor with a lid and a conductor layer thereon are connected by a plurality of via conductors, but also between this conductor layer and the upper conductor layer above and between the upper conductor layers. Are connected via a plurality of upper via conductors.
Accordingly, even when there is an upper insulating layer on the insulating layer on the through-hole substrate, the connection resistance between the conductor layer and the upper conductor layer can be lowered, and as a result, the through-hole conductor with a lid can be lowered to the upper insulating layer. The connection resistance to the upper upper conductor layer can be lowered.
[0016]
Further, in the above wiring board, the upper via conductor is preferably a wiring board that is a filled via.
When the upper via conductor is a bowl-shaped via conductor whose center is recessed, the resistance value of the upper via conductor is large, whereas when it is a filled via having no recess in the center, its resistance value is relatively low. small. Therefore, if the conductor layer and the upper conductor layer, or the upper conductor layers are connected to each other via a plurality of filled vias, these connection resistances can be further reduced.
[0017]
Another solution is a method for manufacturing a wiring board, comprising: a plurality of through holes; and a plurality of through-hole conductors with lids respectively formed in the plurality of through holes. A plurality of through-hole conductors with lids having a substantially cylindrical through-hole conductor formed on the peripheral surface, and a lid-like conductor layer formed at an end of the through-hole conductor and electrically connected to the through-hole conductor; An insulating layer forming step of forming an insulating layer and a laser processing on the substantially plate-shaped through-hole substrate provided, and drilling a through-hole for via that penetrates the insulating layer and exposes the lid-like conductor layer to the bottom. A perforation step, in which each of the via through-holes having the same diameter and a smaller diameter than the through-hole is formed, and a plurality of via-through holes are formed in at least one of the lid-like conductor layers. Process and plating A conductor forming step of forming a via conductor connected to the lid-like conductor layer in the via hole and forming a conductor layer connected to the via conductor on the insulating layer. Is the method.
[0018]
In the method for manufacturing a wiring board according to the present invention, a plurality of through-holes for vias are formed in at least one of the lid-like conductor layers in the perforating step. And a conductor layer thereover are connected by a plurality of via conductors. Therefore, the connection resistance can be reduced between them.
Also, in the drilling process, via holes for the same diameter are formed by laser processing, so there is no need to change the laser processing conditions for each via hole, and holes for the same diameter are efficiently drilled. can do.
In addition, when forming via conductors that are filled vias in the plating process, all the through holes for vias have the same diameter, so that each via hole should be filled with high accuracy at the same speed. Is more convenient.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a partially enlarged cross-sectional view of the
[0020]
The through-
A second insulating
[0021]
Of the
[0022]
Also, a
The first insulating
[0023]
A
A plurality of second via through
[0024]
On the second insulating
The solder resist
[0025]
In such a
In particular, in the present embodiment, since the second via
[0026]
In the present embodiment, the through-
Since a relatively large amount of current flows in the power supply wiring as compared with the signal wiring, the connection resistance can be lowered by connecting through the plurality of second via
[0027]
In the present embodiment, any of the second via through
Furthermore, since the second via
[0028]
Next, a method for manufacturing the
First, as shown in FIG. 2, a double-sided copper-clad
Next, in the first conductor layer forming step, an etching resist layer having a predetermined pattern is formed on the
[0029]
Next, in the first insulating layer forming step, the first insulating
Thereafter, in the first laser drilling step, a predetermined position of the first insulating
At this time, since the first via through
Next, in the drilling step, as shown in FIG. 3, through
[0030]
Next, in the first plating step, a plating layer is formed on both surfaces of the through-
Specifically, first, electroless plating is performed, and an electroless plating layer is formed on both surfaces of the through-
At this time, since the first via through
[0031]
Next, in the plug material forming step, the through-
[0032]
Next, in the second plating step, a plating layer is further formed on both sides of the through-
Next, in the second conductor layer forming step, an etching resist layer having a predetermined pattern is formed on the plating layer, and the plating layer exposed from the resist layer is removed by etching. As a result, as shown in FIG. 4, a
[0033]
Next, in the second insulating layer forming step, similarly to the first insulating layer forming step, on the through-
Thereafter, in the second laser drilling step, as shown in FIG. 5, a predetermined position of the second insulating
Since the second via through
[0034]
Next, in the conductor forming step, first, in the same manner as in the first plating step, a plating layer is formed on the second insulating
At this time, since the second via through
Thereafter, an etching resist layer having a predetermined pattern is formed on the plating layer, and the plating layer exposed from the resist layer is removed by etching to form a
Through this step, some of the through-hole conductors with
[0035]
Next, in the solder resist layer forming step, the solder resist
Specifically, a semi-cured solder resist layer is formed on the second insulating
In this way, the
[0036]
(Embodiment 2)
Next, the
As shown in FIG. 7, the
[0037]
More specifically, the
[0038]
Furthermore, in the present embodiment, a third insulating layer (upper insulating layer) 241 made of an epoxy resin or the like is formed on the second insulating
On the third insulating
[0039]
Furthermore, a fourth insulating layer (upper insulating layer) 249 made of an epoxy resin or the like is formed on the third insulating
[0040]
On the fourth insulating
On the fourth insulating
[0041]
In such a
Furthermore, in this embodiment, a plurality of upper insulating layers (third insulating
[0042]
Accordingly, since the connection resistance between the
In particular, since not only the second via
[0043]
Further, the through-hole conductor with
[0044]
Further, not only each second via-
[0045]
Next, a method for manufacturing the
First, as in the first embodiment, a double-sided copper-clad core substrate is prepared, and a first conductor layer forming step, a first insulating layer forming step, a first laser drilling step, a drill drilling step, a first plating step, a plug material The formation process, the second plating process, the second conductor layer forming process, the second insulating layer forming process, the second laser drilling process, and the conductor forming process are sequentially performed until the
[0046]
Next, in the third insulating layer forming step, the third insulating
Thereafter, in the third laser drilling step, the third via through
Next, in the second conductor formation step, a plating layer is formed on the third insulating
[0047]
Next, in the fourth insulating layer forming step, the fourth insulating
Thereafter, in the fourth laser drilling step, the fourth via through
Next, in the third conductor forming step, a plating layer is formed on the fourth insulating
Thereafter, in the solder resist layer forming step, if the solder resist
[0048]
In the third laser drilling step and the fourth laser drilling step of the present embodiment, similarly to the first via through
Further, in the second conductor forming step and the third conductor forming step, the third via through
[0049]
In the present embodiment, in the third laser drilling step, a plurality of third via through
[0050]
In the above, the present invention has been described with reference to the embodiments. However, the present invention is not limited to the above-described embodiments, and it is needless to say that the present invention can be appropriately modified and applied without departing from the gist thereof. .
For example, in the first and second embodiments, the plurality of second via
[0051]
In addition, the number and arrangement of the second via
Similarly, in the second embodiment, the number and arrangement of the third via
[0052]
In the first and second embodiments, the multilayer substrate (laminated substrate) in which the first insulating
[Brief description of the drawings]
FIG. 1 is a partially enlarged cross-sectional view of a wiring board according to a first embodiment.
FIG. 2 is an explanatory view showing a double-sided copper-clad core substrate for the method for manufacturing a wiring board according to the first embodiment.
3 is an explanatory view showing a state in which a first conductor layer, a first insulating layer, a first via through-hole and a through-hole are formed in the wiring board manufacturing method according to
4 is an explanatory view showing a state in which a through-hole conductor with a lid, a first via conductor, and a second conductor layer are formed in the method for manufacturing a wiring board according to
FIG. 5 is an explanatory view showing a state in which a second insulating layer and a second via through hole are formed in the wiring board manufacturing method according to the first embodiment.
6 is an explanatory view showing a state in which a second via conductor and a third conductor layer are formed in the method for manufacturing a wiring board according to the first embodiment. FIG.
FIG. 7 is a partially enlarged cross-sectional view of a wiring board according to a second embodiment.
FIG. 8 is a partial enlarged cross-sectional view of a wiring board according to a conventional technique.
[Explanation of symbols]
1,201 Wiring board
3,203 Through-hole board
9,209 Second insulating layer
13,213 Through hole
15,215 Through-hole conductor with lid
17,217 Through-hole conductor
19,219 Plug material
21, 221 Lid conductor layer
31,231 2nd via hole
33,233 Second via conductor
35,235 Third conductor layer
241 Third insulating layer (upper insulating layer)
243 3rd via hole
245 Third via conductor (upper via conductor)
247 Fourth conductor layer (upper conductor layer)
249 Fourth insulating layer (upper insulating layer)
251 4th via hole
253 4th via conductor (upper via conductor)
255 Fifth conductor layer (upper conductor layer)
Claims (5)
上記スルーホール基板上に形成された絶縁層と、
上記絶縁層上に形成された導体層と、
上記絶縁層を貫通し、上記貫通孔よりも径が小さいビア用貫通孔内に形成され、上記蓋状導体層と上記導体層とを接続するビア導体であって、上記蓋付スルーホール導体よりも径が小さいビア導体と、
を備え、
少なくともいずれかの上記蓋付スルーホール導体は、上記蓋状導体層の上に複数の上記ビア導体が設けられ、1つの蓋付スルーホール導体について複数の上記ビア導体を介して上記導体層と接続している
配線基板。A plurality of through-holes, and a plurality of through-hole conductors with lids respectively formed in the plurality of through-holes, the substantially cylindrical through-hole conductor formed on the inner peripheral surface of the through-hole, and A substantially plate-shaped through-hole substrate provided with a plurality of through-hole conductors with lids formed on end portions of the through-hole conductors and having a lid-like conductor layer electrically connected to the through-hole conductors;
An insulating layer formed on the through-hole substrate;
A conductor layer formed on the insulating layer;
A via conductor that penetrates the insulating layer and is formed in a via hole having a diameter smaller than that of the through hole and connects the lid-like conductor layer and the conductor layer, the via conductor having a lid, A via conductor with a small diameter,
With
At least one of the through-hole conductors with a lid is provided with a plurality of the via conductors on the lid-like conductor layer, and the one through-hole conductor with a lid is connected to the conductor layer via the plurality of via conductors. Wiring board.
前記複数のビア導体を介して接続している前記蓋付スルーホール導体及び前記導体層は、電源電位を供給する電源配線の一部である
配線基板。The wiring board according to claim 1,
The through-hole conductor with lid and the conductor layer connected via the plurality of via conductors are wiring boards that are part of a power supply wiring for supplying a power supply potential.
前記ビア用貫通孔は、いずれも同径である
配線基板。The wiring board according to claim 1 or 2,
The via holes are all wiring boards having the same diameter.
前記絶縁層及び導体層の上方に形成された、少なくとも1層の上部絶縁層と、
上記上部絶縁層上、または、上記上部絶縁層上及び上部絶縁層の層間に形成された上部導体層と、
上記上部絶縁層を貫通して、上記導体層と上記上部導体層とを、または上記上部導体層同士を接続する上部ビア導体と、
を備え、
上記上部導体層のうち、前記複数のビア導体を介して前記蓋付スルーホール導体に接続された上記導体層に接続する上記上部導体層は、上記導体層と複数の上記上部ビア導体を介して接続する、または、上記導体層と複数の上記上部ビア導体を介して接続すると共に、上記上部導体層同士もそれぞれ複数の上記上部ビア導体を介して接続する
配線基板。The wiring board according to any one of claims 1 to 3,
At least one upper insulating layer formed above the insulating layer and the conductor layer;
An upper conductor layer formed on the upper insulating layer or between the upper insulating layer and the upper insulating layer;
Through the upper insulating layer, the conductor layer and the upper conductor layer, or an upper via conductor connecting the upper conductor layers,
With
Of the upper conductor layer, the upper conductor layer connected to the conductor layer connected to the through-hole conductor with a lid via the plurality of via conductors is connected to the conductor layer and the plurality of upper via conductors. A wiring board that is connected or connected to the conductor layer via a plurality of upper via conductors, and the upper conductor layers are also connected to each other via a plurality of upper via conductors.
複数の貫通孔、並びに、この複数の貫通孔にそれぞれ形成された複数の蓋付スルーホール導体であって、上記貫通孔の内周面に形成された略筒状のスルーホール導体、及び、このスルーホール導体の端部に形成され、このスルーホール導体と導通する蓋状導体層、を有する複数の蓋付スルーホール導体、を備える略板形状のスルーホール基板上に、絶縁層を形成する絶縁層形成工程と、
レーザ加工により、上記絶縁層を貫通し、上記蓋状導体層が底部に露出するビア用貫通孔を穿孔する穿孔工程であって、いずれも同径で上記貫通孔よりも径が小さい上記ビア用貫通孔を穿孔し、しかも、少なくともいずれかの上記蓋状導体層について複数のビア用貫通孔を形成する穿孔工程と、
メッキにより、上記ビア用貫通孔内に蓋状導体層と接続するビア導体を形成すると共に、上記絶縁層上に上記ビア導体と接続する導体層を形成する導体形成工程と、
を備える配線基板の製造方法。A method for manufacturing a wiring board, comprising:
A plurality of through-holes, and a plurality of through-hole conductors with lids respectively formed in the plurality of through-holes, the substantially cylindrical through-hole conductor formed on the inner peripheral surface of the through-hole, and Insulation for forming an insulating layer on a substantially plate-shaped through-hole substrate having a plurality of through-hole conductors with lids formed on end portions of the through-hole conductors and having a lid-like conductor layer electrically connected to the through-hole conductors A layer forming step;
A drilling step of drilling a via hole that penetrates the insulating layer and the lid-like conductor layer is exposed to the bottom by laser processing, both of which are the same diameter and smaller in diameter than the through hole. Drilling a through hole, and forming a plurality of via holes for at least one of the lid-like conductor layers; and
A conductor forming step of forming a via conductor connected to the lid-like conductor layer in the via through hole by plating and forming a conductor layer connected to the via conductor on the insulating layer;
A method of manufacturing a wiring board comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000265138A JP4219541B2 (en) | 2000-09-01 | 2000-09-01 | Wiring board and method of manufacturing wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000265138A JP4219541B2 (en) | 2000-09-01 | 2000-09-01 | Wiring board and method of manufacturing wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002076636A JP2002076636A (en) | 2002-03-15 |
JP4219541B2 true JP4219541B2 (en) | 2009-02-04 |
Family
ID=18752448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000265138A Expired - Lifetime JP4219541B2 (en) | 2000-09-01 | 2000-09-01 | Wiring board and method of manufacturing wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4219541B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4728708B2 (en) * | 2005-06-17 | 2011-07-20 | 日本電気株式会社 | Wiring board and manufacturing method thereof |
KR101015638B1 (en) * | 2008-09-05 | 2011-02-22 | 트리포드 테크놀로지 코포레이션 | Capping method for pcb |
JP2013197548A (en) * | 2012-03-22 | 2013-09-30 | Ibiden Co Ltd | Wiring board and manufacturing method of the same |
KR101420537B1 (en) | 2012-12-14 | 2014-07-16 | 삼성전기주식회사 | Substrate embeding electronic element and menufacturing of substrate embeding electronic element |
US9585240B2 (en) * | 2013-10-24 | 2017-02-28 | Qorvo Us, Inc. | Advanced grounding scheme |
JP6307844B2 (en) * | 2013-11-14 | 2018-04-11 | イビデン株式会社 | Printed wiring board |
JP2015126053A (en) * | 2013-12-26 | 2015-07-06 | 富士通株式会社 | Wiring board, wiring board manufacturing method and electronic apparatus |
JP7557129B2 (en) | 2019-12-03 | 2024-09-27 | 日亜化学工業株式会社 | Surface emitting light source and its manufacturing method |
-
2000
- 2000-09-01 JP JP2000265138A patent/JP4219541B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002076636A (en) | 2002-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8586875B2 (en) | Wiring board and method for manufacturing the same | |
US8541695B2 (en) | Wiring board and method for manufacturing the same | |
JP2010135721A (en) | Printed circuit board comprising metal bump and method of manufacturing the same | |
KR20060106766A (en) | Method of production of circuit board utilizing electroplating | |
JP3577421B2 (en) | Package for semiconductor device | |
JP2001053188A (en) | Method for manufacturing multilayer wiring board | |
JP4219541B2 (en) | Wiring board and method of manufacturing wiring board | |
KR100704920B1 (en) | Pcb and it's manufacturing method used bump board | |
JP4717316B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
KR100752017B1 (en) | Manufacturing Method of Printed Circuit Board | |
JP2011216519A (en) | Method of manufacturing wiring board | |
JP4319917B2 (en) | Manufacturing method of component built-in wiring board | |
JP4187049B2 (en) | Multilayer wiring board and semiconductor device using the same | |
JP2001308484A (en) | Circuit board and manufacturing method therefor | |
JP2005333050A (en) | Printed wiring board and method for forming via hole using via-fill plating | |
JP2004111578A (en) | Process for producing build-up printed wiring board with heat spreader and build-up printed wiring board with heat spreader | |
JP2020150094A (en) | Printed wiring board and manufacturing method thereof | |
JP2004047587A (en) | Method for manufacturing wiring circuit board, and wiring circuit board | |
KR100477258B1 (en) | Method for creating bump and making printed circuit board using the said bump | |
TWI690249B (en) | Fine interlayer circuit structure and method for making the same | |
KR20030071391A (en) | Method for creating bump and making printed circuit board using the said bump | |
JP2012049160A (en) | Wiring board and method for manufacturing the same | |
JP2500767B2 (en) | Method for manufacturing printed wiring board | |
JP3994952B2 (en) | Semiconductor device | |
JP4176283B2 (en) | Manufacturing method of flexible fine multilayer circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060815 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061019 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20061117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4219541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |