JP4707233B2 - 多重基準、高精度スイッチング増幅器 - Google Patents
多重基準、高精度スイッチング増幅器 Download PDFInfo
- Publication number
- JP4707233B2 JP4707233B2 JP2000581746A JP2000581746A JP4707233B2 JP 4707233 B2 JP4707233 B2 JP 4707233B2 JP 2000581746 A JP2000581746 A JP 2000581746A JP 2000581746 A JP2000581746 A JP 2000581746A JP 4707233 B2 JP4707233 B2 JP 4707233B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- switching amplifier
- switches
- power
- criteria
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/342—Pulse code modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
(技術分野)
本発明は、一般にスイッチング増幅器に関し、特に、低減されたコストでよりよい精度のためにブリッジされた構成における複数の独立参照出力段を用いるスイッチング増幅器に関する。
【0002】
(背景技術)
スイッチング増幅器は、ユニポーラ又はバイポーラ電源基準と負荷との間の固定された制御期間内の接続時間を変更する原理に歴史的に依存していた。負荷に利用可能な電圧又は電流は、本質的に、接続デューティ・サイクルによって乗算された接続電源のそれである(合計時間に対するON時間の比)。それゆえに、出力電圧、電流、又は電力は、制御周期毎に一度のような頻度で更新される、変調入力によって比例するように制御される。制御周期は、典型的に1/20から1/2までの範囲の興味のある最も高い周波数の周期を用いる。
【0003】
スイッチング増幅器の出力は、負荷への適用の前にフィルタされる。これは、変調ソースと制御周期(エイリアシング)との間のヘテロダイン・プロダクトを低減する。より短い制御期間の使用は、より低いQ出力フィルタの使用を許容し、より長い制御期間は、シャープなフィルタ・スロープを要求する。従って、フィルタ・コストは、より短い制御期間の使用を奨励する。
【0004】
過去10年間に、増幅のためのダイナミック・レンジは、劇的に増大した。今では典型的なディジタル・オーディオ・ソースは、96dBのダイナミック・レンジ及び20kHzの帯域幅を有する。そのような信号を正確に増幅するために、典型的なスイッチング増幅器出力段は、40kHz制御周波数内の概略65,000分の1の最大タイミング分解能を要求し、分解能は、実質的に1ナノ秒よりも小さい。
【0005】
図1は、両方の出力ドライバに対して単一の基準を用いている典型的な従来技術のブリッジ・スイッチング増幅器出力段を示す。図2は、増幅器出力段のタイミング要求事項を示し、ここでは波形202〜205は、図1の電気的制御スイッチ102〜105に適用された(アクティブ−ハイ)のドライバに対応している。電源101は、フィルタ106又は107のいずれかを通して負荷108に対する電圧を制御するためにスイッチ102及び104に接続される。電源101のリターン・パスは、パスを完成するためにスイッチ103及び105に接続される。
【0006】
スイッチ102から105までの制御は、制御回路109によって引き起こされる。フィルタ106及び107は、出力からスイッチング・コンポーネントを取り除くための役割をする。スイッチ102及び103は、特定のデューティ・サイクルで排他的に起動され、スイッチ105は、フィルタ106及び107を介して、一つの極性を負荷108に供給するために起動される。代替的に、スイッチ104及び105は、特定のデューティ・サイクルで排他的に起動され、スイッチ103は、フィルタ106及び107を介して、反対の極性を負荷108に供給するために起動される。
【0007】
図1の出力段が100kHzの典型的なレートで動作される場合には、96dBダイナミック・レンジ(65536分の1)を有する信号を正確に増幅するための時間分解能は、65536で割った100kHzの逆数、又は153ビコ秒であることが分かる。これは、一般に入手可能なシリコン半導体のケーパビリティを越えている。相応な費用で高帯域幅、高精度信号を正確に増幅するために異なるアプローチが示される。
【0008】
(発明の開示)
この発明は、ブリッジ形構成に複数の独立な出力段を組込んでいるスイッチング増幅器に存在する。あまねく、各出力段は、共通出力負荷の単一端子に対する独立なデューティ・サイクル及び二つ以上の静的又は動的基準電圧、電流、又は電力のプロダクトを表す。構成は、緩和タイミング要求事項で出力電圧、電流、又は電力を生成するために多重基準を利用することによって通常の設計よりも低い費用でより高い精度を達成する。
【0009】
好ましい実施例では、第1の基準の電圧が第2の基準の電圧よりも高いような、第1及び第2の電圧基準を用いる。第1の電圧基準は、2のベキであるファクタだけ第2の電圧基準よりも高い。複数の電気的に制御されたスイッチは、基準を負荷に相互接続し、かつ波形発生器は、第1の電圧が負荷への電力の粗制御のために供給されかつ第2の電圧が負荷への電力の微制御のために供給されるようにスイッチを制御する。本発明は、これに関して限定されないし、かつ電気的に制御されたスイッチを一定の順序に配列するために適するあらゆる変調方式又は波形に適用可能であるが、波形発生器は、パルス・コード変調(PCM)を用いるのが好ましい。
【0010】
負荷は、いずれかの側でフィルタされ、かつ電源に対するリターン・パスは、フィルタされるように負荷に接続された個別のスイッチを介して接続されるのが好ましい。二つの基準を利用する実施例では、本発明によるシステムは、直列に負荷の各側に一つの基準を接続するために用いられる電気的に制御された第1のペアのスイッチと、直列に負荷の各側に他の基準を接続するために用いられる電気的に制御された第2のペアのスイッチと、リターン・パス目的のために負荷のいずれかの側に一つ、電気的に制御された第3のペアのスイッチとを含む。この場合の波形発生器は、適当に各スイッチを制御するために十分な出力を含む。
【0011】
(発明の詳細な説明)
この発明は、ブリッジ形構成に二つの独立な出力段を組込んでいるスイッチング増幅器にあまねく存在する。各出力段は、共通出力負荷の単一端子に対する独立なデューティ・サイクル及び二つ以上の静的又は動的基準電圧、電流、又は電力のプロダクトを表す。構成は、緩和タイミング要求事項で出力電圧、電流、又は電力を生成するために多重基準を利用することによって通常の設計よりも低い費用でより高い精度を達成する。
【0012】
前置きとして、負荷は、それらの出力の差;即ち、二つの独立した基準/デューティ・サイクル・プロダクト間の差を受け取るように二つ(又はそれ以上)の独立したスイッチング増幅器出力段の間にブリッジ構成で接続される。既存のスイッチング増幅器によるように、単一基準の独立したデューティ・サイクルがブリッジの各出力段に対して用いられ、タイミング分解能制限は、低レベル変調をインパクトする。
【0013】
各出力段がプロダクトをもたらすということにおいて、同じ出力を維持するために基準の低減がデューティ・サイクルにおける増大を指令するということが理解できる。同等のデューティ・サイクル増大なしであらゆるファクタによる基準の低減がそのファクタだけその段の出力を低減するということも理解できる。
【0014】
ブリッジ形構成の負荷に対する極限出力が異なる信号であるということにおいて、二つの出力段が同じ重み、又は基準/デューティ・サイクル・プロダクトをもたらす必要はないということが理解できる。高い基準の粗情報は、より低い基準の微情報と負荷で合計することができる。デジタル・ストリームにおける微情報からの粗情報の分離は、単にビット・フィールド選択の事項である。アナログ分離は、微分器を用いることによって可能である。
【0015】
ワイド・ダイナミック・レンジを受け入れるために、各基準は、それ自体がダイナミック(動的)でありうる。増幅分解能要求事項は、固定された絶対値とは反対に、しばしば電流レベルの関数である。動的基準の使用は、分解能にレベルを追従させる。例えば、その全体が参考としてここに採り入れられる、米国特許第5,610,553号に記述されているように、動的基準により、負荷に印加されたエネルギーは、入力信号の瞬時値に従って変化しうる。
【0016】
単一の負荷に対して独立な基準及び制御デューティ・サイクルを用いることによって、単一のスイッチング増幅器出力段のものからタイミング分解能要求事項を変えることが従って可能である。ダイナミック・レンジを増大するためにいつても瞬時レベルに適するあらゆる基準変更がなされるし、かつ出力減衰に影響を及ぼすことに対してだけなされないということに注目する。
【0017】
図3は、出力ドライバ毎に二つの動的基準を採り入れてる本発明の好ましい実施例を示す図である。図4は、システムに関連付けられたタイミング波形を示す。第1の基準、VR1は、図に示すコンデンサ及びインダクタを利用して負荷のいずれかの側のフィルタを通して負荷218にエネルギーを供給すべくスイッチ207及び210に接続される。第2の基準、VR2は、負荷のいずれかの側のフィルタを通して負荷218にエネルギーを供給しかつスイッチ208及び211の制御を供給する。電源に対するリターン・パスは、スイッチ209及び212を通して接続される。スイッチの制御は、そのタイミング図が図4に示されている、制御回路220によって実行される。スイッチは、市販されている(商業的に入手可能な)パワーMOSFETs又は他の適当なデバイスを用いて実行されうる。
【0018】
基準VR1は、粗/微制御に対する直接ビット・フィールド抽出を許容するために、2のベキであるファクタだけVR2よりも高いのが好ましい。出力極性に依存して、制御された同時スイッチ・ペアは、208/209(微)を伴う207/208(粗)、又は212/211(微)を伴う210/211(粗)のいずれかである。このような方法における制御は、VR2を、両側(opposite sides)にシンキンギ及びソーシングを伴う、“擬似接地”にする。デューティ・サイクルにおける瞬時差は、それらが出力フィルタが許容するよりも周波数において実質的に高いので、負荷には分からない。
【0019】
信号401〜406は、ノード201〜206を通して供給された制御信号を反射する。変調は、粗及び微値を増大することにより始まり、そして微減少により粗増大にサインを逆にし、それに続き微増大により粗減少にする。分子(アクティブ)信号は、それらの補数の前に起動されて示されているということに注目する。これは、差異間のビット・センス・リバーザルを示すことに都合がよいので行われる(“1(one)”は一つの側でソーシング、しかし他の側でシンキングを意味する)。
【0020】
ちょうど説明した増幅器の出力段が例えば、100kHzのレートで動作されるという場合には、96ダイナミック・レンジを有する信号を正確に増幅するために必要なデューティ・サイクルのタイミング分解能は、65536で割算しかつ50で乗算した、100kHzの逆数を通して導出されうるし、(基準が同じ50:1の比率を示すものと想定して)8ナノ秒を結果として生じる。これは、十分に、市販されている(即ち、商業的に入手可能な)半導体デバイスのケーパビリティ内である。
【図面の簡単な説明】
【図1】 両方の出力ドライバに対して単一の基準を用いている典型的なブリッジ・スイッチング増幅器出力段を示す図である。
【図2】 典型的なブリッジ形スイッチング増幅器出力段のタイミング要求事項を示す図である。
【図3】 出力ドライバ毎に二つの動的基準を有する本発明の好ましい実施例を示す図である。
【図4】 図3に示す好ましい実施例のタイミング要求事項を示す図である。
Claims (18)
- 第1及び第2の端子を有する負荷と;
第1の基準の大きさが第2の基準の大きさよりも高い、該第1及び該第2の基準と;
前記第1及び第2の基準を前記負荷に相互接続する複数の電気的に制御されたスイッチと;及び
ナイキスト周波数よりも高い速度で前記複数のスイッチを制御することにより、入力信号に従って前記負荷への電力を制御する波形発生器と、を備え、それにより、少なくとも第1のスイッチが、前記第1の基準を前記第1の端子に前記負荷への電力の粗制御のために供給するように制御されるように構成され、かつ、少なくとも第2のスイッチが、前記第2の基準を前記第2の端子に前記負荷への電力の微制御のために供給するように制御されるように構成される、ことを特徴とするスイッチング増幅器。 - 前記複数のスイッチが接続される前記負荷のいずれかの側に直列に接続されたフィルタを更に含んでいることを特徴とする請求項1に記載のスイッチング増幅器。
- 前記第1及び第2の基準は、電圧基準であることを特徴とする請求項1に記載のスイッチング増幅器。
- 前記第1及び第2の基準は、電流基準であることを特徴とする請求項1に記載のスイッチング増幅器。
- 前記第1及び第2の基準は、電力基準であることを特徴とする請求項1に記載のスイッチング増幅器。
- 前記第1及び第2の基準は、静的であることを特徴とする請求項1に記載のスイッチング増幅器。
- 前記第1及び第2の基準は、動的であることを特徴とする請求項1に記載のスイッチング増幅器。
- 前記第1の基準の大きさは、2のベキであるファクタだけ前記第2の基準の大きさより高いことを特徴とする請求項1に記載のスイッチング増幅器。
- 接地に前記負荷のいずれかの側で直列に接続された電気的に制御されたスイッチを更に含んでいることを特徴とする請求項1に記載のスイッチング増幅器。
- 両側に直列に接続されたフィルタを有する負荷と;
それぞれが異なる大きさの、複数の基準と;
両方のフィルタを通して各基準を前記負荷に相互接続する複数の電気的に制御されたスイッチと;
入力と;及び
前記フィルタを通して前記負荷の両側へのエネルギーの粗及び微制御のために前記複数のスイッチを動作する複数のパルス符号変調信号に前記入力を変換するように構成された回路と、
を備えていることを特徴とするスイッチング増幅器。 - 前記複数の基準は、電圧、電流又は電力基準を含むことを特徴とする請求項10に記載のスイッチング増幅器。
- 前記複数の基準は、静的であることを特徴とする請求項10に記載のスイッチング増幅器。
- 前記複数の基準は、動的であることを特徴とする請求項10に記載のスイッチング増幅器。
- 前記第1の基準の大きさは、2のベキであるファクタだけ前記第2の基準の大きさより高いことを特徴とする請求項10に記載のスイッチング増幅器。
- 接地に前記負荷のいずれかの側で直列に接続された電気的に制御されたスイッチを更に含んでいることを特徴とする請求項10に記載のスイッチング増幅器。
- フィルタされた負荷と;
第1の基準の電圧が第2の基準の電圧よりも高い、該第1及び該第2の電圧基準と;
一つが直列に前記フィルタされた負荷の各側に接続され、各スイッチの他の側が前記第1の電圧基準に接続される、電気的に制御された第1のペアのスイッチと;
一つが直列に前記フィルタされた負荷の各側に接続され、各スイッチの他の側が前記第2の電圧基準に接続される、電気的に制御された第2のペアのスイッチと;
一つが直列に前記フィルタされた負荷の各側に接続され、各スイッチの他の側が接地へのパスを形成する、電気的に制御された第3のペアのスイッチと;
パルス符号変調された入力信号に従って各スイッチを制御するように構成された波形発生器と、を備えていることを特徴とするスイッチング増幅器。 - 前記入力信号は、オーディオ信号であることを特徴とする請求項16に記載のスイッチング増幅器。
- 前記波形発生器は、前記パルス符号変調された入力信号の関数として前記第1の電圧基準が前記負荷への電力の粗制御のために供給されかつ前記第2の電圧基準が前記負荷への電力の微制御のために供給されるように各スイッチを制御するように構成されることを特徴とする請求項16に記載のスイッチング増幅器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10794898P | 1998-11-12 | 1998-11-12 | |
US60/107,948 | 1998-11-12 | ||
PCT/US1999/026691 WO2000028658A1 (en) | 1998-11-12 | 1999-11-12 | Multi-reference, high-accuracy switching amplifier |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002530000A JP2002530000A (ja) | 2002-09-10 |
JP2002530000A5 JP2002530000A5 (ja) | 2007-01-11 |
JP4707233B2 true JP4707233B2 (ja) | 2011-06-22 |
Family
ID=22319342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000581746A Expired - Fee Related JP4707233B2 (ja) | 1998-11-12 | 1999-11-12 | 多重基準、高精度スイッチング増幅器 |
Country Status (12)
Country | Link |
---|---|
US (1) | US6535058B1 (ja) |
EP (1) | EP1131886B1 (ja) |
JP (1) | JP4707233B2 (ja) |
KR (1) | KR100704859B1 (ja) |
CN (1) | CN1199349C (ja) |
AT (1) | ATE358907T1 (ja) |
AU (1) | AU766843B2 (ja) |
BR (1) | BR9915269A (ja) |
CA (1) | CA2349181A1 (ja) |
DE (1) | DE69935731T2 (ja) |
MX (1) | MXPA01004786A (ja) |
WO (1) | WO2000028658A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7116162B2 (en) | 2002-08-27 | 2006-10-03 | Jam Technologies, Llc | Reduced output topology for multi-reference switching amplifiers |
KR100452767B1 (ko) * | 2002-10-24 | 2004-10-14 | 월드탑텍(주) | 정현파 발생 회로, 이를 이용한 무정전 전원 장치 |
DE60317299T2 (de) | 2003-02-17 | 2008-08-28 | D&M Holdings, Inc., Sagamihara | Pulsbreitenmodulationsverstärker |
US7132886B2 (en) | 2003-08-11 | 2006-11-07 | Jam Technologies, Inc. | Detecting load current in multi-reference amplifiers |
WO2005017135A1 (en) * | 2003-08-11 | 2005-02-24 | Codexis, Inc. | Improved ketoreductase polypeptides and related polynucleotides |
US7230500B2 (en) | 2004-06-28 | 2007-06-12 | Jam Technologies, Inc. | Synchronous delay-line amplification technique |
US7116168B2 (en) * | 2004-12-01 | 2006-10-03 | Creative Technology Ltd | Power multiplier system and method |
JP2008535433A (ja) * | 2005-04-07 | 2008-08-28 | エヌエックスピー ビー ヴィ | スイッチング増幅器及び負荷を備える装置 |
US7948308B2 (en) * | 2007-01-30 | 2011-05-24 | JM Electronics Ltd. LLC. | Filter compensation for switching amplifiers |
WO2008095145A1 (en) * | 2007-01-31 | 2008-08-07 | Jm Electronics Ltd. Llc | Low rf interference switching amplifier and method |
KR101122390B1 (ko) * | 2007-02-01 | 2012-03-23 | 제이엠 일렉트로닉스 엘티디. 엘엘씨 | 스위칭 증폭기용 샘플링 주파수를 증가시키기 위한 방법 및 시스템 |
JP4710870B2 (ja) * | 2007-05-10 | 2011-06-29 | ヤマハ株式会社 | デジタルアンプ装置およびスピーカ装置 |
US8330541B2 (en) * | 2011-03-01 | 2012-12-11 | Maxim Integrated Products, Inc. | Multilevel class-D amplifier |
US9413854B1 (en) * | 2013-07-15 | 2016-08-09 | Amazon Technologies, Inc. | Network-accessible signal processing service |
US11102583B1 (en) | 2019-03-27 | 2021-08-24 | Cirrus Logic, Inc. | Current vectoring to electroacoustic output transducers having multiple voice coils |
US11026035B1 (en) | 2019-04-19 | 2021-06-01 | Cirrus Logic, Inc. | Transducer electrical characteristic and state sensing using multiple voice coils |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4748421A (en) * | 1987-04-08 | 1988-05-31 | Scs Telecom, Inc. | Enhanced class SM power amplifier |
US5515002A (en) * | 1994-01-20 | 1996-05-07 | Siemens Aktiengesellschaft | Power amplifier for feeding an inductive load having switched transistors |
WO1997049175A1 (en) * | 1996-06-20 | 1997-12-24 | Tripath Technology, Inc. | Oversampled, noise-shaping, mixed-signal processor |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3900823A (en) * | 1973-03-28 | 1975-08-19 | Nathan O Sokal | Amplifying and processing apparatus for modulated carrier signals |
JPH029374Y2 (ja) * | 1979-01-31 | 1990-03-08 | ||
GB2064901B (en) * | 1979-11-30 | 1984-11-07 | Harris Corp | Digital high power amplifier |
US4404526A (en) | 1981-02-02 | 1983-09-13 | Kirn Larry J | High fidelity audio encoder/amplifier |
JPS6225504A (ja) * | 1985-07-20 | 1987-02-03 | リツエンツイア・パテント−フエルヴアルツングス−ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 切換増幅器 |
JPS6260306A (ja) * | 1985-09-10 | 1987-03-17 | Toshiba Corp | Pwmドライブ回路 |
EP0250718A1 (de) * | 1986-06-30 | 1988-01-07 | Siemens Aktiengesellschaft | Stromversorgung für einen induktiven Verbraucher, insbesondere eine Gradientenspule, mit Steuer- und Regeleinrichtung |
JPS63194597A (ja) * | 1987-02-04 | 1988-08-11 | Mitsubishi Electric Corp | 直流モ−タ制御装置 |
US4773096A (en) | 1987-07-20 | 1988-09-20 | Kirn Larry J | Digital switching power amplifier |
JP2959810B2 (ja) * | 1990-06-11 | 1999-10-06 | 三菱電機株式会社 | パルス幅変調増幅器 |
JP3130919B2 (ja) * | 1990-11-06 | 2001-01-31 | 三菱電機株式会社 | パルス幅変調増幅器 |
JPH04241836A (ja) * | 1991-01-16 | 1992-08-28 | Toshiba Corp | 傾斜磁場アンプ装置 |
US5309297A (en) | 1991-10-16 | 1994-05-03 | Rohm Co., Ltd. | Digital cassette tape reproducing device including novel drive circuit |
JPH05269102A (ja) * | 1991-11-28 | 1993-10-19 | Toshiba Corp | 傾斜磁場アンプ装置 |
US5270657A (en) * | 1992-03-23 | 1993-12-14 | General Electric Company | Split gradient amplifier for an MRI system |
US5610553A (en) | 1993-03-02 | 1997-03-11 | Kirn; Larry | Switching amplifier with impedance transformation output stage |
US5382915A (en) * | 1993-07-06 | 1995-01-17 | Motorola, Inc. | Pulsewidth-modulated amplifier having analog mode |
US5398003A (en) | 1994-03-30 | 1995-03-14 | Apple Computer, Inc. | Pulse width modulation speaker amplifier |
US5613010A (en) | 1994-03-30 | 1997-03-18 | Apple Computer, Inc. | Apparatus for reproducing sound with a reduced dynamic range |
JP3313256B2 (ja) * | 1995-01-09 | 2002-08-12 | 松下電器産業株式会社 | D級電力増幅器 |
US5617058A (en) * | 1995-11-13 | 1997-04-01 | Apogee Technology, Inc. | Digital signal processing for linearization of small input signals to a tri-state power switch |
US5663647A (en) * | 1995-12-29 | 1997-09-02 | General Electric Company | Switching gradient amplifier with adjustable DC bus voltage |
JPH10145887A (ja) | 1996-11-07 | 1998-05-29 | Sony Corp | スピーカ装置 |
IT1291783B1 (it) * | 1997-02-21 | 1999-01-21 | Claudio Lastrucci | Un filtro di ricostruzione per l'eliminazione del residuo di commutazione in un sistema a commutazione o simile |
US5886572A (en) | 1997-07-25 | 1999-03-23 | Motorola, Inc. | Method and apparatus for reducing distortion in a power amplifier |
US5909153A (en) | 1998-02-05 | 1999-06-01 | Tripath Technology, Inc. | Method and apparatus for compensating for delays in modulator loops |
US5949282A (en) | 1998-02-25 | 1999-09-07 | National Semiconductor Corporation | Class D amplifier no low pass filter feedback with zero phase delay |
DE19837439C2 (de) | 1998-08-18 | 2000-07-13 | Siemens Ag | Verfahren und Vorrichtung zum Erzeugen von Ansteuersignalen für eine Leistungsendstufe und Leistungsendstufe |
US6441685B1 (en) * | 2000-03-17 | 2002-08-27 | Jl Audio, Inc. | Amplifier circuit and method for providing negative feedback thereto |
-
1999
- 1999-11-12 CN CNB998132241A patent/CN1199349C/zh not_active Expired - Fee Related
- 1999-11-12 CA CA002349181A patent/CA2349181A1/en not_active Abandoned
- 1999-11-12 MX MXPA01004786A patent/MXPA01004786A/es not_active IP Right Cessation
- 1999-11-12 JP JP2000581746A patent/JP4707233B2/ja not_active Expired - Fee Related
- 1999-11-12 KR KR1020017005997A patent/KR100704859B1/ko not_active IP Right Cessation
- 1999-11-12 US US09/831,595 patent/US6535058B1/en not_active Expired - Fee Related
- 1999-11-12 WO PCT/US1999/026691 patent/WO2000028658A1/en active IP Right Grant
- 1999-11-12 EP EP99964977A patent/EP1131886B1/en not_active Expired - Lifetime
- 1999-11-12 AT AT99964977T patent/ATE358907T1/de not_active IP Right Cessation
- 1999-11-12 DE DE69935731T patent/DE69935731T2/de not_active Expired - Lifetime
- 1999-11-12 BR BR9915269-0A patent/BR9915269A/pt not_active IP Right Cessation
- 1999-11-12 AU AU30993/00A patent/AU766843B2/en not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4748421A (en) * | 1987-04-08 | 1988-05-31 | Scs Telecom, Inc. | Enhanced class SM power amplifier |
US5515002A (en) * | 1994-01-20 | 1996-05-07 | Siemens Aktiengesellschaft | Power amplifier for feeding an inductive load having switched transistors |
WO1997049175A1 (en) * | 1996-06-20 | 1997-12-24 | Tripath Technology, Inc. | Oversampled, noise-shaping, mixed-signal processor |
Also Published As
Publication number | Publication date |
---|---|
KR20010089447A (ko) | 2001-10-06 |
ATE358907T1 (de) | 2007-04-15 |
WO2000028658A1 (en) | 2000-05-18 |
EP1131886A1 (en) | 2001-09-12 |
US6535058B1 (en) | 2003-03-18 |
DE69935731T2 (de) | 2007-12-27 |
EP1131886A4 (en) | 2003-12-03 |
DE69935731D1 (de) | 2007-05-16 |
MXPA01004786A (es) | 2002-09-18 |
CA2349181A1 (en) | 2000-05-18 |
JP2002530000A (ja) | 2002-09-10 |
CN1326613A (zh) | 2001-12-12 |
KR100704859B1 (ko) | 2007-04-09 |
CN1199349C (zh) | 2005-04-27 |
BR9915269A (pt) | 2001-08-07 |
AU766843B2 (en) | 2003-10-23 |
WO2000028658A9 (en) | 2001-01-04 |
EP1131886B1 (en) | 2007-04-04 |
AU3099300A (en) | 2000-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4707233B2 (ja) | 多重基準、高精度スイッチング増幅器 | |
EP0474930B1 (en) | Amplifying with directly coupled, cascaded amplifiers | |
US6175272B1 (en) | Pulse—width modulation system | |
US5262733A (en) | Pulse-width modulation amplifier | |
US10484791B2 (en) | Amplifier speaker drive current sense | |
KR100775184B1 (ko) | D-급 증폭기 | |
JPH02177607A (ja) | パルス幅変調増幅回路 | |
JP2003115730A (ja) | Pwm変調回路及び電力増幅回路 | |
JP2008167091A (ja) | 三角波発生回路およびpwm変調回路 | |
JP2010056926A (ja) | D/a変換回路およびデジタル入力型d級増幅器 | |
KR101041913B1 (ko) | 다중위상 임피던스 변환 증폭기 | |
US7106135B2 (en) | Amplifier system and method | |
US20050029994A1 (en) | Pulse-width modulation circuit and switching amplifier using the same | |
US7439801B2 (en) | Amplifier circuit with multiple power supplies | |
US3934209A (en) | High voltage DC coupled amplifier | |
JP2001111419A (ja) | チャージポンプ回路 | |
JPH1092190A (ja) | 追跡および保持回路 | |
JP3189077B2 (ja) | Σδad変換器 | |
JPS58119210A (ja) | 高ドリフト電圧の増幅装置とこの増幅装置を含む電圧源 | |
JPH0650788Y2 (ja) | デジタル信号発生回路 | |
WO2004025825A1 (en) | Combination triangular waveform generator and triangular to pseudo-sinusoidal waveform converter circuit | |
JPH07509820A (ja) | 対称バイポーラトランジスタまたは対称バイポーラトランジスタ構造の駆動装置 | |
JPH04116709A (ja) | 低雑音電源装置 | |
JPH0865056A (ja) | アナログ信号出力回路 | |
JP2001223545A (ja) | Pwmアンプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090601 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090901 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100311 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100517 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100603 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110315 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |