JP2002530000A - 多重基準、高精度スイッチング増幅器 - Google Patents

多重基準、高精度スイッチング増幅器

Info

Publication number
JP2002530000A
JP2002530000A JP2000581746A JP2000581746A JP2002530000A JP 2002530000 A JP2002530000 A JP 2002530000A JP 2000581746 A JP2000581746 A JP 2000581746A JP 2000581746 A JP2000581746 A JP 2000581746A JP 2002530000 A JP2002530000 A JP 2002530000A
Authority
JP
Japan
Prior art keywords
switching amplifier
load
switch
amplifier according
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000581746A
Other languages
English (en)
Other versions
JP2002530000A5 (ja
JP4707233B2 (ja
Inventor
ラリー キアン
Original Assignee
ラリー キアン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ラリー キアン filed Critical ラリー キアン
Publication of JP2002530000A publication Critical patent/JP2002530000A/ja
Publication of JP2002530000A5 publication Critical patent/JP2002530000A5/ja
Application granted granted Critical
Publication of JP4707233B2 publication Critical patent/JP4707233B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/342—Pulse code modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 スイッチング増幅器は、各出力段が、共通出力負荷の単一の端子に対する独立したデューティ・サイクル及び二つ以上の静的又は動的基準電圧、電流又は電力のプロダクトを表している、ブリッジ形構成における複数の独立した出力段を採り入れている。複数の電気的に制御されるスイッチ（２０７、２０８、２０９、２１０、２１１、２１２）は、基準を負荷（２１８）に相互接続し、波形発生器（２２０）は、負荷に対する電力の粗及び微制御のためにスイッチを制御する。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は、一般にスイッチング増幅器に関し、特に、低減されたコストでより
よい精度のためにブリッジされた構成における複数の独立参照出力段を用いるス
イッチング増幅器に関する。
【０００２】 （背景技術） スイッチング増幅器は、ユニポーラ又はバイポーラ電源基準と負荷との間の固
定された制御期間内の接続時間を変更する原理に歴史的に依存していた。負荷に
利用可能な電圧又は電流は、本質的に、接続デューティ・サイクルによって乗算
された接続電源のそれである（合計時間に対するＯＮ時間の比）。それゆえに、
出力電圧、電流、又は電力は、制御周期毎に一度のような頻度で更新される、変
調入力によって比例するように制御される。制御周期は、典型的に１／２０から
１／２までの範囲の興味のある最も高い周波数の周期を用いる。
【０００３】 スイッチング増幅器の出力は、負荷への適用の前にフィルタされる。これは、
変調ソースと制御周期（エイリアシング）との間のヘテロダイン・プロダクトを
低減する。より短い制御期間の使用は、より低いＱ出力フィルタの使用を許容し
、より長い制御期間は、シャープなフィルタ・スロープを要求する。従って、フ
ィルタ・コストは、より短い制御期間の使用を奨励する。
【０００４】 過去１０年間に、増幅のためのダイナミック・レンジは、劇的に増大した。今
では典型的なディジタル・オーディオ・ソースは、９６ｄＢのダイナミック・レ
ンジ及び２０ｋＨｚの帯域幅を有する。そのような信号を正確に増幅するために
、典型的なスイッチング増幅器出力段は、４０ｋＨｚ制御周波数内の概略６５，
０００分の１の最大タイミング分解能を要求し、分解能は、実質的に１ナノ秒よ
りも小さい。
【０００５】 図１は、両方の出力ドライバに対して単一の基準を用いている典型的な従来技
術のブリッジ・スイッチング増幅器出力段を示す。図２は、増幅器出力段のタイ
ミング要求事項を示し、ここでは波形２０２〜２０５は、図１の電気的制御スイ
ッチ１０２〜１０５に適用された（アクティブ−ハイ）のドライバに対応してい
る。電源１０１は、フィルタ１０６又は１０７のいずれかを通して負荷１０８に
対する電圧を制御するためにスイッチ１０２及び１０４に接続される。電源１０
１のリターン・パスは、パスを完成するためにスイッチ１０３及び１０５に接続
される。
【０００６】 スイッチ１０２から１０５までの制御は、制御回路１０９によって引き起こさ
れる。フィルタ１０６及び１０７は、出力からスイッチング・コンポーネントを
取り除くための役割をする。スイッチ１０２及び１０３は、特定のデューティ・
サイクルで排他的に起動され、スイッチ１０５は、フィルタ１０６及び１０７を
介して、一つの極性を負荷１０８に供給するために起動される。代替的に、スイ
ッチ１０４及び１０５は、特定のデューティ・サイクルで排他的に起動され、ス
イッチ１０３は、フィルタ１０６及び１０７を介して、反対の極性を負荷１０８
に供給するために起動される。
【０００７】 図１の出力段が１００ｋＨｚの典型的なレートで動作される場合には、９６ｄ
Ｂダイナミック・レンジ（６５５３６分の１）を有する信号を正確に増幅するた
めの時間分解能は、６５５３６で割った１００ｋＨｚの逆数、又は１５３ビコ秒
であることが分かる。これは、一般に入手可能なシリコン半導体のケーパビリテ
ィを越えている。相応な費用で高帯域幅、高精度信号を正確に増幅するために異
なるアプローチが示される。
【０００８】 （発明の開示） この発明は、ブリッジ形構成に複数の独立な出力段を組込んでいるスイッチン
グ増幅器に存在する。あまねく、各出力段は、共通出力負荷の単一端子に対する
独立なデューティ・サイクル及び二つ以上の静的又は動的基準電圧、電流、又は
電力のプロダクトを表す。構成は、緩和タイミング要求事項で出力電圧、電流、
又は電力を生成するために多重基準を利用することによって通常の設計よりも低
い費用でより高い精度を達成する。
【０００９】 好ましい実施例では、第１の基準の電圧が第２の基準の電圧よりも高いような
、第１及び第２の電圧基準を用いる。第１の電圧基準は、２のベキであるファク
タだけ第２の電圧基準よりも高い。複数の電気的に制御されたスイッチは、基準
を負荷に相互接続し、かつ波形発生器は、第１の電圧が負荷への電力の粗制御の
ために供給されかつ第２の電圧が負荷への電力の微制御のために供給されるよう
にスイッチを制御する。本発明は、これに関して限定されないし、かつ電気的に
制御されたスイッチを一定の順序に配列するために適するあらゆる変調方式又は
波形に適用可能であるが、波形発生器は、パルス・コード変調（ＰＣＭ）を用い
るのが好ましい。
【００１０】 負荷は、いずれかの側でフィルタされ、かつ電源に対するリターン・パスは、
フィルタされるように負荷に接続された個別のスイッチを介して接続されるのが
好ましい。二つの基準を利用する実施例では、本発明によるシステムは、直列に
負荷の各側に一つの基準を接続するために用いられる電気的に制御された第１の
ペアのスイッチと、直列に負荷の各側に他の基準を接続するために用いられる電
気的に制御された第２のペアのスイッチと、リターン・パス目的のために負荷の
いずれかの側に一つ、電気的に制御された第３のペアのスイッチとを含む。この
場合の波形発生器は、適当に各スイッチを制御するために十分な出力を含む。
【００１１】 （発明の詳細な説明） この発明は、ブリッジ形構成に二つの独立な出力段を組込んでいるスイッチン
グ増幅器にあまねく存在する。各出力段は、共通出力負荷の単一端子に対する独
立なデューティ・サイクル及び二つ以上の静的又は動的基準電圧、電流、又は電
力のプロダクトを表す。構成は、緩和タイミング要求事項で出力電圧、電流、又
は電力を生成するために多重基準を利用することによって通常の設計よりも低い
費用でより高い精度を達成する。
【００１２】 前置きとして、負荷は、それらの出力の差；即ち、二つの独立した基準／デュ
ーティ・サイクル・プロダクト間の差を受け取るように二つ（又はそれ以上）の
独立したスイッチング増幅器出力段の間にブリッジ構成で接続される。既存のス
イッチング増幅器によるように、単一基準の独立したデューティ・サイクルがブ
リッジの各出力段に対して用いられ、タイミング分解能制限は、低レベル変調を
インパクトする。
【００１３】 各出力段がプロダクトをもたらすということにおいて、同じ出力を維持するた
めに基準の低減がデューティ・サイクルにおける増大を指令するということが理
解できる。同等のデューティ・サイクル増大なしであらゆるファクタによる基準
の低減がそのファクタだけその段の出力を低減するということも理解できる。
【００１４】 ブリッジ形構成の負荷に対する極限出力が異なる信号であるということにおい
て、二つの出力段が同じ重み、又は基準／デューティ・サイクル・プロダクトを
もたらす必要はないということが理解できる。高い基準の粗情報は、より低い基
準の微情報と負荷で合計することができる。デジタル・ストリームにおける微情
報からの粗情報の分離は、単にビット・フィールド選択の事項である。アナログ
分離は、微分器を用いることによって可能である。
【００１５】 ワイド・ダイナミック・レンジを受け入れるために、各基準は、それ自体がダ
イナミック（動的）でありうる。増幅分解能要求事項は、固定された絶対値とは
反対に、しばしば電流レベルの関数である。動的基準の使用は、分解能にレベル
を追従させる。例えば、その全体が参考としてここに採り入れられる、米国特許
第５，６１０，５５３号に記述されているように、動的基準により、負荷に印加
されたエネルギーは、入力信号の瞬時値に従って変化しうる。
【００１６】 単一の負荷に対して独立な基準及び制御デューティ・サイクルを用いることに
よって、単一のスイッチング増幅器出力段のものからタイミング分解能要求事項
を変えることが従って可能である。ダイナミック・レンジを増大するためにいつ
ても瞬時レベルに適するあらゆる基準変更がなされるし、かつ出力減衰に影響を
及ぼすことに対してだけなされないということに注目する。
【００１７】 図３は、出力ドライバ毎に二つの動的基準を採り入れてる本発明の好ましい実
施例を示す図である。図４は、システムに関連付けられたタイミング波形を示す
。第１の基準、ＶＲ１は、図に示すコンデンサ及びインダクタを利用して負荷の
いずれかの側のフィルタを通して負荷２１８にエネルギーを供給すべくスイッチ
２０７及び２１０に接続される。第２の基準、ＶＲ２は、負荷のいずれかの側の
フィルタを通して負荷２１８にエネルギーを供給しかつスイッチ２０８及び２１
１の制御を供給する。電源に対するリターン・パスは、スイッチ２０９及び２１
２を通して接続される。スイッチの制御は、そのタイミング図が図４に示されて
いる、制御回路２２０によって実行される。スイッチは、市販されている（商業
的に入手可能な）パワーＭＯＳＦＥＴｓ又は他の適当なデバイスを用いて実行さ
れうる。
【００１８】 基準ＶＲ１は、粗／微制御に対する直接ビット・フィールド抽出を許容するた
めに、２のベキであるファクタだけＶＲ２よりも高いのが好ましい。出力極性に
依存して、制御された同時スイッチ・ペアは、２０８／２０９（微）を伴う２０
７／２０８（粗）、又は２１２／２１１（微）を伴う２１０／２１１（粗）のい
ずれかである。このような方法における制御は、ＶＲ２を、両側(opposite side
s)にシンキンギ及びソーシングを伴う、“擬似接地”にする。デューティ・サイ
クルにおける瞬時差は、それらが出力フィルタが許容するよりも周波数において
実質的に高いので、負荷には分からない。
【００１９】 信号４０１〜４０６は、ノード２０１〜２０６を通して供給された制御信号を
反射する。変調は、粗及び微値を増大することにより始まり、そして微減少によ
り粗増大にサインを逆にし、それに続き微増大により粗減少にする。分子（アク
ティブ）信号は、それらの補数の前に起動されて示されているということに注目
する。これは、差異間のビット・センス・リバーザルを示すことに都合がよいの
で行われる（“１（one）”は一つの側でソーシング、しかし他の側でシンキン
グを意味する）。
【００２０】 ちょうど説明した増幅器の出力段が例えば、１００ｋＨｚのレートで動作され
るという場合には、９６ダイナミック・レンジを有する信号を正確に増幅するた
めに必要なデューティ・サイクルのタイミング分解能は、６５５３６で割算しか
つ５０で乗算した、１００ｋＨｚの逆数を通して導出されうるし、（基準が同じ
５０：１の比率を示すものと想定して）８ナノ秒を結果として生じる。これは、
十分に、市販されている（即ち、商業的に入手可能な）半導体デバイスのケーパ
ビリティ内である。
【図面の簡単な説明】
【図１】 両方の出力ドライバに対して単一の基準を用いている典型的なブリッジ・スイ
ッチング増幅器出力段を示す図である。
【図２】 典型的なブリッジ形スイッチング増幅器出力段のタイミング要求事項を示す図
である。
【図３】 出力ドライバ毎に二つの動的基準を有する本発明の好ましい実施例を示す図で
ある。
【図４】 図３に示す好ましい実施例のタイミング要求事項を示す図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ， ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，Ｃ Ｚ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ， ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，Ｌ Ｔ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ， ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，Ｕ Ａ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 負荷と； 第１の基準の大きさが第２の基準の大きさよりも高い、該第１及び該第２の基
    準と； 前記基準を前記負荷に相互接続する複数の電気的に制御されたスイッチと；及
    び 前記第１の基準が前記負荷への電力の粗制御のために供給されかつ前記第２の
    基準が前記負荷への電力の微制御のために供給されるように前記スイッチを制御
    する波形発生器と、 を備えていることを特徴とするスイッチング増幅器。
  2. 【請求項２】 前記スイッチが接続される前記負荷のいずれかの側に直列に
    接続されたフィルタを更に含んでいることを特徴とする請求項１に記載のスイッ
    チング増幅器。
  3. 【請求項３】 前記基準は、電圧基準であることを特徴とする請求項１に記
    載のスイッチング増幅器。
  4. 【請求項４】 前記基準は、電流基準であることを特徴とする請求項１に記
    載のスイッチング増幅器。
  5. 【請求項５】 前記基準は、電力基準であることを特徴とする請求項１に記
    載のスイッチング増幅器。
  6. 【請求項６】 前記基準は、静的であることを特徴とする請求項１に記載の
    スイッチング増幅器。
  7. 【請求項７】 前記基準は、動的であることを特徴とする請求項１に記載の
    スイッチング増幅器。
  8. 【請求項８】 前記第１の電圧基準は、２のベキであるファクタだけ前記第
    ２の電圧基準より高いことを特徴とする請求項１に記載のスイッチング増幅器。
  9. 【請求項９】 接地に前記負荷のいずれかの側で直列に接続された電気的に
    制御されたスイッチを更に含んでいることを特徴とする請求項１に記載のスイッ
    チング増幅器。
  10. 【請求項１０】 いずれかの側に直列に接続されたフィルタを有する負荷と
    ； それぞれが異なる大きさの、複数の基準と； 両方のフィルタを通して各基準を前記負荷に相互接続する複数の電気的に制御
    されたスイッチと； 入力と；及び 前記フィルタを通して前記負荷へのエネルギーの粗及び微制御のために前記ス
    イッチを動作する複数の変調信号に前記入力を変換するための回路と、 を備えていることを特徴とするスイッチング増幅器。
  11. 【請求項１１】 前記基準は、電圧、電流又は電力基準であることを特徴と
    する請求項１０に記載のスイッチング増幅器。
  12. 【請求項１２】 前記基準は、静的であることを特徴とする請求項１０に記
    載のスイッチング増幅器。
  13. 【請求項１３】 前記基準は、動的であることを特徴とする請求項１０に記
    載のスイッチング増幅器。
  14. 【請求項１４】 前記第１の電圧基準は、２のベキであるファクタだけ前記
    第２の電圧基準より高いことを特徴とする請求項１０に記載のスイッチング増幅
    器。
  15. 【請求項１５】 接地に前記負荷のいずれかの側で直列に接続された電気的
    に制御されたスイッチを更に含んでいることを特徴とする請求項１０に記載のス
    イッチング増幅器。
  16. 【請求項１６】 前記変調信号は、パルス・コード変調（ＰＣＭ）信号であ
    ることを特徴とする請求項１０に記載のスイッチング増幅器。
  17. 【請求項１７】 フィルタされた負荷と； 第１の基準の電圧が第２の基準の電圧よりも高い、該第１及び該第２の電圧基
    準と； 一つが直列に前記フィルタされた負荷の各側に接続され、各スイッチの他の側
    が前記第１の電圧基準に接続される、電気的に制御された第１のペアのスイッチ
    と； 一つが直列に前記フィルタされた負荷の各側に接続され、各スイッチの他の側
    が前記第２の電圧基準に接続される、電気的に制御された第２のペアのスイッチ
    と； 一つが直列に前記フィルタされた負荷の各側に接続され、各スイッチの他の側
    が接地へのパスを形成する、電気的に制御された第３のペアのスイッチと； 変調された入力信号に従って各スイッチを制御する波形発生器と、 を備えていることを特徴とするスイッチング増幅器。
  18. 【請求項１８】 前記入力信号は、オーディオ信号であることを特徴とする
    請求項１７に記載のスイッチング増幅器。
  19. 【請求項１９】 前記入力信号は、パルス・コード変調されることを特徴と
    する請求項１７に記載のスイッチング増幅器。
  20. 【請求項２０】 前記波形発生器は、前記変調された入力信号の関数として
    前記第１の基準が前記負荷への電力の粗制御のために供給されかつ前記第２の基
    準が前記負荷への電力の微制御のために供給されるように各スイッチを制御する
    ことを特徴とする請求項１７に記載のスイッチング増幅器。
JP2000581746A 1998-11-12 1999-11-12 多重基準、高精度スイッチング増幅器 Expired - Fee Related JP4707233B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10794898P 1998-11-12 1998-11-12
US60/107,948 1998-11-12
PCT/US1999/026691 WO2000028658A1 (en) 1998-11-12 1999-11-12 Multi-reference, high-accuracy switching amplifier

Publications (3)

Publication Number Publication Date
JP2002530000A true JP2002530000A (ja) 2002-09-10
JP2002530000A5 JP2002530000A5 (ja) 2007-01-11
JP4707233B2 JP4707233B2 (ja) 2011-06-22

Family

ID=22319342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000581746A Expired - Fee Related JP4707233B2 (ja) 1998-11-12 1999-11-12 多重基準、高精度スイッチング増幅器

Country Status (12)

Country Link
US (1) US6535058B1 (ja)
EP (1) EP1131886B1 (ja)
JP (1) JP4707233B2 (ja)
KR (1) KR100704859B1 (ja)
CN (1) CN1199349C (ja)
AT (1) ATE358907T1 (ja)
AU (1) AU766843B2 (ja)
BR (1) BR9915269A (ja)
CA (1) CA2349181A1 (ja)
DE (1) DE69935731T2 (ja)
MX (1) MXPA01004786A (ja)
WO (1) WO2000028658A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283462A (ja) * 2007-05-10 2008-11-20 Yamaha Corp デジタルアンプ装置およびスピーカ装置
JP4871398B2 (ja) * 2007-02-01 2012-02-08 ジェイエム エレクトロニクス リミテッド エルエルシー スイッチング型増幅器のサンプリング周波数を増加する方法とシステム

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116162B2 (en) * 2002-08-27 2006-10-03 Jam Technologies, Llc Reduced output topology for multi-reference switching amplifiers
KR100452767B1 (ko) * 2002-10-24 2004-10-14 월드탑텍(주) 정현파 발생 회로, 이를 이용한 무정전 전원 장치
DE60317299T2 (de) 2003-02-17 2008-08-28 D&M Holdings, Inc., Sagamihara Pulsbreitenmodulationsverstärker
US7132886B2 (en) * 2003-08-11 2006-11-07 Jam Technologies, Inc. Detecting load current in multi-reference amplifiers
US7629157B2 (en) 2003-08-11 2009-12-08 Codexis, Inc. Ketoreductase polypeptides and related polynucleotides
US7230500B2 (en) * 2004-06-28 2007-06-12 Jam Technologies, Inc. Synchronous delay-line amplification technique
US7116168B2 (en) * 2004-12-01 2006-10-03 Creative Technology Ltd Power multiplier system and method
CN101160716B (zh) * 2005-04-07 2012-10-03 Nxp股份有限公司 包括开关放大器和负载的装置
WO2008095044A2 (en) * 2007-01-30 2008-08-07 Jm Electronics Ltd. Llc Filter compensation for switching amplifiers
WO2008095145A1 (en) * 2007-01-31 2008-08-07 Jm Electronics Ltd. Llc Low rf interference switching amplifier and method
US8330541B2 (en) * 2011-03-01 2012-12-11 Maxim Integrated Products, Inc. Multilevel class-D amplifier
US9413854B1 (en) * 2013-07-15 2016-08-09 Amazon Technologies, Inc. Network-accessible signal processing service
US11102583B1 (en) 2019-03-27 2021-08-24 Cirrus Logic, Inc. Current vectoring to electroacoustic output transducers having multiple voice coils
US11026035B1 (en) 2019-04-19 2021-06-01 Cirrus Logic, Inc. Transducer electrical characteristic and state sensing using multiple voice coils

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6225504A (ja) * 1985-07-20 1987-02-03 リツエンツイア・パテント−フエルヴアルツングス−ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 切換増幅器
JPS6260306A (ja) * 1985-09-10 1987-03-17 Toshiba Corp Ｐｗｍドライブ回路
US4748421A (en) * 1987-04-08 1988-05-31 Scs Telecom, Inc. Enhanced class SM power amplifier
JPS63194597A (ja) * 1987-02-04 1988-08-11 Mitsubishi Electric Corp 直流モ−タ制御装置
JPH029374Y2 (ja) * 1979-01-31 1990-03-08
JPH0443706A (ja) * 1990-06-11 1992-02-13 Mitsubishi Electric Corp パルス幅変調増幅器
JPH04172705A (ja) * 1990-11-06 1992-06-19 Mitsubishi Electric Corp パルス幅変調増幅器
US5515002A (en) * 1994-01-20 1996-05-07 Siemens Aktiengesellschaft Power amplifier for feeding an inductive load having switched transistors
JPH08191220A (ja) * 1995-01-09 1996-07-23 Matsushita Electric Ind Co Ltd Ｄ級電力増幅器
WO1997049175A1 (en) * 1996-06-20 1997-12-24 Tripath Technology, Inc. Oversampled, noise-shaping, mixed-signal processor

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900823A (en) * 1973-03-28 1975-08-19 Nathan O Sokal Amplifying and processing apparatus for modulated carrier signals
GB2064901B (en) * 1979-11-30 1984-11-07 Harris Corp Digital high power amplifier
US4404526A (en) 1981-02-02 1983-09-13 Kirn Larry J High fidelity audio encoder/amplifier
EP0250718A1 (de) * 1986-06-30 1988-01-07 Siemens Aktiengesellschaft Stromversorgung für einen induktiven Verbraucher, insbesondere eine Gradientenspule, mit Steuer- und Regeleinrichtung
US4773096A (en) 1987-07-20 1988-09-20 Kirn Larry J Digital switching power amplifier
JPH04241836A (ja) * 1991-01-16 1992-08-28 Toshiba Corp 傾斜磁場アンプ装置
US5309297A (en) 1991-10-16 1994-05-03 Rohm Co., Ltd. Digital cassette tape reproducing device including novel drive circuit
JPH05269102A (ja) * 1991-11-28 1993-10-19 Toshiba Corp 傾斜磁場アンプ装置
US5270657A (en) * 1992-03-23 1993-12-14 General Electric Company Split gradient amplifier for an MRI system
US5610553A (en) 1993-03-02 1997-03-11 Kirn; Larry Switching amplifier with impedance transformation output stage
US5382915A (en) * 1993-07-06 1995-01-17 Motorola, Inc. Pulsewidth-modulated amplifier having analog mode
US5613010A (en) 1994-03-30 1997-03-18 Apple Computer, Inc. Apparatus for reproducing sound with a reduced dynamic range
US5398003A (en) 1994-03-30 1995-03-14 Apple Computer, Inc. Pulse width modulation speaker amplifier
US5617058A (en) * 1995-11-13 1997-04-01 Apogee Technology, Inc. Digital signal processing for linearization of small input signals to a tri-state power switch
US5663647A (en) * 1995-12-29 1997-09-02 General Electric Company Switching gradient amplifier with adjustable DC bus voltage
JPH10145887A (ja) 1996-11-07 1998-05-29 Sony Corp スピーカ装置
IT1291783B1 (it) * 1997-02-21 1999-01-21 Claudio Lastrucci Un filtro di ricostruzione per l'eliminazione del residuo di commutazione in un sistema a commutazione o simile
US5886572A (en) 1997-07-25 1999-03-23 Motorola, Inc. Method and apparatus for reducing distortion in a power amplifier
US5909153A (en) 1998-02-05 1999-06-01 Tripath Technology, Inc. Method and apparatus for compensating for delays in modulator loops
US5949282A (en) 1998-02-25 1999-09-07 National Semiconductor Corporation Class D amplifier no low pass filter feedback with zero phase delay
DE19837439C2 (de) 1998-08-18 2000-07-13 Siemens Ag Verfahren und Vorrichtung zum Erzeugen von Ansteuersignalen für eine Leistungsendstufe und Leistungsendstufe
US6441685B1 (en) * 2000-03-17 2002-08-27 Jl Audio, Inc. Amplifier circuit and method for providing negative feedback thereto

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH029374Y2 (ja) * 1979-01-31 1990-03-08
JPS6225504A (ja) * 1985-07-20 1987-02-03 リツエンツイア・パテント−フエルヴアルツングス−ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 切換増幅器
JPS6260306A (ja) * 1985-09-10 1987-03-17 Toshiba Corp Ｐｗｍドライブ回路
JPS63194597A (ja) * 1987-02-04 1988-08-11 Mitsubishi Electric Corp 直流モ−タ制御装置
US4748421A (en) * 1987-04-08 1988-05-31 Scs Telecom, Inc. Enhanced class SM power amplifier
JPH0443706A (ja) * 1990-06-11 1992-02-13 Mitsubishi Electric Corp パルス幅変調増幅器
JPH04172705A (ja) * 1990-11-06 1992-06-19 Mitsubishi Electric Corp パルス幅変調増幅器
US5515002A (en) * 1994-01-20 1996-05-07 Siemens Aktiengesellschaft Power amplifier for feeding an inductive load having switched transistors
JPH08191220A (ja) * 1995-01-09 1996-07-23 Matsushita Electric Ind Co Ltd Ｄ級電力増幅器
WO1997049175A1 (en) * 1996-06-20 1997-12-24 Tripath Technology, Inc. Oversampled, noise-shaping, mixed-signal processor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4871398B2 (ja) * 2007-02-01 2012-02-08 ジェイエム エレクトロニクス リミテッド エルエルシー スイッチング型増幅器のサンプリング周波数を増加する方法とシステム
JP4875170B2 (ja) * 2007-02-01 2012-02-15 ジェイエム エレクトロニクス リミテッド エルエルシー スイッチング型増幅器に関するサンプリング周波数の低減
JP2008283462A (ja) * 2007-05-10 2008-11-20 Yamaha Corp デジタルアンプ装置およびスピーカ装置
JP4710870B2 (ja) * 2007-05-10 2011-06-29 ヤマハ株式会社 デジタルアンプ装置およびスピーカ装置

Also Published As

Publication number Publication date
DE69935731T2 (de) 2007-12-27
KR20010089447A (ko) 2001-10-06
US6535058B1 (en) 2003-03-18
CA2349181A1 (en) 2000-05-18
BR9915269A (pt) 2001-08-07
AU766843B2 (en) 2003-10-23
WO2000028658A1 (en) 2000-05-18
KR100704859B1 (ko) 2007-04-09
JP4707233B2 (ja) 2011-06-22
CN1199349C (zh) 2005-04-27
AU3099300A (en) 2000-05-29
ATE358907T1 (de) 2007-04-15
DE69935731D1 (de) 2007-05-16
WO2000028658A9 (en) 2001-01-04
MXPA01004786A (es) 2002-09-18
CN1326613A (zh) 2001-12-12
EP1131886A4 (en) 2003-12-03
EP1131886B1 (en) 2007-04-04
EP1131886A1 (en) 2001-09-12

Similar Documents

Publication Publication Date Title
JP2002530000A (ja) 多重基準、高精度スイッチング増幅器
US5262733A (en) Pulse-width modulation amplifier
JP3022957B2 (ja) チョップサンプルアンドホールド回路
JP3459109B2 (ja) 自己構成可能な二元的ブリッジパワー増幅器
JPH02177607A (ja) パルス幅変調増幅回路
TW201242226A (en) Dual-mode charge pump
JP2001512959A (ja) バックブースト切替えレギュレータ
US6307431B1 (en) PWM bridge amplifier with input network configurable for analog or digital input not needing a triangular wave generator
KR101041913B1 (ko) 다중위상 임피던스 변환 증폭기
US20020070787A1 (en) Rail to rail rectifying integrator
US6320465B1 (en) Constant duty-cycle limiting of analog input signal swing in a class-D amplifier
US6509793B2 (en) Switching amplifier resolution enhancement apparatus and methods
USRE43265E1 (en) Reduced output topology for multi-reference switching amplifiers
US6538505B1 (en) Distortion reduction technique for inductive boost amplifier
JP3189077B2 (ja) Σδａｄ変換器
US5760728A (en) Input stage for an analog-to-digital converter and method of operation thereof
JP2003529994A (ja) 高周波スイッチモード電力増幅器
US6768375B2 (en) Multi-reference high accuracy switching amplifier expansion
KR100567458B1 (ko) 리플궤환 필터를 이용한 아날로그/디지털 혼합형 증폭기
JP2002530918A (ja) ジッタ防止回路
JPS5834856Y2 (ja) 電力分配回路
JP3408027B2 (ja) Ｆｓｋ検波回路
WO2000070754A1 (en) Distortion reduction technique for inductive boost amplifier
JPS62271519A (ja) 容量性負荷の駆動装置
JPS62199106A (ja) 時定数ミユ−ト回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090601

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090901

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100311

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100517

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100603

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110315

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees