JP4706289B2

JP4706289B2 - 印刷ヘッド駆動回路

Info

Publication number: JP4706289B2
Application number: JP2005071333A
Authority: JP
Inventors: 篤梅田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-03-31
Filing date: 2005-03-14
Publication date: 2011-06-22
Anticipated expiration: 2025-03-14
Also published as: JP2005313612A

Description

本発明は、印刷ヘッドの各部を駆動するための駆動回路に関する。

従来、駆動すべき圧力発生素子（ピエゾ素子）の数が変動しても、ノズル開口からインクを安定的に吐出することができるようにすることを目的とした印刷ヘッドの駆動回路が提案されている。この印刷ヘッド駆動回路では、駆動信号出力回路においてダーリントン接続されたトランジスタのうち、後段のトランジスタのベースに対して、第１及び第２のスイッチング速度補正回路から補正電位印加用端子を介して所定の電位（補正電位）を印加して、後段のトランジスタのベースに対する電荷の補助的な注入或いは該ベースからの電荷の補助的な流出を行うことが可能である。その結果、補正電位印加用端子に印加した電位によって後段のトランジスタのスイッチング速度を任意に補正することが可能になる（例えば特許文献１参照）。
特開2000-211126号公報

ところで、図１に示す従来の印刷ヘッド駆動回路では、電力増幅回路３と印刷ヘッド５側のアナログスイッチ７等とを接続する駆動電圧伝達線路１１の電位（以下、「COM電位」と表記する）と、ピエゾ素子９のバイアス電位とを印字停止時に一致させることで、印字の安定性の向上を図ると共に、ピエゾ素子９の長寿命化をも図っている。しかし、電力増幅回路３を含む駆動電圧生成回路１側には、42Vの直流電源からの出力電圧が駆動電源として印加されており、他方において、ピエゾ素子９側には、5Vの直流電源からの抵抗１３を介してコンデンサ１５に充電される電荷か、ピエゾ素子９のバイアス電圧として印加される。そのため、COM電位とピエゾ素子９のバイアス電位との間に電位差が生じて、駆動電圧伝達線路１１側からピエゾ素子９側にリーク電流が流れるので、プリンタ待機中の電力消費量が大きいという問題点があった。

従って本発明の第１の目的は、プリンタ待機中の電力消費量を抑制することによって、省電力を測ることが可能な印刷ヘッド駆動回路を提供することにある。

また、本発明の第２の目的は、プリンタが待機状態にある場合に、短時間で印刷動作が再開可能な状態に復帰することができる印刷ヘッド駆動回路を提供することにある。

本発明に従う印刷ヘッド駆動回路は、印刷ヘッドに設けられた、インクを吐出するためのノズルを駆動するノズル駆動手段と、上記ノズル駆動手段に所定のバイアス電圧を出力するバイアス電圧出力手段と、上記各ノズル駆動手段を駆動するための電圧を生成して出力する駆動電圧生成出力手段と、上記駆動電圧生成出力手段へ駆動停止信号が出力されたとき、その駆動停止信号の出力に同期して上記バイアス電圧出力手段による上記ノズル駆動手段へのバイアス電圧の出力を遮断する遮断手段と、を備える。

本発明に係る好適な実施形態では、上記バイアス電圧出力手段が、上記駆動電圧生成出力手段に給電する第１の電源よりも低い電圧を出力する第２の電源からの給電を受けて電力を蓄積する。

上記とは別の実施形態では、上記遮断手段が、上記駆動停止信号が出力されたときに、上記バイアス電圧出力手段に蓄積されている電力を放電するための回路を形成するようにしている。

また、上記とは別の実施形態では、上記遮断手段が、上記駆動停止信号が出力されていないときには、上記第２の電源からの電力を上記バイアス電圧出力手段へ充電するための回路を形成するようにしている。

また、上記とは別の実施形態では、上記遮断手段が、上記駆動停止信号が出力されていないときには、上記第１の電源からの電力を上記バイアス電圧出力手段へ充電するための回路を形成するようにしている。

更に、上記とは別の実施形態では、上記遮断手段による上記充電回路の形成が、上記印刷ヘッドが待機状態から印刷動作を再開するに際して出力される駆動指令信号によって行われる。

本発明によれば、プリンタ待機中の電力消費量を抑制することによって、省電力を測ることが可能な印刷ヘッド駆動回路を提供することができる。

また、本発明によれば、プリンタが待機状態にある場合に、短時間で印刷動作が再開可能な状態に復帰することができる印刷ヘッド駆動回路を提供することができる。

以下、本発明の実施の形態を、図面により詳細に説明する。

図２は、本発明の一実施形態に係る印刷ヘッド駆動回路の回路構成図である。

図２において、符号２１で示すＤ／Ａコンバータ（以下、「ＤＡＣ」と表記する）や前置増幅器と共に台形波電圧生成回路２５を構成する電力増幅器２３は、駆動電圧伝達線路２７を通じて印刷ヘッド２９側のアナログスイッチ３１やピエゾ素子３３に接続されている。電力増幅器２３は、ＮＰＮパワートランジスタ２３_１と、ＰＮＰパワートランジスタ２３_２とがプッシュ・プル接続されて構成されており、電力増幅器２３には、42Vの直流電源からの出力電圧が印加される。

台形波電圧生成回路２５は、ＡＳＩＣ（Application Specific Integrated Circuit）（図示しない）から上記ＤＡＣへ出力される駆動指令信号に従って台形波電圧を生成し、駆動電圧伝達線路２７を通じて該台形波電圧を印刷ヘッド２９へ出力する。台形波電圧生成回路２５は、ＡＳＩＣ（図示しない）から上記ＤＡＣへパワ−セーブ信号として論理レベル"Ｌ"の電圧信号が出力されると、上記台形波電圧の生成を停止する。

一方、ピエゾ素子３３には、抵抗３５及び（電解）コンデンサ３７から成るバイアス電圧供給回路３９が接続されている。このバイアス電圧供給回路３９には、ＡＳＩＣ（図示しない）からの指令信号（上述した駆動指令信号、又はパワーセーブ信号）に基づいて、5Vの直流電源から抵抗３５を通じた（電解）コンデンサ３７への充電、及び（電解）コンデンサ３７から抵抗３５を通じたアースへの放電を制御するためのバイアス電圧制御回路４１が接続されている。バイアス電圧制御回路４１は、抵抗４３、抵抗４５、遮断手段を構成するＮＰＮトランジスタ（以下、「ＴＲ」と略記する）４７（以下同じ）、抵抗４９、抵抗５１、抵抗５３、ＰＮＰトランジスタ（以下、「ＴＲ」と略記する）５５、及びＴＲ４７と共に遮断手段を構成するＴＲ５７（以下同じ）を備える。抵抗４３、抵抗４５、ＴＲ４７、及び抵抗４９により第１のスイッチング回路を、抵抗５１、抵抗５３、ＴＲ５５、及びＴＲ５７により第２のスイッチング回路を、夫々構成する。

第１のスイッチング回路において、抵抗４３は、例えばＡＳＩＣ（図示しない）に接続されている制御信号伝送線路５９とＴＲ４７のベースとの間に、抵抗４５は、ＴＲ４７のベースとエミッタとの間に、抵抗４９は、5V電源とＴＲ４７のコレクタとの間に、夫々接続されている。ＴＲ４７は、そのベースに、抵抗４３を通じて制御信号伝送線路５９から上述した駆動指令信号として論理レベル"Ｈ"の電圧信号が印加されることによって、導通状態になる（ターンオンする）。

第２のスイッチング回路において、ＴＲ５５は、エミッタ側が5Vの直流電源に、コレクタ側がＴＲ５７のコレクタと（バイアス電圧供給回路３９の）抵抗３５に、ベースが抵抗５１に、夫々接続されている。また、ＴＲ５７は、コレクタ側がＴＲ５５のコレクタと（バイアス電圧供給回路３９の）抵抗３５に、ベース側が抵抗５３に、エミッタ側がアースに、夫々接続されている。抵抗５１は、（第１のスイッチング回路の）ＴＲ４７のコレクタと、ＴＲ５５のベースとの間に、抵抗５３は、（第１のスイッチング回路の）ＴＲ４７のコレクタと、ＴＲ５７のベースとの間に、夫々接続されている。ＴＲ５５は、上述した（第１のスイッチング回路の）ＴＲ４７の導通によって導通し、ＴＲ４７が非導通になることによって非導通になる。一方、ＴＲ５７は、ＴＲ４７が非導通になることによって導通し、ＴＲ４７が導通することによって非導通になる。

上記構成において、印刷ヘッド２９による印字動作を実行させるために、ＡＳＩＣ（図示しない）から（台形波電圧生成回路２５の）ＤＡＣに対し、駆動指令信号が出力されると、これにより台形波電圧生成回路２５での台形波電圧の生成が開始され、印刷ヘッド２９が印字動作を開始する。その結果、駆動電圧伝達線路２７の電位、即ち、COM電位は中間電位（例えば略20V）を中心として上／下に変動する。一方、上記駆動指令信号は、上記ＤＡＣへの印加と同期してバイアス電圧制御回路４１にも印加される。抵抗４３を通じてＴＲ４７のベースに上記駆動指令信号が印加されると、ＴＲ４７が導通してＴＲ４７のコレクタ電位が略0Vになり、5V電源から抵抗４９、及びＴＲ４７を通じてアースに至る閉回路が形成される。これによりＴＲ５５のベース電位が略0Vよりも抵抗５１の電圧降下分だけ高い電圧値にまで低下するので、ＴＲ５５が導通し、5V直流電源からＴＲ５５、及び抵抗３５を通じて（電解）コンデンサ３７に対して充電が行われる。ここでは、ＴＲ４７のコレクタ電位が略0Vになっているから、ＴＲ５７は非導通状態を維持する。

上記とは逆に、印刷ヘッド２９による印字動作を一時停止させるために、ＡＳＩＣ（図示しない）から（台形波電圧生成回路２５の）ＤＡＣに対し、パワーセーブ信号（つまり、論理レベル"Ｌ"の電圧信号）が出力されると、これにより台形波電圧生成回路２５での台形波電圧の生成が停止され、印刷ヘッド２９も印字動作を停止する。その結果、上記COM電位は略0Vになる。上記パワーセーブ信号は、上記ＤＡＣへの印加と同期してバイアス電圧制御回路４１にも印加される。抵抗４３を通じてＴＲ４７のベースに上記パワーセーブ信号が印加されると、ＴＲ４７が導通から非導通に切り替わり、ＴＲ４７のコレクタ電位が略0Vから5V直流電源の出力電圧（5V）より抵抗４９の電圧降下分を差し引いた値にまで上昇する。これにより、ＴＲ５５は導通から非導通に切り替わる。他方、ＴＲ５７のベース電位は、略0Vから5Vの直流電源の出力電圧（5V）より抵抗４９の電圧降下分と、抵抗５３の電圧降下分とを差し引いた値にまで上昇する。これにより、ＴＲ５７は、非導通から導通に切り替わり、（電解）コンデンサ３７から抵抗３５、及びＴＲ５７を通じてアースに至る閉回路が形成され、（電解）コンデンサ３７から、抵抗３５、及びＴＲ５７を通じてアースに対し、（電解）コンデンサ３７に蓄積されていた電荷が放電される。その結果、バイアス電位も、略0Vになる。即ち、ＴＲ４７が導通状態から非導通状態に切り替わると共に、ＴＲ５７が非導通状態から導通状態に切り替わることによって、駆動電圧生成出力手段（台形波電圧生成回路２５）へ駆動停止信号が出力されたとき、その駆動停止信号の出力に同期してバイアス電圧出力手段（（電解）コンデンサ３７）によるノズル駆動手段（ピエゾ素子３３）へのバイアス電圧の出力が遮断されることになる。

図３は、COM電位の遷移とバイアス電位の遷移との関係を示すタイミングチャートである。

図３において、時間ｔ_１でパワーセーブ信号、即ち、論理レベル"Ｌ"の電圧信号がＡＳＩＣ（図示しない）から出力されると、COM電位、及びバイアス電位共に、徐々に低下して、時間ｔ_２で共に略0Vになる。時間ｔ_２においては、COM電位とバイアス電位との間には電位差はない。
上述した本発明の一実施形態によれば、印字の安定性の向上と、ピエゾ素子９の長寿命化を図ることが可能であると共に、印字停止時におけるCOM電位とバイアス電位との間の電位差を解消することができるので、プリンタ待機中の電力消費量を抑制することによって、省電力を測ることも可能になる。

図４は、本発明の一実施形態の第１の変形例に係る印刷ヘッド駆動回路の回路構成図である。

本変形例は、図２に示したバイアス電圧制御回路４１において、第１のスイッチング回路の抵抗４３、抵抗４５、及びＴＲ４７を除去し、それらの替わりにバッファ６１を設け、また、第２のスイッチング回路のＴＲ５５に替えてＰＮＰトランジスタを、ＴＲ５７に替えてＮＰＮトランジスタを、夫々ＴＲ５５´、遮断手段、即ち、ＴＲ５７´（以下同じ）として用いることとした点で、図２に記載のバイアス電圧制御回路４１と構成が相違する。その他の構成については、図２に記載したものと同様であるので、図４において、図２に記載したものと同一物には同一符号を付してそれらの説明を省略する。

ＡＳＩＣ（図示しない）から制御信号伝送線路５９を通じて台形波電圧生成回路、及びバイアス電圧制御回路４１´に伝送される制御信号（駆動指令信号）の電圧レベルは、例えば3.3Vである。バッファ６１は、上記制御信号の電圧レベルを3.3Vから5Vに変換する機能を備えている。

上記構成のバイアス電圧制御回路４１´において、3.3Vの駆動指令信号がＡＳＩＣ（図示しない）側から（バイアス電圧制御回路４１´に）印加されると、それによりＴＲ５５´、ＴＲ５７´のベース電位が上昇するので、ＴＲ５５´が導通し、ＴＲ５７´は非導通となる。その結果、5Vの直流電源からＴＲ５５´、抵抗３５、及び（電解）コンデンサ３７を通じてアースに至る閉回路が形成されるので、5Vの直流電源から（電解）コンデンサ３７に対して充電が行われる。一方、上述したパワ−セーブ信号がＡＳＩＣ（図示しない）側から（バイアス電圧制御回路４１´に）印加されると、それによりＴＲ５５´、ＴＲ５７´のベース電位が低下するので、ＴＲ５７´が導通し、ＴＲ５５´は非導通となる。その結果、（電解）コンデンサ３７に蓄積されている電荷が、抵抗３５、及びＴＲ５７´を通じて放電される。

本変形例においても、上述した本発明の一実施形態におけると同様の効果を奏し得る。

ところで、各ノズル毎にノズル駆動手段として備えられる複数個のピエゾ素子の容量と、各ピエゾ素子にバイアス電圧を印加するための（電解）コンデンサの容量とを比較すると、各ピエゾ素子の容量が、例えば1μＦ以下であるのに対して、（電解）コンデンサの容量は、例えば4000μＦであり、（電解）コンデンサの容量は、各ピエゾ素子の容量に比較してはるかに大きい。これは、（例えば5Vの）直流電源から（例えば400Ωの）抵抗を通じて（電解）コンデンサに充電される電圧が、（電解）コンデンサからバイアス電圧として各ピエゾ素子に印加されるためである。換言すれば、（電解）コンデンサが蓄電池としての機能を果たしているためである。よって、（電解）コンデンサの容量（4000μＦ）と、抵抗値（400Ω）との積によって決まる（ＣＲ）時定数が大きいので、（電解）コンデンサからの出力電圧が、上記電源電圧（例えば5V）に達するまで充電するのに（例えば数秒程度を要し）時間がかかる。
例えば、図１で示した従来の印刷ヘッド駆動回路のように、印字動作停止時／印字動作再開時に上記直流電源からの上記（電解）コンデンサへの給電をオン／オフするのであれば、上記（電解）コンデンサの充電に時間がかかったとしても問題は生じない。
しかし、印字動作を継続している最中に、省電力などのため、一時的に5Vの直流電源から（電解）コンデンサへの給電を停止させてプリンタをスタンバイ状態にしたい場合がある。そのような場合、上記のように、（電解）コンデンサの充電に時間がかかると、プリンタがスタンバイ状態から印字動作可能な状態に復帰するのに時間がかかるという問題点が生じる。

そこで、上記問題点に鑑みて、以下に説明するような上記一実施形態に係る第２の変形例が提案される。

図５は、本発明の一実施形態の第２の変形例に係る印刷ヘッド駆動回路の回路構成図である。

本変形例は、図４に示したバイアス電圧制御回路４１´において、第１のスイッチング回路の抵抗４１、第２のスイッチング回路の抵抗５１、抵抗５３、及びバッファ６１が夫々接続されている制御信号伝送線路５９´とアースとの間に、例えばツェナ電圧（Ｖ_Ｚ）が12VのツェナダイオードＺＤ６３を接続すると共に、抵抗４１が接続される直流電源、及びＴＲ５５´が接続される直流電源を、5Vの直流電源ではなく、42Vの直流電源に替えた点で、図４に記載のバイアス電圧制御回路４１´と構成が相違する。その他の構成については、図４に記載したものと同様であるので、図５において、図４に記載したものと同一物には同一符号を付してそれらの説明を省略する。

上記構成のバイアス電圧制御回路４２において、プリンタをスタンバイ状態から印字動作可能な状態に復帰させるため、ＡＳＩＣ（図示しない）から制御信号線路５９を通じて駆動指令信号（論理レベル"Ｈ"の電圧信号）がバイアス電圧制御回路４２に印加されると、ＴＲ５５´、遮断手段、即ち、ＴＲ５７´（以下同じ）のベース電位がＶ_Ｚ（＝12V）から抵抗５１での電圧降下分を差し引いた値よりも例えば5V分だけ上昇する。これにより、ＴＲ５５´が導通し、ＴＲ５７´は非導通となる。その結果、42Vの直流電源からＴＲ５５´、抵抗３５、及び（電解）コンデンサ３７を通じてアースに至る閉回路が形成されるので、42Vの直流電源から（電解）コンデンサ３７に対して（抵抗３５における電圧降下により）例えば11V程度の直流電圧で充電が行われる。この場合、供給電圧を5Vの直流電圧から42Vの直流電圧に替えたので、（電解）コンデンサ３７の容量が例えば4000μＦと大きくても、（電解）コンデンサ３７における充電電圧は比較的短時間で所定値（例えば5V）に達することになる。

以上、本発明の好適な実施形態、及びその変形例を説明したが、これらは本発明の説明のための例示であって、本発明の範囲をこの実施形態、及びその変形例にのみ限定する趣旨ではない。本発明は、他の種々の形態でも実施することが可能である。

従来の印刷ヘッド駆動回路の回路構成図。本発明の一実施形態に係る印刷ヘッド駆動回路の回路構成図。 COM電位の遷移とバイアス電位の遷移との関係を示すタイミングチャート。本発明の一実施形態の第１の変形例に係る印刷ヘッド駆動回路の回路構成図。本発明の一実施形態の第２の変形例に係る印刷ヘッド駆動回路の回路構成図。

符号の説明

２１Ｄ／Ａコンバータ（ＤＡＣ）、前置増幅器
２３電力増幅器
２３_１ＮＰＮパワートランジスタ（ＴＲ）
２３_２ＰＮＰパワートランジスタ（ＴＲ）
２５台形波電圧生成回路
２７駆動電圧伝達線路
２９印刷ヘッド２９
３１アナログスイッチ
３３ピエゾ素子
３５抵抗
３７（電解）コンデンサ
３９バイアス電圧供給回路
４１バイアス電圧制御回路

Claims

印刷ヘッドに設けられた、インクを吐出するためのノズルを駆動するピエゾ素子と、
前記ピエゾ素子の一方の端子に所定のバイアス電圧を出力するコンデンサと、
印刷実行時に前記各ピエゾ素子を駆動するための電圧を生成して前記各ピエゾ素子の他方の端子に出力する駆動電圧生成出力手段と、
前記駆動電圧生成出力手段へ印刷停止のための駆動停止信号が出力されたとき、該駆動停止信号の出力に同期して前記コンデンサによる前記ピエゾ素子の前記他方の端子へのバイアス電圧の出力を遮断する遮断手段と、
を備える印刷ヘッド駆動回路であって、
前記遮断手段が、前記駆動停止信号が出力されたときに、前記コンデンサに蓄積されている電力を放電するための回路を形成するようにした印刷ヘッド駆動回路。
請求項１記載の印刷ヘッド駆動回路において、
前記コンデンサが、前記駆動電圧生成出力手段に給電する第１の電源よりも低い電圧を出力する第２の電源からの給電を受けて電力を蓄積する印刷ヘッド駆動回路。
請求項１又は請求項２記載の印刷ヘッド駆動回路において、
前記遮断手段が、前記駆動停止信号が出力されていないときには、前記第２の電源からの電力を前記コンデンサへ充電するための回路を形成するようにした印刷ヘッド駆動回路。
請求項１又は請求項２記載の印刷ヘッド駆動回路において、
前記遮断手段が、前記駆動停止信号が出力されていないときには、前記第１の電源からの電力を前記コンデンサへ充電するための回路を形成するようにした印刷ヘッド駆動回路。
請求項３又は請求項４記載の印刷ヘッド駆動回路において、
前記遮断手段による前記充電回路の形成が、前記印刷ヘッドが待機状態から印刷動作を再開するに際して出力される駆動指令信号によって行われる印刷ヘッド駆動回路。