JP2011211814A - 電源装置 - Google Patents

Abstract

【課題】 制御部のない簡易な回路構成により、電源入力の開始時及び終了時にインクジェットヘッドの不正な動作を防ぐインクジェットヘッドの電源装置を提供する。
【解決手段】
インクの吐出駆動電圧と、この駆動電圧より低く、インク吐出を制御するための制御電圧とをインクジェットヘッドへ出力する電源装置であって、駆動電圧を制御電圧に変換して出力する電圧変換部と、カソードが入力電源側に接続された定電圧ダイオードと、定電圧ダイオードに直列に接続された抵抗器と、定電圧ダイオード及び抵抗器に対して、定電圧ダイオードのアノード側に接続されたコンデンサと、駆動電圧の出力の有無を切り替えるスイッチと、コンデンサの電圧が所定の基準電圧以上である場合は、スイッチをオンする電圧比較部とを備える。
【選択図】 図２

Description

この発明は、インクジェットプリンタのインクジェットヘッド駆動回路へ電源を供給する電源装置に関する。

以前より、複数の異なる電圧を用いてインクジェットヘッドの各部を駆動、および、制御するインクジェットプリンタがある。このようなインクジェットプリンタでは、インクジェットヘッドのインク吐出部の駆動には、インクジェットヘッドの駆動制御用の論理演算を行って制御信号を出力するための電圧よりも高い電圧が用いられる。

このようなインクジェットプリンタにおいて、インクジェットヘッドの駆動制御信号が入力されないままインク吐出部を駆動する電圧が加えられると、不正なインクの吐出が行われたり、インクジェットヘッドが破壊されたりするという問題があった。そこで、従来、インク吐出駆動部への電圧は、制御信号出力部へ電圧が入力されてから供給され、また、このインク吐出駆動部への電圧の入力が切断されるまで制御信号出力部への電圧の入力が維持されるような電源装置が開発されている。

例えば、特許文献１には、インクの吐出制御を行う電圧によりシステム制御回路を動作させて、このシステム制御回路により所定の電圧以上の入力が検出された場合にのみ、インク吐出駆動部への電圧出力スイッチをオンとする技術が開示されている。また、例えば、特許文献２には、データや制御信号の処理部への電圧入力があると、半導体スイッチがオンされてインクジェットヘッドの駆動部、および、負荷部に電圧が出力される構成が開示されている。

特開２００２−３３７３４２号公報 特開２００５−２７１６０号公報

しかしながら、インクジェットヘッドの電源装置において、単にインク吐出駆動部への電源入力の開始が制御信号出力部への電源入力の開始よりも遅いだけでは、制御信号出力部の初期設定が終わらないうちに駆動部の電源がオンされるおそれがあり、吐出駆動部の不正な動作や暴走による破壊を防ぐことができないという問題があった。

また、電源装置に制御部を追加して駆動部への電圧の出力タイミングを制御する場合には、制御部の回路構成が複雑になるとともに、インクジェットヘッドを動作させる電圧を用いて制御部を動作させることで、制御部に用いるＣＰＵの開発や利用などに制限がかかり、最適な回路設計ができない状況が生じるという課題があった。

この発明の目的は、制御部を含まない簡易な回路構成を用いて、電源入力の開始時、および、終了時にインクジェットヘッドの不正な動作を防ぐことのできるインクジェットヘッドの電源装置を提供することにある。

本発明は、上記目的を達成するため、請求項１記載の発明は、
インクの吐出駆動電圧と、当該インクの吐出、非吐出の切り替えを制御する、前記駆動電圧より低い制御電圧とをインクジェットヘッドへ出力する電源装置であって、
前記駆動電圧を前記制御電圧に変換して出力する電圧変換部と、
カソードが入力電源側に接続された定電圧ダイオードと、
前記定電圧ダイオードに直列に接続された抵抗器と、
前記定電圧ダイオード、及び、前記抵抗器に対して、該定電圧ダイオードのアノード側に接続されたコンデンサと、
前記駆動電圧の出力のオン、オフを切り替えるスイッチと、
前記コンデンサの電圧を所定の基準電圧と比較して、前記コンデンサの電圧が前記基準電圧以上である場合は、前記スイッチによる前記駆動電圧の出力をオンに切り替える電圧比較部と
を備えることを特徴としている。

請求項２記載の発明は、請求項１記載の電源装置において、
前記スイッチ、及び、前記電圧比較部は、半導体素子である
ことを特徴としている。

請求項３記載の発明は、請求項１または２に記載の電源装置において、
入力電源からの入力が開始された後、前記スイッチによる前記駆動電圧の出力がオンされるまでの時間が、前記電圧変換手段から前記制御電圧が出力されるまでの時間よりも長くなるように前記抵抗器の抵抗値と前記コンデンサの容量とが設定されている
ことを特徴としている。

本発明に従うと、インクジェットヘッドの電源装置において、制御部を用いない簡易な回路構成を用いて、インクジェットヘッドへの電源入力の開始時、および、終了時にインクジェットヘッドの不正な動作を防ぐことができるという効果がある。

本発明の実施形態の電源装置を備えたインクジェットヘッドの回路構成を示す図である。 電源部の回路構成を説明する図である。 外部電源からの入力開始時および終了時における入出力電圧の変化を時系列で示した図である。 比較器２１およびスイッチ２２の具体例を示した第１実施形態の電源部の回路図である。 第２実施形態における電源部の回路図である。

以下、本発明の実施の形態を図面に基づいて説明する。

図１は、本発明の実施形態の電源装置を備えたインクジェットヘッドの回路構成を示す図である。

この実施形態のインクジェットヘッド１０は、例えば、インク室の壁面に沿ってピエゾ素子を設けて、このピエゾ素子に電界をかけることでインク室をそれぞれ変形させ、これらのインク室からノズルを通じてインクを吐出させる機能を有するピエゾ式のものである。

図１に示すように、このインクジェットヘッド１０は、電界を発生させる電極部５１と、電極部５１へ所定の電圧波形を出力する駆動波形作成部５３と、この駆動波形作成部５３から出力された電圧波形を電極部５１の各電極へ送るか否かを切り替えるスイッチ部５２と、スイッチ部５２の各スイッチの動作信号を出力する制御信号作成部５４と、駆動波形作成部５３および制御信号作成部５４にそれぞれ異なる電圧を供給する電源部１００などを備えている。

駆動波形作成部５３は、図示略の発振回路などから出力される駆動パルス（クロック信号）と、電源部１００から供給される電圧Ｖｈｅａｄとに基づいて周期的な電圧波形を作成して出力する。駆動波形作成部５３から出力されたこの電圧波形のうち、スイッチ部５２の動作により選択された部分が電極部５１に送られて、ピエゾ素子には、適切なタイミングで適切な方向に電界が印加される。

制御信号作成部５４は、外部（例えば、ＰＣ）から送られる印画データを受け取り、インク室からのインク吐出動作の有無を示すこの印画データの信号配列に基づいてスイッチ部５２の各スイッチを動作させるための制御信号を作成して出力する。

次に、電源部１００の回路構成について説明する。

図２は、電源部１００の回路構成を説明する図である。

電源部１００は、外部電源からの入力電圧Ｖｉｎ（例えば、２４Ｖ）を駆動電圧Ｖｈｅａｄとして駆動波形作成部５３へ出力するとともに、制御電圧Ｖｌｏｇｉｃ（例えば、５Ｖ）を制御信号作成部５４へ出力する。この電源部１００は、抵抗１１と、カソードが抵抗１１に接続されたツェナーダイオード１２と、一方がツェナーダイオード１２のアノードに接続され、且つ、他方が接地されたコンデンサ１４および抵抗２３と、コンデンサ１４の電圧（ノード１３の電圧）を所定の基準電圧Ｖｒｅｆと比較する比較器２１と、駆動電圧Ｖｈｅａｄの出力を切り替えるスイッチ２２と、入力電圧Ｖｉｎを制御電圧Ｖｌｏｇｉｃに変換する電圧変換器１５などを備えている。

比較器２１には、ノード１３の電圧と予め設定された基準電圧Ｖｒｅｆとが入力されて、これらの電圧の大小が比較される。そして、ノード１３の電圧が基準電圧Ｖｒｅｆを上回っている場合には、スイッチ２２をオンさせる。一方、ノード１３の電圧が基準電圧Ｖｒｅｆ未満である場合は、スイッチ２２をオフさせる。

スイッチ２２は、入力電圧Ｖｉｎを駆動電圧Ｖｈｅａｄへ出力するか否かを切り替える。スイッチ２２は、比較器２１における比較結果によって駆動電圧Ｖｈｅａｄの出力のオン、オフが切り替えられる。

次に、この電源部１００の動作について説明する。

図３は、外部電源からの入力開始前から入力終了後までの間の入力電圧Ｖｉｎおよびノード１３の電圧Ｖａ（図３（ａ））、制御電圧Ｖｌｏｇｉｃの出力（図３（ｂ））、そして、駆動電圧Ｖｈｅａｄの出力（図３（ｃ））の電圧値の変化を時系列で示した図である。

先ず、外部電源からの入力が開始されると、入力電圧Ｖｉｎが上昇を始める（図３ｈ）。この入力電圧Ｖｉｎの上昇速度は、外部電源の特性によって定められる値である。続いて、制御電圧Ｖｌｏｇｉｃは、電圧変換器１５の内部フィルタによる遅延効果により外部電源がオンされてから期間Ｔｄ３遅れて出力される（図３ｉ）。そして、この出力電圧Ｖｌｏｇｉｃにより制御信号作成部５４の初期設定がなされた後に制御信号作成部５４の通常の動作が開始される。

一方、外部電源からの入力が開始された時点では、ノード１３は、接地状態となっており、また、スイッチ２２はオフされている。そして、入力電圧Ｖｉｎがツェナーダイオード１２の降伏電圧Ｄｖ未満の状態では、ツェナーダイオード１２のカソードからアノードへの電流は流れず、ノード１３の接地状態が持続される。外部電源からの入力が開始されてから期間Ｔｄ１が経過して入力電圧Ｖｉｎがツェナーダイオード１２の降伏電圧Ｄｖ（例えば、２０Ｖ）より高くなると（図３ｊ）、電流が抵抗１１およびツェナーダイオード１２を通ってノード１３へ流れ始める。そして、ノード１３の電圧は、抵抗１１の抵抗値とコンデンサ１４の容量とによって決まる時定数に従って上昇する。

ノード１３の電圧が上昇を開始してから期間Ｔｄ２が経過した後に、ノード１３の電圧が比較器２１の基準電圧Ｖｒｅｆ（例えば、０．６Ｖ）以上になると、スイッチ２２は、オフからオンに切り替わる（図３ｋ）。そして、駆動電圧Ｖｈｅａｄは、スイッチ２２の応答速度に応じた遅延を伴いながら上昇する（図３ｌ）。駆動波形作成部５３は、入力した駆動電圧Ｖｈｅａｄによって起動し、駆動波形の作成および出力を開始する。

次に、外部電源からの入力が終了する際には、入力電圧Ｖｉｎは、徐々に低下を始める（図３ｍ）。そして、入力電圧Ｖｉｎがツェナーダイオード１２の降伏電圧未満になると、ツェナーダイオード１２を流れる電流は遮断される（図３ｎ）。コンデンサ１４に蓄えられた電荷は、コンデンサ１４の容量と抵抗２３の抵抗値とにより決定される時定数で放電され、ノード１３の電圧は、この放電速度に従って時間Ｔｄ４で比較器２１の基準電圧Ｖｒｅｆへ低下する。

ノード１３の電圧が比較器２１の基準電圧Ｖｒｅｆ未満に低下すると（図３ｏ）、比較器２１の出力信号が切り替わってスイッチ２２がオフされる。そして、駆動電圧Ｖｈｅａｄは、期間Ｔｄ５の間に低下して、駆動波形作成部５３の動作が停止される（図３ｑ）。ここで、入力電圧Ｖｉｎの低下速度などの条件によっては、入力電圧Ｖｉｎの低下とともにコンデンサ１４に蓄えられた電荷が放電されて、ツェナーダイオード１２に印加される電圧が降伏電圧Ｄｖ以上であってもノード１３の電圧が低下する。そして、ノード１３の電圧は、ツェナーダイオード１２の電圧が降伏電圧Ｄｖに低下する前に比較器２１の基準電圧Ｖｒｅｆ以下となる場合もある。

入力電圧Ｖｉｎがツェナーダイオード１２の降伏電圧Ｄｖから更に低下していくと、やがて電圧変換器１５は、制御電圧Ｖｌｏｇｉｃの設定出力値が維持できなくなり、出力される制御電圧Ｖｌｏｇｉｃが低下を始める（図３ｐ）。この時点では、既に駆動電圧Ｖｈｅａｄは、十分に低下してインク吐出部の不正な動作や暴走を起こさない電圧値になっている。そして、制御電圧Ｖｌｏｇｉｃの出力が更に低下すると、制御信号作成部５４の動作が行えなくなり、制御信号作成部５４は停止される。

ここで、駆動電圧Ｖｈｅａｄの立ち上がり遅延時間Ｔｄ２を制御電圧Ｖｌｏｇｉｃの立ち上がり時間Ｔｄ３、および、その後の制御信号作成部５４の初期設定時間の合計時間より長く設定することで、電源部１００は、制御信号作成部５４の初期設定が確実に終了した後に駆動電圧Ｖｈｅａｄを出力することができる。従って、抵抗１１の抵抗値は、大きい値であることが望ましい。また、抵抗２３の抵抗値およびコンデンサ１４の容量は、外部電源からの入力開始時の遅延時間と外部電源からの入力終了時の遅延時間とのバランスを考慮して設定される。

また、ツェナーダイオード１２の降伏電圧Ｄｖは、入力電圧Ｖｉｎのゆらぎなどの影響を考慮して、入力電圧Ｖｉｎより所定の電圧（例えば、３Ｖ）以上低いことが望ましい。

［第１実施形態］
図４は、比較器２１およびスイッチ２２の具体的な構成を示した第１実施形態の電源部の回路図である。

この第１実施形態の電源部１００ａでは、比較器２１は、ＮＰＮ型のバイポーラトランジスタ２１ａである。また、スイッチ２２は、ＰチャンネルＦＥＴ２２ａである。トランジスタ２１ａのコレクタは、抵抗２６を介してＦＥＴ２２ａのゲートと接続され、エミッタは接地され、また、ベースおよび抵抗２３と、ノード１３との間には、抵抗２５が設けられている。トランジスタ２１ａでは、ベース、エミッタ間電圧が所定の閾値（例えば、０．６Ｖ）を超えるとコレクタ電流が増大する。即ち、ベース、エミッタ間のこの閾値電圧は、トランジスタ２１ａにおいて比較器２１の基準電圧Ｖｒｅｆと同等の役割を担っている。一方、ＦＥＴ２２ａのソースには、入力電圧Ｖｉｎが接続され、また、ドレインは、駆動電圧Ｖｈｅａｄの出力となっている。ＦＥＴ２２ａのソースおよびゲートは、抵抗２８を介して接続されている。その他の構成は、図２に示した構成と同一であり、同一の符号を付して説明を省略する。

この電源部１００ａでは、入力電圧Ｖｉｎがツェナーダイオード１２の降伏電圧Ｄｖ未満であってノード１３が接地状態である場合は、トランジスタ２１ａのベース、エミッタ間電圧が０Ｖのままベース電流は流れない。従って、コレクタ電流も流れず、ＦＥＴ２２ａのゲート、ドレイン間電圧は、０Ｖである。その結果、入力電圧Ｖｉｎは、駆動電圧Ｖｈｅａｄへ出力されない。

入力電圧Ｖｉｎがツェナーダイオード１２の降伏電圧Ｄｖ未満から上昇して降伏電圧Ｄｖ以上になると、ツェナーダイオード１２を流れる電流は、先ず、ノード１３からコンデンサ１４へ流れ、コンデンサ１４には、電荷が蓄えられていく。そして、コンデンサ１４、抵抗２３、２５、および、トランジスタ２１ａのベース、エミッタ間にかかる電圧が徐々に上昇するとともに、トランジスタ２１ａのベース電流が増加する。ベース、エミッタ間の電圧が閾値電圧（例えば、０．６Ｖ）以上になると、入力から抵抗２８、２６を介してトランジスタ２１ａのコレクタへ流れるトランジスタ２１ａのコレクタ電流が発生する。この結果、抵抗２８における電圧降下によってＦＥＴ２２ａのゲート電圧がソース電圧Ｖｉｎより低くなってＦＥＴ２２ａがオンされ、入力電圧Ｖｉｎから駆動電圧Ｖｈｅａｄへの出力が開始される。

一方、入力電圧Ｖｉｎが低下すると、ツェナーダイオード１２を流れる電流が減少、遮断されるとともに、コンデンサ１４に蓄えられていた電荷は、ノード１３、抵抗２５、および、抵抗２３若しくはトランジスタ２１ａを通って接地へと放電される。この放電によりトランジスタ２１ａのベース、エミッタ間の電圧が低下して閾値電圧（例えば、０．６Ｖ）未満になると、コレクタ電流が切断される。そして、ＦＥＴ２２ａのゲート、および、ソースの電圧が等しくなってＦＥＴ２２ａがオフとなり、駆動電圧Ｖｈｅａｄの出力は、遮断される。

以上のように、本発明の第１実施形態の電源部１００ａによれば、ツェナーダイオード１２のカソード側を入力電圧Ｖｉｎに接続し、ツェナーダイオード１２のアノード側をバイポーラトランジスタ２１ａのベースに接続し、また、トランジスタ２１ａのコレクタをＦＥＴ２２ａのゲートに接続することにより、入力電圧Ｖｉｎがツェナーダイオード１２の降伏電圧より高い場合にのみＦＥＴ２２ａのソース、ドレイン間を導通させて、入力電圧Ｖｉｎが駆動電圧Ｖｈｅａｄへ出力されるように構成することができる。

そして、ツェナーダイオード１２のアノード側にコンデンサ１４を抵抗１１と直列させる形で配置することで、抵抗１１の抵抗値とコンデンサ１４の容量とにより決定される時定数に従ってトランジスタ２１ａのベース、エミッタ間電圧を徐々に増加させ、コレクタ電流がオンするまでの時間を延長することができるので、外部電源からの入力電圧Ｖｉｎの立ち上がり特性によらずに外部電源から電源部１００ａへの入力が開始されてから駆動電圧Ｖｈｅａｄが出力されるまでの時間差を大きく設定することができる。

また、特に、外部電源からの入力が開始されてから駆動電圧Ｖｈｅａｄが起動するまでの遅延時間を電圧変換器１５の出力電圧が立ち上がる遅延時間と比較して長くなるように抵抗１１の抵抗値とコンデンサ１４の容量とを設定することで、確実に制御電圧Ｖｌｏｇｉｃが出力されて制御信号作成部５４の初期設定が終了した後に、駆動電圧Ｖｈｅａｄが出力されるように構成することができる。

また、ツェナーダイオード１２、コンデンサ１４、バイポーラトランジスタ２１ａやＦＥＴ２２ａといった半導体素子を用いた簡易な構成によって制御信号作成部５４と駆動波形作成部５３とを適切なタイミングで起動および終了させて、インクジェットヘッドの不正な動作を防ぐことができるので、ＣＰＵなどの制御部を省略することができる。

［第２実施形態］
図５は、第２実施形態における電源部の回路図である。

この第２実施形態の電源部１００ｂは、コンパレータ３３と、ツェナーダイオード３２などを備えている。コンパレータ３３には、ノード１３の電圧がプラス（非反転入力）端子へ入力されるとともに、アノードが接地されたツェナーダイオード３２のカソード電圧がマイナス（反転入力）端子へ入力されている。また、ツェナーダイオード３２と並列に抵抗３４が設けられ、これらのツェナーダイオード３２および抵抗３４は、抵抗３１を介して入力電圧Ｖｉｎと接続されている。コンパレータ３３の出力は、抵抗３６を介してバイポーラトランジスタ２１ａのベースと接続されている。また、トランジスタ２１ａのベース、エミッタ間は、抵抗２３ｃを介して接続されており、コンデンサ１４は、抵抗２３ｂと並列に接続されている。その他の回路構成は、第１実施形態と同一であり、同一の符号を付して説明を省略する。

ツェナーダイオード３２は、ノード１３の電圧と比較する基準電圧をコンパレータ３３へ入力するためのものである。ツェナーダイオード３２に印加される電圧がこのツェナーダイオード３２の降伏電圧より高い場合には、ツェナーダイオード３２のカソードからアノードに電流が流れる。そして、コンパレータ３３のマイナス端子に入力される基準電圧は、ツェナーダイオード３２の降伏電圧で一定となる。

入力電圧Ｖｉｎが上昇を開始して、ツェナーダイオード１２、３２に印加される電圧がそれぞれの降伏電圧未満である間は、ツェナーダイオード１２、３２には、電流が流れない。この状態では、コンパレータ３３のプラス端子への入力電圧は、接地状態のままであり、一方、コンパレータ３３のマイナス端子への入力電圧は、入力電圧Ｖｉｎが抵抗３１、３４の抵抗値の比で分圧された値に上昇する。従って、コンパレータ３３は、ローレベル信号を出力する。このローレベル信号の電圧は、例えば、接地レベルと等しく、トランジスタ２１ａのベース、エミッタ間電圧は、コレクタ電流を流す閾値電圧（例えば、０．６Ｖ）未満である。

次に、入力電圧Ｖｉｎが上昇して抵抗３４に印加される分圧がツェナーダイオード３２の降伏電圧以上となると、ツェナーダイオード３２に電流が流れる。そして、コンパレータ３３のマイナス端子への入力電圧は、ツェナーダイオード３２の降伏電圧で一定となる。入力電圧Ｖｉｎがツェナーダイオード１２の降伏電圧未満である場合は、ノード１３は引き続き接地状態が維持され、コンパレータ３３の出力はローレベルである。

続いて、入力電圧Ｖｉｎがツェナーダイオード１２の降伏電圧以上になると、ツェナーダイオード１２に電流が流れ始め、抵抗１１の抵抗値とコンデンサ１４の容量とにより決定される時定数に従ってノード１３の電圧が徐々に上昇する。ノード１３の電圧値がツェナーダイオード３２の降伏電圧未満である場合は、コンパレータ３３の出力は、ローレベルのままである。そして、ノード１３の電圧が上昇してツェナーダイオード３２の降伏電圧以上になると、コンパレータ３３の出力は、ハイレベル信号に切り替わる。このハイレベル信号により抵抗３６を通るトランジスタ２１ａのベース電流が生じる。このときにベータ、エミッタ間にかかる電圧は、トランジスタ２１ａのコレクタ電流をオンする閾値電圧以上の値である。そして、オンされたコレクタ電流によりＦＥＴ２２ａのゲート電圧がソース電圧よりも低下して、入力電圧Ｖｉｎは、駆動電圧Ｖｈｅａｄへ出力される。

一方、外部電源からの入力が停止される際には、入力電圧Ｖｉｎが徐々に低下する。そして、ツェナーダイオード１２を流れる電流の減少および切断と、コンデンサ１４に蓄えられた電荷の放電とによってノード１３の電圧が低下してツェナーダイオード３２の降伏電圧未満になると、コンパレータ３３の出力がローレベルに切り替わる。このローレベルの信号電圧によりトランジスタ２１ａのコレクタ電流はオフされ、また、ＦＥＴ２２ａのゲート電圧がソース電圧と等しくなって駆動電圧Ｖｈｅａｄへの出力が遮断される。コンデンサ１４に蓄えられた電荷は、抵抗２３ｂを通って放電され、コンデンサ１４は、接地状態へと戻る。

以上のように、第２実施形態の電源部１００ｂによれば、ツェナーダイオード３２を用いることでＦＥＴ２２ａのオン、オフを切り替える基準電圧をより明確に設定することができる。また、コンパレータ３３を用いてトランジスタ２１ａのベース、エミッタ間電圧を二値化することで、ＦＥＴ２２ａのオン、オフの切り替えを安定、且つ、明確に行うことができる。

なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。例えば、上記実施の形態では、ピエゾ式のインクジェットプリンタを例に挙げて説明したが、サーマル式のプリンタなど、他の方式のインクジェットプリンタに用いることとしてもよい。

また、上記実施の形態では、定電圧ダイオードとしてツェナーダイオードを用いてインクジェットヘッドの駆動下限電圧を定めたが、バリスタなどを用いることとしてもよい。

その他、入出力電圧、設定電圧の値や抵抗の配置および本数など、本発明の実施形態に示した細部は、本発明の趣旨を逸脱しない範囲において適宜変更可能である。

１０ インクジェットヘッド
１１、２３、２３ｂ、２３ｃ、２５、２６、２８、３１、３４、３６ 抵抗
１２、３２ ツェナーダイオード
１３ ノード
１４ コンデンサ
１５ 電圧変換器
２１ 比較器
２１ａ バイポーラトランジスタ
２２ スイッチ
２２ａ ＦＥＴ
３３ コンパレータ
５１ 電極部
５２ スイッチ部
５３ 駆動波形作成部
５４ 制御信号作成部
１００、１００ａ、１００ｂ 電源部
Ｄｖ 降伏電圧
Ｖｈｅａｄ 駆動電圧
Ｖｉｎ 入力電圧
Ｖｌｏｇｉｃ 制御電圧

Claims (3)

1. インクの吐出駆動電圧と、当該インクの吐出、非吐出の切り替えを制御する、前記駆動電圧より低い制御電圧とをインクジェットヘッドへ出力する電源装置であって、
   前記駆動電圧を前記制御電圧に変換して出力する電圧変換部と、
   カソードが入力電源側に接続された定電圧ダイオードと、
   前記定電圧ダイオードに直列に接続された抵抗器と、
   前記定電圧ダイオード、及び、前記抵抗器に対して、該定電圧ダイオードのアノード側に接続されたコンデンサと、
   前記駆動電圧の出力のオン、オフを切り替えるスイッチと、
   前記コンデンサの電圧を所定の基準電圧と比較して、前記コンデンサの電圧が前記基準電圧以上である場合は、前記スイッチによる前記駆動電圧の出力をオンに切り替える電圧比較部と
   を備えることを特徴とする電源装置。
2. 前記スイッチ、及び、前記電圧比較部は、半導体素子である
   ことを特徴とする、請求項１記載の電源装置。
3. 入力電源からの入力が開始された後、前記スイッチによる前記駆動電圧の出力がオンされるまでの時間が、前記電圧変換手段から前記制御電圧が出力されるまでの時間よりも長くなるように前記抵抗器の抵抗値と前記コンデンサの容量とが設定されている
   ことを特徴とする請求項１または２に記載の電源装置。

Images