JP4700185B2 - Ｃｍｏｓ工程におけるリニア・コンデンサ構造 - Google Patents
Ｃｍｏｓ工程におけるリニア・コンデンサ構造 Download PDFInfo
- Publication number
- JP4700185B2 JP4700185B2 JP2000334616A JP2000334616A JP4700185B2 JP 4700185 B2 JP4700185 B2 JP 4700185B2 JP 2000334616 A JP2000334616 A JP 2000334616A JP 2000334616 A JP2000334616 A JP 2000334616A JP 4700185 B2 JP4700185 B2 JP 4700185B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- type
- terminal
- polysilicon
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 title claims description 200
- 238000000034 method Methods 0.000 title description 20
- 230000008569 process Effects 0.000 title description 20
- 230000001186 cumulative effect Effects 0.000 claims description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- 229920005591 polysilicon Polymers 0.000 claims description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 238000009825 accumulation Methods 0.000 claims description 16
- 235000012239 silicon dioxide Nutrition 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000002955 isolation Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、半導体素子の領域に関し、さらに詳しくは、主にＣＭＯＳ論理用に設計された製造工程により製造される実質的に線形の半導体コンデンサに関する。
【０００２】
【従来の技術】
アナログ回路とデジタル回路の両方を使用する混合信号装置は、アナログ回路で使用するためのリニア・コンデンサを必要とすることが多い。通常、これらのコンデンサを製造するのに適した工程を、他の従来のデジタルＣＭＯＳ製造工程に統合すると、製造工程において費用や複雑性がさらに加わるか、または結果として生じるコンデンサが、十分な範囲のバイアス条件にわたり所望の線形性に不足するものとなる。一例として、リニア・コンデンサは、２つのポリシリコン堆積段階（ダブル・ポリ工程：double poly process）を用いて製造されており、これらの段階では、ポリシリコンが、コンデンサの両方の極板を構成する。ダブル・ポリ工程は、十分な能力を有するコンデンサを製造できるが、ほとんどのベースライン（baseline）ＣＭＯＳ製造工程は、コンデンサに必要な第２ポリ構造を製造するように変更しなければならない。この第２ポリ構造と、これに対応する堆積，マスクおよびエッチング段階を追加するにあたり、対応する工程に費用，複雑性およびサイクル・タイムが望ましくないほどさらに追加される必要があった。金属／金属コンデンサは、層間誘電体によって分離される１対の堆積された金属層が、コンデンサを形成するものであり、これについても調査された。１つの例において、金属／金属コンデンサは、既存の製造工程の後の過程に完全に組み込まれていて、既存の金属および酸化物堆積段階が、コンデンサを製造するのに使用される。あいにく、既存の金属構造を、現代の製造工程の厚い層間誘電体特性とともに使用すると、面積が大きく、通常不正確なコンデンサとなる。さらに、所与のコンデンサの極板面積にとって可能な最大の静電容量を得るために、高誘電率の誘電体をコンデンサに使用することが望ましいが、業界の動向は、層間誘電体に低誘電率の誘電体を使用して、連続する金属層間の結合を低減する方向に向かっている。他の金属／金属コンデンサは、タンタル（Ｔａ）または窒化タンタル（ＴａＮ）の極板の使用が提案されているが、ＴａまたはＴａＮのコンデンサは、さらに複数の堆積段階およびマスク段階を導入することになり、工程の費用が増加する。
【０００３】
【発明が解決しようとする課題】
そのため、高信頼性のリニア・コンデンサであって、追加加工の形で、費用を追加せずに、既存のまたはベースラインＣＭＯＳ製造工程に統合できるコンデンサを製造するのに適した半導体工程を実現することが極めて望ましい。
【０００４】
【実施例】
ここで図１を見ると、静電容量を、印加された電圧の関数として示すグラフが、２つの半導体のコンデンサ構造について示される。両方の構造とも、シリコン基板のｎドープ能動領域（ｎウェルなど）を、コンデンサの第１極板（底部極板）として使用し、ドープ・ポリシリコン（ポリ）構造を、コンデンサの第２極板（上部極板）として使用し、中間酸化物層または他の誘電層を、コンデンサの誘電体として使用する。第１曲線１００は、上部極板がｎ形ポリシリコンによって構成されるコンデンサ（ここでは、ｎ形コンデンサと称する）の静電容量を、上部極板（底部極板は接地される）に印加される電圧の関数として示し、一方、第２曲線１０６は、上部極板にｐ形ポリを利用するコンデンサ（ｐ形コンデンサ）の静電容量特性を表す。第１曲線１００に相当するｎ形コンデンサの場合、静電容量が最大になる蓄積領域（参照番号１０２で示される）の方が、曲線１０６のｐ形コンデンサの蓄積（参照番号１０８で示される）に比べて、低い電圧のときに始まる。同様に、ｎ形コンデンサの減少領域１０４は、ｐ形コンデンサの減少領域１１０よりも負の電圧を多く必要とする。第１曲線１０１（１００？？？）と第２曲線１０６間のデルタ・シフト（delta shift）（参照番号１１２で示される）は、ｐ形コンデンサに使用されるｐポリと、ｎ形コンデンサに使用されるｎポリとの間の仕事関数の差の関数である。通常、ｐ形ポリとｎ形ポリはともに、ヘビー・ドープされており、仕事関数の違いは、ほぼ１．１ボルトの範囲内にあるポリシリコンのバンドギャップと実質的に同じである。曲線１００と１０６のミラー・イメージ曲線は、印加バイアスの極性を反転させるだけで得られることを理解されたい。本発明は、第１曲線１００、第２曲線１０６、およびその対応するミラー・イメージ曲線との間のデルタ１１２を有益に利用して、所望の動作電圧範囲にわたって、高い線形特性を有する累積コンデンサ（cumulative capacitor）構造を実現することを企図する。
【０００５】
ここで図２を見て、ｎ形コンデンサ２００の部分的断面図が示される。コンデンサ２００は、単結晶シリコン基板１９９の上に作製されることが望ましい半導体コンデンサである。多岐にわたる製造工程において有用な１つの実施例において、シリコン基板１９９は、ｐ形不純物によってドープされる。ついで、ｎドープ・ウェル領域２０４が、半導体製造分野では周知の従来の工程により、基板１９９の上に形成される。コンデンサ２００の底部極板２０１は、シリコンの能動部分、すなわち、ｎウェル領域２０４によって構成される。図に示される実施例において、底部極板２０１の境界は、分離誘電体構造２０２の境界により確定される。分離誘電体２０２は、この分野では周知のシャロー・トレンチ分離（ＳＴＩ）構造によって構成できる。他の実施例では、ＬＯＣＯＳ分離および既知の種々の分離工程の任意のものを使用して、分離誘電体構造２０２を形成できる。ｎウェル領域２０４（および底部極板２０１）の電位は、所望の電圧を、ｎ＋領域２０８に印加することによって制御される。ｎ＋領域２０８は、ｎウェル２０４のヘビー・ドープ部分（約１０19ドーパント／ｃｍ3を超える）によって構成され、後に形成される金属構造（図示されず）に対して、低抵抗接点を作るのに適する。コンデンサ２００の上部極板２０６は、ｎウェル領域２０４から、中間コンデンサ誘電体２０５によって、転置される。１つの実施例において、コンデンサ誘電体２０５は、従来のＭＯＳ工程のゲート酸化物形成中に作製される。この実施例では、コンデンサ誘電体２０５は通常、約３から２０ナノメータの範囲の厚さを有する、熱的に形成された二酸化シリコン膜によって構成される。ｎ形コンデンサ２００の上部極板２０６は、ヘビー・ドープされたｎ形ポリシリコンによって構成される。１つの実施例において、上部極板２０６は、ＣＭＯＳ工程のゲート形成中に形成される。この実施例では、上部極板２０６は、従来のポリシリコン堆積工程を用いて作製され、この工程では、シラン（ＳｉＨ4）が、ＣＶＤ反応器内で熱的に分解される。上部極板構造２０６の厚さは、後に注入（implant）される不純物が、上部極板構造２０６およびコンデンサ誘電体２０５へと、またｎウェル領域２０４へと浸透するのを防止するのに十分な厚さであることが望ましい。１つの実施例では、例えば、上部極板２０６の厚さは、約１００ナノメータを超える。適切なマスク工程とエッチング工程が使用されて、ポリ膜（および下に位置するｎウェル領域２０４の露光部分）を確定した後、ｎ＋領域２０８は、砒素またはリンなどのｎ形不純物を注入することによって形成される。ｎ＋領域２０８の注入中、上部極板構造２０６が、所望されるｎ形不純物によって同時にドープされる。好適な実施例では、ｎ＋領域２０８の注入、およびベースラインＣＭＯＳ工程のＮＭＯＳトランジスタのｎ＋ソース／ドレイン領域の注入が、１つの注入段階によって、同時に実現される。このため、好適な実施例では、コンデンサ２００の製造は、ベースラインＣＭＯＳ工程の既存の加工段階を用いて達成され、コンデンサ２００が、ベースライン工程の諸段階の他に、加工工程を必要としないようにする。
【０００６】
ここで、図３を見て、コンデンサ２００の上面図が示され、ここで、コンデンサ２００の個々の素子が、関連するマスクについて示される。マスク３０１は、基板１９９のうち、十分な線量（dose）のｎ形注入物を受け取って、ｎウェル領域２０４を形成する領域を確定する。マスク３０２は、分離誘電体２０２の境界を確定し、同時に、ヘビー・ドープ領域２０８と底部極板２０１の境界を確定する。最後に、マスク３０６は、コンデンサ２００の上部極板２０６の境界を確定する。図に示される実施例では、上部極板２０６が、分離誘電体構造２０２の全方向に伸び、コンデンサ２００の有効領域は、マスク３０２によってのみ確定される。この実施例では、フォトリソグラフィおよびエッチング工程の違いによる、ポリシリコンのパターン特性寸法の違いなど、加工パラメータの違いの結果、コンデンサの有効領域が変化することはない。図３はさらに、コンデンサ２００の上部極板２０６および能動領域２０８に対して、それぞれ接点を設けるための、接点３０８，３１０の配置を示す。１つの実施例では、接点３０８，３１０は、１つのマスクおよびエッチング工程によって、同時に形成される。
【０００７】
ここで図４と図５を見て、ｐ形コンデンサ４００の部分的断面図と部分的上面図が示される。ｐ形コンデンサ４００は、多くの点で、ｎ形コンデンサ２００と似通っている。そのため、ｎ形コンデンサ２００と同様、ｐ形コンデンサ４００は、ｎ形ウェル領域２０４を含み、これは、周囲を囲む分離誘電体４０２の境界によって確定される底部極板４０１，ヘビー・ドープされる接点領域４０８，およびコンデンサ誘電体４０５を含み、これらはすべて、ｎ形コンデンサ２００の対応する部材と類似している。しかしながら、ｎ形コンデンサ２００の上部極板２０６と違い、ｐ形コンデンサ４００の上部極板４０６は、ホウ素またはＢＦ2などのｐ形不純物によりヘビー・ドープされる。図５は、図４のｐ形コンデンサ４００を形成するのに使用されるマスクを示す。ｎ形コンデンサ２００について図３に示されるマスクと同様、図４のｐ形コンデンサ４００を作製するのに用いられるマスクは、ｎウェル領域２０４の面積を確定するｎウェルマスク３０１，分離誘電体構造２０２の境界を確定するマスク３０２，および上部極板構造４０６の境界を確定するポリ・マスク３０６を含む。ｐ形上部極板４０６を実現するため、マスク３０５が使用されて、ｐ＋注入の境界を確定する。ｐ形コンデンサ４００の上部極板構造４０６をドープするのに用いられるｐ＋注入は、好適な実施例では、ベースラインＣＭＯＳ工程において、ＰＭＯＳトランジスタ（図示されず）のｐ＋領域を確定するのに用いられるのと同一のマスク段階である。図５はさらに、ｎ＋能動領域４０８を注入する領域を確定するのに用いられるｎ＋マスク３０５を示す。好適な実施例では、ｐ形コンデンサ４００のｎ＋領域４０８のために用いられるｎ＋注入は、ｎ形コンデンサ２００のｎ＋領域２０８を確定するのに用いられるのと同一のマスクである。
【０００８】
ここで図６を見ると、ｎ形コンデンサ２００とｐ形コンデンサ４００が組み合わされて、本発明の１実施例による累積コンデンサ６００を形成する。累積コンデンサ６００は、累積コンデンサ６００の第１端子６１０と結合されるｎ形ポリシリコン端子６１１を有する第１コンデンサ６０１を含む。第１コンデンサ６０１の能動領域（すなわち、ｎウェル）端子６１２は、累積コンデンサ６００の第２端子６１４と結合される。累積コンデンサ６００はさらに、第２端子６１４と接続されるｎ形ポリシリコン端子６２１と、第１端子６１０と接続される能動領域端子６２２とを有する第２コンデンサ６０２を含む。累積コンデンサ６００について図示された実施例はさらに、第１端子６１０と接続されるｐ形ポリシリコン端子６３１と、第２端子６１４と接続される能動領域端子６３２とを有する第３コンデンサ６０３を含む。最後に、累積コンデンサ６００は、第２端子６１４と接続されるｐ形ポリシリコン端子６４１と、第１端子６１０と接続される能動領域端子６４２とを有する第４コンデンサ６０４を含む。１つの実施例において、第１および第２コンデンサ６０１，６０２は、本明細書に開示されるｎ形コンデンサ２００を構成する一方、第３および第４コンデンサ６０３，６０４は、ｐ形コンデンサ４００である。
【０００９】
１つの実施例において、コンデンサ６０１，６０２，６０３，６０４はそれぞれ、専用のウェル内に作製され、このウェルに能動領域の端子が接続される。別の実施例では、共通のウェルが、第２コンデンサ６０２と第４コンデンサ６０４の能動領域の端子６２２，６４２に使用できる。同様に、共通のウェルが、第1コンデンサ６０１と第３コンデンサ６０３の能動領域接続６３２，６１２に使用できる。共通ウェル接続を使用することにより、累積コンデンサ６００を作製するのに必要な面積のさらなる節約が達成できる。１つの実施例において、累積コンデンサ６００の各コンデンサの能動領域端子は、図２と図４において参照番号２０８，４０８により識別される中間ｎ＋領域を通じて、累積コンデンサ６００の対応する端子と接続される。各コンデンサ２００，４００の上部極板２０６，４０６に適切なバイアスをかけることにより、各コンデンサの底部極板２０１，４０１が、蓄積状態または減少状態に駆動できることを理解されたい。この観点から、底部領域２０１，４０１は、蓄積／減少領域を構成するものとして考えられ、これらは、第１極板２０６，４０６のそれぞれに適切なバイアスをかけることにより、操作される。これらの蓄積／減少領域の蓄積／減少モードを操作することにより、対応する構造の有効静電容量が制御できる。図１に戻ってこれを参照し、ｎ形コンデンサ２００が、蓄積モード１０２にバイアスされるときのｎ形コンデンサ２００の有効静電容量は、ｎ形コンデンサ２００が、参照番号１０４により示される減少モードにバイアスされるときの静電容量よりも大きいことを理解されたい。同様に、ｐ形コンデンサ４００に、参照番号１０８により示される蓄積モードへとバイアスをかけると、ｐ形コンデンサ４００が減少モードにバイアスされるときの静電容量よりも、有効静電容量が大きくなる。１対のｎ形コンデンサ６０１，６０２の背面結合または対称的な配置によって、その結果、２つのコンデンサが反対方向にバイアスされて、コンデンサ６０１の静電容量が増加するときに、コンデンサ６０２の静電容量が減少する。同じことが、ｐ形コンデンサ６０３，６０４の対についても言える。このコンデンサの対称的な配置は、累積コンデンサ６００内で、ｐ形コンデンサ６０３，６０４と、ｎ形コンデンサ６０１，６０２との間の仕事関数のデルタ１１２と組み合わされて用いられて、ある範囲の動作電圧にわたって、実質的に線形の静電容量特性を有する累積コンデンサ６００を実現する。コンデンサ６０３，６０４などのｐ形コンデンサがない状態では、対称的に結合されたｎ形コンデンサ６０１，６０２によってのみ構成される累積コンデンサ６００は、図１に示される単一のｎ形コンデンサの静電容量特性よりも、実質的に線形性の高い累積静電容量特性を生じるが、静電容量は、ゼロ・バイアス電圧条件の付近では、実質的に変化する。さらに詳しくは、１対の対称的に結合されたｎ形コンデンサの総静電容量は、ゼロ電圧バイアスの付近では、静電容量がピークを示す。同様に、ｐ形コンデンサ６０３，６０４の対称的な結合対は、結果的に、ゼロ・ボルト付近で、静電容量の「谷」を有する累積コンデンサとなる。図６に示されるような対称的に配置されたｐ形コンデンサとｎ形コンデンサの対を組み合わせることにより、累積コンデンサ６００は、負のバイアスから正のバイアスに及ぶ電圧レンジにわたって、実質的に線形の静電容量特性を有して、作製できる。累積コンデンサ６００の図示された実施例は、ｐ形基板とｎ形ウェルとを利用する作製工程に関連して示されるが、本発明は、ｎ形基板ウエハとｐ形ウェルを同様に使用する工程でも、適切に実現できることを理解されたい。
【００１０】
本発明の１つの実施例において、コンデンサ６０１，６０２，６０３，６０４はそれぞれ、共通の断面積を有する能動領域２０４を使用する。別の実施例では、各コンデンサのコンデンサ面積は、動作電圧の範囲にわたって、総静電容量の変化が最小化されるように最適化される。静電容量の変化の最適化は、累積コンデンサ６００内の各コンデンサの静電容量を概算するための分析式を使用することによって、適切に達成される。この分析式は、静電容量を、対応するコンデンサに印加される電圧の関数として概算する。累積コンデンサ６００の総静電容量は、４つの構成コンデンサの個々の静電容量を合計することによって求められる。各コンデンサの面積が、個々の各コンデンサによる、累積コンデンサ６００の総静電容量への寄与を制御するのに用いられる変数として、分析式に導入される。ついで、累積コンデンサ６００の線形性は、任意の幾つかの従来の最小化ルーティンを使用して、構成コンデンサの相対的面積を変化させて、累積静電容量の変化を最小化することによって、最適化できる。このようにして、本発明は、広い範囲の電圧にわたり、または、別の実施例では、特定の範囲の電圧にわたり、コンデンサ６００の線形性を最適化する能力を提供する。
【００１１】
図６に示される累積コンデンサ６００の実施例は、４個のコンデンサを含むが、さらにコンデンサを追加して、コンデンサ６００の線形特性をさらに制御することもできることを理解されたい。また、本発明の他の実施例は、４個よりも少ない数のコンデンサの使用を企図する。例えば、１つの実施例では、累積コンデンサ６００は、ｐ形コンデンサと並列に結合される１対の対称的に接続されたｎ形コンデンサを含むことができる。この種の累積コンデンサは、相対的に狭い範囲の動作電圧にわたって、十分な線形性を提供できる一方、それと同時に集積回路において使用する面積を低減する。本発明の別の実施例は、ｐ形コンデンサとｎ形コンデンサであって、各コンデンサのポリシリコン端子がともに結合されて、各コンデンサのウェルの極板がともに結合されるようなコンデンサを企図する。この種の累積コンデンサは、バラクタとして適切に使用でき、このバラクタでは、構造の静電容量特性が、適切なバイアスをかけることによって制御できる。このようにして、ｐ形コンデンサを、ｎ形コンデンサと並列に結合することによって、電圧変化の関数として表される静電容量の変化の勾配が、１つのコンデンサのバラクタ特性に比べて緩やかな、より制御しやすいバラクタになる。このようなバラクタの構成は、第１および第３コンデンサ６０１，６０３を取り除いた後の図６の累積コンデンサ６００と似通ってこよう。また、バラクタは、図６に示される累積コンデンサ６００から、コンデンサ６０４，６０２を取り除くことによっても実現できる。
【００１２】
上記の明細書で、本発明を、具体的な実施例を参照して説明してきた。しかしながら、当業者は、種々の変形および変更が、添付請求の範囲に記載される本発明の範囲から逸脱せずに行なえることを理解しよう。したがって、本明細書および図面は、限定的な意味ではなく、説明のためのものと見なすべきであり、かかるすべての変形は、本発明の範囲内に含まれることが意図される。また、利点，他の長所および問題点に対する解決策について、具体的実施例を参照して説明してきた。しかしながら、利点，長所，問題に対する解決策，および利点，長所または解決策を生じさせる、またはより顕著なものにするいかなる要素も、任意のまたはすべての請求項の重大な，必要なまたは不可欠な特徴もしくは要素として解釈すべきではない。
【図面の簡単な説明】
本発明は、添付図面では、例として図解され、これらに限定されるものではない。また、同様の参照番号は、同様の素子を示す。
【図１】 ｎポリおよびｐポリ・コンデンサの静電容量を、コンデンサのバイアスの関数として示すグラフである。
【図２】 本発明の１実施例によるｎポリ・コンデンサの部分的断面図である。
【図３】 図２のコンデンサの部分的上面図である。
【図４】 本発明の１実施例によるｎウェル上のｐポリ・コンデンサの部分的断面図である。
【図５】 図４のコンデンサの部分的上面図である。
【図６】 本発明の１実施例による累積コンデンサの回路図である。
当業者は、図面内の素子が、単純化されて分かりやすいように図解されており、必ずしも縮尺通りでないことを理解しよう。例えば、図面の一部の素子の寸法は、他の素子と比較して大きめに描かれ、本発明の実施例を理解しやすくしている。
【符号の説明】
６００ 累積コンデンサ
６０１ 第１コンデンサ
６０２ 第２コンデンサ
６０３ 第３コンデンサ
６１０ 第１端子
６１１，６２１ ｎ形ポリシリコン端子
６１２，６２２ 能動領域端子
６１４ 第２端子
６３１，６４１ ｐ形ポリシリコン端子
６３２，６４２ 能動領域端子
【産業上の利用分野】
本発明は、半導体素子の領域に関し、さらに詳しくは、主にＣＭＯＳ論理用に設計された製造工程により製造される実質的に線形の半導体コンデンサに関する。
【０００２】
【従来の技術】
アナログ回路とデジタル回路の両方を使用する混合信号装置は、アナログ回路で使用するためのリニア・コンデンサを必要とすることが多い。通常、これらのコンデンサを製造するのに適した工程を、他の従来のデジタルＣＭＯＳ製造工程に統合すると、製造工程において費用や複雑性がさらに加わるか、または結果として生じるコンデンサが、十分な範囲のバイアス条件にわたり所望の線形性に不足するものとなる。一例として、リニア・コンデンサは、２つのポリシリコン堆積段階（ダブル・ポリ工程：double poly process）を用いて製造されており、これらの段階では、ポリシリコンが、コンデンサの両方の極板を構成する。ダブル・ポリ工程は、十分な能力を有するコンデンサを製造できるが、ほとんどのベースライン（baseline）ＣＭＯＳ製造工程は、コンデンサに必要な第２ポリ構造を製造するように変更しなければならない。この第２ポリ構造と、これに対応する堆積，マスクおよびエッチング段階を追加するにあたり、対応する工程に費用，複雑性およびサイクル・タイムが望ましくないほどさらに追加される必要があった。金属／金属コンデンサは、層間誘電体によって分離される１対の堆積された金属層が、コンデンサを形成するものであり、これについても調査された。１つの例において、金属／金属コンデンサは、既存の製造工程の後の過程に完全に組み込まれていて、既存の金属および酸化物堆積段階が、コンデンサを製造するのに使用される。あいにく、既存の金属構造を、現代の製造工程の厚い層間誘電体特性とともに使用すると、面積が大きく、通常不正確なコンデンサとなる。さらに、所与のコンデンサの極板面積にとって可能な最大の静電容量を得るために、高誘電率の誘電体をコンデンサに使用することが望ましいが、業界の動向は、層間誘電体に低誘電率の誘電体を使用して、連続する金属層間の結合を低減する方向に向かっている。他の金属／金属コンデンサは、タンタル（Ｔａ）または窒化タンタル（ＴａＮ）の極板の使用が提案されているが、ＴａまたはＴａＮのコンデンサは、さらに複数の堆積段階およびマスク段階を導入することになり、工程の費用が増加する。
【０００３】
【発明が解決しようとする課題】
そのため、高信頼性のリニア・コンデンサであって、追加加工の形で、費用を追加せずに、既存のまたはベースラインＣＭＯＳ製造工程に統合できるコンデンサを製造するのに適した半導体工程を実現することが極めて望ましい。
【０００４】
【実施例】
ここで図１を見ると、静電容量を、印加された電圧の関数として示すグラフが、２つの半導体のコンデンサ構造について示される。両方の構造とも、シリコン基板のｎドープ能動領域（ｎウェルなど）を、コンデンサの第１極板（底部極板）として使用し、ドープ・ポリシリコン（ポリ）構造を、コンデンサの第２極板（上部極板）として使用し、中間酸化物層または他の誘電層を、コンデンサの誘電体として使用する。第１曲線１００は、上部極板がｎ形ポリシリコンによって構成されるコンデンサ（ここでは、ｎ形コンデンサと称する）の静電容量を、上部極板（底部極板は接地される）に印加される電圧の関数として示し、一方、第２曲線１０６は、上部極板にｐ形ポリを利用するコンデンサ（ｐ形コンデンサ）の静電容量特性を表す。第１曲線１００に相当するｎ形コンデンサの場合、静電容量が最大になる蓄積領域（参照番号１０２で示される）の方が、曲線１０６のｐ形コンデンサの蓄積（参照番号１０８で示される）に比べて、低い電圧のときに始まる。同様に、ｎ形コンデンサの減少領域１０４は、ｐ形コンデンサの減少領域１１０よりも負の電圧を多く必要とする。第１曲線１０１（１００？？？）と第２曲線１０６間のデルタ・シフト（delta shift）（参照番号１１２で示される）は、ｐ形コンデンサに使用されるｐポリと、ｎ形コンデンサに使用されるｎポリとの間の仕事関数の差の関数である。通常、ｐ形ポリとｎ形ポリはともに、ヘビー・ドープされており、仕事関数の違いは、ほぼ１．１ボルトの範囲内にあるポリシリコンのバンドギャップと実質的に同じである。曲線１００と１０６のミラー・イメージ曲線は、印加バイアスの極性を反転させるだけで得られることを理解されたい。本発明は、第１曲線１００、第２曲線１０６、およびその対応するミラー・イメージ曲線との間のデルタ１１２を有益に利用して、所望の動作電圧範囲にわたって、高い線形特性を有する累積コンデンサ（cumulative capacitor）構造を実現することを企図する。
【０００５】
ここで図２を見て、ｎ形コンデンサ２００の部分的断面図が示される。コンデンサ２００は、単結晶シリコン基板１９９の上に作製されることが望ましい半導体コンデンサである。多岐にわたる製造工程において有用な１つの実施例において、シリコン基板１９９は、ｐ形不純物によってドープされる。ついで、ｎドープ・ウェル領域２０４が、半導体製造分野では周知の従来の工程により、基板１９９の上に形成される。コンデンサ２００の底部極板２０１は、シリコンの能動部分、すなわち、ｎウェル領域２０４によって構成される。図に示される実施例において、底部極板２０１の境界は、分離誘電体構造２０２の境界により確定される。分離誘電体２０２は、この分野では周知のシャロー・トレンチ分離（ＳＴＩ）構造によって構成できる。他の実施例では、ＬＯＣＯＳ分離および既知の種々の分離工程の任意のものを使用して、分離誘電体構造２０２を形成できる。ｎウェル領域２０４（および底部極板２０１）の電位は、所望の電圧を、ｎ＋領域２０８に印加することによって制御される。ｎ＋領域２０８は、ｎウェル２０４のヘビー・ドープ部分（約１０19ドーパント／ｃｍ3を超える）によって構成され、後に形成される金属構造（図示されず）に対して、低抵抗接点を作るのに適する。コンデンサ２００の上部極板２０６は、ｎウェル領域２０４から、中間コンデンサ誘電体２０５によって、転置される。１つの実施例において、コンデンサ誘電体２０５は、従来のＭＯＳ工程のゲート酸化物形成中に作製される。この実施例では、コンデンサ誘電体２０５は通常、約３から２０ナノメータの範囲の厚さを有する、熱的に形成された二酸化シリコン膜によって構成される。ｎ形コンデンサ２００の上部極板２０６は、ヘビー・ドープされたｎ形ポリシリコンによって構成される。１つの実施例において、上部極板２０６は、ＣＭＯＳ工程のゲート形成中に形成される。この実施例では、上部極板２０６は、従来のポリシリコン堆積工程を用いて作製され、この工程では、シラン（ＳｉＨ4）が、ＣＶＤ反応器内で熱的に分解される。上部極板構造２０６の厚さは、後に注入（implant）される不純物が、上部極板構造２０６およびコンデンサ誘電体２０５へと、またｎウェル領域２０４へと浸透するのを防止するのに十分な厚さであることが望ましい。１つの実施例では、例えば、上部極板２０６の厚さは、約１００ナノメータを超える。適切なマスク工程とエッチング工程が使用されて、ポリ膜（および下に位置するｎウェル領域２０４の露光部分）を確定した後、ｎ＋領域２０８は、砒素またはリンなどのｎ形不純物を注入することによって形成される。ｎ＋領域２０８の注入中、上部極板構造２０６が、所望されるｎ形不純物によって同時にドープされる。好適な実施例では、ｎ＋領域２０８の注入、およびベースラインＣＭＯＳ工程のＮＭＯＳトランジスタのｎ＋ソース／ドレイン領域の注入が、１つの注入段階によって、同時に実現される。このため、好適な実施例では、コンデンサ２００の製造は、ベースラインＣＭＯＳ工程の既存の加工段階を用いて達成され、コンデンサ２００が、ベースライン工程の諸段階の他に、加工工程を必要としないようにする。
【０００６】
ここで、図３を見て、コンデンサ２００の上面図が示され、ここで、コンデンサ２００の個々の素子が、関連するマスクについて示される。マスク３０１は、基板１９９のうち、十分な線量（dose）のｎ形注入物を受け取って、ｎウェル領域２０４を形成する領域を確定する。マスク３０２は、分離誘電体２０２の境界を確定し、同時に、ヘビー・ドープ領域２０８と底部極板２０１の境界を確定する。最後に、マスク３０６は、コンデンサ２００の上部極板２０６の境界を確定する。図に示される実施例では、上部極板２０６が、分離誘電体構造２０２の全方向に伸び、コンデンサ２００の有効領域は、マスク３０２によってのみ確定される。この実施例では、フォトリソグラフィおよびエッチング工程の違いによる、ポリシリコンのパターン特性寸法の違いなど、加工パラメータの違いの結果、コンデンサの有効領域が変化することはない。図３はさらに、コンデンサ２００の上部極板２０６および能動領域２０８に対して、それぞれ接点を設けるための、接点３０８，３１０の配置を示す。１つの実施例では、接点３０８，３１０は、１つのマスクおよびエッチング工程によって、同時に形成される。
【０００７】
ここで図４と図５を見て、ｐ形コンデンサ４００の部分的断面図と部分的上面図が示される。ｐ形コンデンサ４００は、多くの点で、ｎ形コンデンサ２００と似通っている。そのため、ｎ形コンデンサ２００と同様、ｐ形コンデンサ４００は、ｎ形ウェル領域２０４を含み、これは、周囲を囲む分離誘電体４０２の境界によって確定される底部極板４０１，ヘビー・ドープされる接点領域４０８，およびコンデンサ誘電体４０５を含み、これらはすべて、ｎ形コンデンサ２００の対応する部材と類似している。しかしながら、ｎ形コンデンサ２００の上部極板２０６と違い、ｐ形コンデンサ４００の上部極板４０６は、ホウ素またはＢＦ2などのｐ形不純物によりヘビー・ドープされる。図５は、図４のｐ形コンデンサ４００を形成するのに使用されるマスクを示す。ｎ形コンデンサ２００について図３に示されるマスクと同様、図４のｐ形コンデンサ４００を作製するのに用いられるマスクは、ｎウェル領域２０４の面積を確定するｎウェルマスク３０１，分離誘電体構造２０２の境界を確定するマスク３０２，および上部極板構造４０６の境界を確定するポリ・マスク３０６を含む。ｐ形上部極板４０６を実現するため、マスク３０５が使用されて、ｐ＋注入の境界を確定する。ｐ形コンデンサ４００の上部極板構造４０６をドープするのに用いられるｐ＋注入は、好適な実施例では、ベースラインＣＭＯＳ工程において、ＰＭＯＳトランジスタ（図示されず）のｐ＋領域を確定するのに用いられるのと同一のマスク段階である。図５はさらに、ｎ＋能動領域４０８を注入する領域を確定するのに用いられるｎ＋マスク３０５を示す。好適な実施例では、ｐ形コンデンサ４００のｎ＋領域４０８のために用いられるｎ＋注入は、ｎ形コンデンサ２００のｎ＋領域２０８を確定するのに用いられるのと同一のマスクである。
【０００８】
ここで図６を見ると、ｎ形コンデンサ２００とｐ形コンデンサ４００が組み合わされて、本発明の１実施例による累積コンデンサ６００を形成する。累積コンデンサ６００は、累積コンデンサ６００の第１端子６１０と結合されるｎ形ポリシリコン端子６１１を有する第１コンデンサ６０１を含む。第１コンデンサ６０１の能動領域（すなわち、ｎウェル）端子６１２は、累積コンデンサ６００の第２端子６１４と結合される。累積コンデンサ６００はさらに、第２端子６１４と接続されるｎ形ポリシリコン端子６２１と、第１端子６１０と接続される能動領域端子６２２とを有する第２コンデンサ６０２を含む。累積コンデンサ６００について図示された実施例はさらに、第１端子６１０と接続されるｐ形ポリシリコン端子６３１と、第２端子６１４と接続される能動領域端子６３２とを有する第３コンデンサ６０３を含む。最後に、累積コンデンサ６００は、第２端子６１４と接続されるｐ形ポリシリコン端子６４１と、第１端子６１０と接続される能動領域端子６４２とを有する第４コンデンサ６０４を含む。１つの実施例において、第１および第２コンデンサ６０１，６０２は、本明細書に開示されるｎ形コンデンサ２００を構成する一方、第３および第４コンデンサ６０３，６０４は、ｐ形コンデンサ４００である。
【０００９】
１つの実施例において、コンデンサ６０１，６０２，６０３，６０４はそれぞれ、専用のウェル内に作製され、このウェルに能動領域の端子が接続される。別の実施例では、共通のウェルが、第２コンデンサ６０２と第４コンデンサ６０４の能動領域の端子６２２，６４２に使用できる。同様に、共通のウェルが、第1コンデンサ６０１と第３コンデンサ６０３の能動領域接続６３２，６１２に使用できる。共通ウェル接続を使用することにより、累積コンデンサ６００を作製するのに必要な面積のさらなる節約が達成できる。１つの実施例において、累積コンデンサ６００の各コンデンサの能動領域端子は、図２と図４において参照番号２０８，４０８により識別される中間ｎ＋領域を通じて、累積コンデンサ６００の対応する端子と接続される。各コンデンサ２００，４００の上部極板２０６，４０６に適切なバイアスをかけることにより、各コンデンサの底部極板２０１，４０１が、蓄積状態または減少状態に駆動できることを理解されたい。この観点から、底部領域２０１，４０１は、蓄積／減少領域を構成するものとして考えられ、これらは、第１極板２０６，４０６のそれぞれに適切なバイアスをかけることにより、操作される。これらの蓄積／減少領域の蓄積／減少モードを操作することにより、対応する構造の有効静電容量が制御できる。図１に戻ってこれを参照し、ｎ形コンデンサ２００が、蓄積モード１０２にバイアスされるときのｎ形コンデンサ２００の有効静電容量は、ｎ形コンデンサ２００が、参照番号１０４により示される減少モードにバイアスされるときの静電容量よりも大きいことを理解されたい。同様に、ｐ形コンデンサ４００に、参照番号１０８により示される蓄積モードへとバイアスをかけると、ｐ形コンデンサ４００が減少モードにバイアスされるときの静電容量よりも、有効静電容量が大きくなる。１対のｎ形コンデンサ６０１，６０２の背面結合または対称的な配置によって、その結果、２つのコンデンサが反対方向にバイアスされて、コンデンサ６０１の静電容量が増加するときに、コンデンサ６０２の静電容量が減少する。同じことが、ｐ形コンデンサ６０３，６０４の対についても言える。このコンデンサの対称的な配置は、累積コンデンサ６００内で、ｐ形コンデンサ６０３，６０４と、ｎ形コンデンサ６０１，６０２との間の仕事関数のデルタ１１２と組み合わされて用いられて、ある範囲の動作電圧にわたって、実質的に線形の静電容量特性を有する累積コンデンサ６００を実現する。コンデンサ６０３，６０４などのｐ形コンデンサがない状態では、対称的に結合されたｎ形コンデンサ６０１，６０２によってのみ構成される累積コンデンサ６００は、図１に示される単一のｎ形コンデンサの静電容量特性よりも、実質的に線形性の高い累積静電容量特性を生じるが、静電容量は、ゼロ・バイアス電圧条件の付近では、実質的に変化する。さらに詳しくは、１対の対称的に結合されたｎ形コンデンサの総静電容量は、ゼロ電圧バイアスの付近では、静電容量がピークを示す。同様に、ｐ形コンデンサ６０３，６０４の対称的な結合対は、結果的に、ゼロ・ボルト付近で、静電容量の「谷」を有する累積コンデンサとなる。図６に示されるような対称的に配置されたｐ形コンデンサとｎ形コンデンサの対を組み合わせることにより、累積コンデンサ６００は、負のバイアスから正のバイアスに及ぶ電圧レンジにわたって、実質的に線形の静電容量特性を有して、作製できる。累積コンデンサ６００の図示された実施例は、ｐ形基板とｎ形ウェルとを利用する作製工程に関連して示されるが、本発明は、ｎ形基板ウエハとｐ形ウェルを同様に使用する工程でも、適切に実現できることを理解されたい。
【００１０】
本発明の１つの実施例において、コンデンサ６０１，６０２，６０３，６０４はそれぞれ、共通の断面積を有する能動領域２０４を使用する。別の実施例では、各コンデンサのコンデンサ面積は、動作電圧の範囲にわたって、総静電容量の変化が最小化されるように最適化される。静電容量の変化の最適化は、累積コンデンサ６００内の各コンデンサの静電容量を概算するための分析式を使用することによって、適切に達成される。この分析式は、静電容量を、対応するコンデンサに印加される電圧の関数として概算する。累積コンデンサ６００の総静電容量は、４つの構成コンデンサの個々の静電容量を合計することによって求められる。各コンデンサの面積が、個々の各コンデンサによる、累積コンデンサ６００の総静電容量への寄与を制御するのに用いられる変数として、分析式に導入される。ついで、累積コンデンサ６００の線形性は、任意の幾つかの従来の最小化ルーティンを使用して、構成コンデンサの相対的面積を変化させて、累積静電容量の変化を最小化することによって、最適化できる。このようにして、本発明は、広い範囲の電圧にわたり、または、別の実施例では、特定の範囲の電圧にわたり、コンデンサ６００の線形性を最適化する能力を提供する。
【００１１】
図６に示される累積コンデンサ６００の実施例は、４個のコンデンサを含むが、さらにコンデンサを追加して、コンデンサ６００の線形特性をさらに制御することもできることを理解されたい。また、本発明の他の実施例は、４個よりも少ない数のコンデンサの使用を企図する。例えば、１つの実施例では、累積コンデンサ６００は、ｐ形コンデンサと並列に結合される１対の対称的に接続されたｎ形コンデンサを含むことができる。この種の累積コンデンサは、相対的に狭い範囲の動作電圧にわたって、十分な線形性を提供できる一方、それと同時に集積回路において使用する面積を低減する。本発明の別の実施例は、ｐ形コンデンサとｎ形コンデンサであって、各コンデンサのポリシリコン端子がともに結合されて、各コンデンサのウェルの極板がともに結合されるようなコンデンサを企図する。この種の累積コンデンサは、バラクタとして適切に使用でき、このバラクタでは、構造の静電容量特性が、適切なバイアスをかけることによって制御できる。このようにして、ｐ形コンデンサを、ｎ形コンデンサと並列に結合することによって、電圧変化の関数として表される静電容量の変化の勾配が、１つのコンデンサのバラクタ特性に比べて緩やかな、より制御しやすいバラクタになる。このようなバラクタの構成は、第１および第３コンデンサ６０１，６０３を取り除いた後の図６の累積コンデンサ６００と似通ってこよう。また、バラクタは、図６に示される累積コンデンサ６００から、コンデンサ６０４，６０２を取り除くことによっても実現できる。
【００１２】
上記の明細書で、本発明を、具体的な実施例を参照して説明してきた。しかしながら、当業者は、種々の変形および変更が、添付請求の範囲に記載される本発明の範囲から逸脱せずに行なえることを理解しよう。したがって、本明細書および図面は、限定的な意味ではなく、説明のためのものと見なすべきであり、かかるすべての変形は、本発明の範囲内に含まれることが意図される。また、利点，他の長所および問題点に対する解決策について、具体的実施例を参照して説明してきた。しかしながら、利点，長所，問題に対する解決策，および利点，長所または解決策を生じさせる、またはより顕著なものにするいかなる要素も、任意のまたはすべての請求項の重大な，必要なまたは不可欠な特徴もしくは要素として解釈すべきではない。
【図面の簡単な説明】
本発明は、添付図面では、例として図解され、これらに限定されるものではない。また、同様の参照番号は、同様の素子を示す。
【図１】 ｎポリおよびｐポリ・コンデンサの静電容量を、コンデンサのバイアスの関数として示すグラフである。
【図２】 本発明の１実施例によるｎポリ・コンデンサの部分的断面図である。
【図３】 図２のコンデンサの部分的上面図である。
【図４】 本発明の１実施例によるｎウェル上のｐポリ・コンデンサの部分的断面図である。
【図５】 図４のコンデンサの部分的上面図である。
【図６】 本発明の１実施例による累積コンデンサの回路図である。
当業者は、図面内の素子が、単純化されて分かりやすいように図解されており、必ずしも縮尺通りでないことを理解しよう。例えば、図面の一部の素子の寸法は、他の素子と比較して大きめに描かれ、本発明の実施例を理解しやすくしている。
【符号の説明】
６００ 累積コンデンサ
６０１ 第１コンデンサ
６０２ 第２コンデンサ
６０３ 第３コンデンサ
６１０ 第１端子
６１１，６２１ ｎ形ポリシリコン端子
６１２，６２２ 能動領域端子
６１４ 第２端子
６３１，６４１ ｐ形ポリシリコン端子
６３２，６４２ 能動領域端子
Claims (7)
- 第１累積コンデンサ端子と、第２累積コンデンサ端子とを有する累積コンデンサであって、
前記第１累積コンデンサ端子と結合される第１ｎ形ポリシリコン端子と、前記第２累積コンデンサ端子と結合される第１ｎ形ウェル領域の端子と、前記第１ｎ形ポリシリコン端子及び前記第１ｎ形ウェル領域間に配置されて二酸化シリコン膜からなる第１誘電領域とを有する第１コンデンサ、
前記第２累積コンデンサ端子と結合される第２ｎ形ポリシリコン端子と、前記第１累積コンデンサ端子と結合される第２ｎ形ウェル領域の端子と、前記第２ｎ形ポリシリコン端子及び前記第２ｎ形ウェル領域間に配置されて二酸化シリコン膜からなる第２誘電領域とを有する第２コンデンサ、
前記第１累積コンデンサ端子と結合される第３ｐ形ポリシリコン端子と、前記第２累積コンデンサ端子と結合される第３ｎ形ウェル領域の端子と、前記第３ｐ形ポリシリコン端子及び前記第３ｎ形ウェル領域間に配置されて二酸化シリコン膜からなる第３誘電領域とを有する第３コンデンサ、および
前記第２累積コンデンサ端子と結合される第４ｐ形ポリシリコン端子と、前記第１累積コンデンサ端子と結合される第４ｎ形ウェル領域の端子と、前記第４ｐ形ポリシリコン端子及び前記第４ｎ形ウェル領域間に配置されて二酸化シリコン膜からなる第４誘電領域とを有する第４コンデンサ
によって構成されることを特徴とする累積コンデンサ。 - 請求項１記載の累積コンデンサであって、さらに、前記第１，前記第２，前記第３および前記第４コンデンサのｎ形ウェル領域の端子をそれぞれ含む第１，第２，第３および第４ウェルによって構成されることを特徴とする累積コンデンサ。
- 請求項１記載の累積コンデンサであって、さらに、前記第１および第３コンデンサのｎ形ウェル領域の端子を含む第１ウェルによって構成されることを特徴とする累積コンデンサ。
- 前記第１および第３コンデンサのｎ形ウェル領域の端子は、Ｎ＋領域を通して、前記第２累積コンデンサ端子と結合されることを特徴とする請求項３記載の累積コンデンサ。
- 累積コンデンサであって、
ｎ形にドープされる第１ポリシリコン端子，第１ｎ形ウェル領域，および前記第１ポリシリコン端子と前記第１ｎ形ウェル領域との間に配置されて二酸化シリコン膜からなる第１誘電領域を有する第１コンデンサ、
前記第１ｎ形ウェル領域と結合されてｎ形にドープされる第２ポリシリコン端子，前記第１ポリシリコン端子と結合される第２ｎ形ウェル領域，および前記第２ポリシリコン端子と前記第２ｎ形ウェル領域との間に配置されて二酸化シリコン膜からなる第２誘電領域を有する第２コンデンサ、
前記第１ポリシリコン端子と結合されてｐ形にドープされる第３ポリシリコン端子，前記第１ｎ形ウェル領域と結合される第３ｎ形ウェル領域，および前記第３ポリシリコン端子と前記第３ｎ形ウェル領域との間に配置されて二酸化シリコン膜からなる第３誘電領域を有する第３コンデンサ、および
前記第１ｎ形ウェル領域と結合されてｐ形にドープされる第４ポリシリコン端子，前記第１ポリシリコン端子と結合される第４ｎ形ウェル領域，および前記第４ポリシリコン端子と前記第４ｎ形ウェル領域との間に配置されて二酸化シリコン膜からなる第４誘電領域を有する第４コンデンサ
によって構成されることを特徴とする累積コンデンサ。 - 前記第１，第２，第３および第４コンデンサは、前記第１，第２，第３および第４ｎ形ウェル内にそれぞれ形成されることを特徴とする請求項５記載の累積コンデンサ。
- 累積コンデンサであって、
ｎ形にドープされる第１ポリシリコン端子，第１ｎ形ウェル領域，および前記第１ポリシリコン端子と前記第１ｎ形ウェル領域との間に配置されて二酸化シリコン膜からなる第１誘電領域を有する第１コンデンサ、および
前記第１ポリシリコン端子と結合されてｐ形にドープされる第２ポリシリコン端子，前記第１ｎ形ウェル領域と結合される第２ｎ形ウェル領域，および前記第２ポリシリコン端子と前記第２ｎ形ウェル領域との間に配置されて二酸化シリコン膜からなる第２誘電領域を有する第２コンデンサ
によって構成されることを特徴とする累積コンデンサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/438,618 US6351020B1 (en) | 1999-11-12 | 1999-11-12 | Linear capacitor structure in a CMOS process |
| US438618 | 1999-11-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001177059A JP2001177059A (ja) | 2001-06-29 |
| JP4700185B2 true JP4700185B2 (ja) | 2011-06-15 |
Family
ID=23741347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000334616A Expired - Lifetime JP4700185B2 (ja) | 1999-11-12 | 2000-11-01 | Ｃｍｏｓ工程におけるリニア・コンデンサ構造 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6351020B1 (ja) |
| JP (1) | JP4700185B2 (ja) |
| KR (1) | KR100682286B1 (ja) |
| CN (1) | CN1178300C (ja) |
| TW (1) | TW483118B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10021867A1 (de) * | 2000-05-05 | 2001-11-15 | Infineon Technologies Ag | Spannungsgesteuerte Kapazität |
| US7053465B2 (en) * | 2000-11-28 | 2006-05-30 | Texas Instruments Incorporated | Semiconductor varactor with reduced parasitic resistance |
| DE10116557A1 (de) * | 2001-04-03 | 2002-10-17 | Infineon Technologies Ag | Integrierte, abstimmbare Kapazität |
| US6828654B2 (en) * | 2001-12-27 | 2004-12-07 | Broadcom Corporation | Thick oxide P-gate NMOS capacitor for use in a phase-locked loop circuit and method of making same |
| DE10207739A1 (de) * | 2002-02-22 | 2003-09-11 | Infineon Technologies Ag | Integrierte Halbleiterschaltung mit einer Parallelschaltung gekoppelter Kapazitäten |
| GB0214206D0 (en) * | 2002-06-19 | 2002-07-31 | Filtronic Compound Semiconduct | A micro-electromechanical variable capacitor |
| US6737929B1 (en) | 2002-11-22 | 2004-05-18 | Motorola, Inc. | Hybrid n+ and p+ gate-doped voltage variable capacitors to improve linear tuning range in voltage controlled oscillators |
| DE102004006484A1 (de) * | 2004-02-10 | 2005-08-25 | Infineon Technologies Ag | Integrierte Schaltungsanordnungen mit ESD-festem Kondensator und Herstellungsverfahren |
| US20060033960A1 (en) * | 2004-08-13 | 2006-02-16 | Quark, Inc. | Systems and methods for ink selection in the trapping zone |
| US7098751B1 (en) | 2004-08-27 | 2006-08-29 | National Semiconductor Corporation | Tunable capacitance circuit for voltage control oscillator |
| US7714412B2 (en) * | 2004-08-27 | 2010-05-11 | International Business Machines Corporation | MOS varactor using isolation well |
| US7292063B2 (en) * | 2005-05-02 | 2007-11-06 | Lsi Corporation | Method of interconnect for multi-slot metal-mask programmable relocatable function placed in an I/O region |
| KR100792705B1 (ko) * | 2006-07-21 | 2008-01-11 | 인티그런트 테크놀로지즈(주) | 병렬 바랙터를 이용한 커패시터 |
| US20080284495A1 (en) * | 2007-05-15 | 2008-11-20 | Mediatek Inc. | Mos capacitor with large constant value |
| JP2010040797A (ja) * | 2008-08-06 | 2010-02-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US20110032027A1 (en) * | 2009-08-05 | 2011-02-10 | Texas Instruments Incorporated | Switched bandgap reference circuit for retention mode |
| US9610044B2 (en) * | 2011-11-08 | 2017-04-04 | Imec | Variable capacitor circuit and method |
| US9570222B2 (en) * | 2013-05-28 | 2017-02-14 | Tdk Corporation | Vector inductor having multiple mutually coupled metalization layers providing high quality factor |
| US9086709B2 (en) | 2013-05-28 | 2015-07-21 | Newlans, Inc. | Apparatus and methods for variable capacitor arrays |
| US9716188B2 (en) * | 2013-08-30 | 2017-07-25 | Qualcomm Incorporated | Metal oxide semiconductor (MOS) capacitor with improved linearity |
| US9461610B2 (en) | 2014-12-03 | 2016-10-04 | Tdk Corporation | Apparatus and methods for high voltage variable capacitors |
| US9735752B2 (en) | 2014-12-03 | 2017-08-15 | Tdk Corporation | Apparatus and methods for tunable filters |
| US9671812B2 (en) | 2014-12-17 | 2017-06-06 | Tdk Corporation | Apparatus and methods for temperature compensation of variable capacitors |
| US9362882B1 (en) | 2015-01-23 | 2016-06-07 | Tdk Corporation | Apparatus and methods for segmented variable capacitor arrays |
| US9680426B2 (en) | 2015-03-27 | 2017-06-13 | Tdk Corporation | Power amplifiers with tunable notches |
| US10382002B2 (en) | 2015-03-27 | 2019-08-13 | Tdk Corporation | Apparatus and methods for tunable phase networks |
| US10073482B2 (en) | 2015-03-30 | 2018-09-11 | Tdk Corporation | Apparatus and methods for MOS capacitor structures for variable capacitor arrays |
| US9595942B2 (en) | 2015-03-30 | 2017-03-14 | Tdk Corporation | MOS capacitors with interleaved fingers and methods of forming the same |
| US10042376B2 (en) | 2015-03-30 | 2018-08-07 | Tdk Corporation | MOS capacitors for variable capacitor arrays and methods of forming the same |
| US9973155B2 (en) | 2015-07-09 | 2018-05-15 | Tdk Corporation | Apparatus and methods for tunable power amplifiers |
| CN105789182A (zh) * | 2016-04-29 | 2016-07-20 | 上海华力微电子有限公司 | 一种用于封装级别可靠性测试的mos结构及其制备方法 |
| US9985145B1 (en) | 2017-04-21 | 2018-05-29 | Qualcomm Incorporated | Variable capacitor structures with reduced channel resistance |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07249742A (ja) * | 1994-03-14 | 1995-09-26 | Matsushita Electron Corp | 半導体装置 |
| WO1998043298A1 (fr) * | 1997-03-24 | 1998-10-01 | Seiko Epson Corporation | Dispositif capacitif a semi-conducteurs et dispositif a semi-conducteurs realise en utilisant de dispositif capacitif |
| JPH10270957A (ja) * | 1997-03-21 | 1998-10-09 | Nec Corp | Ｃｍｏｓオペアンプ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5574168A (en) * | 1978-11-28 | 1980-06-04 | Oki Electric Ind Co Ltd | Pnpn switch |
| WO1997032343A1 (en) * | 1996-02-28 | 1997-09-04 | Sierra Semiconductor Coporation | High-precision, linear mos capacitor |
| US5841334A (en) * | 1996-12-24 | 1998-11-24 | Ericsson Inc. | RF capacitor circuit and method of electronically tuning same |
| US6159819A (en) * | 1997-10-21 | 2000-12-12 | United Microelectronics Corp. | Fabrication of capacitors with low voltage coefficient of capacitance |
-
1999
- 1999-11-12 US US09/438,618 patent/US6351020B1/en not_active Expired - Lifetime
-
2000
- 2000-10-06 TW TW089120891A patent/TW483118B/zh not_active IP Right Cessation
- 2000-11-01 JP JP2000334616A patent/JP4700185B2/ja not_active Expired - Lifetime
- 2000-11-08 CN CNB001329391A patent/CN1178300C/zh not_active Expired - Fee Related
- 2000-11-13 KR KR1020000067133A patent/KR100682286B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07249742A (ja) * | 1994-03-14 | 1995-09-26 | Matsushita Electron Corp | 半導体装置 |
| JPH10270957A (ja) * | 1997-03-21 | 1998-10-09 | Nec Corp | Ｃｍｏｓオペアンプ |
| WO1998043298A1 (fr) * | 1997-03-24 | 1998-10-01 | Seiko Epson Corporation | Dispositif capacitif a semi-conducteurs et dispositif a semi-conducteurs realise en utilisant de dispositif capacitif |
Also Published As
| Publication number | Publication date |
|---|---|
| US6351020B1 (en) | 2002-02-26 |
| CN1178300C (zh) | 2004-12-01 |
| TW483118B (en) | 2002-04-11 |
| KR20010051650A (ko) | 2001-06-25 |
| CN1296290A (zh) | 2001-05-23 |
| KR100682286B1 (ko) | 2007-02-15 |
| JP2001177059A (ja) | 2001-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4700185B2 (ja) | Ｃｍｏｓ工程におけるリニア・コンデンサ構造 | |
| US6803641B2 (en) | MIM capacitors and methods for fabricating same | |
| US6303957B1 (en) | Semiconductor capacitance device and semiconductor devices using the same | |
| EP1148557B1 (en) | Stacked capacitor and method of fabricating the stacked capacitor | |
| KR100420870B1 (ko) | Eeprom-반도체구조물의제조방법 | |
| JPH118352A (ja) | 半導体集積回路装置及びその製造方法 | |
| US5576565A (en) | MIS capacitor and a semiconductor device utilizing said MIS capacitor | |
| US5554558A (en) | Method of making high precision w-polycide-to-poly capacitors in digital/analog process | |
| US8629530B2 (en) | Process of forming an electronic device including a resistor-capacitor filter | |
| KR101377705B1 (ko) | 단위 면적당 고 커패시턴스를 갖는 커패시터를 포함하는 반도체 소자를 제조하기 위한 방법 | |
| US6225658B1 (en) | Semiconductor device manufacture method and semiconductor device comprising capacitor and MISFET | |
| US20050045888A1 (en) | Semiconductor device and method for fabricating the same | |
| US20060284227A1 (en) | Capacitor device having low dependency of capacitance value change upon voltage | |
| JP2795259B2 (ja) | 半導体装置およびその製造方法 | |
| US6787430B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US7498219B2 (en) | Methods for reducing capacitor dielectric absorption and voltage coefficient | |
| US20020096738A1 (en) | Silicided undoped polysilicon for capacitor bottom plate | |
| CN100481519C (zh) | 半导体集成电路 | |
| JP2613960B2 (ja) | 半導体集積回路 | |
| KR100489537B1 (ko) | 플랫 모스 캐패시터 제조 방법 | |
| JPH01220856A (ja) | 半導体装置 | |
| EP1467401B1 (en) | A capacitor having a dielectric layer including a group 17 element and a method of manufacture therefor | |
| JPH08236697A (ja) | 半導体装置 | |
| JPH0374867A (ja) | 容量素子 | |
| JPH0730064A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071029 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071029 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110304 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4700185 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |