TW483118B - Linear capacitor structure in a CMOS process - Google Patents
Linear capacitor structure in a CMOS process Download PDFInfo
- Publication number
- TW483118B TW483118B TW089120891A TW89120891A TW483118B TW 483118 B TW483118 B TW 483118B TW 089120891 A TW089120891 A TW 089120891A TW 89120891 A TW89120891 A TW 89120891A TW 483118 B TW483118 B TW 483118B
- Authority
- TW
- Taiwan
- Prior art keywords
- capacitor
- terminal
- accumulation
- coupled
- region
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 189
- 238000000034 method Methods 0.000 title description 30
- 230000008569 process Effects 0.000 title description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 48
- 238000009825 accumulation Methods 0.000 claims abstract description 45
- 230000001186 cumulative effect Effects 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000012535 impurity Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000004575 stone Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 241000220324 Pyrus Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
483118 五、發明說明（1) 先前技藝之參考 本發明已於1 9 9 9年1 1月1 2日於美國提出專利申請，其專 利申請號碼為0 9 / 4 3 8，6 1 8。 發明範圍 本發明是關於半導體元件之領域，且特別是以主要設計 給CMOS邏輯製程之實質線性半導體電容器。 發明背景 混合信號裝置所應用到的類比及數位電路經常需要用於 類比電路設計的線性電容器。一般而言，要整合這些電容 器所適合的製程與傳統的數位CMOS製程將會對製程造成額 外的費用以及/或複雜性，或者是導致電容器缺乏在充分 範圍偏壓條件下所需要的線性表現。舉一例而言，已經有 利用二個多晶矽沉積步驟（雙多晶製程）所製成之線性電容 器。該多晶矽構成電容器的二個板。當雙多晶製程能夠製 造足夠的電容器，大多數CMOS製程之基線必須被修正以製 造電容器所需之第二多晶矽結構。要加上這個第二多晶矽 結構以及其相對應之沉積、光罩與蝕刻步驟，將會使相對 應程序帶來所不樂見的額外費用、複雜度及周期時間。具 有成對沉積金屬層且二層中間以介質分離所形成之金屬電 容器也已經被探查。在一個例子中，金屬金屬電容器已經 完全被整合入現存之製程的後端，其中現存金屬與氧化物 沉積步驟是用來製造電容器。不巧的是，使用現存金屬結 構連結上現代製程所具有之薄介質隔離層特性。將會使電 容器產生大面積及典型之不精確。此外，在電容器中應用
第6頁 483118 五、發明說明（2) 高電導介質以獲得在特定電容器板面積具有最大可能之電 容量，而在工業的趨勢則是應用低電導介質做為隔離層介 質以降低在相連續金屬層間之耦合。其他的金屬電容器已 經使用Ta或是TaN做為板，但Ta或TaN電容器帶來了多重之 附加沉積與光罩步驟，使得製程之費用增加。因此，建構 一個半導體適用上可信賴之製程以及可將線性電容器整合 入現存或基線CMOS製程，而不須為了附加之程序而增加費 用是被期待的。 圖式簡述 本發明以實例方式來說明，但不限於以伴隨之具有相類 似部分與參考指示之圖式，其中： 圖1是η型多晶矽與p型多晶矽電容器偏壓對應對電容量 之函數圖形。 圖2是一個依據本發明之一個實施例的η型多晶矽電容器 之部分橫切面圖。 圖3是如圖2之電容器之俯視圖。 圖4是依據本發明之一個實施例的ρ型多晶矽電容器其中 η型井之部分橫切面圖。 圖5是如圖4電容器之俯視圖。 圖6是依據本發明一個實施例之累積式電容器的電路 圖。 熟悉技藝之人將可以接受圖式中之元件為了解說之簡單 與清晰起見而未以原比例繪出。例如在圖式中為了增進本 發明實施例之了解，部分元件之維度可能相對於其他元件
483118 五、發明說明（3) 會顯得較誇大 圖1之圖形顯示出— 應到電容量之函鼓圖二：半導體電容器結構之 (例如n型井）之^換雜=二結構都運用到一個以石夕基對板 層板），-個摻雜多晶上動區域做為電容器之第一板(下反 及-個以中介之氣化、，、。構做為電容器板(上層板），以 第一個曲線100 _示出―次個、他介電層做為電容器介 f電容器）之電容器，有η型多晶石夕(在此為一個n 壓對應到電容量之函數性^板（其下層板接地）之應用電 個電容器運用P型多晶矽貝。而弟二個曲線1〇6則代表一 電谷S特性。從n型電容哭二/、上部板（一個p型電容器）之 積區的起端（標示為丨〇 : 應到第一曲線1 〇 〇來看，其累 區的起端（標示為丨08)，_ 型電容器之曲線1 06其累積 最大電容量。同樣的，n =恭^ =在較低電壓便可以達到 壓比p型電容器之耗盡區 ^^之耗盡區104需要的負電 曲線106之間的位移差（桿亍夕。第一曲線1〇〇與第二 器之P型多晶石夕與n型多:;： =是-個;型…電容 數差的一個函齡。4- ^ 包谷-之n型夕晶矽的工作 高产揀啤般而言，P型多晶矽與η型多晶矽都二 間^相=如此才此使得工作函數差可以近乎與多晶石夕妒? 間隙相同，直笳圊女约曰彳 也夏 曲線如果可二” 特。曲線100與106的鏡射 H >R . T S ^反轉應用偏壓的極性便得到，此一、社 5運:ί亡期待的。本發明最有價值的部分便是充分‘注 弟一曲線1 0 0及第二曲線丨〇 6之間差距丨丨2以及它們
第8頁 483118 五、發明說明（4) 二：；ί ί f :線’如此才能在期待的操作電壓範圍内達 到個具有南度線性特性之累積式電容器結構。 是個:型電容器2〇〇所顯示之部分橫切面圖，電容 二t早晶石夕基板199所製造之半導體電容器。在一 ，廣泛受化且有用的製程中，矽基板199被摻入p型雜質。 皮杉雜井區域2〇4以半導體製造領域所習知之傳統裎 序在基板199上形成。電容器2〇〇的一個下層板2〇ι包含一 個矽化物的部分主動區，稱之為n型井區2 〇 4。下層板 201在已描述實施例的界線則是由隔離介質結構2〇2之界線 所疋義隔離介質2 0 2可以包含在此領域所習知的狹窄溝 木隔離…構（sti )。在其他實施例中，L〇c〇s隔離與其他任 何已知多樣的隔離程序一樣可以用來形成隔離介質結構 2 02。η型井區20 4之電位（也就是下層板2 01)是由n+區2 08 加上適^的電壓來加以控制。以區2〇8包括由η型井2〇4之 一部分尚度摻雜（也就是大約要超過丨〇19摻入物/立方公 分），而且適合做為連接到相鄰金屬結構（未顯示出來）的 一個低電阻。電阻器2〇〇的上層板2〇6與11型井區2〇4隔著一 ^中間私合器介質2 0 5。在一個實施例中，電容器介質2 〇 5 是以一個傳統MOS製程形成氧化物閘時所製造產生。在本 實施例中，電容器介質2 〇5 一般包括一個熱化所形成之 Si〇2膜，且其厚度大約在3 —2〇 nm的範圍之間。電容器2〇〇 的上層板20 6是由0型多晶矽高度摻雜而成。在一個實施例 中，上層板2 0 6是以一個CMOS製程在形成閘時所製造產 生。在本實施例中，上層板2〇6利用傳統多晶矽的沉積程
第9頁 483118 五、發明說明（5) 序中，Si H4在CVD反應器中被熱化重組而製造產生。上層 板結構2 0 6的厚度要能足夠阻止鄰接雜質經由上層板結構 206的厚度要能足夠阻止鄰接雜質經由上層板結構2〇6及電 谷器介質2 0 5穿過到達η型井2 0 4是被期待的。在一個實施 例中，舉例而言，上層板2 0 6的厚度大約要超過1 〇 〇 nm。 在適當的光罩及刻蝕步驟以形成多晶矽膜後（將下列n型井 2 04部分曝光），n+區域2 〇8形成之時，上層板結構2 〇6同時 以適當的η型雜質摻入。在適當的實施例中，n+區域2〇 8的 植入以及CMOS製程基線之NMOS電晶體的n+源極/汲極的形 成是在一個單一植入步驟中所形成的。在此情形下，於一 個適當的實施例中，電容器2〇〇製造是利用到現存㈢⑽製 程基線的製造程序步驟，因此電容器2 〇 〇並不需要在基線 製程的步驟外再加上其他處理步驟。 圖3是電容器2 0 0的俯視圖，其中電容器2 〇 〇的個別部分 是由其各相關的光罩所指示出來。光罩301是由基板199區 所界定而成，且將會由接受一個充分劑量的η型雜質似形 成η型井區204。光罩302是由隔離介質202之邊界以及同時 由高度摻雜區208以及下層板2 01之邊界所界定而成。最 後，光罩306是由電容器2〇〇的上層板206的邊界所界定而 成。在已描述的實施例中，上層板2 〇 6延伸超過隔離介質 結構2 0 2的各邊，而電容器2 〇 〇的有效作用區域則僅被光罩 3 0 2所界定。在本實施例中，製程參數的變化，諸如因光 钱刻法及刻钱過程中所產生多晶矽維度變化之特性並不會 造成電容器有效作用區域的置換。圖3更各別顯示出接觸"
第10頁 483118
點3 Ο 8及3 1 0以用來接觸到電 9ns。y» 加念 > 包谷器200之上層板206及作用區 一的朵置^ 例中，接觸點3 0 8及310是同時由一個單 的先罩及刻蝕程序中製造而成。 邱义4Α圖网5則顯广出？型電容器4 0 0的-部分橫面圖及-個 九刀俯視圖。Ρ型電容器40 0細型電容器2〇〇在許多地方是 』二此’⑹同η型電容器20 0，ρ型電容器4〇°包括 Ϊ : =: I"4，-含一個由隔離介質4°2將邊界圍繞所界 疋之下層板4 01、咼度摻雜接觸區4〇8，以及一個電容器 質40 5，其中都類比於η型電容器2〇〇所對應到之元件。\旦 與η型電容器200上層板2 〇6不同的是，ρ型電容器4〇〇之上 層板40 6是由例如Β或BF2的雜質所高度摻入。圖5則顯示出 製造出圖4中ρ型電容器4〇〇之所有光罩。如同〇型電容器 200於圖3所顯示之光罩，用來製造圖4ip型電容器4〇〇包 含有一個η型井光罩301，此由η型井區204將其區域界定、 一個由隔離介質結構202的邊界所界定之光罩3〇2，以及一 個為上層板結構4 〇 6所界定邊界之多晶石夕光罩3 〇 β。要獲得 一個Ρ型上層板4 0 6，光罩3 0 5被用來界定ρ+植入雜質之"邊 界。Ρ+植入雜質是用來摻雜ρ型電容器4〇〇之上層板結構 4 0 6，在適當的實施例中，相同的光罩屏蔽步驟被用來在 CMOS製程基線中為PMOS電晶體（未顯示）界定ρ+區。圖5更 顯示出一個n +光罩305被用來界定植入n+主動區4〇8的區 域。在適當的實施例中，被用來植入ρ型電容器4 0 〇之n +區 域408的η+植入物與界定η型電容器200之η+區域208的光罩 是相同的。
第11頁 4831i8 五、發明說明（7) 在圖6中’依據本發明的一個實施例，η型電容器2 〇 〇與p 型電容器4 0 0被合併用來形成一個累積式電容器6 〇 〇。累積 式電容器600含有一個第一電容器6〇ι ，其中η型多晶矽端 611搞合至累積式電容器6〇〇之第一端6丨〇。第一電容器6〇1 之主動區（即η型井）端6 1 2則耦合至累積式電容器6 〇 〇之第 二端614。累積式電容器6〇〇更包含一個第二電容器6〇2， 其中有一個η型多晶矽端6 2 1連接到第二端6 1 4以及一個主 動區6 2 2連接到第一端6 1 〇。在累積式電容器6 〇 〇之已描述 的實施例中更包含一個第三電容器6 〇 3。其中有一 ρ型多晶 石夕端631連接到第一端61〇，以及一個主動區端632，連接 到第二端6 1 4。最後，累積式電容器6 〇 〇包含一個第四電容 器6 04 ’其中有一個ρ型多晶矽端64ι連接到第二端614，以 及一個主動區端6 4 2，連接到第一端6 1 〇。在一個實施例 中，第一及第二電容器β〇1及6〇2包括η型電容器2〇〇如同本 處所揭露，而第三及第四電容器603與6〇4則為ρ型電容器 4 0 0。 口口 在一個實施例中，每一個電容器6 〇 1，6 0 2，6 0 3及6 0 4都 是經由與主動區域端相連接之專用井所製造而成。在其他 實施例中，一個共用井可被第二電容器6 〇 2及第四電容器 6 04之主動區端6 22及642所使用。同樣的，一個共用井也 可被第一電容器601及第三電容器603之主動區端632及612 所使用。而藉由使用共用井的連接，便可以達到製造累積 式電谷器6 0 0所需之額外空間的節省。在一個實施例中， 在累積式電容器600中每一個電容器之主動區端經由如圖2
第12頁 483118 五、發明說明（8) 及圖4所指示之數字2〇8及408之一個中間n+區被連接到它 們在累積式電容器6 〇 〇的各個相對應端點。經由對各別電 容器2 0 0及4〇〇之上層板2 0 6及40 6加上適當的偏壓，各電容 器之下層板則可被驅使至累積式耗盡狀態將是令人期待 的。從此一觀點來看，下層區域2 〇1及401可被認為包括可 以經由藉著各別對第一板2 0 6及4 0 6加上適當偏壓來操縱之 累積/耗盡區。藉由操縱這些累積/耗盡區的累積/耗盡模 式’則相對應結構之有效電容將可以被控制。回頭參照圖 1 ’當η型電容器2 〇 〇被偏壓成累積模式丨〇 2，則η型電容器 2 0 0的有效電容將大於當η型電容器2 〇 〇被偏壓成耗盡模式 1 〇 4，^ 一結果將是令人期待的。同樣的，當ρ型電容器 偏r壓成/積模式1 〇 8將會造成比ρ型電容器4 0 0被偏壓成 之較大之有效電容。這種成對0型電容器601及602 壓^以12 Ϊ對稱，安排，造成了二個電容器相反的偏 —日 ；田电谷器6〇1之電容量增力口時，電容哭6〇2的兩 容量將會減少。同媒沾卜主π叮 私合口口 bU2的包 β〇3及6 04之产^门ί的h形可以用來說明或對P型電容器 器600，且Λ 電ί器相對稱之安排被用在累積式電容 6 0 2之間之^从Ρ型電谷器603與6 04以及η型電容器601與 個在操作恭题_函數中增11 1 2相連結。如此便可以得到一 電容器6 0 〇。& f、 ”戶、麵上有線性龟谷特性之累積式 一個累積式带右^、^ 了 P型電容器，例如電容器6 0 3及60 4， 6〇2，此將合〇〇只包括對稱耦合之n型電容器601及 型電容器作個相對於由—個如圖1所示之單一 η —只貝上電容變化在接近零偏壓情形上
弟13頁 1 1 ο 1 1 ο 五、發明說明（g) 較為線性之累積式電 合之η型電容器的全寸性。更具體言之，—成對 電容离支知门 電容將含有一在接、斥+ ”冉轉 私合阿峯。相同的，〜 另在接近零伏特偏壓 6〇4將導致一個在零伏成對對稱組合之p型電容器6〇3及 器。藉由如圖6組合成铒附f產生電容波谷之累積式電容 器，™個在電屋範圍負排之p型電容器及η型電容 電容性質之f =負偏屋到正偏壓，實質上具有線性 累積式兩容器6〇0將可以被製造出來。雖然在 ^ ^ I 已描述之實施例中已被顯示與利用一個p 用！）型臭拓曰=^衣耘有關，而本發明可以適當建置一利 在太旅Γ p型井之製程將是具有價值的。 每—個二^的—個實施例中，電容器601，602，603及604 二在電另容器”用了-個具有共用橫切面積之主動區 在操作電壓施例中，每一個電容器的電容器面積都 化。兩六旦1圍内被最大化以產生整體電容量之最小變 一個ΐ t ί變ϊ ί大化是藉由預估累積式電容器6 0 0之每 成。分二各量概數之分析方程式的運用以適當地達 函數。耘式是電壓加到各相對電容量與電容量概數之 容器元=、式私容器6 0 0的整體電容器是藉由加總四個電 為-個變電容量以達成。I一個電容器之面積可成 6 0 〇中各個+入分析方程式，以用來控制累積式電容器 之線性特二容昧器所頁獻出之整體電容量。累積式電容器 來改變心六屬蛉可藉由利用傳統最小化途徑中之其中一個 量之變二,器6 0 〇元件之相關面積，以最小化累積式電容 。如此一來，本發明提供了一大範圍電壓或於其
五、發明說明（10) 他實施例中在一特定範圍電壓下，呈右 性特性最大化之能力。 將電容器6°°之線 人Ϊ4圖二。在已描述之實施例中，累積式電容器_包 特性之進一步控制是令人期待的用 只施例’有考慮過利用少於4個電容器。在一個實 平行地…一個累積式電容器以此 種方式將可在相對狹窄之操作電壓範圍内去 電路較少面積時可以提供充分之線性特性：：：： 端相互連接且井板也相互與一一：:；電容^多晶石夕 方式將可在此結構之電容护 5二式電谷15以此種 做為變容二極體。在此種I β错當偏壓來控制，以 電容器與η型電容器，—個月'下’精由-合相平行之ρ型 單一電容器之變容二極體交之一個函數，則比—個 的構成在移除第一及第一 2較不嚴重。此種變容二極體 6之累積式電二。弟：：；；6二及6。3後’將類似如^ 可藉從如圖6之累積式電容二1擇疋，此種變容二極體將 成。 、 合1"600移除電容器604及602來達 在前面的說明書中 描述。然而，在本發 中一個具有通常本門 ，本發明已經藉參 明下面提到之申請 技藝之人對於本發 附特定實施例加以 專利範圍中，以I 明之各種修正與改
483118 五、發明說明（11) 變都無法跳脫其範圍。因此本說明書及圖式應被視之為例 示而非列舉性質，且所有此類之修正都將被包括在本發明 之範圍中。優點、其他好處以及問題之解答已經在特定實 施例中加以描述。然而優點、好處或問題解答，其產生或 變得更顯露將不被解釋為任一或全部申請專利範圍之極 端、充足的或必需的特點或成分。
第16頁 483118 圖式簡單說明
第17頁
Claims (1)
- 483118 六、申請專利範圍 1. 一種累積式電容器，具有一個第一累積式電容器端及 一個第二電容器端，並包括： 一第一個電容器具有一個η型多晶矽端，並耦合至第 一累積式電容器端，並且有一主動區端耦合至第二累積式 電容器端； 一第二個電容器具有一個η型多晶矽端，並耦合至第 二累積式電容器端，並且有一主動區端耦合至第一累積式 電容器端； 一第三個電容器具有一個ρ型多晶矽端，並耦合至第 一累積式電容器端，並且有一主動區端耦合至第二累積式 電容器端；以及 一第四個電容器具有一個ρ型多晶矽端，並耦合至第 二累積式電容器端，並且有一主動區端耦合至第一累積式 電容器端。 2 .如申請專利範圍第1項之累積式電容器，尚包括具有 第一、第二、第三及第四個電容器各別之主動區端的第 一、第二、第三及第四井。 3 .如申請專利範圍第1項之累積式電容器，尚包括具有 第一及第三個電容器主動區端之第一井。 4.如申請專利範圍第3項之累積式電容器，其中第一及 第三個電容器之主動區端經由Ν +區耦合至第二個累積式電 容器。 5 · —種累積式電容器，並包括： 一第一個電容器具有一個摻雜成η型之第一多晶矽483118 六、申請專利範圍 端、一個第一累積/耗盡區及一個存在於第一多晶矽端及 弟一累積/耗盡區間之第一介質區； 一第二個電容器具有一個摻雜成n型之第二多晶矽端 並耦合至第一累積/耗盡區、一個第二累積/耗盡區並耦合 至第一多晶矽端，及一個存在於第二多晶矽端及第二累積 /耗盡區間之第二介質區； 一第三個電容器具有一個摻雜成Ρ型之第三多晶矽 端、一個第三累積/耗盡區並耦合至第一累積/耗盡區，及 一個存在於第三多晶矽端及第三累積/耗盡區間之第三介 質區；以及 一第四個電容器具有一個摻雜成Ρ型之第四多晶矽端 並耦合至第一累積/耗盡區、一個第四累積/耗盡區並耦合 至第一多晶矽端，及一個存在於第四多晶矽端及第四累積 /耗盡區間之第四介質區。 6.如申請專利範圍第5項之累積式電容器，其中第一 個、第二個、第三個及第四個電容器分別由第一、第二、 第三及第四η型井所形成。 7 ·如申請專利範圍第6項之累積式電容器，尚包括分別 存在於第一、第二、第三及第四井中之第一、第二、第三 及第四Ν+區。 8. 如申請專利範圍第7項之累積式電容器，其中第一多 晶矽端經由第二Ν+區耦合|第二累積/耗盡區。 9. 如申請專利範圍第8項之累積式電容器，其中第一多 晶矽端經由第四Ν +區耦合至第四累積/耗盡區。第19頁 483118 六、申請專利範圍 1 〇 ·如申請專利範圍第9項之累積式電容器，其中第一、 第二、第三及第四多晶矽端分別具有第一、第二、第三及 第四區域。 其中第一 其中第三 其中第一 其中第三 11.如申請專利範圍第1 〇項之累積式電容器 區域與第二區域相異。 1 2 ·如申請專利範圍第1 1項之累積式電容器 區域與第四區域相異。 1 3.如申請專利範圍第1 0項之累積式電容器 區域與弟二區域相同。 1 4 ·如申請專利範圍第1 3項之累積式電容器 區域與第四區域相同。 1 5 . —種累積式電容器，包括： φ 一第一個電容器具有一個摻雜成η型之第一多晶矽 端、一個第一累積/耗盡區，及一個存在於第一多晶矽端 及第一累積/耗盡區間之第一介質區；以及 一第二個電容器具有一個摻雜成ρ型之第二多晶矽 端’並搞合至第一多晶石夕端、一個第二累積/耗盡區並搞 合至第一累積/耗盡區，及一個存在於第二多晶矽端及第 二累積/耗盡區間之第二介質區。 ·第20頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/438,618 US6351020B1 (en) | 1999-11-12 | 1999-11-12 | Linear capacitor structure in a CMOS process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW483118B true TW483118B (en) | 2002-04-11 |
Family
ID=23741347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089120891A TW483118B (en) | 1999-11-12 | 2000-10-06 | Linear capacitor structure in a CMOS process |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6351020B1 (zh) |
| JP (1) | JP4700185B2 (zh) |
| KR (1) | KR100682286B1 (zh) |
| CN (1) | CN1178300C (zh) |
| TW (1) | TW483118B (zh) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10021867A1 (de) * | 2000-05-05 | 2001-11-15 | Infineon Technologies Ag | Spannungsgesteuerte Kapazität |
| US7053465B2 (en) * | 2000-11-28 | 2006-05-30 | Texas Instruments Incorporated | Semiconductor varactor with reduced parasitic resistance |
| DE10116557A1 (de) * | 2001-04-03 | 2002-10-17 | Infineon Technologies Ag | Integrierte, abstimmbare Kapazität |
| US6828654B2 (en) * | 2001-12-27 | 2004-12-07 | Broadcom Corporation | Thick oxide P-gate NMOS capacitor for use in a phase-locked loop circuit and method of making same |
| DE10207739A1 (de) * | 2002-02-22 | 2003-09-11 | Infineon Technologies Ag | Integrierte Halbleiterschaltung mit einer Parallelschaltung gekoppelter Kapazitäten |
| GB0214206D0 (en) * | 2002-06-19 | 2002-07-31 | Filtronic Compound Semiconduct | A micro-electromechanical variable capacitor |
| US6737929B1 (en) | 2002-11-22 | 2004-05-18 | Motorola, Inc. | Hybrid n+ and p+ gate-doped voltage variable capacitors to improve linear tuning range in voltage controlled oscillators |
| DE102004006484A1 (de) * | 2004-02-10 | 2005-08-25 | Infineon Technologies Ag | Integrierte Schaltungsanordnungen mit ESD-festem Kondensator und Herstellungsverfahren |
| US20060033960A1 (en) * | 2004-08-13 | 2006-02-16 | Quark, Inc. | Systems and methods for ink selection in the trapping zone |
| US7098751B1 (en) | 2004-08-27 | 2006-08-29 | National Semiconductor Corporation | Tunable capacitance circuit for voltage control oscillator |
| US7714412B2 (en) * | 2004-08-27 | 2010-05-11 | International Business Machines Corporation | MOS varactor using isolation well |
| US7292063B2 (en) * | 2005-05-02 | 2007-11-06 | Lsi Corporation | Method of interconnect for multi-slot metal-mask programmable relocatable function placed in an I/O region |
| KR100792705B1 (ko) * | 2006-07-21 | 2008-01-11 | 인티그런트 테크놀로지즈(주) | 병렬 바랙터를 이용한 커패시터 |
| US20080284495A1 (en) * | 2007-05-15 | 2008-11-20 | Mediatek Inc. | Mos capacitor with large constant value |
| JP2010040797A (ja) * | 2008-08-06 | 2010-02-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US20110032027A1 (en) * | 2009-08-05 | 2011-02-10 | Texas Instruments Incorporated | Switched bandgap reference circuit for retention mode |
| US8914099B2 (en) * | 2011-11-08 | 2014-12-16 | Imec | Biomedical acquisition system with motion artifact reduction |
| US9570222B2 (en) * | 2013-05-28 | 2017-02-14 | Tdk Corporation | Vector inductor having multiple mutually coupled metalization layers providing high quality factor |
| US9086709B2 (en) | 2013-05-28 | 2015-07-21 | Newlans, Inc. | Apparatus and methods for variable capacitor arrays |
| US9716188B2 (en) * | 2013-08-30 | 2017-07-25 | Qualcomm Incorporated | Metal oxide semiconductor (MOS) capacitor with improved linearity |
| US9461610B2 (en) | 2014-12-03 | 2016-10-04 | Tdk Corporation | Apparatus and methods for high voltage variable capacitors |
| US9735752B2 (en) | 2014-12-03 | 2017-08-15 | Tdk Corporation | Apparatus and methods for tunable filters |
| US9671812B2 (en) | 2014-12-17 | 2017-06-06 | Tdk Corporation | Apparatus and methods for temperature compensation of variable capacitors |
| US9362882B1 (en) | 2015-01-23 | 2016-06-07 | Tdk Corporation | Apparatus and methods for segmented variable capacitor arrays |
| US9680426B2 (en) | 2015-03-27 | 2017-06-13 | Tdk Corporation | Power amplifiers with tunable notches |
| US10382002B2 (en) | 2015-03-27 | 2019-08-13 | Tdk Corporation | Apparatus and methods for tunable phase networks |
| US10073482B2 (en) | 2015-03-30 | 2018-09-11 | Tdk Corporation | Apparatus and methods for MOS capacitor structures for variable capacitor arrays |
| US9595942B2 (en) | 2015-03-30 | 2017-03-14 | Tdk Corporation | MOS capacitors with interleaved fingers and methods of forming the same |
| US10042376B2 (en) | 2015-03-30 | 2018-08-07 | Tdk Corporation | MOS capacitors for variable capacitor arrays and methods of forming the same |
| US9973155B2 (en) | 2015-07-09 | 2018-05-15 | Tdk Corporation | Apparatus and methods for tunable power amplifiers |
| CN105789182A (zh) * | 2016-04-29 | 2016-07-20 | 上海华力微电子有限公司 | 一种用于封装级别可靠性测试的mos结构及其制备方法 |
| US9985145B1 (en) | 2017-04-21 | 2018-05-29 | Qualcomm Incorporated | Variable capacitor structures with reduced channel resistance |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5574168A (en) * | 1978-11-28 | 1980-06-04 | Oki Electric Ind Co Ltd | Pnpn switch |
| JPH07249742A (ja) * | 1994-03-14 | 1995-09-26 | Matsushita Electron Corp | 半導体装置 |
| WO1997032343A1 (en) * | 1996-02-28 | 1997-09-04 | Sierra Semiconductor Coporation | High-precision, linear mos capacitor |
| US5841334A (en) * | 1996-12-24 | 1998-11-24 | Ericsson Inc. | RF capacitor circuit and method of electronically tuning same |
| JPH10270957A (ja) * | 1997-03-21 | 1998-10-09 | Nec Corp | Ｃｍｏｓオペアンプ |
| WO1998043298A1 (fr) * | 1997-03-24 | 1998-10-01 | Seiko Epson Corporation | Dispositif capacitif a semi-conducteurs et dispositif a semi-conducteurs realise en utilisant de dispositif capacitif |
| US6159819A (en) * | 1997-10-21 | 2000-12-12 | United Microelectronics Corp. | Fabrication of capacitors with low voltage coefficient of capacitance |
-
1999
- 1999-11-12 US US09/438,618 patent/US6351020B1/en not_active Expired - Lifetime
-
2000
- 2000-10-06 TW TW089120891A patent/TW483118B/zh not_active IP Right Cessation
- 2000-11-01 JP JP2000334616A patent/JP4700185B2/ja not_active Expired - Lifetime
- 2000-11-08 CN CNB001329391A patent/CN1178300C/zh not_active Expired - Fee Related
- 2000-11-13 KR KR1020000067133A patent/KR100682286B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US6351020B1 (en) | 2002-02-26 |
| JP4700185B2 (ja) | 2011-06-15 |
| KR20010051650A (ko) | 2001-06-25 |
| KR100682286B1 (ko) | 2007-02-15 |
| CN1178300C (zh) | 2004-12-01 |
| CN1296290A (zh) | 2001-05-23 |
| JP2001177059A (ja) | 2001-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW483118B (en) | Linear capacitor structure in a CMOS process | |
| TWI548069B (zh) | 一種半導體裝置及其製造方法 | |
| US6940705B2 (en) | Capacitor with enhanced performance and method of manufacture | |
| US20100317163A1 (en) | Mixed-signal semiconductor platform incorporating fully-depleted castellated-gate MOSFET device and method of manufacture thereof | |
| US9847404B2 (en) | Fluctuation resistant FinFET | |
| TWI536461B (zh) | 射頻裝置及射頻裝置之製造方法 | |
| US9589851B2 (en) | Dipole-based contact structure to reduce metal-semiconductor contact resistance in MOSFETs | |
| US9577063B2 (en) | Bipolar transistor, band-gap reference circuit and virtual ground reference circuit and methods of fabricating thereof | |
| US20060226487A1 (en) | Resistor with reduced leakage | |
| TW200935602A (en) | Integration scheme for multiple metal gate work function structures | |
| US20200006489A1 (en) | MOSFET Having Drain Region Formed Between Two Gate Electrodes with Body Contact Region and Source Region Formed in a Double Well Region | |
| TWI625828B (zh) | 基於溝槽之充電幫浦裝置 | |
| US20140183648A1 (en) | Semiconductor Structures and Methods of Forming the Same | |
| EP1695389A1 (en) | Low-power multiple-channel fully depleted quantum well cmosfets | |
| TWI223456B (en) | Semiconductor device and method for manufacturing the same | |
| TW202114236A (zh) | 半導體裝置和製造半導體裝置的方法 | |
| TWI298541B (en) | Insulated gate thin film transistor and control system therefor | |
| US6930006B2 (en) | Electronic circuit structure with improved dielectric properties | |
| JPH11163177A (ja) | 半導体装置及びその製造方法 | |
| US11695013B2 (en) | Capacitor with an electrode well | |
| US20240290891A1 (en) | Semiconductor device and method for fabricating the same | |
| JP3203903B2 (ja) | 半導体装置 | |
| TW460944B (en) | Laterally diffused metal oxide semiconductor with gradient doped source/drain and manufacturing method thereof | |
| JPH01220856A (ja) | 半導体装置 | |
| TWI220537B (en) | Method for forming high voltage CMOS by retrograde ion implantation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |