JP4696518B2

JP4696518B2 - Semiconductor substrate manufacturing method and semiconductor device manufacturing method

Info

Publication number: JP4696518B2
Application number: JP2004289642A
Authority: JP
Inventors: 寿樹原
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-10-01
Filing date: 2004-10-01
Publication date: 2011-06-08
Anticipated expiration: 2024-10-01
Also published as: JP2006108207A

Description

本発明は半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法に関し、特に、ＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）基板上に形成された電界効果型トランジスタに適用して好適なものである。 The present invention relates to a semiconductor substrate, a semiconductor device, a method for manufacturing a semiconductor substrate, and a method for manufacturing a semiconductor device, and is particularly suitable for application to a field effect transistor formed on an SOI (Silicon On Insulator) substrate.

ＳＯＩ基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース／ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型ＳＯＩトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、ＳＯＩトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。ここで、ＳＯＩ基板としては、例えば、ＳＩＭＯＸ（ＳｅｐａｒａｔｉｏｎｂｙＩｍｐｌａｎｔｅｄＯｘｇｅｎ）基板や貼り合わせ基板などが用いられている。 Field effect transistors formed on an SOI substrate are attracting attention because of their ease of element isolation, latch-up freeness, and low source / drain junction capacitance. In particular, since a fully depleted SOI transistor can operate at low power consumption and at high speed and can be easily driven at a low voltage, research for operating the SOI transistor in a fully depleted mode has been actively conducted. Here, as the SOI substrate, for example, a SIMOX (Separation by Implanted Oxgen) substrate or a bonded substrate is used.

また、例えば、特許文献１には、大面積の絶縁膜上に結晶性および均一性の良いシリコン薄膜を形成するために、絶縁膜上に成膜された非晶質もしくは多結晶シリコン層に紫外線ビームをパルス状に照射することにより、正方形に近い単結晶粒が碁盤の目状に配列された多結晶シリコン膜を絶縁膜上に形成し、この多結晶シリコン膜の表面をＣＭＰ（化学的機械的研磨）にて平坦化する方法が開示されている。
特開平１０−２６１７９９号公報 Further, for example, in Patent Document 1, in order to form a silicon thin film with good crystallinity and uniformity on a large-area insulating film, an amorphous or polycrystalline silicon layer formed on the insulating film is irradiated with ultraviolet rays. By irradiating the beam in a pulse shape, a polycrystalline silicon film in which single crystal grains close to squares are arranged in a grid pattern is formed on an insulating film, and the surface of the polycrystalline silicon film is subjected to CMP (chemical mechanical film). A method of flattening by mechanical polishing) is disclosed.
JP-A-10-261799

しかしながら、ＳＩＭＯＸ基板を製造するには、シリコンウェハに高濃度の酸素のイオン注入が必要となる。また、貼り合わせ基板を製造するには、２枚のシリコンウェハを貼り合わせた後、シリコンウェハの表面を研磨する必要がある。このため、ＳＯＩトランジスタでは、バルク半導体に形成された電界効果型トランジスタに比べてコストアップを招くという問題があった。 However, in order to manufacture a SIMOX substrate, high-concentration oxygen ions must be implanted into a silicon wafer. In order to manufacture a bonded substrate, it is necessary to polish the surface of the silicon wafer after bonding two silicon wafers. For this reason, the SOI transistor has a problem that the cost is increased as compared with a field effect transistor formed in a bulk semiconductor.

また、イオン注入や研磨では、ＳＯＩ層の膜厚のばらつきが大きく、完全空乏型ＳＯＩトランジスタを作製するためにＳＯＩ層を薄膜化すると、電界効果型トランジスタの特性を安定化させることが困難であるという問題があった。
また、特許文献１に開示された方法では、単結晶粒が絶縁膜上に碁盤の目状に配列されるため、絶縁膜上に形成される単結晶層に粒界が発生するとともに、単結晶層の平坦化が研磨にて行われるため、単結晶層の膜厚の制御性が良くないという問題があった。 Also, in ion implantation and polishing, the variation in the thickness of the SOI layer is large, and it is difficult to stabilize the characteristics of the field effect transistor when the SOI layer is thinned in order to produce a fully depleted SOI transistor. There was a problem.
Further, in the method disclosed in Patent Document 1, since the single crystal grains are arranged in a grid pattern on the insulating film, a grain boundary is generated in the single crystal layer formed on the insulating film, and the single crystal Since planarization of the layer is performed by polishing, there is a problem that the controllability of the thickness of the single crystal layer is not good.

そこで、本発明の目的は、膜厚を精度よく制御することを可能としつつ、半導体層を絶縁体上に安価に形成することが可能な半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法を提供することである。 SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor substrate, a semiconductor device, a method for manufacturing a semiconductor substrate, and a semiconductor device capable of forming a semiconductor layer on an insulator at low cost while enabling the film thickness to be accurately controlled. It is to provide a manufacturing method.

上述した課題を解決するために、本発明の一態様に係る半導体基板によれば、半導体基板上に形成された酸化膜と、前記酸化膜から表面が露出するようにして前記酸化膜内に埋め込まれ、エピタキシャル成長にて形成された半導体層とを備えることを特徴とする。
これにより、半導体層の熱酸化により半導体層を酸化膜上に形成することが可能となるとともに、素子分離を図ることが可能となり、コスト増を抑制しつつ、半導体層上にＳＯＩトランジスタを形成することが可能となる。 In order to solve the above-described problem, according to a semiconductor substrate of one embodiment of the present invention, an oxide film formed on a semiconductor substrate and a surface embedded from the oxide film are embedded in the oxide film. And a semiconductor layer formed by epitaxial growth.
As a result, the semiconductor layer can be formed on the oxide film by thermal oxidation of the semiconductor layer, and element isolation can be achieved, and an SOI transistor is formed on the semiconductor layer while suppressing an increase in cost. It becomes possible.

また、本発明の一態様に係る半導体装置によれば、半導体基板上に形成された酸化膜と、前記酸化膜から表面が露出するようにして前記酸化膜内に埋め込まれ、エピタキシャル成長にて形成された半導体層と、前記半導体層上に形成されたゲート電極と、前記半導体層に形成され、前記ゲート電極の側方にそれぞれ配置されたソース／ドレイン層とを備えることを特徴とする。 In addition, according to the semiconductor device of one embodiment of the present invention, the oxide film is formed on the semiconductor substrate, and the oxide film is embedded in the oxide film so that the surface is exposed from the oxide film, and is formed by epitaxial growth. A semiconductor layer; a gate electrode formed on the semiconductor layer; and a source / drain layer formed on the semiconductor layer and disposed on a side of the gate electrode.

これにより、ＳＯＩ基板を用いることなく、半導体層上にＳＯＩトランジスタを形成することが可能となるとともに、素子分離を図ることが可能となり、コスト増を抑制しつつ、トランジスタの低消費電力化および高速化を図ることが可能となる。
また、本発明の一態様に係る半導体基板の製造方法によれば、半導体基板の表面の一部に配置された第１半導体層を形成する工程と、前記第１半導体層が覆われるようにして前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記半導体基板上に形成する工程と、前記第１半導体層の端部の一部を露出させる開口部を前記第２半導体層に形成する工程と、前記開口部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、前記開口部を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程とを備えることを特徴とする。 Accordingly, an SOI transistor can be formed on a semiconductor layer without using an SOI substrate, and element isolation can be achieved, thereby reducing the power consumption and speed of the transistor while suppressing an increase in cost. Can be achieved.
In addition, according to the method for manufacturing a semiconductor substrate according to one aspect of the present invention, the step of forming the first semiconductor layer disposed on a part of the surface of the semiconductor substrate, and the first semiconductor layer being covered Forming a second semiconductor layer on the semiconductor substrate having a smaller selectivity at the time of etching than the first semiconductor layer, and an opening exposing a part of an end of the first semiconductor layer. Forming a layer under the second semiconductor layer by selectively etching the first semiconductor layer through the opening, and forming a cavity from which the first semiconductor layer has been removed; And a step of thermally oxidizing the second semiconductor layer and the semiconductor substrate through the opening to form a buried oxide film in the cavity.

これにより、第２半導体層をアーチ状に残すことを可能としつつ、第２半導体層下の第１半導体層を除去することが可能となり、第２半導体層を自分自身で半導体基板上に支持することを可能としつつ、第２半導体層下に空洞部を形成することが可能となる。また、第１半導体層の端部の一部を露出させる開口部を第２半導体層に設けることにより、第１半導体層上に第２半導体層が積層された場合においても、エッチングガスまたはエッチング液を第１半導体層に接触させることが可能となり、第２半導体層を残したまま第１半導体層を除去することが可能となるとともに、第２半導体層の熱酸化により、第２半導体層下の空洞部に埋め込み酸化膜を形成することが可能となる。このため、第２半導体層の欠陥の発生を低減させつつ、第２半導体層を埋め込み酸化膜上に配置することが可能となり、第２半導体層の品質を損なうことなく、第２半導体層と半導体基板との間の絶縁を図ることが可能となる。 This makes it possible to remove the first semiconductor layer under the second semiconductor layer while allowing the second semiconductor layer to remain in an arch shape, and to support the second semiconductor layer on the semiconductor substrate by itself. This makes it possible to form a cavity under the second semiconductor layer. Further, by providing an opening in the second semiconductor layer to expose a part of the end of the first semiconductor layer, even when the second semiconductor layer is stacked on the first semiconductor layer, an etching gas or an etching solution Can be brought into contact with the first semiconductor layer, the first semiconductor layer can be removed while leaving the second semiconductor layer, and thermal oxidation of the second semiconductor layer causes the second semiconductor layer to be under the second semiconductor layer. It is possible to form a buried oxide film in the cavity. For this reason, it becomes possible to arrange | position a 2nd semiconductor layer on a buried oxide film, reducing generation | occurrence | production of the defect of a 2nd semiconductor layer, and without impairing the quality of a 2nd semiconductor layer, a 2nd semiconductor layer and a semiconductor It is possible to achieve insulation from the substrate.

本発明の半導体基板の製造方法は、半導体基板の表面に第１半導体層を形成する工程と、フォトリソグラフィー技術およびエッチング技術を用いて前記第１半導体層をパターニングする工程と、前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を、前記パターニングされた第１半導体層を覆うように、前記第１半導体層上と前記第１半導体層が除去されて表面が露出した前記半導体基板上とにわたって形成する工程と、前記第２半導体層を熱酸化することにより前記第２半導体層の表面に犠牲酸化膜を形成する工程と、前記犠牲酸化膜上であって前記第１半導体層の上方に対応する位置に、前記第１半導体層の平面形状の一方向において前記第１半導体層よりも幅の狭い酸化防止膜を形成する工程と、前記酸化防止膜の前記一方向における側方に位置する前記犠牲酸化膜の一部および前記第２半導体層の一部を除去することにより、前記第１半導体層の前記一方向の端部の表面を露出させる開口部を形成する工程と、前記開口部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去されてなる空洞部を前記第２半導体層の下方に形成し、前記一方向と交差する方向において前記空洞部の上方の前記酸化防止膜と前記犠牲酸化膜と前記第２半導体層とが前記第２半導体層で支持された状態とする工程と、前記酸化防止膜をマスクとして前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に前記空洞部の上方の第２半導体層および前記半導体基板が熱酸化されてなる埋め込み酸化膜を形成するとともに、前記空洞部の上方に位置する前記第２半導体層の周囲に、前記空洞部の周囲の第２半導体層および前記半導体基板が熱酸化されてなる素子分離酸化膜を形成する工程と、を備えることを特徴とする。
さらに、前記埋め込み酸化膜を形成した後、高温アニールを行い、前記埋め込み酸化膜をリフローさせる工程を備えても良い。
さらに、前記埋め込み酸化膜および前記素子分離酸化膜を形成する工程の後、残存していた前記酸化防止膜および前記犠牲酸化膜を除去する工程と、前記半導体基板の全面にシリコン酸化膜を堆積して前記素子分離酸化膜の凹んだ部分を埋め、ＣＭＰにより表面を平坦化して前記第２半導体層の表面と前記素子分離酸化膜の表面とを同一の高さにする工程と、を備えても良い。
また、本発明の一態様に係る半導体基板の製造方法によれば、半導体基板の表面の一部に配置された第１半導体層を形成する工程と、前記第１半導体層が覆われるようにして前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記半導体基板上に形成する工程と、前記第１半導体層上に配置され、前記第１半導体層よりも幅の狭い酸化防止膜を前記第２半導体層上に形成する工程と、前記酸化防止膜の側方に配置され、前記第１半導体層の端部の一部を露出させる開口部を第２半導体層に形成する工程と、前記開口部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、前記酸化防止膜をマスクとして前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成するとともに、前記第２半導体層の周囲に素子分離酸化膜を形成する工程とを備えることを特徴とする。 The method for manufacturing a semiconductor substrate of the present invention includes a step of forming a first semiconductor layer on a surface of the semiconductor substrate, a step of patterning the first semiconductor layer using a photolithography technique and an etching technique, and the first semiconductor layer. The semiconductor whose surface is exposed by removing the first semiconductor layer and the first semiconductor layer so as to cover the second semiconductor layer having a smaller selectivity at the time of etching than the patterned first semiconductor layer Forming a sacrificial oxide film on a surface of the second semiconductor layer by thermally oxidizing the second semiconductor layer; and forming the sacrificial oxide film on the sacrificial oxide film on the first semiconductor layer. Forming an antioxidant film having a width narrower than that of the first semiconductor layer in one direction of the planar shape of the first semiconductor layer at a position corresponding to the upper side of the first semiconductor layer; By removing a part of the sacrificial oxide film and a part of the second semiconductor layer located laterally in one direction, an opening that exposes the surface of the end part in the one direction of the first semiconductor layer is formed. Forming a cavity formed by removing the first semiconductor layer under the second semiconductor layer by selectively etching the first semiconductor layer through the opening; A step of bringing the antioxidant film, the sacrificial oxide film, and the second semiconductor layer above the cavity in a direction crossing the direction to be supported by the second semiconductor layer; and masking the antioxidant film As a result, thermal oxidation of the second semiconductor layer and the semiconductor substrate forms a buried oxide film formed by thermally oxidizing the second semiconductor layer and the semiconductor substrate above the cavity in the cavity. Forming an element isolation oxide film formed by thermal oxidation of the second semiconductor layer around the cavity and the semiconductor substrate around the second semiconductor layer located above the cavity. It is characterized by.
Furthermore, after forming the buried oxide film, a high temperature annealing may be performed to reflow the buried oxide film.
Further, after the step of forming the buried oxide film and the element isolation oxide film, a step of removing the remaining antioxidant film and the sacrificial oxide film, and a silicon oxide film is deposited on the entire surface of the semiconductor substrate. And filling the recessed portion of the element isolation oxide film and flattening the surface by CMP so that the surface of the second semiconductor layer and the surface of the element isolation oxide film have the same height. good.
In addition, according to the method for manufacturing a semiconductor substrate according to one aspect of the present invention, the step of forming the first semiconductor layer disposed on a part of the surface of the semiconductor substrate, and the first semiconductor layer being covered Forming a second semiconductor layer on the semiconductor substrate having a smaller selectivity at the time of etching than the first semiconductor layer, and an oxide disposed on the first semiconductor layer and having a narrower width than the first semiconductor layer. Forming a prevention film on the second semiconductor layer; and forming an opening in the second semiconductor layer that is disposed on a side of the oxidation prevention film and exposes a part of an end of the first semiconductor layer. A step of selectively etching the first semiconductor layer through the opening to form a cavity from which the first semiconductor layer has been removed under the second semiconductor layer; and the antioxidant film And the second semiconductor layer and the half By performing the thermal oxidation of the body substrate, and forming a buried oxide layer in the cavity, characterized in that it comprises a step of forming an element isolation oxide film around the second semiconductor layer.

これにより、空洞部内の第２半導体層の熱酸化および第２半導体層の周囲の半導体基板の熱酸化を一括して行うことが可能となる。このため、第２半導体層の欠陥の発生を低減させつつ、第２半導体層を埋め込み酸化膜上に配置することが可能となるとともに、第２半導体層の素子分離を行うことが可能となり、第２半導体層の品質を損なうことなく、第２半導体層と半導体基板との間の絶縁を図ることが可能となるとともに、工程数の増大を抑制することができる。 As a result, it is possible to collectively perform thermal oxidation of the second semiconductor layer in the cavity and thermal oxidation of the semiconductor substrate around the second semiconductor layer. Therefore, it is possible to dispose the second semiconductor layer on the buried oxide film while reducing the occurrence of defects in the second semiconductor layer, and to perform element isolation of the second semiconductor layer. 2 It is possible to achieve insulation between the second semiconductor layer and the semiconductor substrate without impairing the quality of the semiconductor layer, and it is possible to suppress an increase in the number of processes.

本発明の半導体装置の製造方法は、半導体基板の表面に第１半導体層を形成する工程と、フォトリソグラフィー技術およびエッチング技術を用いて前記第１半導体層をパターニングする工程と、前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を、前記パターニングされた第１半導体層を覆うように、前記第１半導体層上と前記第１半導体層が除去されて表面が露出した前記半導体基板上とにわたって形成する工程と、前記第２半導体層を熱酸化することにより前記第２半導体層の表面に犠牲酸化膜を形成する工程と、前記犠牲酸化膜上であって前記第１半導体層の上方に対応する位置に、前記第１半導体層の平面形状の一方向において前記第１半導体層よりも幅の狭い酸化防止膜を形成する工程と、前記酸化防止膜の前記一方向における側方に位置する前記犠牲酸化膜の一部および前記第２半導体層の一部を除去することにより、前記第１半導体層の前記一方向の端部の表面を露出させる開口部を形成する工程と、前記開口部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去されてなる空洞部を前記第２半導体層の下方に形成し、前記一方向と交差する方向において前記空洞部の上方の前記酸化防止膜と前記犠牲酸化膜と前記第２半導体層とが前記第２半導体層で支持された状態とする工程と、前記酸化防止膜をマスクとして前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に前記空洞部の上方の第２半導体層および前記半導体基板が熱酸化されてなる埋め込み酸化膜を形成するとともに、前記空洞部の上方に位置する前記第２半導体層の周囲に、前記空洞部の周囲の第２半導体層および前記半導体基板が熱酸化されてなる素子分離酸化膜を形成する工程と、前記第２半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の両側にそれぞれ配置されたソース／ドレイン層を前記第２半導体層に形成する工程と、を備えることを特徴とする。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板の表面の一部に配置された第１半導体層を形成する工程と、前記第１半導体層が覆われるようにして前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記半導体基板上に形成する工程と、前記第１半導体層の端部の一部を露出させる開口部を前記第２半導体層に形成する工程と、前記開口部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、前記開口部を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程と、前記第２半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の両側にそれぞれ配置されたソース／ドレイン層を前記第２半導体層に形成する工程とを備えることを特徴とする。 The method for manufacturing a semiconductor device of the present invention includes a step of forming a first semiconductor layer on a surface of a semiconductor substrate, a step of patterning the first semiconductor layer using a photolithography technique and an etching technique, and the first semiconductor layer. The semiconductor whose surface is exposed by removing the first semiconductor layer and the first semiconductor layer so as to cover the second semiconductor layer having a smaller selectivity at the time of etching than the patterned first semiconductor layer Forming a sacrificial oxide film on a surface of the second semiconductor layer by thermally oxidizing the second semiconductor layer; and forming the sacrificial oxide film on the sacrificial oxide film on the first semiconductor layer. Forming an antioxidant film having a width narrower than that of the first semiconductor layer in one direction of the planar shape of the first semiconductor layer at a position corresponding to the upper side of the first semiconductor layer; By removing a part of the sacrificial oxide film and a part of the second semiconductor layer located laterally in one direction, an opening that exposes the surface of the end part in the one direction of the first semiconductor layer is formed. Forming a cavity formed by removing the first semiconductor layer under the second semiconductor layer by selectively etching the first semiconductor layer through the opening; A step of bringing the antioxidant film, the sacrificial oxide film, and the second semiconductor layer above the cavity in a direction crossing the direction to be supported by the second semiconductor layer; and masking the antioxidant film As a result, thermal oxidation of the second semiconductor layer and the semiconductor substrate forms a buried oxide film formed by thermally oxidizing the second semiconductor layer and the semiconductor substrate above the cavity in the cavity. Forming an element isolation oxide film formed by thermally oxidizing the second semiconductor layer around the cavity and the semiconductor substrate around the second semiconductor layer located above the cavity; Forming a gate electrode on the semiconductor layer via a gate insulating film; and forming a source / drain layer respectively disposed on both sides of the gate electrode in the second semiconductor layer. To do.
According to the method for manufacturing a semiconductor device of one embodiment of the present invention, the step of forming the first semiconductor layer disposed on a part of the surface of the semiconductor substrate and the first semiconductor layer are covered. Forming a second semiconductor layer on the semiconductor substrate having a smaller selectivity at the time of etching than the first semiconductor layer, and an opening exposing a part of an end of the first semiconductor layer. Forming a layer under the second semiconductor layer by selectively etching the first semiconductor layer through the opening, and forming a cavity from which the first semiconductor layer has been removed; Forming a buried oxide film in the cavity by thermally oxidizing the second semiconductor layer and the semiconductor substrate through the opening, and forming a gate on the second semiconductor layer through a gate insulating film. Forming an electrode; and Characterized in that it comprises a step of forming a source / drain layers disposed on both sides of the gate electrode on the second semiconductor layer.

これにより、第２半導体層の欠陥の発生を低減させつつ、第２半導体層を埋め込み酸化膜上に配置することが可能となり、第２半導体層の品質を損なうことなく、第２半導体層と半導体基板との間の絶縁を図ることが可能となる。この結果、ＳＯＩ基板を用いることなく、第２半導体層上にＳＯＩトランジスタを形成することが可能となり、コスト増を抑制しつつ、ＳＯＩトランジスタの品質を向上させることが可能となる。 As a result, it is possible to dispose the second semiconductor layer on the buried oxide film while reducing the occurrence of defects in the second semiconductor layer, and without damaging the quality of the second semiconductor layer and the semiconductor. It is possible to achieve insulation from the substrate. As a result, an SOI transistor can be formed on the second semiconductor layer without using an SOI substrate, and the quality of the SOI transistor can be improved while suppressing an increase in cost.

また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板の表面の一部に配置された第１半導体層を形成する工程と、前記第１半導体層が覆われるようにして前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記半導体基板上に形成する工程と、前記第１半導体層上に配置され、前記第１半導体層よりも幅の狭い酸化防止膜を前記第２半導体層上に形成する工程と、前記酸化防止膜の側方に配置され、前記第１半導体層の端部の一部を露出させる開口部を第２半導体層に形成する工程と、前記開口部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、前記酸化防止膜をマスクとして前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成するとともに、前記第２半導体層の周囲に素子分離酸化膜を形成する工程と、前記第２半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の両側にそれぞれ配置されたソース／ドレイン層を前記第２半導体層に形成する工程とを備えることを特徴とする。 According to the method for manufacturing a semiconductor device of one embodiment of the present invention, the step of forming the first semiconductor layer disposed on a part of the surface of the semiconductor substrate and the first semiconductor layer are covered. Forming a second semiconductor layer on the semiconductor substrate having a smaller selectivity at the time of etching than the first semiconductor layer, and an oxide disposed on the first semiconductor layer and having a narrower width than the first semiconductor layer. Forming a prevention film on the second semiconductor layer; and forming an opening in the second semiconductor layer that is disposed on a side of the oxidation prevention film and exposes a part of an end of the first semiconductor layer. A step of selectively etching the first semiconductor layer through the opening to form a cavity from which the first semiconductor layer has been removed under the second semiconductor layer; and the antioxidant film And the second semiconductor layer and the half Performing a thermal oxidation of the body substrate to form a buried oxide film in the cavity and forming an element isolation oxide film around the second semiconductor layer; and a gate insulating film on the second semiconductor layer And a step of forming a source / drain layer respectively disposed on both sides of the gate electrode on the second semiconductor layer.

これにより、第２半導体層の欠陥の発生を低減させつつ、第２半導体層を埋め込み酸化膜上に配置することが可能となるとともに、第２半導体層の周囲に素子分離酸化膜を形成することができる。このため、第２半導体層の品質を損なうことなく、第２半導体層と半導体基板との間の絶縁を図ることが可能となるとともに、工程数を削減することが可能となる。この結果、ＳＯＩ基板を用いることなく、半導体層上にＳＯＩトランジスタを形成することが可能となるとともに、素子分離を図ることが可能となり、コスト増を抑制しつつ、トランジスタの低消費電力化および高速化を図ることが可能となる。 Accordingly, it is possible to dispose the second semiconductor layer on the buried oxide film while reducing the occurrence of defects in the second semiconductor layer, and to form an element isolation oxide film around the second semiconductor layer. Can do. For this reason, it is possible to achieve insulation between the second semiconductor layer and the semiconductor substrate without impairing the quality of the second semiconductor layer, and it is possible to reduce the number of steps. As a result, it is possible to form an SOI transistor on a semiconductor layer without using an SOI substrate, and it is possible to achieve element isolation, thereby reducing the power consumption and speed of the transistor while suppressing an increase in cost. Can be achieved.

以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１（ａ）〜図８（ａ）は、本発明の一実施形態に係る半導体装置の製造方法を示す平面図、図１（ｂ）〜図８（ｂ）は、図１（ａ）〜図８（ａ）のＡ１−Ａ１´〜Ａ８−Ａ８´線でそれぞれ切断した断面図、図１（ｃ）〜図８（ｃ）は、図１（ａ）〜図８（ａ）のＢ１−Ｂ１´〜Ｂ８−Ｂ８´線でそれぞれ切断した断面図である。 Hereinafter, a semiconductor device and a manufacturing method thereof according to embodiments of the present invention will be described with reference to the drawings.
1A to 8A are plan views showing a method for manufacturing a semiconductor device according to an embodiment of the present invention, and FIGS. 1B to 8B are FIGS. Sectional views cut along lines A1-A1 ′ to A8-A8 ′ in FIG. 8A, respectively, and FIGS. 1C to 8C are B1- in FIGS. 1A to 8A. It is sectional drawing cut | disconnected by the B1'-B8-B8 'line | wire, respectively.

図１において、エピタキシャル成長を行うことにより、第１半導体層２を半導体基板１上に形成する。なお、第１半導体層２は、半導体基板１よりもエッチング時の選択比が大きな材質を用いることができ、半導体基板１および第１半導体層２の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択された組み合わせを用いることができる。なお、第１半導体層２の膜厚は、例えば、１００〜２００ｎｍ程度とすることができる。 In FIG. 1, the first semiconductor layer 2 is formed on the semiconductor substrate 1 by performing epitaxial growth. The first semiconductor layer 2 can be made of a material having a higher selection ratio during etching than the semiconductor substrate 1. Examples of the material of the semiconductor substrate 1 and the first semiconductor layer 2 include Si, Ge, SiGe, A combination selected from SiC, SiSn, PbS, GaAs, InP, GaP, GaN, ZnSe, or the like can be used. In addition, the film thickness of the 1st semiconductor layer 2 can be about 100-200 nm, for example.

次に、図２に示すように、フォトリソグラフィー技術およびエッチング技術を用いて第１半導体層２をパターニングすることにより、第１半導体層２の周囲の半導体基板１を露出させる。なお、第１半導体層２をパターニングする方法の代わりに、選択エピタキシャル成長を行うことにより、半導体基板１上の一部の領域に第１半導体層２を形成するようにしてもよい。 Next, as shown in FIG. 2, the semiconductor substrate 1 around the first semiconductor layer 2 is exposed by patterning the first semiconductor layer 2 using a photolithography technique and an etching technique. Instead of patterning the first semiconductor layer 2, the first semiconductor layer 2 may be formed in a partial region on the semiconductor substrate 1 by performing selective epitaxial growth.

そして、エピタキシャル成長を行うことにより、第１半導体層２が覆われるようにして半導体基板１上に第２半導体層３を形成する。なお、第２半導体層３は、第１半導体層２よりもエッチング時の選択比が小さな材質を用いることができ、第２半導体層６の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどを用いることができる。特に、半導体基板１がＳｉ、第１半導体層２がＳｉＧｅの場合、第２半導体層３してＳｉを用いることが好ましい。これにより、第１半導体層２と第２半導体層３との間の格子整合をとることを可能としつつ、第１半導体層２と第２半導体層３との間のエッチング時の選択比を確保することができる。なお、第２半導体層３の膜厚は、例えば、１００〜２００ｎｍ程度とすることができる。そして、第２半導体層３の熱酸化により第２半導体層３の表面に犠牲酸化膜４を形成する。なお、犠牲酸化膜４の膜厚は、例えば、１０ｎｍ程度とすることができる。そして、ＣＶＤなどの方法により、犠牲酸化膜４上に酸化防止膜５を形成する。なお、酸化防止膜５としては、例えば、シリコン窒化膜を用いることができる。 Then, by performing epitaxial growth, the second semiconductor layer 3 is formed on the semiconductor substrate 1 so as to cover the first semiconductor layer 2. The second semiconductor layer 3 can be made of a material having a smaller selection ratio at the time of etching than the first semiconductor layer 2, and examples of the material of the second semiconductor layer 6 include Si, Ge, SiGe, SiC, SiSn, PbS, GaAs, InP, GaP, GaN, ZnSe, or the like can be used. In particular, when the semiconductor substrate 1 is Si and the first semiconductor layer 2 is SiGe, it is preferable to use Si as the second semiconductor layer 3. As a result, it is possible to achieve lattice matching between the first semiconductor layer 2 and the second semiconductor layer 3, while ensuring a selection ratio during etching between the first semiconductor layer 2 and the second semiconductor layer 3. can do. In addition, the film thickness of the 2nd semiconductor layer 3 can be about 100-200 nm, for example. Then, a sacrificial oxide film 4 is formed on the surface of the second semiconductor layer 3 by thermal oxidation of the second semiconductor layer 3. Note that the thickness of the sacrificial oxide film 4 can be, for example, about 10 nm. Then, an antioxidant film 5 is formed on the sacrificial oxide film 4 by a method such as CVD. For example, a silicon nitride film can be used as the antioxidant film 5.

次に、図３に示すように、フォトリソグラフィー技術およびエッチング技術を用いて酸化防止膜５をパターニングすることにより、第２半導体層３上の一部の犠牲酸化膜４が酸化防止膜５で覆われるようにして、素子分離領域上の犠牲酸化膜４を露出させる。ここで、酸化防止膜５をパターニングする場合、酸化防止膜５の幅を第２半導体層３の幅よりも狭くすることができる。そして、酸化防止膜５の一対の辺が第２半導体層３の一対の辺よりも内側にそれぞれ配置されるとともに、酸化防止膜５の残りの一対の辺が第２半導体層３の残りの一対の辺上にそれぞれ配置されるようにすることができる。 Next, as shown in FIG. 3, the sacrificial oxide film 4 on the second semiconductor layer 3 is partially covered with the antioxidant film 5 by patterning the antioxidant film 5 using a photolithography technique and an etching technique. Thus, the sacrificial oxide film 4 on the element isolation region is exposed. Here, when patterning the antioxidant film 5, the width of the antioxidant film 5 can be made narrower than the width of the second semiconductor layer 3. The pair of sides of the antioxidant film 5 are disposed inside the pair of sides of the second semiconductor layer 3, and the remaining pair of sides of the antioxidant film 5 is the remaining pair of the second semiconductor layer 3. It can be arranged on each side.

次に、図４に示すように、フォトリソグラフィー技術およびエッチング技術を用いて第２半導体層３および犠牲酸化膜４をパターニングすることにより、第１半導体層２の端部の一部を露出させる開口部６を第１半導体層２の一対の辺に沿って形成する。なお、第１半導体層２の端部の一部を露出させる場合、第１半導体層２の端部の残りの一部は第１半導体層２で覆われたままにする。ここで、酸化防止膜５の幅を第２半導体層３の幅よりも狭くすることにより、酸化防止膜５を第１半導体層２上にそのまま残したまま、第２半導体層３に開口部６を形成することができる。 Next, as shown in FIG. 4, the second semiconductor layer 3 and the sacrificial oxide film 4 are patterned using a photolithography technique and an etching technique, thereby exposing an end portion of the first semiconductor layer 2. The part 6 is formed along a pair of sides of the first semiconductor layer 2. When a part of the end portion of the first semiconductor layer 2 is exposed, the remaining part of the end portion of the first semiconductor layer 2 is left covered with the first semiconductor layer 2. Here, by making the width of the antioxidant film 5 smaller than the width of the second semiconductor layer 3, the opening 6 is formed in the second semiconductor layer 3 while leaving the antioxidant film 5 on the first semiconductor layer 2 as it is. Can be formed.

また、開口部６の配置位置は第２半導体層３の素子分離領域に対応させることが好ましい。これにより、第１半導体層２を露出させる開口部６を第２半導体層３の能動領域に配置する必要がなくなり、チップサイズの増大を抑制しつつ、ＳＯＩトランジスタを第２半導体層３に形成することが可能となる。
また、第１半導体層２の端部の一部を露出させる場合、第１半導体層２の表面でエッチングを止めるようにしてもよいし、第１半導体層２をオーバーエッチングして第１半導体層２に凹部を形成するようにしてもよい。あるいは、開口部６内の第１半導体層２を貫通させて半導体基板１の表面を露出させるようにしてもよい。ここで、第１半導体層２のエッチングを途中で止めることにより、開口部６内の半導体基板１の表面が露出されることを防止することができる。このため、第１半導体層２をエッチング除去する際に、開口部６内の半導体基板１がエッチング液またはエッチングガスに晒される時間を減らすことが可能となり、開口部６内の半導体基板１のオーバーエッチングを抑制することができる。 Moreover, it is preferable that the arrangement position of the opening 6 corresponds to the element isolation region of the second semiconductor layer 3. As a result, it is not necessary to arrange the opening 6 exposing the first semiconductor layer 2 in the active region of the second semiconductor layer 3, and the SOI transistor is formed in the second semiconductor layer 3 while suppressing an increase in chip size. It becomes possible.
Moreover, when exposing a part of edge part of the 1st semiconductor layer 2, you may make it stop etching on the surface of the 1st semiconductor layer 2, or overetch the 1st semiconductor layer 2, and the 1st semiconductor layer 2 A recess may be formed in 2. Alternatively, the surface of the semiconductor substrate 1 may be exposed through the first semiconductor layer 2 in the opening 6. Here, by stopping the etching of the first semiconductor layer 2 in the middle, the surface of the semiconductor substrate 1 in the opening 6 can be prevented from being exposed. For this reason, when the first semiconductor layer 2 is removed by etching, it is possible to reduce the time during which the semiconductor substrate 1 in the opening 6 is exposed to the etching solution or the etching gas. Etching can be suppressed.

次に、図５に示すように、開口部６を介してエッチングガスまたはエッチング液を第１半導体層２に接触させることにより、第１半導体層２をエッチング除去し、半導体基板１と第２半導体層２との間に空洞部７を形成する。
ここで、第１半導体層２の端部の一部を露出させる開口部６を第２半導体層３に形成することにより、第２半導体層３下の第１半導体層１にエッチングガスまたはエッチング液を接触させることが可能となり、半導体基板１と第２半導体層３との間に空洞部７を形成することができる。また、第１半導体層２の端部の残りの一部は第２半導体層３で覆われたままにすることにより、第２半導体層３をアーチ状に残すことを可能としつつ、第２半導体層３下の第１半導体層１を除去することが可能となり、第２半導体層３を自分自身で半導体基板１上に支持することを可能としつつ、第２半導体層３下に空洞部７を形成することが可能となる。 Next, as shown in FIG. 5, the first semiconductor layer 2 is removed by etching by bringing an etching gas or an etching solution into contact with the first semiconductor layer 2 through the opening 6, and the semiconductor substrate 1 and the second semiconductor are removed. A cavity 7 is formed between the layer 2.
Here, an opening 6 exposing a part of the end of the first semiconductor layer 2 is formed in the second semiconductor layer 3, so that an etching gas or an etchant is applied to the first semiconductor layer 1 below the second semiconductor layer 3. And the cavity 7 can be formed between the semiconductor substrate 1 and the second semiconductor layer 3. Further, by leaving the remaining part of the end of the first semiconductor layer 2 covered with the second semiconductor layer 3, the second semiconductor layer 3 can be left in an arch shape, while the second semiconductor layer 3 is left. The first semiconductor layer 1 under the layer 3 can be removed, and the second semiconductor layer 3 can be supported on the semiconductor substrate 1 by itself, while the cavity 7 is formed under the second semiconductor layer 3. It becomes possible to form.

なお、半導体基板１および第２半導体層３がＳｉ、第１半導体層２がＳｉＧｅの場合、第１半導体層２のエッチング液としてフッ硝酸を用いることが好ましい。これにより、ＳｉとＳｉＧｅの選択比として１：５０〜１０００程度を得ることができ、半導体基板１および第２半導体層３のオーバーエッチングを抑制しつつ、第１半導体層２を除去することが可能となる。 In the case where the semiconductor substrate 1 and the second semiconductor layer 3 are Si and the first semiconductor layer 2 is SiGe, it is preferable to use hydrofluoric acid as an etchant for the first semiconductor layer 2. As a result, a Si / SiGe selection ratio of about 1:50 to 1000 can be obtained, and the first semiconductor layer 2 can be removed while suppressing overetching of the semiconductor substrate 1 and the second semiconductor layer 3. It becomes.

次に、図６に示すように、酸化防止膜５をマスクとして半導体基板１および第２半導体層３の熱酸化を行うことにより、半導体基板１と第２半導体層３との間の空洞部７に埋め込み酸化膜８ａを形成するとともに、第２半導体層３の周囲に素子分離酸化膜８ｂを形成する。なお、埋め込み酸化膜８ａを形成した後、高温アニールを行うようにしてもよい。これにより、埋め込み酸化膜８ａをリフローさせることが可能となり、埋め込み酸化膜８ａのストレスを緩和させることが可能となるとともに、界面準位を減らすことができる。 Next, as shown in FIG. 6, the cavity 7 between the semiconductor substrate 1 and the second semiconductor layer 3 is obtained by performing thermal oxidation of the semiconductor substrate 1 and the second semiconductor layer 3 using the antioxidant film 5 as a mask. Then, a buried oxide film 8 a is formed, and an element isolation oxide film 8 b is formed around the second semiconductor layer 3. Note that high-temperature annealing may be performed after the buried oxide film 8a is formed. Thereby, the buried oxide film 8a can be reflowed, the stress of the buried oxide film 8a can be relieved, and the interface state can be reduced.

次に、図７に示すように、酸化防止膜５および犠牲酸化膜４を除去することにより、第２半導体層３の表面を露出させる。なお、この後、ＣＶＤにより半導体基板１の全面にＳｉＯ₂を堆積して素子分離酸化膜８ｂの凹んだ部分を埋め、ＣＭＰにより基板表面を平坦化して第２半導体層３の表面と素子分離酸化膜８ｂの表面を同一の高さにする工程を挿入するようにしてもよい。 Next, as shown in FIG. 7, the surface of the second semiconductor layer 3 is exposed by removing the antioxidant film 5 and the sacrificial oxide film 4. Thereafter, SiO ₂ is deposited on the entire surface of the semiconductor substrate 1 by CVD to fill the recessed portion of the element isolation oxide film 8b, and the surface of the substrate is planarized by CMP to separate the surface of the second semiconductor layer 3 from the element isolation oxidation. You may make it insert the process of making the surface of the film | membrane 8b into the same height.

次に、図８に示すように、第２半導体層３の表面の熱酸化を行うことにより、第２半導体層３の表面にゲート絶縁膜２１を形成する。そして、ＣＶＤなどの方法により、ゲート絶縁膜２１が形成された第２半導体層３上に多結晶シリコン層を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン層をパターニングすることにより、第２半導体層３上にゲート電極２２を形成する。 Next, as shown in FIG. 8, the surface of the second semiconductor layer 3 is thermally oxidized to form a gate insulating film 21 on the surface of the second semiconductor layer 3. Then, a polycrystalline silicon layer is formed on the second semiconductor layer 3 on which the gate insulating film 21 is formed by a method such as CVD. Then, the gate electrode 22 is formed on the second semiconductor layer 3 by patterning the polycrystalline silicon layer using a photolithography technique and an etching technique.

次に、ゲート電極２２をマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を第２半導体層３内にイオン注入することにより、ゲート電極２２の両側にそれぞれ配置された低濃度不純物導入層からなるＬＤＤ層２３ａ、２３ｂを第２半導体層３に形成する。そして、ＣＶＤなどの方法により、ＬＤＤ層２３ａ、２３ｂが形成された第２半導体層３上に絶縁層を形成し、ＲＩＥなどの異方性エッチングを用いて絶縁層をエッチバックすることにより、ゲート電極２２の側壁にサイドウォール２４を形成する。そして、ゲート電極２２およびサイドウォール２４をマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を第２半導体層３内にイオン注入することにより、サイドウォール２４の側方にそれぞれ配置された高濃度不純物導入層からなるソース／ドレイン層２５ａ、２５ｂを第２半導体層３に形成する。 Next, by using the gate electrode 22 as a mask, impurities such as As, P, and B are ion-implanted into the second semiconductor layer 3 to thereby form LDDs composed of low-concentration impurity introduction layers respectively disposed on both sides of the gate electrode 22. Layers 23 a and 23 b are formed on the second semiconductor layer 3. Then, an insulating layer is formed on the second semiconductor layer 3 on which the LDD layers 23a and 23b are formed by a method such as CVD, and the insulating layer is etched back using anisotropic etching such as RIE. Sidewalls 24 are formed on the side walls of the electrodes 22. Then, impurities such as As, P, and B are ion-implanted into the second semiconductor layer 3 using the gate electrode 22 and the sidewall 24 as a mask, thereby introducing high-concentration impurities respectively arranged on the side of the sidewall 24. Source / drain layers 25 a and 25 b made of layers are formed on the second semiconductor layer 3.

これにより、第２半導体層３の欠陥の発生を低減させつつ、第２半導体層３を埋め込み酸化膜８ａ上に配置することが可能となるとともに、第２半導体層３の周囲に素子分離酸化膜８ｂを一括形成することができる。このため、第２半導体層３の品質を損なうことなく、第２半導体層３と半導体基板１との間の絶縁を図ることが可能となるとともに、工程数を削減することが可能となる。この結果、ＳＯＩ基板を用いることなく、第２半導体層３上にＳＯＩトランジスタを形成することが可能となるとともに、素子分離を図ることが可能となり、コスト増を抑制しつつ、トランジスタの低消費電力化および高速化を図ることが可能となる。 This makes it possible to dispose the second semiconductor layer 3 on the buried oxide film 8a while reducing the occurrence of defects in the second semiconductor layer 3, and to isolate the element isolation oxide film around the second semiconductor layer 3. 8b can be formed collectively. For this reason, it is possible to achieve insulation between the second semiconductor layer 3 and the semiconductor substrate 1 without impairing the quality of the second semiconductor layer 3, and it is possible to reduce the number of steps. As a result, it is possible to form an SOI transistor on the second semiconductor layer 3 without using an SOI substrate, and it is possible to achieve element isolation, while suppressing an increase in cost and reducing the power consumption of the transistor. And higher speed can be achieved.

本発明の一実施形態に係る半導体装置の製造方法を示す図。The figure which shows the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造方法を示す図。The figure which shows the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造方法を示す図。The figure which shows the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造方法を示す図。The figure which shows the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造方法を示す図。The figure which shows the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造方法を示す図。The figure which shows the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造方法を示す図。The figure which shows the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造方法を示す図。The figure which shows the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention.

Explanation of symbols

１半導体基板、２第１半導体層、３第２半導体層、４犠牲酸化膜、５酸化防止膜、６開口部、７空洞部、８ａ埋め込み酸化膜、８ｂ素子分離酸化膜、２１ゲート絶縁膜、２２ゲート電極、２３ａ、２３ｂＬＤＤ層、２４サイドウォールスペーサ、２５ａ、２５ｂソース／ドレイン層 DESCRIPTION OF SYMBOLS 1 Semiconductor substrate, 2 1st semiconductor layer, 2nd semiconductor layer, 4 Sacrificial oxide film, 5 Antioxidation film, 6 Opening part, 7 Cavity part, 8a Embedded oxide film, 8b Element isolation oxide film, 21 Gate insulating film, 22 Gate electrode, 23a, 23b LDD layer, 24 Side wall spacer, 25a, 25b Source / drain layer

Claims

Forming a first semiconductor layer on the front surface of the semiconductor substrate,
Patterning the first semiconductor layer using a photolithography technique and an etching technique;
The second semiconductor layer having a smaller selectivity at the time of etching than that of the first semiconductor layer is removed from the surface of the first semiconductor layer and the first semiconductor layer so as to cover the patterned first semiconductor layer. Forming over the exposed semiconductor substrate;
Forming a sacrificial oxide film on the surface of the second semiconductor layer by thermally oxidizing the second semiconductor layer;
A position corresponding to the upper side of the first semiconductor layer a on the sacrificial oxide film, to form formed narrow antioxidant film width than said first semiconductor layer in one direction of the plane shape of the first semiconductor layer Process,
Wherein by removing a portion of a portion of the sacrificial oxide film located on a side and the second semiconductor layer in the direction of the anti-oxidation film, the surface of the one-way end of the first semiconductor layer a step that form an opening for exposing a
By selectively etching the first semiconductor layer through the opening, a cavity formed by removing the first semiconductor layer is formed below the second semiconductor layer and intersects the one direction. And the step of bringing the anti-oxidation film, the sacrificial oxide film and the second semiconductor layer above the cavity in a state supported by the second semiconductor layer ;
Embedded oxidation in which the second semiconductor layer and the semiconductor substrate above the cavity are thermally oxidized in the cavity by performing thermal oxidation of the second semiconductor layer and the semiconductor substrate using the antioxidant film as a mask. In addition to forming a film, an element isolation oxide film formed by thermally oxidizing the second semiconductor layer around the cavity and the semiconductor substrate is formed around the second semiconductor layer located above the cavity. the method of manufacturing a semiconductor substrate, characterized in that it comprises a step.

The method for manufacturing a semiconductor substrate according to claim 1, further comprising a step of performing high-temperature annealing after the formation of the buried oxide film to reflow the buried oxide film.

After the step of forming the buried oxide film and the element isolation oxide film,
Removing the remaining antioxidant film and sacrificial oxide film;
A silicon oxide film is deposited on the entire surface of the semiconductor substrate to fill the recessed portion of the element isolation oxide film, and the surface is planarized by CMP to make the surface of the second semiconductor layer and the surface of the element isolation oxide film the same. The method of manufacturing a semiconductor substrate according to claim 1, further comprising:

Forming a first semiconductor layer on the front surface of the semiconductor substrate,
Patterning the first semiconductor layer using a photolithography technique and an etching technique;
The second semiconductor layer having a smaller selectivity at the time of etching than that of the first semiconductor layer is removed from the surface of the first semiconductor layer and the first semiconductor layer so as to cover the patterned first semiconductor layer. Forming over the exposed semiconductor substrate;
Forming a sacrificial oxide film on the surface of the second semiconductor layer by thermally oxidizing the second semiconductor layer;
A position corresponding to the upper side of the first semiconductor layer a on the sacrificial oxide film, to form formed narrow antioxidant film width than said first semiconductor layer in one direction of the plane shape of the first semiconductor layer Process,
Wherein by removing a portion of a portion of the sacrificial oxide film located on a side and the second semiconductor layer in the direction of the anti-oxidation film, the surface of the one-way end of the first semiconductor layer a step that form an opening for exposing a
By selectively etching the first semiconductor layer through the opening, a cavity formed by removing the first semiconductor layer is formed below the second semiconductor layer and intersects the one direction. And the step of bringing the anti-oxidation film, the sacrificial oxide film and the second semiconductor layer above the cavity in a state supported by the second semiconductor layer ;
Embedded oxidation in which the second semiconductor layer and the semiconductor substrate above the cavity are thermally oxidized in the cavity by performing thermal oxidation of the second semiconductor layer and the semiconductor substrate using the antioxidant film as a mask. In addition to forming a film, an element isolation oxide film formed by thermally oxidizing the second semiconductor layer around the cavity and the semiconductor substrate is formed around the second semiconductor layer located above the cavity. Process,
Forming a gate electrode on the second semiconductor layer through a gate insulating film;
The method of manufacturing a semiconductor device, characterized in that it comprises a step of forming a source / drain layers disposed on both sides of the gate electrode on the second semiconductor layer.