JP2006108207A - Semiconductor substrate, method of manufacturing the same, semiconductor device, and method of manufacturing the same - Google Patents

Semiconductor substrate, method of manufacturing the same, semiconductor device, and method of manufacturing the same Download PDF

Info

Publication number
JP2006108207A
JP2006108207A JP2004289642A JP2004289642A JP2006108207A JP 2006108207 A JP2006108207 A JP 2006108207A JP 2004289642 A JP2004289642 A JP 2004289642A JP 2004289642 A JP2004289642 A JP 2004289642A JP 2006108207 A JP2006108207 A JP 2006108207A
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
forming
substrate
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004289642A
Other languages
Japanese (ja)
Other versions
JP4696518B2 (en
Inventor
Hisaki Hara
寿樹 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004289642A priority Critical patent/JP4696518B2/en
Publication of JP2006108207A publication Critical patent/JP2006108207A/en
Application granted granted Critical
Publication of JP4696518B2 publication Critical patent/JP4696518B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To inexpensively form a semiconductor layer on a insulator while the thickness of the layer is made to be accurately controlled. <P>SOLUTION: A first semiconductor layer 2 is formed on a semiconductor substrate 1 through epitaxial growth, and a second semiconductor layer 3 is formed on the substrate 1 to cover the first semiconductor layer 2. In addition, an oxidation preventing film 5 is formed on the second semiconductor layer 3. Thereafter, the oxidation preventing film 5 on an element separating region is removed, and an opening 6 through which part of the end of the first semiconductor layer 2 is exposed is formed along the paired edges of the first semiconductor layer 2. Then the first semiconductor layer 2 is etched off by bringing an etching gas or etching liquid into contact with the layer 2 through the opening 6. In addition, a buried oxidized film 8a is formed in the cavity 7 between the semiconductor substrate 1 and the second semiconductor layer 3 and, at the same time, an element separating oxidized film 8b is formed around the second semiconductor layer 3 by thermally oxidizing the substrate 1 and second semiconductor layer 3 by using the oxidation preventing film 5 as a mask. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法に関し、特に、SOI(Silicon On Insulator)基板上に形成された電界効果型トランジスタに適用して好適なものである。   The present invention relates to a semiconductor substrate, a semiconductor device, a method for manufacturing a semiconductor substrate, and a method for manufacturing a semiconductor device, and is particularly suitable for application to a field effect transistor formed on an SOI (Silicon On Insulator) substrate.

SOI基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース/ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型SOIトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、SOIトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。ここで、SOI基板としては、例えば、SIMOX(Separation by Implanted Oxgen)基板や貼り合わせ基板などが用いられている。   Field effect transistors formed on an SOI substrate are attracting attention because of their ease of element isolation, latch-up freeness, and low source / drain junction capacitance. In particular, since a fully depleted SOI transistor can operate at low power consumption and at high speed and can be easily driven at a low voltage, research for operating the SOI transistor in a fully depleted mode has been actively conducted. Here, as the SOI substrate, for example, a SIMOX (Separation by Implanted Oxgen) substrate or a bonded substrate is used.

また、例えば、特許文献1には、大面積の絶縁膜上に結晶性および均一性の良いシリコン薄膜を形成するために、絶縁膜上に成膜された非晶質もしくは多結晶シリコン層に紫外線ビームをパルス状に照射することにより、正方形に近い単結晶粒が碁盤の目状に配列された多結晶シリコン膜を絶縁膜上に形成し、この多結晶シリコン膜の表面をCMP(化学的機械的研磨)にて平坦化する方法が開示されている。
特開平10−261799号公報
Further, for example, in Patent Document 1, in order to form a silicon thin film with good crystallinity and uniformity on a large-area insulating film, an amorphous or polycrystalline silicon layer formed on the insulating film is irradiated with ultraviolet rays. By irradiating the beam in a pulse shape, a polycrystalline silicon film in which single crystal grains close to squares are arranged in a grid pattern is formed on an insulating film, and the surface of the polycrystalline silicon film is subjected to CMP (chemical mechanical film). A method of flattening by mechanical polishing) is disclosed.
JP-A-10-261799

しかしながら、SIMOX基板を製造するには、シリコンウェハに高濃度の酸素のイオン注入が必要となる。また、貼り合わせ基板を製造するには、2枚のシリコンウェハを貼り合わせた後、シリコンウェハの表面を研磨する必要がある。このため、SOIトランジスタでは、バルク半導体に形成された電界効果型トランジスタに比べてコストアップを招くという問題があった。   However, in order to manufacture a SIMOX substrate, high-concentration oxygen ions must be implanted into a silicon wafer. In order to manufacture a bonded substrate, it is necessary to polish the surface of the silicon wafer after bonding two silicon wafers. For this reason, the SOI transistor has a problem that the cost is increased as compared with a field effect transistor formed in a bulk semiconductor.

また、イオン注入や研磨では、SOI層の膜厚のばらつきが大きく、完全空乏型SOIトランジスタを作製するためにSOI層を薄膜化すると、電界効果型トランジスタの特性を安定化させることが困難であるという問題があった。
また、特許文献1に開示された方法では、単結晶粒が絶縁膜上に碁盤の目状に配列されるため、絶縁膜上に形成される単結晶層に粒界が発生するとともに、単結晶層の平坦化が研磨にて行われるため、単結晶層の膜厚の制御性が良くないという問題があった。
Also, in ion implantation and polishing, the variation in the thickness of the SOI layer is large, and it is difficult to stabilize the characteristics of the field effect transistor when the SOI layer is thinned in order to produce a fully depleted SOI transistor. There was a problem.
Further, in the method disclosed in Patent Document 1, since the single crystal grains are arranged in a grid pattern on the insulating film, a grain boundary is generated in the single crystal layer formed on the insulating film, and the single crystal Since planarization of the layer is performed by polishing, there is a problem that the controllability of the thickness of the single crystal layer is not good.

そこで、本発明の目的は、膜厚を精度よく制御することを可能としつつ、半導体層を絶縁体上に安価に形成することが可能な半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法を提供することである。   SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor substrate, a semiconductor device, a method for manufacturing a semiconductor substrate, and a semiconductor device capable of forming a semiconductor layer on an insulator at low cost while enabling the film thickness to be accurately controlled. It is to provide a manufacturing method.

上述した課題を解決するために、本発明の一態様に係る半導体基板によれば、半導体基板上に形成された酸化膜と、前記酸化膜から表面が露出するようにして前記酸化膜内に埋め込まれ、エピタキシャル成長にて形成された半導体層とを備えることを特徴とする。
これにより、半導体層の熱酸化により半導体層を酸化膜上に形成することが可能となるとともに、素子分離を図ることが可能となり、コスト増を抑制しつつ、半導体層上にSOIトランジスタを形成することが可能となる。
In order to solve the above-described problem, according to a semiconductor substrate of one embodiment of the present invention, an oxide film formed on a semiconductor substrate and a surface embedded from the oxide film are embedded in the oxide film. And a semiconductor layer formed by epitaxial growth.
As a result, the semiconductor layer can be formed on the oxide film by thermal oxidation of the semiconductor layer, and element isolation can be achieved, and an SOI transistor is formed on the semiconductor layer while suppressing an increase in cost. It becomes possible.

また、本発明の一態様に係る半導体装置によれば、半導体基板上に形成された酸化膜と、前記酸化膜から表面が露出するようにして前記酸化膜内に埋め込まれ、エピタキシャル成長にて形成された半導体層と、前記半導体層上に形成されたゲート電極と、前記半導体層に形成され、前記ゲート電極の側方にそれぞれ配置されたソース/ドレイン層とを備えることを特徴とする。   In addition, according to the semiconductor device of one embodiment of the present invention, the oxide film is formed on the semiconductor substrate, and the oxide film is embedded in the oxide film so that the surface is exposed from the oxide film, and is formed by epitaxial growth. A semiconductor layer; a gate electrode formed on the semiconductor layer; and a source / drain layer formed on the semiconductor layer and disposed on a side of the gate electrode.

これにより、SOI基板を用いることなく、半導体層上にSOIトランジスタを形成することが可能となるとともに、素子分離を図ることが可能となり、コスト増を抑制しつつ、トランジスタの低消費電力化および高速化を図ることが可能となる。
また、本発明の一態様に係る半導体基板の製造方法によれば、半導体基板の表面の一部に配置された第1半導体層を形成する工程と、前記第1半導体層が覆われるようにして前記第1半導体層よりもエッチング時の選択比が小さな第2半導体層を前記半導体基板上に形成する工程と、前記第1半導体層の端部の一部を露出させる開口部を前記第2半導体層に形成する工程と、前記開口部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記第2半導体層下に形成する工程と、前記開口部を介して前記第2半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程とを備えることを特徴とする。
Accordingly, an SOI transistor can be formed on a semiconductor layer without using an SOI substrate, and element isolation can be achieved, thereby reducing the power consumption and speed of the transistor while suppressing an increase in cost. Can be achieved.
In addition, according to the method for manufacturing a semiconductor substrate according to one aspect of the present invention, the step of forming the first semiconductor layer disposed on a part of the surface of the semiconductor substrate, and the first semiconductor layer being covered Forming a second semiconductor layer on the semiconductor substrate having a smaller selectivity at the time of etching than the first semiconductor layer, and an opening exposing a part of an end of the first semiconductor layer. Forming a layer under the second semiconductor layer by selectively etching the first semiconductor layer through the opening, and forming a cavity from which the first semiconductor layer has been removed; And a step of thermally oxidizing the second semiconductor layer and the semiconductor substrate through the opening to form a buried oxide film in the cavity.

これにより、第2半導体層をアーチ状に残すことを可能としつつ、第2半導体層下の第1半導体層を除去することが可能となり、第2半導体層を自分自身で半導体基板上に支持することを可能としつつ、第2半導体層下に空洞部を形成することが可能となる。また、第1半導体層の端部の一部を露出させる開口部を第2半導体層に設けることにより、第1半導体層上に第2半導体層が積層された場合においても、エッチングガスまたはエッチング液を第1半導体層に接触させることが可能となり、第2半導体層を残したまま第1半導体層を除去することが可能となるとともに、第2半導体層の熱酸化により、第2半導体層下の空洞部に埋め込み酸化膜を形成することが可能となる。このため、第2半導体層の欠陥の発生を低減させつつ、第2半導体層を埋め込み酸化膜上に配置することが可能となり、第2半導体層の品質を損なうことなく、第2半導体層と半導体基板との間の絶縁を図ることが可能となる。   This makes it possible to remove the first semiconductor layer under the second semiconductor layer while allowing the second semiconductor layer to remain in an arch shape, and to support the second semiconductor layer on the semiconductor substrate by itself. This makes it possible to form a cavity under the second semiconductor layer. Further, by providing an opening in the second semiconductor layer to expose a part of the end of the first semiconductor layer, even when the second semiconductor layer is stacked on the first semiconductor layer, an etching gas or an etching solution Can be brought into contact with the first semiconductor layer, the first semiconductor layer can be removed while leaving the second semiconductor layer, and thermal oxidation of the second semiconductor layer causes the second semiconductor layer to be under the second semiconductor layer. It is possible to form a buried oxide film in the cavity. For this reason, it becomes possible to arrange | position a 2nd semiconductor layer on a buried oxide film, reducing generation | occurrence | production of the defect of a 2nd semiconductor layer, and without impairing the quality of a 2nd semiconductor layer, a 2nd semiconductor layer and a semiconductor It is possible to achieve insulation from the substrate.

また、本発明の一態様に係る半導体基板の製造方法によれば、半導体基板の表面の一部に配置された第1半導体層を形成する工程と、前記第1半導体層が覆われるようにして前記第1半導体層よりもエッチング時の選択比が小さな第2半導体層を前記半導体基板上に形成する工程と、前記第1半導体層上に配置され、前記第1半導体層よりも幅の狭い酸化防止膜を前記第2半導体層上に形成する工程と、前記酸化防止膜の側方に配置され、前記第1半導体層の端部の一部を露出させる開口部を第2半導体層に形成する工程と、前記開口部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記第2半導体層下に形成する工程と、前記酸化防止膜をマスクとして前記第2半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成するとともに、前記第2半導体層の周囲に素子分離酸化膜を形成する工程とを備えることを特徴とする。   In addition, according to the method for manufacturing a semiconductor substrate according to one aspect of the present invention, the step of forming the first semiconductor layer disposed on a part of the surface of the semiconductor substrate, and the first semiconductor layer being covered Forming a second semiconductor layer on the semiconductor substrate having a smaller selectivity at the time of etching than the first semiconductor layer, and an oxide disposed on the first semiconductor layer and having a narrower width than the first semiconductor layer. Forming a prevention film on the second semiconductor layer; and forming an opening in the second semiconductor layer that is disposed on a side of the oxidation prevention film and exposes a part of an end of the first semiconductor layer. A step of selectively etching the first semiconductor layer through the opening to form a cavity from which the first semiconductor layer has been removed under the second semiconductor layer; and the antioxidant film And the second semiconductor layer and the half By performing the thermal oxidation of the body substrate, and forming a buried oxide layer in the cavity, characterized in that it comprises a step of forming an element isolation oxide film around the second semiconductor layer.

これにより、空洞部内の第2半導体層の熱酸化および第2半導体層の周囲の半導体基板の熱酸化を一括して行うことが可能となる。このため、第2半導体層の欠陥の発生を低減させつつ、第2半導体層を埋め込み酸化膜上に配置することが可能となるとともに、第2半導体層の素子分離を行うことが可能となり、第2半導体層の品質を損なうことなく、第2半導体層と半導体基板との間の絶縁を図ることが可能となるとともに、工程数の増大を抑制することができる。   As a result, it is possible to collectively perform thermal oxidation of the second semiconductor layer in the cavity and thermal oxidation of the semiconductor substrate around the second semiconductor layer. Therefore, it is possible to dispose the second semiconductor layer on the buried oxide film while reducing the occurrence of defects in the second semiconductor layer, and to perform element isolation of the second semiconductor layer. 2 It is possible to achieve insulation between the second semiconductor layer and the semiconductor substrate without impairing the quality of the semiconductor layer, and it is possible to suppress an increase in the number of processes.

また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板の表面の一部に配置された第1半導体層を形成する工程と、前記第1半導体層が覆われるようにして前記第1半導体層よりもエッチング時の選択比が小さな第2半導体層を前記半導体基板上に形成する工程と、前記第1半導体層の端部の一部を露出させる開口部を前記第2半導体層に形成する工程と、前記開口部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記第2半導体層下に形成する工程と、前記開口部を介して前記第2半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程と、前記第2半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の両側にそれぞれ配置されたソース/ドレイン層を前記第2半導体層に形成する工程とを備えることを特徴とする。   According to the method for manufacturing a semiconductor device of one embodiment of the present invention, the step of forming the first semiconductor layer disposed on a part of the surface of the semiconductor substrate and the first semiconductor layer are covered. Forming a second semiconductor layer on the semiconductor substrate having a smaller selectivity at the time of etching than the first semiconductor layer, and an opening exposing a part of an end of the first semiconductor layer. Forming a layer under the second semiconductor layer by selectively etching the first semiconductor layer through the opening, and forming a cavity from which the first semiconductor layer has been removed; Forming a buried oxide film in the cavity by thermally oxidizing the second semiconductor layer and the semiconductor substrate through the opening, and forming a gate on the second semiconductor layer through a gate insulating film. Forming an electrode; and Characterized in that it comprises a step of forming a source / drain layers disposed on both sides of the gate electrode on the second semiconductor layer.

これにより、第2半導体層の欠陥の発生を低減させつつ、第2半導体層を埋め込み酸化膜上に配置することが可能となり、第2半導体層の品質を損なうことなく、第2半導体層と半導体基板との間の絶縁を図ることが可能となる。この結果、SOI基板を用いることなく、第2半導体層上にSOIトランジスタを形成することが可能となり、コスト増を抑制しつつ、SOIトランジスタの品質を向上させることが可能となる。   As a result, it is possible to dispose the second semiconductor layer on the buried oxide film while reducing the occurrence of defects in the second semiconductor layer, and without damaging the quality of the second semiconductor layer and the semiconductor. It is possible to achieve insulation from the substrate. As a result, an SOI transistor can be formed on the second semiconductor layer without using an SOI substrate, and the quality of the SOI transistor can be improved while suppressing an increase in cost.

また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板の表面の一部に配置された第1半導体層を形成する工程と、前記第1半導体層が覆われるようにして前記第1半導体層よりもエッチング時の選択比が小さな第2半導体層を前記半導体基板上に形成する工程と、前記第1半導体層上に配置され、前記第1半導体層よりも幅の狭い酸化防止膜を前記第2半導体層上に形成する工程と、前記酸化防止膜の側方に配置され、前記第1半導体層の端部の一部を露出させる開口部を第2半導体層に形成する工程と、前記開口部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記第2半導体層下に形成する工程と、前記酸化防止膜をマスクとして前記第2半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成するとともに、前記第2半導体層の周囲に素子分離酸化膜を形成する工程と、前記第2半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の両側にそれぞれ配置されたソース/ドレイン層を前記第2半導体層に形成する工程とを備えることを特徴とする。   According to the method for manufacturing a semiconductor device of one embodiment of the present invention, the step of forming the first semiconductor layer disposed on a part of the surface of the semiconductor substrate and the first semiconductor layer are covered. Forming a second semiconductor layer on the semiconductor substrate having a smaller selectivity at the time of etching than the first semiconductor layer, and an oxide disposed on the first semiconductor layer and having a narrower width than the first semiconductor layer. Forming a prevention film on the second semiconductor layer; and forming an opening in the second semiconductor layer that is disposed on a side of the oxidation prevention film and exposes a part of an end of the first semiconductor layer. A step of selectively etching the first semiconductor layer through the opening to form a cavity from which the first semiconductor layer has been removed under the second semiconductor layer; and the antioxidant film And the second semiconductor layer and the half Performing a thermal oxidation of the body substrate to form a buried oxide film in the cavity and forming an element isolation oxide film around the second semiconductor layer; and a gate insulating film on the second semiconductor layer And a step of forming a source / drain layer respectively disposed on both sides of the gate electrode on the second semiconductor layer.

これにより、第2半導体層の欠陥の発生を低減させつつ、第2半導体層を埋め込み酸化膜上に配置することが可能となるとともに、第2半導体層の周囲に素子分離酸化膜を形成することができる。このため、第2半導体層の品質を損なうことなく、第2半導体層と半導体基板との間の絶縁を図ることが可能となるとともに、工程数を削減することが可能となる。この結果、SOI基板を用いることなく、半導体層上にSOIトランジスタを形成することが可能となるとともに、素子分離を図ることが可能となり、コスト増を抑制しつつ、トランジスタの低消費電力化および高速化を図ることが可能となる。   Accordingly, it is possible to dispose the second semiconductor layer on the buried oxide film while reducing the occurrence of defects in the second semiconductor layer, and to form an element isolation oxide film around the second semiconductor layer. Can do. For this reason, it is possible to achieve insulation between the second semiconductor layer and the semiconductor substrate without impairing the quality of the second semiconductor layer, and it is possible to reduce the number of steps. As a result, it is possible to form an SOI transistor on a semiconductor layer without using an SOI substrate, and it is possible to achieve element isolation, thereby reducing the power consumption and speed of the transistor while suppressing an increase in cost. Can be achieved.

以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図1(a)〜図8(a)は、本発明の一実施形態に係る半導体装置の製造方法を示す平面図、図1(b)〜図8(b)は、図1(a)〜図8(a)のA1−A1´〜A8−A8´線でそれぞれ切断した断面図、図1(c)〜図8(c)は、図1(a)〜図8(a)のB1−B1´〜B8−B8´線でそれぞれ切断した断面図である。
Hereinafter, a semiconductor device and a manufacturing method thereof according to embodiments of the present invention will be described with reference to the drawings.
1A to 8A are plan views showing a method for manufacturing a semiconductor device according to an embodiment of the present invention, and FIGS. 1B to 8B are FIGS. Sectional views cut along lines A1-A1 ′ to A8-A8 ′ in FIG. 8A, respectively, and FIGS. 1C to 8C are B1- in FIGS. 1A to 8A. It is sectional drawing cut | disconnected by the B1'-B8-B8 'line | wire, respectively.

図1において、エピタキシャル成長を行うことにより、第1半導体層2を半導体基板1上に形成する。なお、第1半導体層2は、半導体基板1よりもエッチング時の選択比が大きな材質を用いることができ、半導体基板1および第1半導体層2の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどの中から選択された組み合わせを用いることができる。なお、第1半導体層2の膜厚は、例えば、100〜200nm程度とすることができる。   In FIG. 1, the first semiconductor layer 2 is formed on the semiconductor substrate 1 by performing epitaxial growth. The first semiconductor layer 2 can be made of a material having a higher selection ratio during etching than the semiconductor substrate 1. Examples of the material of the semiconductor substrate 1 and the first semiconductor layer 2 include Si, Ge, SiGe, A combination selected from SiC, SiSn, PbS, GaAs, InP, GaP, GaN, ZnSe, or the like can be used. In addition, the film thickness of the 1st semiconductor layer 2 can be about 100-200 nm, for example.

次に、図2に示すように、フォトリソグラフィー技術およびエッチング技術を用いて第1半導体層2をパターニングすることにより、第1半導体層2の周囲の半導体基板1を露出させる。なお、第1半導体層2をパターニングする方法の代わりに、選択エピタキシャル成長を行うことにより、半導体基板1上の一部の領域に第1半導体層2を形成するようにしてもよい。   Next, as shown in FIG. 2, the semiconductor substrate 1 around the first semiconductor layer 2 is exposed by patterning the first semiconductor layer 2 using a photolithography technique and an etching technique. Instead of patterning the first semiconductor layer 2, the first semiconductor layer 2 may be formed in a partial region on the semiconductor substrate 1 by performing selective epitaxial growth.

そして、エピタキシャル成長を行うことにより、第1半導体層2が覆われるようにして半導体基板1上に第2半導体層3を形成する。なお、第2半導体層3は、第1半導体層2よりもエッチング時の選択比が小さな材質を用いることができ、第2半導体層6の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどを用いることができる。特に、半導体基板1がSi、第1半導体層2がSiGeの場合、第2半導体層3してSiを用いることが好ましい。これにより、第1半導体層2と第2半導体層3との間の格子整合をとることを可能としつつ、第1半導体層2と第2半導体層3との間のエッチング時の選択比を確保することができる。なお、第2半導体層3の膜厚は、例えば、100〜200nm程度とすることができる。そして、第2半導体層3の熱酸化により第2半導体層3の表面に犠牲酸化膜4を形成する。なお、犠牲酸化膜4の膜厚は、例えば、10nm程度とすることができる。そして、CVDなどの方法により、犠牲酸化膜4上に酸化防止膜5を形成する。なお、酸化防止膜5としては、例えば、シリコン窒化膜を用いることができる。   Then, by performing epitaxial growth, the second semiconductor layer 3 is formed on the semiconductor substrate 1 so as to cover the first semiconductor layer 2. The second semiconductor layer 3 can be made of a material having a smaller selection ratio at the time of etching than the first semiconductor layer 2, and examples of the material of the second semiconductor layer 6 include Si, Ge, SiGe, SiC, SiSn, PbS, GaAs, InP, GaP, GaN, ZnSe, or the like can be used. In particular, when the semiconductor substrate 1 is Si and the first semiconductor layer 2 is SiGe, it is preferable to use Si as the second semiconductor layer 3. As a result, it is possible to achieve lattice matching between the first semiconductor layer 2 and the second semiconductor layer 3, while ensuring a selection ratio during etching between the first semiconductor layer 2 and the second semiconductor layer 3. can do. In addition, the film thickness of the 2nd semiconductor layer 3 can be about 100-200 nm, for example. Then, a sacrificial oxide film 4 is formed on the surface of the second semiconductor layer 3 by thermal oxidation of the second semiconductor layer 3. Note that the thickness of the sacrificial oxide film 4 can be, for example, about 10 nm. Then, an antioxidant film 5 is formed on the sacrificial oxide film 4 by a method such as CVD. For example, a silicon nitride film can be used as the antioxidant film 5.

次に、図3に示すように、フォトリソグラフィー技術およびエッチング技術を用いて酸化防止膜5をパターニングすることにより、第2半導体層3上の一部の犠牲酸化膜4が酸化防止膜5で覆われるようにして、素子分離領域上の犠牲酸化膜4を露出させる。ここで、酸化防止膜5をパターニングする場合、酸化防止膜5の幅を第2半導体層3の幅よりも狭くすることができる。そして、酸化防止膜5の一対の辺が第2半導体層3の一対の辺よりも内側にそれぞれ配置されるとともに、酸化防止膜5の残りの一対の辺が第2半導体層3の残りの一対の辺上にそれぞれ配置されるようにすることができる。   Next, as shown in FIG. 3, the sacrificial oxide film 4 on the second semiconductor layer 3 is partially covered with the antioxidant film 5 by patterning the antioxidant film 5 using a photolithography technique and an etching technique. Thus, the sacrificial oxide film 4 on the element isolation region is exposed. Here, when patterning the antioxidant film 5, the width of the antioxidant film 5 can be made narrower than the width of the second semiconductor layer 3. The pair of sides of the antioxidant film 5 are disposed inside the pair of sides of the second semiconductor layer 3, and the remaining pair of sides of the antioxidant film 5 is the remaining pair of the second semiconductor layer 3. It can be arranged on each side.

次に、図4に示すように、フォトリソグラフィー技術およびエッチング技術を用いて第2半導体層3および犠牲酸化膜4をパターニングすることにより、第1半導体層2の端部の一部を露出させる開口部6を第1半導体層2の一対の辺に沿って形成する。なお、第1半導体層2の端部の一部を露出させる場合、第1半導体層2の端部の残りの一部は第1半導体層2で覆われたままにする。ここで、酸化防止膜5の幅を第2半導体層3の幅よりも狭くすることにより、酸化防止膜5を第1半導体層2上にそのまま残したまま、第2半導体層3に開口部6を形成することができる。   Next, as shown in FIG. 4, the second semiconductor layer 3 and the sacrificial oxide film 4 are patterned using a photolithography technique and an etching technique, thereby exposing an end portion of the first semiconductor layer 2. The part 6 is formed along a pair of sides of the first semiconductor layer 2. When a part of the end portion of the first semiconductor layer 2 is exposed, the remaining part of the end portion of the first semiconductor layer 2 is left covered with the first semiconductor layer 2. Here, by making the width of the antioxidant film 5 smaller than the width of the second semiconductor layer 3, the opening 6 is formed in the second semiconductor layer 3 while leaving the antioxidant film 5 on the first semiconductor layer 2 as it is. Can be formed.

また、開口部6の配置位置は第2半導体層3の素子分離領域に対応させることが好ましい。これにより、第1半導体層2を露出させる開口部6を第2半導体層3の能動領域に配置する必要がなくなり、チップサイズの増大を抑制しつつ、SOIトランジスタを第2半導体層3に形成することが可能となる。
また、第1半導体層2の端部の一部を露出させる場合、第1半導体層2の表面でエッチングを止めるようにしてもよいし、第1半導体層2をオーバーエッチングして第1半導体層2に凹部を形成するようにしてもよい。あるいは、開口部6内の第1半導体層2を貫通させて半導体基板1の表面を露出させるようにしてもよい。ここで、第1半導体層2のエッチングを途中で止めることにより、開口部6内の半導体基板1の表面が露出されることを防止することができる。このため、第1半導体層2をエッチング除去する際に、開口部6内の半導体基板1がエッチング液またはエッチングガスに晒される時間を減らすことが可能となり、開口部6内の半導体基板1のオーバーエッチングを抑制することができる。
Moreover, it is preferable that the arrangement position of the opening 6 corresponds to the element isolation region of the second semiconductor layer 3. As a result, it is not necessary to arrange the opening 6 exposing the first semiconductor layer 2 in the active region of the second semiconductor layer 3, and the SOI transistor is formed in the second semiconductor layer 3 while suppressing an increase in chip size. It becomes possible.
Moreover, when exposing a part of edge part of the 1st semiconductor layer 2, you may make it stop etching on the surface of the 1st semiconductor layer 2, or overetch the 1st semiconductor layer 2, and the 1st semiconductor layer 2 A recess may be formed in 2. Alternatively, the surface of the semiconductor substrate 1 may be exposed through the first semiconductor layer 2 in the opening 6. Here, by stopping the etching of the first semiconductor layer 2 in the middle, the surface of the semiconductor substrate 1 in the opening 6 can be prevented from being exposed. For this reason, when the first semiconductor layer 2 is removed by etching, it is possible to reduce the time during which the semiconductor substrate 1 in the opening 6 is exposed to the etching solution or the etching gas. Etching can be suppressed.

次に、図5に示すように、開口部6を介してエッチングガスまたはエッチング液を第1半導体層2に接触させることにより、第1半導体層2をエッチング除去し、半導体基板1と第2半導体層2との間に空洞部7を形成する。
ここで、第1半導体層2の端部の一部を露出させる開口部6を第2半導体層3に形成することにより、第2半導体層3下の第1半導体層1にエッチングガスまたはエッチング液を接触させることが可能となり、半導体基板1と第2半導体層3との間に空洞部7を形成することができる。また、第1半導体層2の端部の残りの一部は第2半導体層3で覆われたままにすることにより、第2半導体層3をアーチ状に残すことを可能としつつ、第2半導体層3下の第1半導体層1を除去することが可能となり、第2半導体層3を自分自身で半導体基板1上に支持することを可能としつつ、第2半導体層3下に空洞部7を形成することが可能となる。
Next, as shown in FIG. 5, the first semiconductor layer 2 is removed by etching by bringing an etching gas or an etchant into contact with the first semiconductor layer 2 through the opening 6, so that the semiconductor substrate 1 and the second semiconductor are removed. A cavity 7 is formed between the layer 2.
Here, an opening 6 exposing a part of the end of the first semiconductor layer 2 is formed in the second semiconductor layer 3, so that an etching gas or an etchant is applied to the first semiconductor layer 1 below the second semiconductor layer 3. And the cavity 7 can be formed between the semiconductor substrate 1 and the second semiconductor layer 3. Further, by leaving the remaining part of the end of the first semiconductor layer 2 covered with the second semiconductor layer 3, the second semiconductor layer 3 can be left in an arch shape, while the second semiconductor layer 3 is left. The first semiconductor layer 1 under the layer 3 can be removed, and the second semiconductor layer 3 can be supported on the semiconductor substrate 1 by itself, while the cavity 7 is formed under the second semiconductor layer 3. It becomes possible to form.

なお、半導体基板1および第2半導体層3がSi、第1半導体層2がSiGeの場合、第1半導体層2のエッチング液としてフッ硝酸を用いることが好ましい。これにより、SiとSiGeの選択比として1:50〜1000程度を得ることができ、半導体基板1および第2半導体層3のオーバーエッチングを抑制しつつ、第1半導体層2を除去することが可能となる。   In the case where the semiconductor substrate 1 and the second semiconductor layer 3 are Si and the first semiconductor layer 2 is SiGe, it is preferable to use hydrofluoric acid as an etchant for the first semiconductor layer 2. As a result, a Si / SiGe selection ratio of about 1:50 to 1000 can be obtained, and the first semiconductor layer 2 can be removed while suppressing overetching of the semiconductor substrate 1 and the second semiconductor layer 3. It becomes.

次に、図6に示すように、酸化防止膜5をマスクとして半導体基板1および第2半導体層3の熱酸化を行うことにより、半導体基板1と第2半導体層3との間の空洞部7に埋め込み酸化膜8aを形成するとともに、第2半導体層3の周囲に素子分離酸化膜8bを形成する。なお、埋め込み酸化膜8aを形成した後、高温アニールを行うようにしてもよい。これにより、埋め込み酸化膜8aをリフローさせることが可能となり、埋め込み酸化膜8aのストレスを緩和させることが可能となるとともに、界面準位を減らすことができる。   Next, as shown in FIG. 6, the cavity 7 between the semiconductor substrate 1 and the second semiconductor layer 3 is obtained by performing thermal oxidation of the semiconductor substrate 1 and the second semiconductor layer 3 using the antioxidant film 5 as a mask. Then, a buried oxide film 8 a is formed, and an element isolation oxide film 8 b is formed around the second semiconductor layer 3. Note that high-temperature annealing may be performed after the buried oxide film 8a is formed. Thereby, the buried oxide film 8a can be reflowed, the stress of the buried oxide film 8a can be relieved, and the interface state can be reduced.

次に、図7に示すように、酸化防止膜5および犠牲酸化膜4を除去することにより、第2半導体層3の表面を露出させる。なお、この後、CVDにより半導体基板1の全面にSiO2を堆積して素子分離酸化膜8bの凹んだ部分を埋め、CMPにより基板表面を平坦化して第2半導体層3の表面と素子分離酸化膜8bの表面を同一の高さにする工程を挿入するようにしてもよい。 Next, as shown in FIG. 7, the surface of the second semiconductor layer 3 is exposed by removing the antioxidant film 5 and the sacrificial oxide film 4. Thereafter, SiO 2 is deposited on the entire surface of the semiconductor substrate 1 by CVD to fill the recessed portion of the element isolation oxide film 8b, and the surface of the substrate is planarized by CMP to separate the surface of the second semiconductor layer 3 from the element isolation oxidation. You may make it insert the process of making the surface of the film | membrane 8b into the same height.

次に、図8に示すように、第2半導体層3の表面の熱酸化を行うことにより、第2半導体層3の表面にゲート絶縁膜21を形成する。そして、CVDなどの方法により、ゲート絶縁膜21が形成された第2半導体層3上に多結晶シリコン層を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン層をパターニングすることにより、第2半導体層3上にゲート電極22を形成する。   Next, as shown in FIG. 8, the surface of the second semiconductor layer 3 is thermally oxidized to form a gate insulating film 21 on the surface of the second semiconductor layer 3. Then, a polycrystalline silicon layer is formed on the second semiconductor layer 3 on which the gate insulating film 21 is formed by a method such as CVD. Then, the gate electrode 22 is formed on the second semiconductor layer 3 by patterning the polycrystalline silicon layer using a photolithography technique and an etching technique.

次に、ゲート電極22をマスクとして、As、P、Bなどの不純物を第2半導体層3内にイオン注入することにより、ゲート電極22の両側にそれぞれ配置された低濃度不純物導入層からなるLDD層23a、23bを第2半導体層3に形成する。そして、CVDなどの方法により、LDD層23a、23bが形成された第2半導体層3上に絶縁層を形成し、RIEなどの異方性エッチングを用いて絶縁層をエッチバックすることにより、ゲート電極22の側壁にサイドウォール24を形成する。そして、ゲート電極22およびサイドウォール24をマスクとして、As、P、Bなどの不純物を第2半導体層3内にイオン注入することにより、サイドウォール24の側方にそれぞれ配置された高濃度不純物導入層からなるソース/ドレイン層25a、25bを第2半導体層3に形成する。   Next, by using the gate electrode 22 as a mask, impurities such as As, P, and B are ion-implanted into the second semiconductor layer 3, thereby forming LDDs composed of low-concentration impurity introduction layers respectively disposed on both sides of the gate electrode 22. Layers 23 a and 23 b are formed on the second semiconductor layer 3. Then, an insulating layer is formed on the second semiconductor layer 3 on which the LDD layers 23a and 23b are formed by a method such as CVD, and the insulating layer is etched back using anisotropic etching such as RIE. Sidewalls 24 are formed on the side walls of the electrodes 22. Then, impurities such as As, P, and B are ion-implanted into the second semiconductor layer 3 using the gate electrode 22 and the sidewall 24 as a mask, thereby introducing high-concentration impurities respectively arranged on the side of the sidewall 24. Source / drain layers 25 a and 25 b made of layers are formed on the second semiconductor layer 3.

これにより、第2半導体層3の欠陥の発生を低減させつつ、第2半導体層3を埋め込み酸化膜8a上に配置することが可能となるとともに、第2半導体層3の周囲に素子分離酸化膜8bを一括形成することができる。このため、第2半導体層3の品質を損なうことなく、第2半導体層3と半導体基板1との間の絶縁を図ることが可能となるとともに、工程数を削減することが可能となる。この結果、SOI基板を用いることなく、第2半導体層3上にSOIトランジスタを形成することが可能となるとともに、素子分離を図ることが可能となり、コスト増を抑制しつつ、トランジスタの低消費電力化および高速化を図ることが可能となる。   This makes it possible to dispose the second semiconductor layer 3 on the buried oxide film 8a while reducing the occurrence of defects in the second semiconductor layer 3, and to isolate the element isolation oxide film around the second semiconductor layer 3. 8b can be formed collectively. For this reason, it is possible to achieve insulation between the second semiconductor layer 3 and the semiconductor substrate 1 without impairing the quality of the second semiconductor layer 3, and it is possible to reduce the number of steps. As a result, it is possible to form an SOI transistor on the second semiconductor layer 3 without using an SOI substrate, and it is possible to achieve element isolation, while suppressing an increase in cost and reducing the power consumption of the transistor. And higher speed can be achieved.

本発明の一実施形態に係る半導体装置の製造方法を示す図。The figure which shows the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造方法を示す図。The figure which shows the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造方法を示す図。The figure which shows the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造方法を示す図。The figure which shows the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造方法を示す図。The figure which shows the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造方法を示す図。The figure which shows the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造方法を示す図。The figure which shows the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造方法を示す図。The figure which shows the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention.

符号の説明Explanation of symbols

1 半導体基板、2 第1半導体層、3 第2半導体層、4 犠牲酸化膜、5 酸化防止膜、6 開口部、7 空洞部、8a 埋め込み酸化膜、8b 素子分離酸化膜、21 ゲート絶縁膜、22 ゲート電極、23a、23b LDD層、24 サイドウォールスペーサ、25a、25b ソース/ドレイン層   DESCRIPTION OF SYMBOLS 1 Semiconductor substrate, 2 1st semiconductor layer, 2nd semiconductor layer, 4 Sacrificial oxide film, 5 Antioxidation film, 6 Opening part, 7 Cavity part, 8a Embedded oxide film, 8b Element isolation oxide film, 21 Gate insulating film, 22 Gate electrode, 23a, 23b LDD layer, 24 Side wall spacer, 25a, 25b Source / drain layer

Claims (6)

半導体基板上に形成された酸化膜と、
前記酸化膜から表面が露出するようにして前記酸化膜内に埋め込まれ、エピタキシャル成長にて形成された半導体層とを備えることを特徴とする半導体基板。
An oxide film formed on a semiconductor substrate;
A semiconductor substrate comprising: a semiconductor layer embedded in the oxide film so that a surface is exposed from the oxide film and formed by epitaxial growth.
半導体基板上に形成された酸化膜と、
前記酸化膜から表面が露出するようにして前記酸化膜内に埋め込まれ、エピタキシャル成長にて形成された半導体層と、
前記半導体層上に形成されたゲート電極と、
前記半導体層に形成され、前記ゲート電極の側方にそれぞれ配置されたソース/ドレイン層とを備えることを特徴とする半導体装置。
An oxide film formed on a semiconductor substrate;
A semiconductor layer embedded in the oxide film so that the surface is exposed from the oxide film, and formed by epitaxial growth;
A gate electrode formed on the semiconductor layer;
A semiconductor device comprising: a source / drain layer formed on the semiconductor layer and disposed on a side of the gate electrode.
半導体基板の表面の一部に配置された第1半導体層を形成する工程と、
前記第1半導体層が覆われるようにして前記第1半導体層よりもエッチング時の選択比が小さな第2半導体層を前記半導体基板上に形成する工程と、
前記第1半導体層の端部の一部を露出させる開口部を前記第2半導体層に形成する工程と、
前記開口部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記第2半導体層下に形成する工程と、
前記開口部を介して前記第2半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。
Forming a first semiconductor layer disposed on a part of the surface of the semiconductor substrate;
Forming a second semiconductor layer on the semiconductor substrate, the first semiconductor layer being covered so that the selection ratio during etching is smaller than that of the first semiconductor layer;
Forming an opening in the second semiconductor layer to expose a part of an end of the first semiconductor layer;
Forming a cavity from which the first semiconductor layer has been removed by selectively etching the first semiconductor layer through the opening under the second semiconductor layer;
Forming a buried oxide film in the cavity by performing thermal oxidation of the second semiconductor layer and the semiconductor substrate through the opening.
半導体基板の表面の一部に配置された第1半導体層を形成する工程と、
前記第1半導体層が覆われるようにして前記第1半導体層よりもエッチング時の選択比が小さな第2半導体層を前記半導体基板上に形成する工程と、
前記第1半導体層上に配置され、前記第1半導体層よりも幅の狭い酸化防止膜を前記第2半導体層上に形成する工程と、
前記酸化防止膜の側方に配置され、前記第1半導体層の端部の一部を露出させる開口部を第2半導体層に形成する工程と、
前記開口部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記第2半導体層下に形成する工程と、
前記酸化防止膜をマスクとして前記第2半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成するとともに、前記第2半導体層の周囲に素子分離酸化膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。
Forming a first semiconductor layer disposed on a part of the surface of the semiconductor substrate;
Forming a second semiconductor layer on the semiconductor substrate, the first semiconductor layer being covered so that the selection ratio during etching is smaller than that of the first semiconductor layer;
Forming an antioxidant film disposed on the first semiconductor layer and having a narrower width than the first semiconductor layer on the second semiconductor layer;
Forming an opening in the second semiconductor layer that is disposed on a side of the antioxidant film and exposes a part of an end of the first semiconductor layer;
Forming a cavity from which the first semiconductor layer has been removed by selectively etching the first semiconductor layer through the opening under the second semiconductor layer;
By performing thermal oxidation of the second semiconductor layer and the semiconductor substrate using the antioxidant film as a mask, a buried oxide film is formed in the cavity, and an element isolation oxide film is formed around the second semiconductor layer And a process for manufacturing the semiconductor substrate.
半導体基板の表面の一部に配置された第1半導体層を形成する工程と、
前記第1半導体層が覆われるようにして前記第1半導体層よりもエッチング時の選択比が小さな第2半導体層を前記半導体基板上に形成する工程と、
前記第1半導体層の端部の一部を露出させる開口部を前記第2半導体層に形成する工程と、
前記開口部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記第2半導体層下に形成する工程と、
前記開口部を介して前記第2半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程と、
前記第2半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の両側にそれぞれ配置されたソース/ドレイン層を前記第2半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。
Forming a first semiconductor layer disposed on a part of the surface of the semiconductor substrate;
Forming a second semiconductor layer on the semiconductor substrate, the first semiconductor layer being covered so that the selection ratio during etching is smaller than that of the first semiconductor layer;
Forming an opening in the second semiconductor layer to expose a part of an end of the first semiconductor layer;
Forming a cavity from which the first semiconductor layer has been removed by selectively etching the first semiconductor layer through the opening under the second semiconductor layer;
Forming a buried oxide film in the cavity by thermally oxidizing the second semiconductor layer and the semiconductor substrate through the opening;
Forming a gate electrode on the second semiconductor layer through a gate insulating film;
Forming a source / drain layer respectively disposed on both sides of the gate electrode in the second semiconductor layer.
半導体基板の表面の一部に配置された第1半導体層を形成する工程と、
前記第1半導体層が覆われるようにして前記第1半導体層よりもエッチング時の選択比が小さな第2半導体層を前記半導体基板上に形成する工程と、
前記第1半導体層上に配置され、前記第1半導体層よりも幅の狭い酸化防止膜を前記第2半導体層上に形成する工程と、
前記酸化防止膜の側方に配置され、前記第1半導体層の端部の一部を露出させる開口部を第2半導体層に形成する工程と、
前記開口部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記第2半導体層下に形成する工程と、
前記酸化防止膜をマスクとして前記第2半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成するとともに、前記第2半導体層の周囲に素子分離酸化膜を形成する工程と、
前記第2半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の両側にそれぞれ配置されたソース/ドレイン層を前記第2半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。
Forming a first semiconductor layer disposed on a part of the surface of the semiconductor substrate;
Forming a second semiconductor layer on the semiconductor substrate, the first semiconductor layer being covered so that the selection ratio during etching is smaller than that of the first semiconductor layer;
Forming an antioxidant film disposed on the first semiconductor layer and having a narrower width than the first semiconductor layer on the second semiconductor layer;
Forming an opening in the second semiconductor layer that is disposed on a side of the antioxidant film and exposes a part of an end of the first semiconductor layer;
Forming a cavity from which the first semiconductor layer has been removed by selectively etching the first semiconductor layer through the opening under the second semiconductor layer;
By performing thermal oxidation of the second semiconductor layer and the semiconductor substrate using the antioxidant film as a mask, a buried oxide film is formed in the cavity, and an element isolation oxide film is formed around the second semiconductor layer And a process of
Forming a gate electrode on the second semiconductor layer through a gate insulating film;
Forming a source / drain layer respectively disposed on both sides of the gate electrode in the second semiconductor layer.
JP2004289642A 2004-10-01 2004-10-01 Semiconductor substrate manufacturing method and semiconductor device manufacturing method Expired - Fee Related JP4696518B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004289642A JP4696518B2 (en) 2004-10-01 2004-10-01 Semiconductor substrate manufacturing method and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004289642A JP4696518B2 (en) 2004-10-01 2004-10-01 Semiconductor substrate manufacturing method and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2006108207A true JP2006108207A (en) 2006-04-20
JP4696518B2 JP4696518B2 (en) 2011-06-08

Family

ID=36377606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004289642A Expired - Fee Related JP4696518B2 (en) 2004-10-01 2004-10-01 Semiconductor substrate manufacturing method and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP4696518B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229856A (en) * 1985-11-07 1987-10-08 フエアチヤイルド セミコンダクタ コ−ポレ−シヨン Buried wall isolation of silicon island
JPH01307241A (en) * 1988-06-06 1989-12-12 Canon Inc Manufacture of semiconductor device
JPH02205339A (en) * 1989-02-03 1990-08-15 Fujitsu Ltd Manufacture of semiconductor device
JP2003324200A (en) * 2002-05-02 2003-11-14 Tokyo Inst Of Technol Field effect transistor and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229856A (en) * 1985-11-07 1987-10-08 フエアチヤイルド セミコンダクタ コ−ポレ−シヨン Buried wall isolation of silicon island
JPH01307241A (en) * 1988-06-06 1989-12-12 Canon Inc Manufacture of semiconductor device
JPH02205339A (en) * 1989-02-03 1990-08-15 Fujitsu Ltd Manufacture of semiconductor device
JP2003324200A (en) * 2002-05-02 2003-11-14 Tokyo Inst Of Technol Field effect transistor and method for manufacturing the same

Also Published As

Publication number Publication date
JP4696518B2 (en) 2011-06-08

Similar Documents

Publication Publication Date Title
JP4670524B2 (en) Manufacturing method of semiconductor device
JP4737378B2 (en) Manufacturing method of semiconductor device
JP4759967B2 (en) Manufacturing method of semiconductor device
US20070138512A1 (en) Semiconductor substrate manufacturing method and semiconductor device
JP2006093268A (en) Semiconductor substrate, semiconductor device, manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
JP2007053332A (en) Semiconductor device and method of manufacturing same
JP4678163B2 (en) Semiconductor substrate manufacturing method and semiconductor device manufacturing method
JP2006128428A (en) Semiconductor substrate, semiconductor device, manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
JP4696518B2 (en) Semiconductor substrate manufacturing method and semiconductor device manufacturing method
JP2006156867A (en) Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
JP4626500B2 (en) Manufacturing method of semiconductor device
JP4852275B2 (en) Semiconductor substrate manufacturing method and semiconductor device manufacturing method
JP2006210552A (en) Semiconductor device, manufacturing method thereof and manufacturing method of semiconductor device
JP4862253B2 (en) Semiconductor substrate manufacturing method and semiconductor device manufacturing method
JP4595474B2 (en) Semiconductor substrate manufacturing method and semiconductor device manufacturing method
JP4726120B2 (en) Manufacturing method of semiconductor device
KR20070064260A (en) Method of manufacturing semiconductor substrate and semiconductor device
JP2006278632A (en) Semiconductor substrate, semiconductor device, process for producing semiconductor substrate, and process for fabricating semiconductor device
JP2006156731A (en) Method of manufacturing semiconductor substrate and semiconductor device
JP4867162B2 (en) Semiconductor substrate manufacturing method and semiconductor device manufacturing method
JP4670490B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2007266390A (en) Manufacturing method of semiconductor device
JP2007103491A (en) Semiconductor device and manufacturing method of semiconductor device
JP2006253258A (en) Semiconductor substrate, semiconductor device, process for producing semiconductor substrate, and process for fabricating semiconductor device
JP2006278855A (en) Method of manufacturing semiconductor substrate and semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110104

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110214

R150 Certificate of patent or registration of utility model

Ref document number: 4696518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees