JP4689965B2 - メモリ制御回路およびメモリ制御方法 - Google Patents
メモリ制御回路およびメモリ制御方法 Download PDFInfo
- Publication number
- JP4689965B2 JP4689965B2 JP2004066186A JP2004066186A JP4689965B2 JP 4689965 B2 JP4689965 B2 JP 4689965B2 JP 2004066186 A JP2004066186 A JP 2004066186A JP 2004066186 A JP2004066186 A JP 2004066186A JP 4689965 B2 JP4689965 B2 JP 4689965B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- refresh
- memory
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
11 第1のCPU部
12 第2のCPU部
13 SDRAM部
14 調停部
28、46、54、57 アドレス
29、47、55、59 コマンド
30、48、56、58 ライトデータ
31 第1の選択部
32 第2の選択部
34 バス調停部
35 リフレッシュタイマ部
41 選択信号
42 制御信号選択部
43 リフレッシュサイクル発生部
44 初期設定サイクル発生部
45 初期設定サイクル選択信号
51 リフレッシュ要求信号
52 リフレッシュ開始信号
60 初期設定サイクル選択信号
Claims (5)
- データ保持のためのリフレッシュを必要とするメモリと、
このメモリを共有する複数の処理手段と、
前記メモリのリフレッシュを周期的に要求するリフレッシュタイマ手段と、
このリフレッシュタイマ手段がリフレッシュを要求するタイミングで前記複数の処理手段のいずれかが前記メモリをアクセスするためのバス要求信号の出力あるいはバスの使用を許可するバス許可信号の受信を行っているかを判別するリフレッシュ要求時信号競合有無判別手段と、
このリフレッシュ要求時信号競合有無判別手段でバス要求信号の出力のみが行われていると判別されたときあるいはバス要求信号とバス許可信号の双方が出力あるいは受信されていないと判別されたとき前記リフレッシュタイマ手段による前記メモリのリフレッシュを直ちに開始させる一方、少なくともバス許可信号が出力されていると判別されたときこのバス許可信号の出力の終了を待って直ちに前記リフレッシュタイマ手段による前記メモリのリフレッシュを開始させるバス調停手段と、
このバス調停手段によって前記複数の処理手段のうちでバスの使用を許可するとされた処理手段から送られてきた前記メモリのアドレス等のアクセス用データを選択する第1の選択手段と、
前記リフレッシュタイマ手段の指示によりリフレッシュ用データを発生させるリフレッシュ用データ発生手段と、
前記調停手段から送られてくる制御信号に基づいて第1の選択手段によって選択された前記アクセス用データと前記リフレッシュ用データを択一的に選択して前記メモリに供給する第2の選択手段
とを具備することを特徴とするメモリ制御回路。 - 前記複数の処理手段は、CPUあるいはDSPあるいはこれらの双方によって構成されていることを特徴とする請求項1記載のメモリ制御回路。
- メモリを共有する複数の処理手段からそれぞれメモリのアクセスを行おうとするとき送られてくるバス要求信号をバス調停手段で受信するバス要求信号受信ステップと、
前記メモリをリフレッシュするリフレッシュ要求信号がリフレッシュタイマ手段から周期的に出力されるのをバス調停手段で受信するリフレッシュ要求信号受信ステップと、
前記メモリを共有する複数の処理手段のいずれかに前記メモリをアクセスしてバスの使用を許可するバス許可信号が出力されているのをバス調停手段で判別するバス許可信号出力有無判別ステップと、
前記リフレッシュタイマ手段がリフレッシュを要求するタイミングで前記複数の処理手段の中から前記バス要求信号の受信およびバス許可信号の出力が行われているかをバス調停手段で判別するリフレッシュ要求時信号競合有無判別ステップと、
このリフレッシュ要求時信号競合有無判別ステップでバス要求信号の受信のみが行われていると判別されたときあるいはバス要求信号の受信とバス許可信号の出力の双方が行われていないと判別されたとき前記リフレッシュタイマ手段による前記メモリのリフレッシュを直ちに開始させる一方、少なくともバス許可信号が出力されていると判別されたときこのバス許可信号の出力の終了を待って直ちに前記リフレッシュタイマ手段による前記メモリのリフレッシュを開始させるバス調停ステップ
とを具備することを特徴とするメモリアクセス方法。 - 前記バス調停手段は、前記リフレッシュの要求と競合して前記バス許可信号と共にバス要求信号も出力されていると判別したとき、前記メモリのリフレッシュが終了した時点で前記バス要求信号を出力している処理手段にバス許可信号を出力することを特徴とする請求項1記載のメモリ制御回路。
- 前記バス調停ステップで前記リフレッシュの要求と競合して前記バス許可信号の出力と共にバス要求信号の受信が行われていると判別したとき、前記メモリのリフレッシュが終了した時点で前記バス要求信号を出力している処理手段にバス調停手段がバス許可信号を出力することを特徴とする請求項3記載のメモリアクセス方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004066186A JP4689965B2 (ja) | 2004-03-09 | 2004-03-09 | メモリ制御回路およびメモリ制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004066186A JP4689965B2 (ja) | 2004-03-09 | 2004-03-09 | メモリ制御回路およびメモリ制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005258587A JP2005258587A (ja) | 2005-09-22 |
JP4689965B2 true JP4689965B2 (ja) | 2011-06-01 |
Family
ID=35084265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004066186A Expired - Fee Related JP4689965B2 (ja) | 2004-03-09 | 2004-03-09 | メモリ制御回路およびメモリ制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4689965B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100640722B1 (ko) * | 2005-10-05 | 2006-11-01 | 삼성전자주식회사 | 반도체 제어장치, 반도체 장치, 및 이들을 구비하는 시스템 |
KR100817316B1 (ko) | 2006-02-15 | 2008-03-31 | 엠텍비젼 주식회사 | 휴대형 장치 및 공유 메모리의 리프레쉬 제어 방법 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5255337A (en) * | 1975-10-31 | 1977-05-06 | Hitachi Ltd | Refresh control system |
JPS60133592A (ja) * | 1983-12-21 | 1985-07-16 | Hitachi Ltd | 複合メモリリフレツシユ方式 |
JPS60148650U (ja) * | 1984-03-13 | 1985-10-02 | 横河電機株式会社 | 共有メモリ制御装置 |
JPH0433141A (ja) * | 1990-05-29 | 1992-02-04 | Matsushita Graphic Commun Syst Inc | メモリ制御装置 |
JPH04143993A (ja) * | 1990-10-03 | 1992-05-18 | Toshiba Corp | Dramコントローラ |
JPH11296438A (ja) * | 1998-04-09 | 1999-10-29 | Canon Inc | メモリ制御装置及び方法 |
JP2000338940A (ja) * | 1999-05-31 | 2000-12-08 | Matsushita Electric Ind Co Ltd | 画像処理装置 |
JP2002024165A (ja) * | 2000-07-10 | 2002-01-25 | Fujitsu Ltd | 共有バスを備えたマルチcpuシステム |
JP2002199029A (ja) * | 2000-12-25 | 2002-07-12 | Nec Miyagi Ltd | パケットバッファ制御方法および方式 |
JP2002244919A (ja) * | 2001-02-20 | 2002-08-30 | Matsushita Electric Ind Co Ltd | Dramインターフェース回路 |
-
2004
- 2004-03-09 JP JP2004066186A patent/JP4689965B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5255337A (en) * | 1975-10-31 | 1977-05-06 | Hitachi Ltd | Refresh control system |
JPS60133592A (ja) * | 1983-12-21 | 1985-07-16 | Hitachi Ltd | 複合メモリリフレツシユ方式 |
JPS60148650U (ja) * | 1984-03-13 | 1985-10-02 | 横河電機株式会社 | 共有メモリ制御装置 |
JPH0433141A (ja) * | 1990-05-29 | 1992-02-04 | Matsushita Graphic Commun Syst Inc | メモリ制御装置 |
JPH04143993A (ja) * | 1990-10-03 | 1992-05-18 | Toshiba Corp | Dramコントローラ |
JPH11296438A (ja) * | 1998-04-09 | 1999-10-29 | Canon Inc | メモリ制御装置及び方法 |
JP2000338940A (ja) * | 1999-05-31 | 2000-12-08 | Matsushita Electric Ind Co Ltd | 画像処理装置 |
JP2002024165A (ja) * | 2000-07-10 | 2002-01-25 | Fujitsu Ltd | 共有バスを備えたマルチcpuシステム |
JP2002199029A (ja) * | 2000-12-25 | 2002-07-12 | Nec Miyagi Ltd | パケットバッファ制御方法および方式 |
JP2002244919A (ja) * | 2001-02-20 | 2002-08-30 | Matsushita Electric Ind Co Ltd | Dramインターフェース回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2005258587A (ja) | 2005-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5920898A (en) | Memory control unit providing optimal timing of memory control sequences between different memory segments by optimally selecting among a plurality of memory requests | |
US20080270683A1 (en) | Systems and methods for a dram concurrent refresh engine with processor interface | |
KR20190022428A (ko) | 고속 메모리 인터페이스들을 위한 명령 중재 | |
JP2006260472A (ja) | メモリアクセス装置 | |
US20110082956A1 (en) | Information processing system and control method thereof | |
US6597615B2 (en) | Refresh control for semiconductor memory device | |
JP4229958B2 (ja) | メモリ制御システムおよびメモリ制御回路 | |
US7373453B2 (en) | Method and apparatus of interleaving memory bank in multi-layer bus system | |
US7366828B2 (en) | Memory controller, semiconductor integrated circuit device, semiconductor device, microcomputer, and electronic device | |
JP4689965B2 (ja) | メモリ制御回路およびメモリ制御方法 | |
JP2001034530A (ja) | マイクロコンピュータおよびメモリアクセス制御方法 | |
US8856465B2 (en) | Memory control apparatus and memory control method for controlling the priority of memory accesses | |
JP2004319053A (ja) | 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成 | |
JP4225223B2 (ja) | メモリ制御装置および方法 | |
JP2006164099A (ja) | メモリ制御装置 | |
JP2013089030A (ja) | 情報処理システム、制御システム及び半導体装置 | |
JP2004070880A (ja) | メモリインターフェース回路 | |
JP4383495B2 (ja) | 半導体集積回路 | |
JP2002207541A (ja) | マイクロコンピュータ及びデータ処理装置 | |
JP2000260180A (ja) | 半導体メモリ | |
JP2004151877A (ja) | ダイレクト・メモリ・アクセス・コントローラ、メモリアービタ及びこれらを設けたメモリ制御装置 | |
JP3303420B2 (ja) | メモリアクセス制御装置 | |
JP2020087053A (ja) | 半導体装置 | |
JPH0887445A (ja) | メモリシステム及び画像形成システム | |
JP2002244919A (ja) | Dramインターフェース回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110217 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |