JP4684652B2 - マシンビジョンシステム内で照射された際に高度なパターン認識を示す半導体装置 - Google Patents

マシンビジョンシステム内で照射された際に高度なパターン認識を示す半導体装置 Download PDF

Info

Publication number
JP4684652B2
JP4684652B2 JP2004536129A JP2004536129A JP4684652B2 JP 4684652 B2 JP4684652 B2 JP 4684652B2 JP 2004536129 A JP2004536129 A JP 2004536129A JP 2004536129 A JP2004536129 A JP 2004536129A JP 4684652 B2 JP4684652 B2 JP 4684652B2
Authority
JP
Japan
Prior art keywords
solder bumps
bump
machine vision
vision system
underfill material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004536129A
Other languages
English (en)
Other versions
JP2005538565A (ja
JP2005538565A5 (ja
Inventor
チ、ジン
ダンビール、ジャニス
ハン、ジャオジン
クルカルニ、プラサンナ
ヤラ、ナディア
ドゥート、ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2005538565A publication Critical patent/JP2005538565A/ja
Publication of JP2005538565A5 publication Critical patent/JP2005538565A5/ja
Application granted granted Critical
Publication of JP4684652B2 publication Critical patent/JP4684652B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/161Using chemical substances, e.g. colored or fluorescent, for facilitating optical or visual inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Description

本発明は半導体装置に関し、より詳細には、オートメーション化アセンブリのマシンビジョンシステム能力が向上されるよう改良された半導体装置に関する。
集積回路の心臓部は、半導体のダイである。ハンドリングを容易にするために、ダイは時折、支持キャリアに固定される。安定性を付加するため、キャリアには他の回路構成要素、例えばプリント回路基板(PCB)上に対してより容易にはんだ付けされ得るための比較的大きい末端が存在する。他のパッケージング法としては、通常「フリップチップ」と称されるパッケージング方式があり、集積回路ダイ上に直接はんだバンプ(又は他の適切なコンタクト)を形成し、プリント回路基板に直接フリップチップをはんだ付けし得る。フリップチップ、即ち半導体パッケージが基板に実装されると、フリップチップと基板との間に空隙が形成される。この空隙は、一般に樹脂と微粒子状のシリカ球との混合物からなり、通常アンダーフィルと称される材料にて充填される。アンダーフィル材は、チップ又はパッケージのPCBへの接着を補助する。
マシンビジョンシステムは、オートメーション化アセンブリシステムにて重要な役割を果たしている。カメラを使用して物品の画像を獲得し、その後画像処理を行って物品のフィーチャを特定する。さらなる画像処理を行って、物品の位置の特定、物品の寸法の測定を行い、かつ/または物品の欠陥を検査する。その後、画像処理の結果は、例えば産業コントローラ、ロボティックアーム、または位置決めテーブルを含む工場設備等のオートメーション化システムの補助に使用され得る。現在の方法による高速電子アセンブリでは、アンダーフィルは、PCBへの実装前にフリップチップ、即ち半導体パッケージに適用される必要がある。アンダーフィル被膜の厚さは、アセンブリの歩留まりと信頼性とに影響を与える最も重要な要素の一つである。アンダーフィル被覆の厚さは、PCBへのリフロー後にアンダーフィルが十分充填されるように、はんだバンプの高さに匹敵する必要がある。しかしながら、被膜をはんだバンプの高さに形成すると、プレースメントマシン上のビジョンシステムが限界に達する。マシンビジョンシステムの性能は、はんだバンプの露出領域に非常に依存している。より正確には、バンプとアンダーフィルとのコントラストに対して非常に依存する。アンダーフィル被覆チップでは、バンプ露出領域が縮小されている。そのため、バンプを光学的に測定することが困難であり、配置前の被覆部分の検査が困難なものになっている。被膜がバンプを覆っている場合、又はバンプの露出領域がカメラ解像度の範囲を越える場合、ビジョンシステムは、はんだバンプを確認し得ない場合がある。それ故、電気機能部分の拒絶(rejection)が発生すると想定される。リードピ
ッチ、及びフィーチャサイズが益々縮小されるにつれて、この問題は益々悪化している。
新規であると思われる本発明の特徴は、特に添付の特許請求の範囲にて記述される。しかしながら、本発明それ自体は、本発明の作用の構成、及び方法の双方として本発明の目的及び利点と共に、本発明の詳細な説明を参照することにより最良に理解され得る。
本発明は多数の異なる実施形態にて許容し得るが、特定の実施形態について、図面に示し、かつ本願にて詳細に説明する。本開示は、本発明の原理の例示であり、説明した特定の実施形態に本発明を限定することを意図するものではない。以下の説明にて、数個の図
面中、同様の符号は同一、同様又は対応する要素に使用され、図面中、特定の構成要素の寸法は、読者を補助する目的により誇張されている。本願では、マシンビジョンシステム内で照射される際に高度なパターン認識を示す、バンプが形成された半導体デバイスを開示する。半導体デバイスは、ほぼ同一面を有するアレイ状のはんだバンプを備える。アレイ内の少なくとも2個のはんだバンプ上に、画像改良剤を含有するフラックス組成物が選択的に堆積されて該はんだバンプの光学的特性を変更し、それにより半導体デバイスが選択された波長光で照射される際、アンダーフィル材の背景に対してはんだバンプを明るく出現させる。その後、はんだバンプ間の空隙を充填するアンダーフィル剤の被膜を、フラックス剤が存在するはんだバンプ上にて薄膜に開口が形成されるように適用する。これに代わって、バンプ形成前、又は形成後に、アンダーフィル材を半導体デバイス上に堆積し、その後バンプ上にフラックス組成物を適用してもよい。
図1の断面図を参照すると、バンプを有するフリップチップ半導体デバイス10は、複数のコンタクト・パッド、即ち末端14を有する集積回路ダイ12を備えている。これらのパッドは規則的なアレイ状に配列されているが、半導体技術の当業者に公知であるように、ダイのアクティブ面15上にて任意の配列を有し得る。一般に、はんだバンプ16は各パッド14に固着されるが、集積回路の設計に応じて、特定のパッドのみにバンプが固着されて、他のパッドにはバンプが固着されない場合もある。本発明においては、全パッドにバンプが固着される必要はない。はんだバンプが固着される様々なパッドの数と位置とは、設計者の意向に依存する。アンダーフィル材17の被膜は、集積回路ダイ12のアクティブ面15上に配置されている。フリップチップにアンダーフィル材を使用することは、米国特許第6,194,788号に開示されている。アンダーフィルの方法及び材料に関する更なる詳細については、該明細書を参照されたい。アンダーフィルは、被膜及び半導体プロセスの当業者に一般的な多数の方法を使用して塗布され得る。例えば、アンダーフィル材の液体溶液は、浸漬、噴霧、フラッドコート、スピンコート、又はカーテンコートによってウエハ上に適用されてもよいし、ステンシル、又は印刷により選択的に適用されてもよい。アンダーフィル液体溶液の塗布後、アンダーフィル液体溶液の残留溶媒を加熱等によって除去するか、又はアンダーフィル液体溶液の硬度が高い場合は、該アンダーフィル液体溶液を部分的に硬化させて液体から固体へ変換させることによって、アンダーフィル液体溶液を処理して少なくとも半固体状に変換する必要がある。任意にて、アンダーフィル材17は固体薄膜として、ウエハのアクティブ面上に積層されることにより適用されてもよい。従来から使用されているアンダーフィル材には、エポキシド、ポリアミド及びシリコン−ポリイミド共重合体がある。通常、アンダーフィル材17は、少なくともはんだバンプ16部分の表面が被覆されないよう塗布されて、最終的にフリップチップがプリント回路基板上に実装される際のフリップチップのはんだ付けをより容易にしている。しかしながら、本発明者等は、はんだバンプがアンダーフィル材により完全に覆われて、フリップチップ組立工程において、バンプがアンダーフィルを介してはんだ付けされるように本発明が使用され得ることも想定している。
フラックス剤18は、はんだバンプの露出部分上に選択的に塗布されて、プリント回路基板への実装の際のはんだ付けプロセスを補助し、マシンビジョンシステムによるはんだバンプの位置の確認を補助する。高速プレースメントシステムにおいて、従来から、プリント回路基板上への配置に先立って、マシンビジョンを使用して部品上の基点、又は他の識別フィーチャの位置を特定登録している。プレースメントマシン内に存在するソフトウエア・プログラムは登録データを用いて個々の構成要素と基板との任意の不一致を補償して、小型の部品を非常に精密かつ正確に配置することを可能にする。高速プレースメントシステムは、フリップチップデバイス上のはんだバンプから構成要素の位置を画像化し、該位置を決定し得る視覚能力を備えている。CCD(電荷結合素子)カメラにより獲得された反射光は、はんだバンプ等の主たる関心フィーチャを背景から識別するのに十分なコ
ントラストを提供しなければならない。一般に、未充填のアンダーフィル材は、透明、無色、又は僅かに琥珀色を有し、かつはんだフラックス剤も、同様に透明、又は僅かに琥珀色を有するため、はんだバンプをアンダーフィルの背景から識別することは非常に困難である。先行技術においてアンダーフィル被覆ダイから得られた画像は、ノイズや、コントラスト欠如を要因として品質が劣っていた。この問題は、アンダーフィル材が充填されると白色のアンダーフィルを生成する場合、はんだバンプ上に堆積されたフラックス材とのコントラストが低下するため顕著であった。本発明者らは、カメラ又は光源を変更するよりは、半導体デバイスの光学的特性を変更して、関心フィーチャ(はんだバンプ16)の光学的特性を向上させ、その一方、他のフィーチャ(背景のアンダーフィル材17)の光学的特性を弱めることによって、画像コントラストを向上させることが可能であることを発見した。主として部品の光学パフォーマンスがマシンビジョンシステムの性能に影響を与える。フラックス剤は、適切な光の照射によりフラックス剤が赤色に出現するように、染料、又は顔料等の画像改良剤(image enhancing agent)を用いて変更される。フラッ
クス剤が選択的にはんだバンプ16上に塗布されると、得られたCCDカメラ上の画像は非常に向上されている。図2を参照すると、バンプはアンダーフィル材の背景27に対して明るい点26として出現している。従って、個々のはんだバンプの位置は、マシンビジョンシステムによって正確に決定され得る。例えば、高速プレースメントマシンのマシンビジョンカメラの殆どは、400〜1000ナノメータ(nm)のスペクトル感度を有し、赤色光に対応する660nmにおいて強力に反応する標準的なCCDセンサ技術を用いている。例えば、プレースメントマシンの照射源に通常使用されている赤色発光ダイオード(LED)は、約1200〜1800ミリカンデラの光度を有し、約621〜644nmのピーク波長を有する。
本発明は、CCDカメラのための光を一致させることによって、他のフラックス色にも適用され得る。例えば、青色光(青色LED)に対して青色着色料、緑色光(緑色LED)に対して緑色着色料、黄色光(黄色LED)に対して黄色着色料、琥珀色、紫色、紫外光等に対して対応する着色料を使用し得る。被覆はんだバンプの照射に使用される光の波長は、画像改良剤、即ち顔料の色に対応する必要がある。フラックス剤を変更して高コントラスト画像を提供するのに有利な、本発明者等が知見した顔料には、ベンゾピラン、ベンゼナミン、ピリレン、ローダミン、アードロックス(ardrox)、ジアゾール、フスチン、サフラニンO、塩化亜鉛、及び硝酸亜鉛がある。染料と顔料との双方を使用すると許容可能な結果が得られるが、本発明者等は、着色剤としては顔料よりも染料が好ましいことを発見した。用語「光」は、従来より視覚の感覚を生じ得る電磁スペクトル部分に当てはまるが、本発明の目的において、用語「光」は、赤外線から可視光を経て紫外線に亘る範囲の波長を有する電磁放射として定義される。現代の化学では、従来の可視スペクトル外の放射を反射するか、又は可視スペクトル外の蛍光を発する化学物質を提供することが可能である。CCDカメラ等の現代の電子探知機は、ヒトの目にて不可視な赤外領域と紫外領域の双方の放射を探知することが可能である。本発明者等が知見した有利なフラックス剤には、有機酸(アスコルビン酸、アビエチン酸、アジピン酸、アクリル酸、クエン酸、2−フロ酸、リンゴ酸、ポリアクリル酸、又はこれらの組み合わせ)、及びエポキシ化合物がある。
画像コントラストを更に向上させるために、背景のアンダーフィル材も光学的に異なるよう変更され得る。透明なアンダーフィルは、はんだバンプの周囲にシャドー効果を引き起こす。黒色のアンダーフィルは、背景ノイズが低減された画像を生成する。
本発明の代替的な実施形態において、フラックス中の赤色染料を蛍光染料に代替した後に、紫外LED等の紫外線源で照射を行ってもよい。蛍光フラックスの蛍光スペクトルピークがマシンビジョンカメラのスペクトル周波応答ピークと同一にある場合、赤色蛍光染料、又は他の色の蛍光染料を使用することによって、コントラストを最大にし得る。例え
ば、蛍光フラックスは、580〜700nmの橙色から赤色に亘る可視スペクトル領域の蛍光を放射するUV−B(例、254nm)又はUV−A(例、365nm)の紫外線光源で励起されて、スペクトルの赤色部分にて画像センサ(CCD又はCMOS)の感度を向上させる。
デバイスが画像化されると、CCDカメラ及びソフトウエア・プログラムは、アレイ内の全バンプ、又は数個のバンプのみを登録し得る。本発明者等は、二個の対向する角部上のバンプ一個のみを画像化することによりプロセス速度が相当向上され、許容可能な登録結果が得られることを知見した。しかしながら、ソフトウエア・プログラムと個々の装置とに応じて、2個〜全部の任意数のバンプを選択することにより画像を形成し得る。着色料含有フラックス剤は、バンプ中心部のみ、バンプ全体、又はバンプ周囲までを少々覆うように塗布され得る。バンプ画像を2〜3個のピクセルまで縮小する赤色フラックス堆積物は、有利な高解像度の画像を提供することが知見されている。
図3の断面図に示す本発明の別の一実施形態では、バンプ形成半導体パッケージ(ボール・グリッド・アレイ(BGA)、又はチップ・スケール・パッケージ(CSP))は、キャリア基板33に取り付けられた集積回路ダイ32を備える。ダイ32とキャリア基板33と間の電気接続は、従来、当業者に公知のワイヤボンド(図示せず)を用いて、又はフリップチップマウンティングを用いてダイを直接キャリア上に装着して形成される。任意にて、当業者に公知なように、バンプ形成半導体パッケージはそのダイ32上にカバー(図示せず)を備えて外環境から保護され得る。キャリア基板33は、一般に、その底面上に複数のコンタクト・パッド、又は末端34を有する。これらのパッドは、通常、規則的なアレイ状に配列されているが、周辺部アレイ、又は不規則アレイ等、任意に配列され得る。一般に、はんだバンプ16は各パッド34に対して固着されるが、バンプ形成半導体パッケージの設計によっては、特定のパッドのみにバンプが固着され、他のパッドにはバンプが固着されない場合もあり得る。アンダーフィル材17の被膜は、キャリア基板35の底面35上に配置されている。通常、アンダーフィル材17は、はんだバンプ16の少なくとも表面部分が被覆されずに残留するよう塗布され、それによって最終的にバンプ形成半導体パッケージがプリント回路基板上に実装される際のパッケージのはんだ付けをより容易にしている。しかしながら、本発明者等は、バンプがアンダーフィル材によって完全に覆われて、フリップチップアセンブリ工程中、バンプがアンダーフィルを貫通してはんだ付けされるように、本発明を使用し得ることも想定している。フラックス剤18は、はんだバンプの露出部分上に選択的に塗布されて、プリント回路基板への実装の際のはんだ付けプロセスを補助し、マシンビジョンシステムによるはんだバンプの位置の確認を補助する。フラックス剤は、適切な光の照射によりフラックス剤が赤色に出現するように、染料、又は顔料等の画像改良剤を用いて変更される。フラックス剤が選択的にはんだバンプ16に対してのみ塗布されると、得られたCCDカメラ上の画像は非常に向上されている。図2を参照すると、バンプはアンダーフィル材の暗い背景27に対して明るい点26として出現している。従って、個々のはんだバンプの位置は、マシンビジョンシステムによって正確に決定され得る。
要約すると、本発明者等は、マシンビジョンシステム内での照射により高度なパターン認識を示す半導体装置(フリップチップ、BGA、又はCSP)を製造する方法を知見した。フラックスに赤色、又は他の色を有する染料もしくは顔料を添加して、現存する標準的なCCDカメラと、照明の形態とを変化させることなく、部品の光学的特性を変更することによって、コントラストの向上が達成される。必要な厚いアンダーフィル被膜を維持しながら、非常に改良された画像コントラストを得ることができる。本発明にて、バンプの画像寸法は、比較的赤色フラックス堆積物に依存し、実際のバンプ露出領域にはあまり依存しない。マシンビジョンカメラは、アンダーフィル上に赤色フラックスが存在する限り、アンダーフィルで覆われたバンプをも視認し得る。従来の高速プレースメントアセン
ブリ装置は、高歩留まりにて、被覆部品を繰り返し確認し、かつ正確に配置し得る。上述の解説にて、本発明者等は、はんだバンプ上に対して選択的に配置されるフラックス剤に添加される赤色染料の使用について説明してきた。しかしながら、他の色、及び他の材料も使用し得るため、上述の解説は限定を意図するものではない。当業者は、本願の教授を考慮することで他の実施例をも想起し得る。これら他の実施例によるデバイスは等価物として考慮されるべきであり、このような実施例により本発明を限定するべきではない。
本発明を特定の実施形態に関連付けて説明してきたが、前述の説明により多数の代替、変更、置換、及び別例が明らかになるであろう。従って、本発明はそのような代替、変更、及び別例が添付の特許請求の範囲の範囲内に含まれるものとして包含することを意図する。
本発明の第一実施形態の断面図。 本発明による図1および図3の底部を示す平面図。 本発明の第二実施形態の断面図。

Claims (5)

  1. マシンビジョンシステム内で照射される際に高度なパターン認識を示すバンプ形成半導体チップであって、
    アクティブ面上にて複数のはんだバンプを有するフリップチップ集積回路ダイと、
    前記アクティブ面上に配置され、かつアンダーフィル材を含む被膜と、
    画像改良剤を含有し、前記複数のはんだバンプのうちの少なくとも2個のバンプ上に対して選択的に堆積されて、該はんだバンプの光学的特性を変更するフラックス組成物とを備え、
    前記堆積された画像改良剤は、選択された波長光でアクティブ面が照射される際に、前記はんだバンプをアンダーフィル材と対照して明るく出現させる半導体チップ。
  2. 前記画像改良剤は、着色料である請求項1に記載のバンプ形成半導体チップ。
  3. バンプ形成半導体チップをプリント回路基板に実装する自動高速アセンブリであって、マシンビジョンシステム内で照射される際に高度なパターン認識を示し、
    アクティブ面上にて複数のはんだバンプを有するフリップチップ集積回路と、
    前記各はんだバンプの少なくとも一部が被覆されずに残留するように、アクティブ面上に被覆されるアンダーフィル材と、
    赤色染料を含有し、かつ各はんだバンプ上のみに堆積されて、マシンビジョンシステム内にて赤色光源で照射される際に前記はんだバンプの光学的特性を変更するフラックスとを備えるバンプ形成半導体チップ。
  4. マシンビジョンシステム内で照射される際に高度なパターン認識を示すバンプ形成半導体パッケージであって、
    第一面と第二面とを有する回路搭載基板と、
    前記回路搭載基板の第一面上に対して電気的かつ機械的に実装された半導体デバイスと、
    前記回路塔載基板の第二面は、ほぼ同一面を有するはんだバンプのアレイを備えていることと、
    前記回路塔載基板の第二面上に配置されたアンダーフィル材の被膜と、
    画像改良剤を含有し、かつアレイ状に配列されたはんだバンプのうちの少なくとも2個のバンプ上に対して選択的に堆積されて、該はんだバンプの光学的特性を変更するフラックス組成物とを備え、
    前記堆積された画像改良剤は、選択された波長光で回路塔載基板の第二面が照射される際に、前記はんだバンプをアンダーフィル材と対照して明るく出現させる半導体パッケージ。
  5. マシンビジョンシステム内で照射される際に高度なパターン認識を示すバンプ形成半導体チップであって、
    アクティブ面上にて複数のはんだバンプを有するフリップチップ集積回路と、
    前記アクティブ面上を被覆するアンダーフィル材と、
    着色料を含有し、前記複数のはんだバンプの各々の上にのみ堆積されて、マシンビジョンシステム内の光源により照射される際に該はんだバンプの光学的特性を変更するフラックスとを備える半導体チップ。
JP2004536129A 2002-09-11 2003-09-05 マシンビジョンシステム内で照射された際に高度なパターン認識を示す半導体装置 Expired - Fee Related JP4684652B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/241,017 US6650022B1 (en) 2002-09-11 2002-09-11 Semiconductor device exhibiting enhanced pattern recognition when illuminated in a machine vision system
PCT/US2003/027967 WO2004025737A1 (en) 2002-09-11 2003-09-05 Semiconductor device exhibiting enhanced pattern recognition when illuminated in a machine vision system

Publications (3)

Publication Number Publication Date
JP2005538565A JP2005538565A (ja) 2005-12-15
JP2005538565A5 JP2005538565A5 (ja) 2006-10-19
JP4684652B2 true JP4684652B2 (ja) 2011-05-18

Family

ID=29420108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004536129A Expired - Fee Related JP4684652B2 (ja) 2002-09-11 2003-09-05 マシンビジョンシステム内で照射された際に高度なパターン認識を示す半導体装置

Country Status (6)

Country Link
US (1) US6650022B1 (ja)
JP (1) JP4684652B2 (ja)
KR (1) KR20050043949A (ja)
CN (1) CN100423294C (ja)
AU (1) AU2003265969A1 (ja)
WO (1) WO2004025737A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734532B2 (en) * 2001-12-06 2004-05-11 Texas Instruments Incorporated Back side coating of semiconductor wafers
TWI221531B (en) * 2002-10-25 2004-10-01 Hwan-Chia Chang Method for testing soldering reliability
US7265821B1 (en) * 2003-10-29 2007-09-04 Burke E. Porter Machinery Company Caster angle measurement system for vehicle wheels
US7622311B1 (en) * 2005-11-30 2009-11-24 Advanced Micro Devices, Inc. Inspection of underfill in integrated circuit package
JP4814756B2 (ja) * 2006-11-01 2011-11-16 新光電気工業株式会社 はんだボール搭載方法
US9566668B2 (en) * 2007-01-04 2017-02-14 Alpha Metals, Inc. Flux formulations
CN101622094B (zh) * 2007-01-04 2014-03-19 弗赖斯金属有限公司 焊剂组合物
JP5311755B2 (ja) * 2007-03-23 2013-10-09 富士機械製造株式会社 電子部品装着装置における転写材転写検査方法
US7935408B2 (en) * 2007-10-26 2011-05-03 International Business Machines Corporation Substrate anchor structure and method
US7874495B2 (en) * 2008-02-13 2011-01-25 Microsoft Corporation Reducing a visible presence of an optically readable tag
WO2009120951A2 (en) * 2008-03-28 2009-10-01 Nordson Corporation Automated conformal coating inspection system and methods of use
US8258019B2 (en) 2008-06-30 2012-09-04 Intel Corporation Flip chip assembly process for ultra thin substrate and package on package assembly
JP5604937B2 (ja) * 2010-03-31 2014-10-15 富士通株式会社 電子部品、電子機器及びそれらの製造方法
US9390060B2 (en) * 2011-09-02 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods, material dispensing methods and apparatuses, and automated measurement systems
US9245773B2 (en) 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
JP6035517B2 (ja) * 2013-10-29 2016-11-30 パナソニックIpマネジメント株式会社 電子部品実装方法
EP3507637A1 (en) * 2016-08-30 2019-07-10 Corning Incorporated Multi-fiber identification using jacket color
WO2018060963A1 (en) 2016-09-30 2018-04-05 Burke E. Porter Machinery Company Wheel alignment measurement method and system for vehicle wheels
CN111524873B (zh) 2019-02-01 2022-05-13 台达电子企业管理(上海)有限公司 嵌入式封装模块及其封装方法
JP2021021592A (ja) * 2019-07-25 2021-02-18 Towa株式会社 検査システム、検査方法、切断装置、及び樹脂成形装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6369293A (ja) * 1986-09-10 1988-03-29 株式会社日立製作所 電子部品位置決め方法
JPH08250846A (ja) * 1995-03-07 1996-09-27 Matsushita Electric Ind Co Ltd 電子部品の半田付け用フラックスおよびその塗布装置および電子部品の半田付け方法
JPH10125720A (ja) * 1996-10-17 1998-05-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11307586A (ja) * 1998-04-23 1999-11-05 Matsushita Electric Works Ltd 半導体装置とその製造方法、実装方法および用途
JP2000357712A (ja) * 1999-06-15 2000-12-26 Matsushita Electric Works Ltd フリップチップ実装方法
JP2001015641A (ja) * 1999-07-02 2001-01-19 Nec Corp 電子部品の接続構造及び接続方法
JP2002009498A (ja) * 2000-06-23 2002-01-11 Yamaha Motor Co Ltd 線状電極を有する電子部品の搭載方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07281652A (ja) * 1994-04-07 1995-10-27 Sony Corp 画像処理装置
US5651493A (en) * 1995-04-24 1997-07-29 International Business Machines Corporation Method of performing solder joint analysis of semi-conductor components
EP0844809B1 (en) * 1996-11-20 2011-08-17 Ibiden Co, Ltd. Solder resist composition and printed circuit boards
US6272018B1 (en) * 1999-02-11 2001-08-07 Original Solutions Inc. Method for the verification of the polarity and presence of components on a printed circuit board
US6362436B1 (en) * 1999-02-15 2002-03-26 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
US6194788B1 (en) 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6369293A (ja) * 1986-09-10 1988-03-29 株式会社日立製作所 電子部品位置決め方法
JPH08250846A (ja) * 1995-03-07 1996-09-27 Matsushita Electric Ind Co Ltd 電子部品の半田付け用フラックスおよびその塗布装置および電子部品の半田付け方法
JPH10125720A (ja) * 1996-10-17 1998-05-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11307586A (ja) * 1998-04-23 1999-11-05 Matsushita Electric Works Ltd 半導体装置とその製造方法、実装方法および用途
JP2000357712A (ja) * 1999-06-15 2000-12-26 Matsushita Electric Works Ltd フリップチップ実装方法
JP2001015641A (ja) * 1999-07-02 2001-01-19 Nec Corp 電子部品の接続構造及び接続方法
JP2002009498A (ja) * 2000-06-23 2002-01-11 Yamaha Motor Co Ltd 線状電極を有する電子部品の搭載方法

Also Published As

Publication number Publication date
JP2005538565A (ja) 2005-12-15
WO2004025737A1 (en) 2004-03-25
KR20050043949A (ko) 2005-05-11
CN1682379A (zh) 2005-10-12
CN100423294C (zh) 2008-10-01
AU2003265969A1 (en) 2004-04-30
US6650022B1 (en) 2003-11-18

Similar Documents

Publication Publication Date Title
JP4684652B2 (ja) マシンビジョンシステム内で照射された際に高度なパターン認識を示す半導体装置
US7834926B2 (en) Semiconductor image sensing element and fabrication method therefor, and semiconductor image sensing device and fabrication method therefor
JP4746841B2 (ja) 半導体集積回路装置の製造方法
JP2007024510A (ja) 基板の検査装置
US6744144B2 (en) Method and apparatus for marking microelectronic dies and microelectronic devices
JP2005538565A5 (ja)
JP2011133306A (ja) 検査装置および検査方法
JP5124705B1 (ja) はんだ高さ検出方法およびはんだ高さ検出装置
US11901250B2 (en) Method of manufacturing semiconductor devices and corresponding device
CN106601634B (zh) 芯片封装工艺以及芯片封装结构
JP5191089B2 (ja) 基板の検査装置
US7135356B2 (en) Semiconductor device and method of producing a high contrast identification mark
JP4734650B2 (ja) クリームはんだ印刷の不良検出方法および装置
JP5829501B2 (ja) 半導体素子画像認識装置及び半導体素子画像認識方法
Kelkar et al. MicroSMD-a wafer level chip scale package
JP2009283541A (ja) 多数個取り配線基板及び多数個取り配線基板へのマーキング方法
KR20220072117A (ko) 반도체 패키지
TW202135964A (zh) 用於雷射輔助接合的晶粒-射束對準
JP2000307220A (ja) プリント配線基板
US20160368098A1 (en) Method of manufacturing electronic components and corresponding electronic component
US6597444B1 (en) Determination of flux coverage
JPH05299793A (ja) プリント配線板
JP5014619B2 (ja) 半導体装置および半導体装置の製造方法
KR20080114133A (ko) 반도체 소자 비전 검사 방법 및 이를 위한 반도체 소자비전 검사 장치
KR101545295B1 (ko) 부품 촬영 장치와, 이를 구비하는 부품 장착 장치와, 부품 인식 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees