JP4684244B2 - オンチップトランスフォーマーバランの振幅不均衡を改善するための装置 - Google Patents

オンチップトランスフォーマーバランの振幅不均衡を改善するための装置 Download PDF

Info

Publication number
JP4684244B2
JP4684244B2 JP2007006510A JP2007006510A JP4684244B2 JP 4684244 B2 JP4684244 B2 JP 4684244B2 JP 2007006510 A JP2007006510 A JP 2007006510A JP 2007006510 A JP2007006510 A JP 2007006510A JP 4684244 B2 JP4684244 B2 JP 4684244B2
Authority
JP
Japan
Prior art keywords
metal layer
primary winding
secondary winding
transformer balun
chip transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007006510A
Other languages
English (en)
Other versions
JP2007311753A (ja
Inventor
東 ▲ひょん▼ 李
相 潤 錢
成 洙 李
興 培 李
海 英 李
成 ▲ホ▼ 朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007311753A publication Critical patent/JP2007311753A/ja
Application granted granted Critical
Publication of JP4684244B2 publication Critical patent/JP4684244B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/34Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は、オンチップトランスフォーマーバラン(On-chip Transformer Balun)の2つの出力端で発生する振幅不均衡(amplitude imbalance)を改善するための装置に関し、より詳細には、2次巻線(secondary winding)または1次巻線(primary winding)のアンダーパス(underpass)を除外した螺旋形のトレース(Spiral Trace)部分を、単一金属層で構成される構造ではない複数の金属層で構成される非対称的な構造で設計し、インターワインディング(inter−winding)容量値を調整することで、前述の振幅不均衡を改善したオンチップトランスフォーマーバラン装置に関する。
バラン(balun)は、グラウンドに対して平衡な回路を一側終端が接地されている増幅回路と結合する時、平衡回路のグラウンド平衡が崩れることを防止するため、または超短波帯の送信回路で接地に対して平衡している回路と同軸ケーブルのような不平衡回路を接続する時に用いる整合用トランスであって、平衡(balance)と非平衡(unbalance)の合成語に該当し、balance/unbalance signalを相互変換させる装置として機能する。
マイクロ波(microwave)で主にオフチップ(off−chip)形態で用いられるMarchandバランは、該当する周波数の電気的波長の1/4の長さで設計され、数GHz以下帯域のアプリケーションと関連したオンチップ(on−chip)に適用して用いられる場合、ウェハ(wafer)上で占める面積が非常に大きくなり、これによって製造費用が増加するという問題点がある。
図1は、従来技術において、Marchandバラン(110)およびオーバレイトランスフォーマーバラン(overlay transformer balun)(120)の構造を示した図である。一般的に、オンチップ形態においては、トランスフォーマー(transformer)を応用したバランが用いられ、Marchandバラン(110)に比べて小さい面積でも類似した性能を得ることができる。
このようなトランスフォーマーバランの構造には、プレーナ(planar)およびオーバレイ(overlay)方式があり、大部分のCMOS(complementary metal oxide semiconductor)ファウンドリ(foundry)では、オーバレイトランスフォーマーバラン(120)の形態でマルチ金属層(multi−metal layer)である1次巻線(121)および2次巻線(122)を提供して費用と面積を対比した効率が最も優れている。
しかし、このようなオーバレイトランスフォーマーバラン(120)においては、寄生容量(parasitic capacitance)による性能低下問題が発生する。
図2は、従来技術において、オンチップトランスフォーマーバラン(210)の構造およびこの構造によって発生する性能低下問題を説明するための図である。図2に示されたように、オーバレイトランスフォーマーバラン(120)を含む従来技術のオンチップトランスフォーマーバラン(210)は、1次巻線(211)および2次巻線(212)で構成されている。
この時、1次巻線(211)は第1ポート(213)およびグランド(214)と接続されており、2次巻線(212)はセンタータップ(center tap)(215)に基づいて第2ポート(216)および第3ポート(217)と接続されている。
この場合、1:nトランスフォーマーコンパクトモデルで1次巻線(211)および2次巻線(212)間の磁化結合(magnetizing coupling)によって、第1ポート(213)を介して入力された入力信号が第2ポート(216)および第3ポート(217)の出力端に変換および伝達されるが、実際には、オーバレイトランスフォーマーバラン(120)では、磁化結合だけではなく、周波数が高くなるほど寄生容量による予期せぬ結合により全体性能が低下するという問題点が発生する。
このようなオンチップトランスフォーマーバラン(210)は、入/出力間の信号伝逹特性上、反転(inverting)および非反転(non−inverting)接続形態で構成される。1:nトランスフォーマーバランの入力および出力間の反転および非反転接続に基づく、1次巻線(211)および2次巻線(212)間の寄生容量による結合メカニズムが、それぞれローパスフィルタ(low−pass filter)およびバンドパスフィルタ(band−pass filter)効果に非対称性の影響を与えることから、周波数が高くなるほど2つの出力端の振幅不均衡が増加する。図2に示されたグラフ(220)は、デシベル(dB)で表示した伝達係数等級(transmission coefficient magnitude)と周波数との関係によって、寄生容量の影響(221)を現わしている。寄生容量の影響(221)で示されているように、周波数が高くなるほど伝達係数等級の差が更に大きく広がることを確認することができる。
このように、従来技術のオンチップトランスフォーマーバラン(210)は、周波数が増加するほど2つの出力端における振幅不均衡が急激に大きくなることによって、使用可能な周波数領域が低周波領域で制限されるという問題点がある。
本発明は、前述したような従来技術の問題点を解決するために、オンチップトランスフォーマーバラン(on−chip transformer balun)の2つの出力端で発生する振幅不均衡(amplitude imbalance)を改善するための装置に関する新しい技術を提案する。
本発明は、オンチップトランスフォーマーバランの1次巻線および2次巻線のいずれか1つを互いに異なる層に位置する複数の金属層に分離し、分離された複数の金属層と1次巻線または金属層と2次巻線間の物理的な距離の差によって、寄生容量(parasitic capacitance)を調節して振幅不均衡を改善することを目的とする。
また、本発明は、オンチップトランスフォーマーバランの高周波帯域で2つの出力端間の振幅不均衡を改善させることで、共通モード雑音(common mode noise)除去特性を改善し、振幅不均衡によって発生するおそれがある直接変換方式の受信機で、所望しない信号の流入による情報歪曲現象を減少させることを他の目的とする。
また、本発明は、改善された振幅不均衡を用いて、オンチップトランスフォーマーバランが有している高周波帯域の特性制限性の改善を介し、オフチップバラン(off−chip balun)に代わってオンチップトランスフォーマーバランをRFIC(Radio Frequency Integrated Circuits)に集積することを更に他の目的とする。
前述の目的を達成し、上述した従来技術の問題点を解決するために、本発明の一実施形態によるオンチップトランスフォーマーバラン(on−chip transformer Balun)は、前記オンチップトランスフォーマーバランの入力端としての1次巻線(primary winding)および前記オンチップトランスフォーマーバランの出力端としての2次巻線(secondary winding)を含み、前記1次巻線および前記2次巻線のいずれか1つは、アンダーパス(underpass)を除外した螺旋形のトレース(Spiral Trace)部分が互いに異なる層に位置する複数の金属層で構成されて非対称的構造を有することを特徴とする。
本発明の一側によると、前記金属層は、第1金属層および第2金属層を含み、前記2次巻線が前記金属層で構成された場合、前記1次巻線と前記第1金属層および前記第2金属層間の物理的距離の差により寄生容量結合(parasitic capacitance coupling)を調節し、高周波帯域で前記2次巻線の2つの出力端間で発生する振幅不均衡(amplitude imbalance)を改善することができる。
本発明の他の側面によると、前記寄生容量結合は、前記1次巻線と前記第1金属層間の寄生容量値であるCo1および前記1次巻線と前記第2金属層間の寄生容量値であるCo2を介して調節することができる。
本発明の更に他の側面によると、前記Co1および前記Co2は、前記Co1で前記Co2より相対的に小さい値を有する場合、前記Co1のインピーダンス値が前記Co2のインピーダンス値より相対的に大きい値を有するようになって前記出力端の片側ポートに支配的に結合される信号が減ることがあり、1次巻線と前記第1金属層間の距離および前記1次巻線と前記第2金属層間の距離に反比例することを特徴とすることができる。
本発明によると、オンチップトランスフォーマーバランの1次巻線および2次巻線のいずれか1つを互いに異なる層に位置する複数の金属層に分離し、分離された複数の金属層と1次巻線または金属層と2次巻線間の物理的な距離の差を介し、寄生容量(parasitic capacitance)を調節して振幅不均衡(amplitude imbalance)を改善することができる。
本発明によると、オンチップトランスフォーマーバラン(on−chip transformer balun)の高周波帯域で2つの出力端間の振幅不均衡を改善させることで共通モード雑音(common mode noise)除去特性を改善し、振幅不均衡によって発生するおそれがある直接変換方式の受信機で、所望しない信号の流入による情報歪曲現象を減少することができる。
本発明によると、改善された振幅不均衡を用いてオンチップトランスフォーマーバランが有している高周波帯域の特性制限性の改善し、オフチップバラン(off−chip balun)に代わってオンチップトランスフォーマーバランをRFIC(Radio Frequency Integrated Circuits)に集積することができる。
以下、添付された図面を参照して、本発明による多様な実施形態を詳しく説明することにする。
図3は、本発明の一実施形態において、振幅不均衡を改善するための方法を説明するための図である。図3は、1:nトランスフォーマーコンパクトモデル(300)を示した図であって、1次巻線および2次巻線の寄生容量値であるCo1(301)およびCo2(302)を含んでいる。
この場合、1次巻線の第1ポートを介して入力される入力信号の周波数が高くなるほど、Co1(301)を介して結合される信号のサイズが大きくなり、これを改善するためにCo1(301)をCo2(302)より小さくすると、Co1(301)のインピーダンス値がCo2(302)より相対的に大きくなるため、第2ポート側に結合される信号が格段に減り、これによって、2つの出力端、すなわち第2ポートおよび第3ポート間の振幅不均衡が改善される。
Co1(301)をCo2(302)より小さくするための方法に対しては、図4〜図6を介してより詳しく説明する。
図4は、本発明の一実施形態において、オンチップトランスフォーマーバランの構造を説明するための図である。図4に示すように、オンチップトランスフォーマーバラン(400)は、1次巻線(401)および2次巻線(402)を含むように構成できる。
1次巻線(401)は、第1ポート(403)およびグランド(404)と接続され、第1ポート(403)を介して入力信号の入力を受けるオンチップトランスフォーマーバラン(400)の入力端の役割を遂行する。
2次巻線(402)は、互いに異なる層に位置する2つの金属層である第1金属層および第2金属層を含み、第1金属層および第2金属層はそれぞれ第2ポート(405)および第3ポート(406)に接続されて、オンチップトランスフォーマーバラン(400)の出力端の役割を遂行する。
このように、2次巻線(402)に第1金属層および第2金属層が構成された場合、1次巻線(401)と第1金属層間の物理的距離の差および1次巻線(401)と第2金属層間の物理的距離の差をよって寄生容量結合を調節し、高周波帯域で2次巻線(402)の2つの出力端である第2ポート(405)および第3ポート(406)間で発生する振幅不均衡を改善することができる。
この場合、寄生容量結合は、1次巻線(401)と第1金属層間の寄生容量値であるCo1(407)および1次巻線(401)と第2金属層間の寄生容量値であるCo2(408)を介して調節することができる。また、Co1(407)およびCo2(408)は、Co1(407)がCo2(408)より相対的に小さい値を有する場合、Co1(407)のインピーダンス値がCo2(408)のインピーダンス値より相対的に大きくなって、出力端の片側ポートに支配的に結合される信号が減ることとなり、1次巻線(401)と第1金属層間の距離および1次巻線(401)と第2金属層間の距離に反比例することを特徴とすることができる。これに加え、高周波帯域は、5GHz帯域を含むことができる。
すなわち、2次巻線(402)を第1金属層および第2金属層の2つの層に分離し、第1金属層と1次巻線(401)および第2金属層と1次巻線(401)間のそれぞれの距離を異なるように構成していることから、距離と反比例する特徴を有するCo1(407)とCo2(408)の値を変えることができる。より詳しくは、第1金属層と1次巻線(401)間の物理的な距離が第2金属層と1次巻線(401)間の物理的な距離より更に長く構成していることから、この長くなった距離にCo1(407)の容量値が反比例する特性により、Co1(407)をCo2(408)より小さくなるようにすることができる。
このように、本実施形態によるオンチップトランスフォーマーバランは、1次巻線および2次巻線のいずれか1つを互いに異なる層に位置する複数の金属層に分離し、分離された複数の金属層と1次巻線または金属層と2次巻線間の物理的な距離の差によって、寄生容量を調節して振幅不均衡を改善することができる。
また、オンチップトランスフォーマーバランの高周波帯域で2つの出力端間の振幅不均衡を改善することで、共通モード雑音(common mode noise)除去特性を改善し、振幅不均衡によって発生するおそれがある直接変換方式の受信機で、所望しない信号の流入による情報歪曲現象を減少させることができる。
これに加え、改善された振幅不均衡を用いてオンチップトランスフォーマーバランが有している高周波帯域の特性制限性の改善を介し、オフチップバラン(off−chip balun)に代わってオンチップトランスフォーマーバランをRFIC(Radio Frequency Integrated Circuits)に集積することができる。
上述では、1次巻線を複数の金属層に分離して振幅不均衡を改善する構造に関して説明していないが、これは図6を用いてより詳しく説明する。
図5は、本発明の一実施形態において、非対称的に設計された2次巻線の構造を説明するための図である。図5に示されたように、オンチップトランスフォーマーバランは、1次巻線(501)をn番目の金属層とし、順に1次巻線(501)のアンダーパス(502)および2次巻線の第2金属層(503)を位置させ、2次巻線の第1金属層(504)の位置が(n-3)番目の金属層〜1番目の金属層内で異なるように設計することで、第1金属層(504)と1次巻線(501)間の距離を調節することができる。
すなわち、第1金属層(504)の位置を多様に変化させて第1金属層(504)と1次巻線(501)間の距離を変更することで、図4で説明したように、Co1(407)がCo2(408)より小さくなるように第1金属層(504)の位置を調節して振幅不均衡を改善することができる。
図6は、本発明の一実施形態において、非対称的に設計された1次巻線の構造を説明するための図である。図6は、図4および図5を用いて説明した構造とは異なり、1次巻線を互いに異なる層に位置する2つの金属層である第1金属層(601)および第2金属層(602)に分離して第1金属層(601)をn番目の金属層とし、第2金属層(602)、2次巻線および2次巻線のアンダーパスの順に並べた3つの層をその位置を異なるように設定する構造を示している。
この時、第1金属層(601)と2次巻線間の寄生容量であるCo1、第2金属層(602)と2次巻線間の寄生容量であるCo2を用いて、Co1がCo2より小さくなるように3つの層の位置を調整する方法を用いて振幅不均衡を改善することができる。
図7は、振幅(amplitude)による周波数の使用可能帯域を比較するための一例を示した図である。
グラフ(710)は、従来技術におけるトランスフォーマーバランの特性を示すものであって、出力端の第2ポートおよび第3ポートにおける振幅と周波数による曲線(711、712)を介し、グラフ(710)で示されたように3GHz以下で使用可能帯域が制限されることを確認することができる。すなわち、5GHzの高周波帯域では、振幅不均衡の問題によって使用が制限される。
グラフ(720)は、本発明で提案されたトランスフォーマーバランの特性を示すものであって、1次巻線または2次巻線のいずれか1つを互いに異なる層に位置する複数の金属層に分離することで、出力端の第2ポートおよび第3ポートにおける振幅と周波数による曲線(721、722)を介し、グラフ(720)で示されたように5GHzの高周波帯域で使用が可能であり、車信号変換用、RFIC(Radio Frequency Integrated Circuits)トランシーバ(transceiver)またはアンテナマッチング端などに適用および応用が可能である。
図8は、振幅の差による周波数帯域を説明するための一例を示した図である。
図8は、常用オフチップ(off−chip)バラン(balun)の振幅不均衡が略max.1dBであることを勘案した時、前述した一実施形態によるオンチップトランスフォーマーバランの場合、高周波である5GHz帯域で使用が可能であることを示すための図であって、従来技術における振幅の差による周波数帯域を示す曲線(801)では、約3GHz帯域で振幅の差が0.0を現わし、前述した一実施形態における曲線(802)では、約5GHz帯域で振幅の差が0.0を現わす。これは、本発明によるオンチップトランスフォーマーバランが高周波帯域で振幅不均衡がより優れていることを示す一例である。
図3〜図8を用いて詳述したように、本発明によるオンチップトランスフォーマーバランは、1次巻線および2次巻線のいずれか1つを互いに異なる層に位置する複数の金属層に分離することで、低容量を変化させ、振幅不均衡を改善して高周波帯域でも用いることができる。
以上のように、本発明においては、具体的な構成要素などのような特定事項と限定された実施形態および図面によって説明したが、これは本発明のより全般的な理解を援助するために提供しただけであって、本発明は前述したような実施形態に限定されるものではなく、本発明が属する分野において通常の知識を有する者にとっては、このような記載から多様な修正および変形が可能である。
従って、本発明の思想は、説明した実施形態に限定して定められるものではなく、特許請求の範囲だけでなく、この特許請求の範囲と均等であったり等価的変形があるすべてのものは、本発明思想の範疇に属するであろう。
従来技術において、Marchandバランおよびオーバレイトランスフォーマーバラン(overlay transformer balun)の構造を示した図である。 従来技術において、オンチップトランスフォーマーバラン(on−chip transformer balun)の構造および前記構造によって発生する性能低下問題を説明するための図である。 本発明の一実施形態において、振幅不均衡(amplitude imbalance)を改善するための方法を説明するための図である。 本発明の一実施形態において、オンチップトランスフォーマーバラン(on−chip transformer balun)の構造を説明するための図である。 本発明の一実施形態において、非対称的に設計された2次巻線(secondary winding)の構造を説明するための図である。 本発明の他の実施形態において、非対称的に設計された1次巻線(primary winding)の構造を説明するための図である。 振幅(amplitude)による周波数の使用可能帯域を比較するための一例を示した図である。 振幅の差による周波数帯域を説明するための一例を示した図である。
符号の説明
400 オンチップトランスフォーマーバラン
401 1次巻線
402 2次巻線
403 第1ポート
404 グランド(ground)
405 第2ポート
406 第3ポート
407、408 寄生容量(parasitic capacitance)

Claims (4)

  1. オンチップトランスフォーマーバランにおいて、
    前記オンチップトランスフォーマーバランの入力端としての1次巻線と、
    前記オンチップトランスフォーマーバランの出力端としての2次巻線と、
    を含み、前記1次巻線および前記2次巻線のいずれか1つは、アンダーパスを除外した螺旋形のトレース部分が互いに異なる層に位置する第1金属層および第2金属層を含む金属層で構成されて非対称的構造を有し、
    前記2次巻線が前記金属層で構成された場合、前記1次巻線と前記第1金属層および前記第2金属層間の物理的距離の差を介して、前記1次巻線と前記第1金属層間の距離および前記1次巻線と前記第2金属層間の距離に反比例して決定される前記1次巻線と前記第1金属層間の寄生容量値であるCo1および前記1次巻線と前記第2金属層間の寄生容量値であるCo2を調節し、高周波帯域で前記2次巻線の2つの出力端間で発生する振幅不均衡を改善することを特徴とするオンチップトランスフォーマーバラン。
  2. オンチップトランスフォーマーバランにおいて、
    前記オンチップトランスフォーマーバランの入力端としての1次巻線と、
    前記オンチップトランスフォーマーバランの出力端としての2次巻線と、
    を含み、前記1次巻線および前記2次巻線のいずれか1つは、アンダーパスを除外した螺旋形のトレース部分が互いに異なる層に位置する第1金属層および第2金属層を含む金属層で構成されて非対称的構造を有し、
    前記1次巻線が前記金属層で構成された場合、前記2次巻線と前記第1金属層および前記第2金属層間の物理的距離の差を介して、前記2次巻線と前記第1金属層間の距離および前記2次巻線と前記第2金属層間の距離に反比例して決定される前記2次巻線と前記第1金属層間の寄生容量値であるCo1および前記2次巻線と前記第2金属層間の寄生容量値であるCo2を調節し、高周波帯域で前記1次巻線の2つの出力端間で発生する振幅不均衡を改善することを特徴とするオンチップトランスフォーマーバラン。
  3. 前記高周波帯域は、5GHz帯域を含むことを特徴とする請求項またはに記載のオンチップトランスフォーマーバラン。
  4. 前記1次巻線は第1ポートおよびグランドに接続され、前記2次巻線は第2ポートおよび第3ポートと接続されることを特徴とする請求項1に記載のオンチップトランスフォーマーバラン。
JP2007006510A 2006-05-17 2007-01-16 オンチップトランスフォーマーバランの振幅不均衡を改善するための装置 Expired - Fee Related JP4684244B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060044444A KR100777394B1 (ko) 2006-05-17 2006-05-17 진폭 불균형을 개선하기 위한 온­칩 트랜스포머 밸룬

Publications (2)

Publication Number Publication Date
JP2007311753A JP2007311753A (ja) 2007-11-29
JP4684244B2 true JP4684244B2 (ja) 2011-05-18

Family

ID=38426475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007006510A Expired - Fee Related JP4684244B2 (ja) 2006-05-17 2007-01-16 オンチップトランスフォーマーバランの振幅不均衡を改善するための装置

Country Status (4)

Country Link
US (1) US7482904B2 (ja)
EP (1) EP1858162B1 (ja)
JP (1) JP4684244B2 (ja)
KR (1) KR100777394B1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886351B1 (ko) * 2007-01-24 2009-03-03 삼성전자주식회사 변압기 및 밸룬
US7979043B2 (en) * 2007-11-28 2011-07-12 Broadcom Corporation Programmable antenna interface with adjustable transformer and methods for use therewith
CN101383218B (zh) * 2008-06-26 2012-05-09 复旦大学 一种用于产生四极电场的射频电源
US20100052839A1 (en) * 2008-09-04 2010-03-04 Koen Mertens Transformers and Methods of Manufacture Thereof
JP2011040509A (ja) * 2009-08-07 2011-02-24 Imec 2層式トランス
US8502620B2 (en) 2010-11-12 2013-08-06 Taiwan Semiconductor Maufacturing Company, Ltd. Balun system and method
WO2012153531A1 (ja) * 2011-05-11 2012-11-15 パナソニック株式会社 電磁共鳴結合器
WO2013065254A1 (ja) * 2011-11-01 2013-05-10 パナソニック株式会社 ゲート駆動回路
KR101214722B1 (ko) * 2011-11-22 2012-12-21 삼성전기주식회사 트랜스포머 및 그 제조방법
JP5800691B2 (ja) * 2011-11-25 2015-10-28 ルネサスエレクトロニクス株式会社 トランス
US8847663B2 (en) 2012-01-30 2014-09-30 Panasonic Corporation Gate drive circuit
CN103730335B (zh) * 2012-10-12 2016-02-10 上海华虹宏力半导体制造有限公司 片上变压器的衬底涡流的射频模型方法
US8917210B2 (en) 2012-11-27 2014-12-23 International Business Machines Corporation Package structures to improve on-chip antenna performance
US9576725B2 (en) * 2012-12-28 2017-02-21 General Electric Company Method for reducing interwinding capacitance current in an isolation transformer
US9330832B2 (en) 2013-02-13 2016-05-03 Nokia Technologies Oy Integrated transformer balun with enhanced common-mode rejection for radio frequency, microwave, and millimeter-wave integrated circuits
EP2887364B1 (en) * 2013-12-18 2017-06-07 Nxp B.V. Integrated transformer
TWI456600B (zh) * 2014-03-19 2014-10-11 Realtek Semiconductor Corp 積體變壓器
EP3243207A1 (en) * 2015-01-27 2017-11-15 Huawei Technologies Co. Ltd. Transformer, power matching network and digital power amplifier
TWI619128B (zh) * 2015-12-08 2018-03-21 瑞昱半導體股份有限公司 螺旋狀堆疊式積體電感及變壓器
WO2018080913A1 (en) * 2016-10-27 2018-05-03 University Of Florida Research Foundation, Incorporated Loop noise balance technique for cm emi noise reduction of the full bridge llc resonant converter
CN108933030A (zh) * 2017-05-26 2018-12-04 中芯国际集成电路制造(上海)有限公司 变压器
TWI632568B (zh) 2017-12-12 2018-08-11 絡達科技股份有限公司 晶片式平衡-不平衡變壓器
US20190189342A1 (en) * 2017-12-20 2019-06-20 National Chung Shan Institute Of Science And Technology Variable inductor and integrated circuit using the variable inductor
TWI643219B (zh) * 2018-01-08 2018-12-01 瑞昱半導體股份有限公司 電感裝置
US11791860B2 (en) * 2022-01-19 2023-10-17 Swiftlink Technologies Inc. Ultra compact and wide band folded Marchand Balun for millimeter-wave and beyond wireless communication

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027406A (ja) * 1988-01-15 1990-01-11 Northern Telecom Ltd 平面変成器
JPH03153011A (ja) * 1989-11-10 1991-07-01 Murata Mfg Co Ltd 積層トランス
JP2000188218A (ja) * 1998-12-22 2000-07-04 Tdk Corp 積層形バルントランス
JP2001244118A (ja) * 2000-01-10 2001-09-07 Internatl Business Mach Corp <Ibm> バラン変成器
JP2005005595A (ja) * 2003-06-13 2005-01-06 Murata Mfg Co Ltd コイル部品
JP2005333012A (ja) * 2004-05-20 2005-12-02 Hitachi Metals Ltd 積層型バラントランス及びそれを用いた高周波スイッチモジュール
JP2006014276A (ja) * 2004-05-27 2006-01-12 Murata Mfg Co Ltd 積層型バルントランス

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171705A (ja) * 1989-11-30 1991-07-25 Toshiba Corp 平面トランス
JPH05101938A (ja) 1991-10-03 1993-04-23 Murata Mfg Co Ltd 積層型コイル及びその製造方法
KR100218676B1 (ko) 1996-09-05 1999-09-01 정선종 스피럴 인덕터의 구조
JPH11340068A (ja) 1998-05-26 1999-12-10 Oki Electric Ind Co Ltd トランスの製造方法
SE0004794L (sv) 2000-12-22 2002-06-23 Ericsson Telefon Ab L M En flerskikts-symmetreringstransformatorstruktur
US6717502B2 (en) * 2001-11-05 2004-04-06 Atheros Communications, Inc. Integrated balun and transformer structures
US6803849B2 (en) * 2002-10-31 2004-10-12 Intersil Americas Inc. Solid state inducting device
EP1478045B1 (en) * 2003-05-16 2012-06-06 Panasonic Corporation Mutual induction circuit
DE102004036139B4 (de) * 2004-07-26 2008-09-04 Infineon Technologies Ag Bauelementanordnung mit einem planaren Transformator
US7253712B1 (en) * 2004-08-31 2007-08-07 Theta Microelectronics, Inc. Integrated high frequency balanced-to-unbalanced transformers
KR100599126B1 (ko) * 2005-03-11 2006-07-12 삼성전자주식회사 온칩 밸룬 및 이를 이용한 트랜스시버 그리고 온칩 밸룬 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027406A (ja) * 1988-01-15 1990-01-11 Northern Telecom Ltd 平面変成器
JPH03153011A (ja) * 1989-11-10 1991-07-01 Murata Mfg Co Ltd 積層トランス
JP2000188218A (ja) * 1998-12-22 2000-07-04 Tdk Corp 積層形バルントランス
JP2001244118A (ja) * 2000-01-10 2001-09-07 Internatl Business Mach Corp <Ibm> バラン変成器
JP2005005595A (ja) * 2003-06-13 2005-01-06 Murata Mfg Co Ltd コイル部品
JP2005333012A (ja) * 2004-05-20 2005-12-02 Hitachi Metals Ltd 積層型バラントランス及びそれを用いた高周波スイッチモジュール
JP2006014276A (ja) * 2004-05-27 2006-01-12 Murata Mfg Co Ltd 積層型バルントランス

Also Published As

Publication number Publication date
EP1858162B1 (en) 2013-02-13
EP1858162A1 (en) 2007-11-21
KR100777394B1 (ko) 2007-11-19
US7482904B2 (en) 2009-01-27
JP2007311753A (ja) 2007-11-29
US20070268106A1 (en) 2007-11-22

Similar Documents

Publication Publication Date Title
JP4684244B2 (ja) オンチップトランスフォーマーバランの振幅不均衡を改善するための装置
US10461717B2 (en) Baluns for RF signal conversion and impedance matching
US8427388B2 (en) Eight-shaped RF balun
US7526256B2 (en) Transformer-based multi-band RF front-end architecture
US9893408B2 (en) Directional coupler
US20170317658A1 (en) Transformer of the balanced-unbalanced type
US9093978B2 (en) Multi-loop transformer having wideband frequency applications
US7449974B2 (en) On-chip balun and transceiver using the same and method for fabricating on-chip balun
JP2005528819A (ja) 無線およびワイヤレスのアプリケーションのためのオンチップ変圧器を使ったフィルタの集積化
US7439842B2 (en) Laminated balun transformer
US20090066461A1 (en) Planar inductive structure
JP7131711B2 (ja) バラン
CN110380689B (zh) 一种侧边耦合蜿蜒结构的硅基片上无源巴伦
JPH06276045A (ja) 高周波トランスジューサ
US20230036529A1 (en) Balun
US20230027154A1 (en) Balun
JP4663770B2 (ja) 弾性波デバイス
US20230036397A1 (en) Balun
JP5790317B2 (ja) チップ型バランスフィルタ、及びこれを備えた電力線通信装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101122

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees