JP4682206B2

JP4682206B2 - データ受信装置及びデータ送受信システム

Info

Publication number: JP4682206B2
Application number: JP2007532031A
Authority: JP
Inventors: 浩一杉本; 徹岩田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2005-08-25
Filing date: 2006-07-10
Publication date: 2011-05-11
Anticipated expiration: 2026-07-10
Also published as: WO2007023620A1; CN101243639B; CN101243639A; US7957498B2; US20090086852A1; JPWO2007023620A1

Description

本発明は、データ受信装置及びデータ送受信システムに関し、特に、デジタル信号通信におけるデータ受信の信頼性向上の技術に関する。

近年の高速デジタル通信に用いられるデータ送受信システムでは、データ信号をシリアル伝送する方式が主流となっている。シリアル伝送されたデータ信号を高速に同期処理するためにビット位相同期回路がよく用いられている。ビット位相同期回路は、シリアル伝送されたデータ信号を誤りなく受信するために、入力されたデータ信号及びクロック信号の位相を所定の関係に調整する。

図１１は、ビット位相同期回路の構成を示す。ビット変化点検出回路１０１は、ビット位相調整回路１０２によって位相調整されたデータ信号ＤＴ及びこれに対応するクロック信号ＣＫからデータ信号ＤＴの遷移点とクロック信号ＣＫのエッジとの時間関係を検出することでデータ信号ＤＴ及びクロック信号ＣＫの位相情報信号Ｑを出力する。ビット位相調整回路１０２は、データ信号ＤＴを入力とする可変遅延回路（不図示）を有しており、ビット変化点検出回路１０１から受けた位相情報信号Ｑに基づいてデータ信号ＤＴの位相調整を行う。具体的には、ビット位相調整回路１０２は、データ信号ＤＴのセットアップ時間が不足している場合にはデータ信号ＤＴを遅延させる一方、データ信号ＤＴのホールド時間が不足している場合にはデータ信号ＤＴの遅延処理を行わない、といった位相調整を行う。これにより、クロック信号ＣＫの立ち上がり変化が、データ信号ＤＴのレベル遷移から次のレベル遷移までの中間点近傍の位相において発生するようにデータ信号ＤＴの位相が調整され、データ信号ＤＴがクロック信号ＣＫによってラッチ可能となる（例えば、特許文献１参照）。
特開平４−２９３３３２号公報

信号入力初期や装置起動時などでは入力されるデータ信号の振幅が安定しておらず、また、ジッタ量が許容値を越えていることがあり、かかる不安定な状況下で入力されたデータ信号の位相調整を行った場合、ビット位相同期回路の位相調整範囲の限界近傍で位相調整が完了してしまうおそれがある。この場合、データ信号の状態が安定した後に、さらにデータ信号の位相調整を行おうとしてもそれができなくなってしまうという問題が生じる。

例えば、上記のビット位相同期回路においてデータ信号が不安定な状況下でデータ信号を最大限遅延させる位相調整が行われた後にデータ信号が安定状態となった場合、そのデータ信号に対してさらに位相を遅延させる処理を行おうとしても、すでに位相調整範囲の限界まで遅延処理を行っているためにそれができないという事態となる。この結果、ビット位相調整回路は再度位相調整を行うこととなる。そして、再度の位相調整を行っている間はビット位相同期回路から出力されるデータ信号及びクロック信号の位相関係が確定していないため、後段の回路は正しく信号処理を行うことができなくなってしまうおそれがある。

ＤＶＩ（Digital Visual Interface）規格に準拠したデータ送受信システムにおいて上記のビット位相同期回路を用いた場合、たとえ映像信号（データ信号）の入力直後の不安定な段階でビット位相同期回路による位相調整が調整可能範囲の限界近傍で完了してしまい、位相調整が完全でない映像信号に基づいて信号処理が行われたとしても、その映像信号の表示デバイスにおいて人間が目視できない程度のエラーレート（送信信号に対する受信信号の誤り率）であるならば特に問題とはならないかもしれない。しかし、例えば、ＨＤＭＩ（High-Definition Multimedia Interface）規格では、映像信号に暗号信号が重畳されているため、ＨＤＭＩ規格に準拠したデータ送受信システムにおいて上記と同様のケースを想定すると、映像が表示されないという問題が生じる。このように、入力されるデータ信号が不安定な状況下でデータ信号の位相調整を確定したのではデータ信号が安定した後の位相調整が困難となり、エラーレートが悪化する。そして、最悪の場合、映像が表示されないこととなる。

上記問題に鑑み、本発明は、データ受信装置におけるデータ受信の信頼性を向上することを課題とする。

上記課題を解決するために本発明が講じた手段は、データ信号を受信して所定の信号処理を行うデータ受信装置として、データ信号について位相調整を行い、データ信号とこれに対応するクロック信号とを所定の位相関係に設定するビット位相同期回路と、ビット位相同期回路によって位相調整されたデータ信号及びこれに対応するクロック信号に基づいてビット位相同期回路に入力されたデータ信号が安定状態にあることを検知したとき、検知信号を出力する状態検知回路とを備えたものとする。そして、ビット位相同期回路は、検知信号を受けたとき、データ信号の位相調整を初期化するものとする。

これによると、受信したデータ信号はビット位相同期回路によって一旦位相調整され、その位相調整されたデータ信号及びこれに対応するクロック信号に基づいて当該データ信号が安定状態にあることが状態検知回路によって検知されたとき、検知信号が出力され、これに応じてビット位相同期回路によるデータ信号の位相調整が初期化される。これにより、データ信号が安定した後に改めてデータ信号の位相調整が可能となり、データ受信の信頼性が向上する。

具体的には、状態検知回路は、位相調整されたデータ信号中に所定の信号パターンを検出したとき、検知信号を出力するものとする。さらに、状態検知回路は、所定の信号パターンを複数回検出したとき、前記検知信号を出力することが好ましい。また、状態検知回路は、所定の信号パターンを所定周期で検出したとき、検知信号を出力することが好ましい。

上記のデータ受信装置は、位相調整されたデータ信号及びこれに対応するクロック信号の出力の有無を制御する出力制御回路を備えていることが好ましい。この出力制御回路は、検知信号を受けたとき、位相調整されたデータ信号及びこれに対応するクロック信号の出力制御を行うものとする。

上記のデータ受信装置は、検知信号を受けたとき、位相調整されたデータ信号及びこれに対応するクロック信号に基づいて、所定の信号処理を行う信号処理部を備えていることが好ましい。

上記のビット位相同期回路は、データ信号からクロック信号を生成するクロックリカバリー回路であってもよい。

上記のデータ受信装置は、ビット位相同期回路を複数備えていてもよい。この場合、状態検知回路は、複数のビット位相同期回路の少なくとも一つによって位相調整されたデータ信号及びこれに対応するクロック信号に基づいて当該ビット位相同期回路に入力されたデータ信号が安定状態にあることを検知したとき、検知信号を出力するものとする。さらに、状態検知回路は、複数のビット位相同期回路のそれぞれによって位相調整されたデータ信号及びこれに対応するクロック信号に基づいて複数のビット位相同期回路に入力されたデータ信号のいずれもが安定状態にあることを検知したとき、検知信号を出力するようにしてもよい。

さらに、上記のデータ受信装置は、複数のビット位相同期回路によって位相調整された複数のデータ信号及びこれらに対応する複数のクロック信号の出力の有無を制御する出力制御回路を備えていることが好ましい。この出力制御回路は、検知信号を受けたとき、位相調整された複数のデータ信号及びこれらに対応する複数のクロック信号の出力制御を行うものとする。

一方、本発明が講じた手段は、入力されたデータ信号について位相調整を行い、データ信号とこれに対応するクロック信号とを所定の位相関係に設定するビット位相同期回路を有するデータ受信装置と、データ受信装置にデータ信号を送信するデータ送信装置とを備えたデータ送受信システムとして、データ受信装置は、位相調整されたデータ信号及びこれに対応するクロック信号を正常に受信できたとき、受信応答信号を出力するものであり、データ送信装置は、受信応答信号を受けたとき、検知信号を出力するものであり、データ受信装置におけるビット位相同期回路は、検知信号を受けたとき、データ信号の位相調整を初期化するものとする。

これによると、データ送信装置から送信されたデータ信号はビット位相同期回路によって位相調整され、その位相調整されたデータ信号及びこれに対応するクロック信号がデータ受信装置で正常に受信できたとき、受信応答信号が出力され、これに応じてデータ送信装置から検知信号が出力される。そして、検知信号が出力されることによって、ビット位相同期回路によるデータ信号の位相調整が初期化される。これにより、データ受信装置によってデータ信号が正常に受信できるようになった後に改めてデータ信号の位相調整が可能となり、データ受信の信頼性が向上する。

以上のように本発明によると、信号入力初期、装置起動時、温度上昇などの状況下で受信した不安定な状態のデータ信号の位相調整を行った後に、安定状態となったデータ信号について再度の位相調整が可能となり、信頼性の高いデータ受信が可能となる。

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。なお、各図面において同様の構成要素には同じ符号を付している。

（第１の実施形態）
図１は、本発明の第１の実施形態に係るデータ信号受信装置の構成を示す。本実施形態に係るデータ受信装置は、ビット位相同期回路１０、状態検知回路２０、及び信号処理部３０を備えている。

ビット位相同期回路１０は、データ信号ＤＴ及びクロック信号ＣＫを受け、データ信号ＤＴについて位相調整を行う。具体的には、ビット位相同期回路１０は、クロック信号ＣＫによってラッチ可能なようにデータ信号ＤＴの位相を調整する。信号処理部３０は、位相調整されたデータ信号ＤＴ及びクロック信号ＣＫに基づいて、所定の信号処理を行う。

状態検知回路２０は、ビット位相同期回路１０から出力されたデータ信号ＤＴ及びクロック信号ＣＫに基づいて、ビット位相同期回路１０に入力されたデータ信号ＤＴが安定状態にあるか否かを検知する。ここで安定状態とは、データ信号ＤＴについて、振幅が所望の大きさであり、かつ、ジッタ成分が許容範囲内にあることをいう。状態検知回路２０は、データ信号ＤＴが安定状態にあることを検知したとき、検知信号ＤＣＴを出力する。

一般的にデータ送受信システムにおいて伝送されるデータ信号には、スタート信号、同期信号、ビット同期信号やフレーム同期信号といった信号パターンが周期的に含まれる。状態検知回路２０は、このような信号パターンを検出したとき、検知信号ＤＣＴを出力すればよい。

信号パターンが１度でも検出されるとデータ信号ＤＴが安定状態にあると検知するようにすると、ノイズなどの影響により偶然信号パターンが検出された場合にはデータ受信装置が誤動作を起こすおそれがある。このため、状態検知回路２０は、信号パターンを複数回検出したとき、検知信号ＤＣＴを出力するようにしてもよい。また、信号パターンは周期的に現れるため、状態検知回路２０にタイマー機能を設けて、信号パターンを所定周期で検出したとき、検知信号ＤＣＴを出力するようにしてもよい。例えば、データ信号ＤＴが映像信号である場合には、映像信号に含まれる水平同期信号又は垂直同期信号を検知することで、データ信号ＤＴが安定状態にあるか否かを検知することが可能である。

ビット位相同期回路１０は、検知信号ＤＣＴを受けたとき、一度行ったデータ信号ＤＴの位相調整を初期化する。すなわち、状態検知回路２０は、データ信号ＤＴの安定状態を検知したとき、ビット位相同期回路１０によって設定されたデータ信号ＤＴとクロック信号ＣＫとの位相関係をリセットする。データ信号ＤＴとクロック信号ＣＫとの位相関係がリセットされると、ビット位相同期回路１０は、安定状態となったデータ信号ＤＴの位相調整を調整可能範囲の中心付近から再度行い、データ信号ＤＴとクロック信号ＣＫとの位相関係を再設定する。こうして位相関係が再設定されたデータ信号ＤＴ及びクロック信号ＣＫに基づくことで、より確実にデータ信号ＤＴをラッチすることができるようになり、信号処理部３０におけるエラーレートが改善される。

データ信号ＤＴが不安定な状況下では信号処理部３０において正しい信号処理が行われないおそれがあるため、信号処理部３０では、安定状態のデータ信号ＤＴ及びこれに対応するクロック信号ＣＫに基づいて信号処理をすることが好ましい。そこで、図２に示したように、本実施形態に係るデータ受信装置にさらに出力制御回路４０を設けるようにしてもよい。具体的には、出力制御回路４０は、ビット位相同期回路１０から出力されたデータ信号ＤＴと検知信号ＤＣＴとのＡＮＤ演算を行うＡＮＤゲート４１、及びビット位相同期回路１０から出力されたクロック信号ＣＫと検知信号ＤＣＴとのＡＮＤ演算を行うＡＮＤゲート４２を備えている。これにより、データ信号ＤＴが安定状態となったときに信号処理部３０にデータ信号ＤＴ及びクロック信号ＣＫが与えられる。なお、ＡＮＤゲート４１及び４２に代えて、例えば、検知信号ＤＣＴで開閉動作するスイッチを設けてもよい。

また、図３に示したように、信号処理部３０を検知信号ＤＣＴで制御するようにしてもよい。これにより、データ信号ＤＴが安定状態となったときに、信号処理部３０において、与えられたデータ信号ＤＴ及びクロック信号ＣＫに基づいて所定の信号処理が行われる。

ところで、データ信号ＤＴ及びこれに対応するクロックＣＫを一のチャネル入力と考えると、第１の実施形態に係るデータ受信装置は１チャネルの信号を受信するものである。本発明はこのような１チャネルのデータ受信装置に限らず、複数チャネルのデータ受信装置にも適用可能である。以下、本発明に係る複数チャネルのデータ受信装置について説明する。なお、以下で参照する各図面中のビット位相同期回路、データ信号、及びクロック信号の符号にはチャンルの別を示す添字を付加している。

（第２の実施形態）
図４は、本発明の第２の実施形態に係るデータ信号受信装置の構成を示す。本実施形態に係るデータ受信装置は、Ｎ個（Ｎは２以上の整数）のビット位相同期回路１０、状態検知回路２０、及び信号処理部３０を備えている。

本実施形態に係るデータ受信装置において、状態検知回路２０は、各ビット位相同期回路１０から出力されたデータ信号ＤＴ及びクロック信号ＣＫに基づいて、各ビット位相同期回路１０に入力されたデータ信号ＤＴが安定状態にあるか否かを検知する。すなわち、状態検知回路２０は、全チャネルで共有されており、データ受信装置に入力される全チャネルが安定状態にあるか否かを検知する。そして、全チャネルが安定状態にあることを検知したとき、各チャネルのビット位相同期回路１０に検知信号ＤＣＴを出力する。各ビット位相同期回路１０は、検知信号ＤＣＴを受けたとき、一度行ったデータ信号ＤＴの位相調整を初期化する。

なお、図５に示したように、本実施形態に係るデータ受信装置に図２と同様の出力制御回路４０を設けてもよい。また、図６に示したように、図３と同様に、本実施形態に係るデータ受信装置における信号処理部３０を検知信号ＤＣＴで制御するようにしてもよい。

（第３の実施形態）
図７は、本発明の第３の実施形態に係るデータ信号受信装置の構成を示す。本実施形態に係るデータ受信装置は、Ｎ個（Ｎは２以上の整数）のビット位相同期回路１０、状態検知回路２０、及び信号処理部３０を備えている。

本実施形態に係るデータ受信装置における状態検知回路２０は、第２の実施形態のものとは異なり、Ｎ個のビット位相同期回路１０のいずれか一つ（図７の例ではチャネル２のビット位相同期回路１０）から出力されたデータ信号ＤＴ及びクロック信号ＣＫに基づいて、そのビット位相同期回路１０に入力されたデータ信号ＤＴが安定状態にあるか否かを検知する。そして、そのデータ信号ＤＴが安定状態にあることを検知したとき、全チャネルのビット位相同期回路１０に検知信号ＤＣＴを出力する。かかる構成により、本実施形態に係るデータ受信装置は、第２の実施形態に係るデータ受信装置よりも省面積化及び省電力化が可能となる。

Ｎ個のビット位相同期回路１０のうちのいずれを選択するかについては、例えば、ＨＤＭＩ規格に準拠した暗号化に必要な信号を送受信するチャネルのものを選択すればよい。これは、上述したように、ＨＤＭＩ規格では映像信号には暗号信号が重畳されているため、このような暗号信号が重畳された受信信号にはより高い信頼性が要求されるからである。

なお、図８に示したように、本実施形態に係るデータ受信装置に図２と同様の出力制御回路４０を設けてもよい。また、図９に示したように、図３と同様に、本実施形態に係るデータ受信装置における信号処理部３０を検知信号ＤＣＴで制御するようにしてもよい。

（第４の実施形態）
図１０は、本発明の第４の実施形態に係るデータ送受信システムの構成を示す。本実施形態に係る送受信システムは、データ受信装置１００及びデータ送信装置２００からなる。

データ受信装置１００は、ビット位相同期回路１０及び信号処理部３０を備えている。ビット位相同期回路１０は、データ送信装置２００から出力されたデータ信号ＤＴ及びクロック信号ＣＫを受け、データ信号ＤＴについて位相調整を行う。具体的には、ビット位相同期回路１０は、クロック信号ＣＫによってラッチ可能なようにデータ信号ＤＴの位相を調整する。信号処理部３０は、位相調整されたデータ信号ＤＴ及びクロック信号ＣＫに基づいて、所定の信号処理、例えば、データ信号ＤＴのデコードなどを行う。

ここで送受信のインタフェースとしてＩＥＥＥ１３９４を例に挙げて説明する。ＩＥＥＥ１３９４規格によると、データ送信装置２００から送信されたデータ信号ＤＴを受信したデータ受信装置２００は、受信状況を示す受信応答信号ＡＣＫをデータ送信装置２００に返す。この受信応答信号ＡＣＫのことをＡｃｋｎｏｗｌｅｄｇｅＰａｃｋｅｔと呼ぶ。ＡｃｋｎｏｗｌｅｄｇｅＰａｃｋｅｔは受信状況を示す信号であるため、データ送信装置２００は受信応答信号ＡＣＫを受けることにより、データ受信装置１００においてデータ信号ＤＴが正常に受信されたことを検知することができる。

データ送信装置２００は、受信応答信号ＡＣＫを受けたとき、検知信号ＤＣＴを出力する。データ受信装置１００におけるビット位相同期回路１０は、検知信号ＤＣＴを受けたとき、一度行ったデータ信号ＤＴの位相調整を初期化する。すなわち、データ送信装置２００は、データ受信装置１００によってデータ信号ＤＴが正常に受信されたことを検知したとき、ビット位相同期回路１０によって設定されたデータ信号ＤＴとクロック信号ＣＫとの位相関係をリセットする。データ信号ＤＴの位相調整がビット位相同期回路１０の調整可能範囲の中心付近から再度行われ、データ受信の信頼性が向上する。

なお、上記の各実施形態において、ビット位相同期回路１０としてクロックリカバリー回路を用いてもよい。クロックリカバリー回路はデータ信号からクロック信号を生成するため、ビット位相同期回路１０へのクロック信号ＣＫの入力は不要となる。

また、上記の各実施形態において、信号処理部３０はビット位相同期回路１０から出力されたクロック信号ＣＫではなく、内部クロックにより動作するようにしてもよい。

本発明に係るデータ受信装置は、信頼性の高いデータ受信が可能であるため、高信頼のデータ受信が求められるＨＤＭＩ規格に準拠したシステムに有用である。

図１は、第１の実施形態に係るデータ受信装置の構成図である。図２は、図１のデータ受信装置に出力制御回路を付加した例を示す図である。図３は、図１のデータ受信装置における信号処理部を検知信号で制御する例を示す図である。図４は、第２の実施形態に係るデータ受信装置の構成図である。図５は、図４のデータ受信装置に出力制御回路を付加した例を示す図である。図６は、図４のデータ受信装置における信号処理部を検知信号で制御する例を示す図である。図７は、第３の実施形態に係るデータ受信装置の構成図である。図８は、図７のデータ受信装置に出力制御回路を付加した例を示す図である。図９は、図７のデータ受信装置における信号処理部を検知信号で制御する例を示す図図１０は、第４の実施形態に係るデータ送受信システムの構成図である。図１１は、ビット位相同期回路の構成図である。

符号の説明

１０ビット位相同期回路
２０状態検知回路
３０信号処理部
４０出力制御回路
１００データ受信装置
２００データ送信装置

Claims

データ信号を受信して所定の信号処理を行うデータ受信装置であって、
前記データ信号について位相調整を行い、前記データ信号とこれに対応するクロック信号とを所定の位相関係に設定するビット位相同期回路と、
前記ビット位相同期回路によって位相調整されたデータ信号及びこれに対応するクロック信号に基づいて、前記ビット位相同期回路に入力されたデータ信号に含まれるスタート信号、同期信号、ビット同期信号、又はフレーム同期信号が安定状態にあることを検知したとき、検知信号を出力する状態検知回路とを備え、
前記ビット位相同期回路は、前記検知信号を受けたとき、前記データ信号の位相調整を初期化する
ことを特徴とするデータ受信装置。
請求項１に記載のデータ受信装置において、
前記状態検知回路は、前記位相調整されたデータ信号中に所定の信号パターンを検出したとき、前記検知信号を出力する
ことを特徴とするデータ受信装置。
請求項２に記載のデータ受信装置において、
前記状態検知回路は、前記所定の信号パターンを複数回検出したとき、前記検知信号を出力する
ことを特徴とするデータ受信装置。
請求項２に記載のデータ受信装置において、
前記状態検知回路は、前記所定の信号パターンを所定周期で検出したとき、前記検知信号を出力する
ことを特徴とするデータ受信装置。
請求項１に記載のデータ受信装置において、
前記位相調整されたデータ信号及びこれに対応するクロック信号の出力の有無を制御する出力制御回路を備え、
前記出力制御回路は、前記検知信号を受けたとき、前記位相調整されたデータ信号及びこれに対応するクロック信号の出力制御を行う
ことを特徴とするデータ受信装置。
請求項１に記載のデータ受信装置において、
前記検知信号を受けたとき、前記位相調整されたデータ信号及びこれに対応するクロック信号に基づいて、前記所定の信号処理を行う信号処理部を備えた
ことを特徴とするデータ受信装置。
請求項１に記載のデータ受信装置において、
前記ビット位相同期回路は、前記データ信号から前記クロック信号を生成するクロックリカバリー回路である
ことを特徴とするデータ受信装置。
請求項１に記載のデータ受信装置において、
前記ビット位相同期回路を複数備え、
前記状態検知回路は、前記複数のビット位相同期回路の少なくとも一つによって位相調整されたデータ信号及びこれに対応するクロック信号に基づいて、当該ビット位相同期回路に入力されたデータ信号に含まれるスタート信号、同期信号、ビット同期信号、又はフレーム同期信号が安定状態にあることを検知したとき、前記検知信号を出力することを特徴とするデータ受信装置。
請求項８に記載のデータ受信装置において、
前記状態検知回路は、前記複数のビット位相同期回路のそれぞれによって位相調整されたデータ信号及びこれに対応するクロック信号に基づいて、前記複数のビット位相同期回路に入力されたデータ信号のいずれにおいても該データ信号に含まれるスタート信号、同期信号、ビット同期信号、又はフレーム同期信号が安定状態にあることを検知したとき、前記検知信号を出力する
ことを特徴とするデータ受信装置。
請求項８に記載のデータ受信装置において、
前記複数のビット位相同期回路によって位相調整された複数のデータ信号及びこれらに対応する複数のクロック信号の出力の有無を制御する出力制御回路を備え、
前記出力制御回路は、前記検知信号を受けたとき、前記位相調整された複数のデータ信号及びこれらに対応する複数のクロック信号の出力制御を行う
ことを特徴とするデータ受信装置。
入力されたデータ信号について位相調整を行い、前記データ信号とこれに対応するクロック信号とを所定の位相関係に設定するビット位相同期回路を有するデータ受信装置と、前記データ受信装置に前記データ信号を送信するデータ送信装置とを備えたデータ送受信システムであって、
前記データ受信装置は、前記位相調整されたデータ信号及びこれに対応するクロック信号を正常に受信できたとき、受信応答信号を出力するものであり、
前記データ送信装置は、前記受信応答信号を受けたとき、検知信号を出力するものであり、
前記データ受信装置におけるビット位相同期回路は、前記検知信号を受けたとき、前記データ信号の位相調整を初期化するものである
ことを特徴とするデータ送受信システム。