CN101243639A - 数据接收装置和数据收发系统 - Google Patents
数据接收装置和数据收发系统 Download PDFInfo
- Publication number
- CN101243639A CN101243639A CNA2006800298673A CN200680029867A CN101243639A CN 101243639 A CN101243639 A CN 101243639A CN A2006800298673 A CNA2006800298673 A CN A2006800298673A CN 200680029867 A CN200680029867 A CN 200680029867A CN 101243639 A CN101243639 A CN 101243639A
- Authority
- CN
- China
- Prior art keywords
- signal
- data
- mentioned
- phase place
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0004—Initialisation of the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种数据接收装置,具有对接收到的数据信号进行相位调整,并将数据信号和与此相对应的时钟信号设定成预定的相位关系的比特相位同步电路(10)和在根据由比特相位同步电路(10)进行了相位调整的数据信号和与此相对应的时钟信号而检测出被输入到比特相位同步电路(10)的数据信号处于稳定状态时,输出检测信号的状态检测电路(20)。而且,比特相位同步电路(10)在接收到检测信号时,将数据信号的相位调整初始化。
Description
技术领域
本发明涉及数据接收装置和数据收发系统,特别是涉及数字信号通信中的数据接收的可靠性提高的技术。
背景技术
在近来年的用于高速数字通信的数据收发系统中,串行传送数据信号的方式为主流方式。为了对被串行传送的数据信号高速地进行同步处理而经常使用比特相位同步电路。比特相位同步电路为了准确无误地接收被串行传送的数据信号,将所输入的数据信号和时钟信号的相位调整成预定关系。
图11表示比特相位同步电路的结构。比特变化点检测电路101根据由比特相位调整电路102进行了相位调整的数据信号DT和与该相位信号相对应的时钟信号CK而检测数据信号DT的转变点与时钟信号CK的边缘的时间关系,由此输出数据信号DT和时钟信号CK的相位信息信号Q。比特相位调整电路102具有将数据信号DT作为输入的可变延迟电路(未图示),并基于从比特变化点检测电路101接收到的相位信息信号Q来进行数据信号DT的相位调整。具体而言,比特相位调整电路102进行如下的相位调整,即在数据信号DT的置位时间不足的情况下使数据信号DT延迟,而在数据信号DT的保持时间不足的情况下不进行数据信号DT的延迟处理。由此,调整数据信号DT的相位,以使时钟信号CK的上升沿的变化发生在从数据信号DT的电平转变到下一电平转变为止的中间点附近的相位,数据信号DT就可以由时钟信号CK来进行锁存(例如,参照专利文献1)。
专利文献1:日本特开平4-293332号公报
发明内容
在信号输入初期和装置起动时等被输入的数据信号的振幅不稳定,另外有时相位抖动量会超过容许值,在这种不稳定的状态下进行所输入的数据信号的相位调整时,有可能在比特相位同步电路的相位调整范围的边界附近相位调整结束了。这种情况下,就产生在数据信号的状态稳定以后,即便欲进一步进行数据信号的相位调整也不能进行这样的问题。
例如,在上述的比特相位同步电路中,在数据信号不稳定的状态下进行了使数据信号最大限度地延迟的相位调整以后数据信号成为稳定状态的情况下,即便欲对该数据信号进一步进行使相位延迟的处理,也由于已经直至相位调整范围的边界进行延迟处理而成为不能进行这样的情况。其结果,比特相位调整电路就再次进行相位调整。而且,在进行再次的相位调整的期间,从比特相位同步电路输出的数据信号和时钟信号的相位关系尚未确定,因此后级的电路有可能无法正确地进行信号处理。
在遵循DVI(Digital Visual Interface)标准的数据收发系统中使用了上述的比特相位同步电路的情况下,即便在视频图像信号(数据信号)的刚输入之后的不稳定的阶段,利用比特相位同步电路的相位调整在可调整范围的边界附近完成,并根据相位调整不完全的视频图像信号进行了信号处理,如果在该视频图像信号的显示设备上是人们无法观察程度的出错率(接收信号针对发送信号的错误率),则或许不会特别有问题。但是,例如在HDMI(High-Definition MultimediaInterface)标准中,由于在视频图像信号上重叠有加密信号,所以当在遵循HDMI标准的数据收发系统中设想与上述同样的情形时,就会发生视频图像不能显示这样的问题。这样,在所输入的数据信号不稳定的状况下确定数据信号的相位调整将会使数据信号稳定以后的相位调整变得困难,出错率将会恶化。而且,在最坏的情况下,将不能显示视频图像。
本发明就是鉴于上述问题,以提高数据接收装置中的数据接收的可靠性作为课题的。
为了解决上述课题本发明采取的手段是,作为接收数据信号并进行预定的信号处理的数据接收装置,具有:对数据信号进行相位调整,并将数据信号和与此相对应的时钟信号设定成预定的相位关系的比特相位同步电路;以及在根据由比特相位同步电路进行了相位调整的数据信号和与此相对应的时钟信号而检测出被输入到比特相位同步电路的数据信号处于稳定状态时,输出检测信号的状态检测电路。而且,比特相位同步电路在接收到检测信号时,将数据信号的相位调整初始化。
据此,在接收到的数据信号一旦由比特相位同步电路进行相位调整,并由状态检测电路根据该进行了相位调整的数据信号和与此相对应的时钟信号而检测出该数据信号处于稳定状态时,输出检测信号,与其相应地,基于比特相位同步电路的数据信号的相位调整被初始化。由此,能在数据信号稳定以后再次进行数据信号的相位调整,数据接收的可靠性将会提高。
具体而言,状态检测电路在进行了相位调整的数据信号中检测出预定的信号模式时,输出检测信号。进而,最好是状态检测电路在多次检测出预定的信号模式时,输出上述检测信号。另外,最好是状态检测电路在以预定周期检测出预定的信号模式时,输出检测信号。
最好是上述数据接收装置具有对进行了相位调整的数据信号和与此相对应的时钟信号的输出之有无进行控制的输出控制电路,该输出控制电路在接收到检测信号时,进行相位调整后的数据信号和与此相对应的时钟信号的输出控制。
最好是上述数据接收装置具有在接收到检测信号时,根据进行了相位调整的数据信号和与此相对应的时钟信号来进行预定的信号处理的信号处理部。
上述比特相位同步电路也可以是根据数据信号生成时钟信号的时钟恢复电路。
上述数据接收装置还可以具有多个比特相位同步电路。在此情况下,状态检测电路在根据由多个比特相位同步电路的至少一个进行了相位调整的数据信号和与此相对应的时钟信号而检测出被输入到该比特相位同步电路的数据信号处于稳定状态时,输出检测信号。进而,状态检测电路还可以在根据由多个比特相位同步电路分别进行了相位调整的数据信号和与此相对应的时钟信号而检测出被输入到多个比特相位同步电路的数据信号的任何一个均处于稳定状态时,输出检测信号。
进而,最好是上述数据接收装置还具有对由多个比特相位同步电路进行了相位调整的多个数据信号和与它们相对应的多个时钟信号的输出之有无进行控制的输出控制电路。该输出控制电路在接收到检测信号时,进行相位调整后的多个数据信号和与它们相对应的多个时钟信号的输出控制。
另一方面,本发明采取的手段是,作为具有数据接收装置和数据发送装置的数据收发系统,该数据接收装置具有对被输入的数据信号进行相位调整,并将数据信号和与此相对应的时钟信号设定成预定的相位关系的比特相位同步电路,该数据发送装置对数据接收装置发送数据信号,其中,数据接收装置在能够正常地接收到经过相位调整的数据信号和与此相对应的时钟信号时,输出接收响应信号,数据发送装置在接收到接收响应信号时,输出检测信号,数据接收装置中的比特相位同步电路在接收到检测信号时,将数据信号的相位调整初始化。
据此,在从数据发送装置发送的数据信号由比特相位同步电路进行相位调整,该进行了相位调整的数据信号和与此相对应的时钟信号能够用数据接收装置正常地进行接收时,输出接收响应信号,与其相应地从数据发送装置输出检测信号。而且,通过输出检测信号,基于比特相位同步电路的数据信号的相位调整被初始化。由此,能够在由数据接收装置正常地进行接收数据信号以后再次进行数据信号的相位调整,数据接收的可靠性将会提高。
如以上那样,根据本发明,能在进行了信号输入初期、装置起动时、温度上升等状况下所接收的不稳定状态的数据信号的相位调整之后,对成为稳定状态的数据信号进行再次相位调整,从而能进行可靠性高的数据接收。
附图说明
图1是第1实施方式的数据接收装置的结构图。
图2是表示在图1的数据接收装置上附加了输出控制电路的例子的图。
图3是表示用检测信号来控制图1的数据接收装置中的信号处理部的例子的图。
图4是第2实施方式的数据接收装置的结构图。
图5是表示在图4的数据接收装置上附加了输出控制电路的例子的图。
图6是表示用检测信号来控制图4的数据接收装置中的信号处理部的例子的图。
图7是第3实施方式的数据接收装置的结构图。
图8是表示在图7的数据接收装置上附加了输出控制电路的例子的图。
图9是表示用检测信号来控制图7的数据接收装置中的信号处理部的例子的图
图10是第4实施方式的数据收发系统的结构图。
图11是比特相位同步电路的结构图。
附图标记说明
10比特相位同步电路
20状态检测电路
30信号处理部
40输出控制电路
100数据接收装置
200数据发送装置
具体实施方式
以下,参照附图对用于实施本发明的优选方式进行说明。此外,在各附图中对相同的结构要素标注相同的标记。
(第1实施方式)
图1表示本发明第1实施方式的数据信号接收装置的结构。本实施方式的数据接收装置包括比特相位同步电路10、状态检测电路20以及信号处理部30。
比特相位同步电路10接收数据信号DT和时钟信号CK,并对数据信号DT进行相位调整。具体而言,比特相位同步电路10对数据信号DT的相位进行调整以便能够由时钟信号CK进行锁存。信号处理部30根据相位调整后的数据信号DT和时钟信号CK来进行预定的信号处理。
状态检测电路20根据从比特相位同步电路10输出的数据信号DT和时钟信号CK,检测被输入到比特相位同步电路10的数据信号DT是否处于稳定状态。在此,所谓稳定状态是指关于数据信号DT其振幅为所希望的大小且抖动分量处于容许范围内。当检测出数据信号DT处于稳定状态时,状态检测电路20输出检测信号DCT。
一般而言,在数据收发系统中所传送的数据信号中,周期性地包含起始信号、同步信号、比特同步信号和帧同步信号这样的信号模式。当检测出这种信号模式时,状态检测电路20输出检测信号DCT即可。
当在尽管检测出一次信号模式就检测为数据信号DT处于稳定状态时,在因噪声等的影响而偶然检测出信号模式的情况下有可能数据接收装置产生误动作。为此,也可以使状态检测电路20在多次检测出信号模式时,输出检测信号DCT。另外,由于信号模式周期性地出现,所以还可以在状态检测电路20上设置定时器功能,当以预定周期检测出信号模式时,输出检测信号DCT。例如,在数据信号DT是视频信号的情况下,能通过检测视频图像信号中包含的水平同步信号或垂直同步信号来检测数据信号DT是否处于稳定状态。
比特相位同步电路10在接收到检测信号DCT时,将曾进行过一次的数据信号DT的相位调整初始化。即,状态检测电路20在检测出数据信号DT的稳定状态时,将由比特相位同步电路10所设定的数据信号DT与时钟信号CK的相位关系置位。当数据信号DT与时钟信号CK的相位关系被置位时,则比特相位同步电路10从可调整范围的中心附近开始再次进行已成为稳定状态的数据信号DT的相位调整,并再次设定数据信号DT与时钟信号CK的相位关系。这样,通过相位关系再次设定后的数据信号DT及时钟信号CK,就能够更为可靠地锁存数据信号DT,信号处理部30的出错率将会得以改善。
由于数据信号DT处于不稳定的状况下就有可能在信号处理部30无法进行正确的信号处理,所以最好是在信号处理部30根据稳定状态的数据信号DT和与此相对应的时钟信号CK来进行信号处理。因而,为此,还可以如图2所示那样,在本实施方式的数据接收装置上进一步设置输出控制电路40。具体而言,输出控制电路40具有进行从比特相位同步电路10所输出的数据信号DT与检测信号DCT的“与”运算的“与”门41、和进行从比特相位同步电路10所输出的时钟信号CK与检测信号DCT的“与”运算的“与”门42。由此,当数据信号DT成为稳定状态时向信号处理部30提供数据信号DT及时钟信号CK。此外,也可以取代“与”门41和42而设置例如用检测信号DCT进行开关动作的开关。
另外,还可以如图3所示那样,用检测信号DCT来控制信号处理部30。由此,当数据信号DT成为稳定状态时,在信号处理部30中根据所提供的数据信号DT和时钟信号CK来进行预定的信号处理。
然而,当认为数据信号DT和与此相对应的时钟CK从一个信道输入时,则第1实施方式的数据接收装置是接收一个信道的信号的装置。本发明并不限于这种一个信道的数据接收装置,还可以适用于多个信道的数据接收装置。以下,说明本发明的多个信道的数据接收装置。此外,在以下将要参照的各附图中的比特相位同步电路、数据信号、以及时钟信号的标记上附加表示不同信道的下标。
(第2实施方式)
图4表示本发明第2实施方式的数据信号接收装置的结构。本实施方式的数据接收装置具有N个(N为2以上的整数)比特相位同步电路10、状态检测电路20和信号处理部30。
在本实施方式的数据接收装置中,状态检测电路20根据从各比特相位同步电路10所输出的数据信号DT和时钟信号CK,检测被输入到各比特相位同步电路10的数据信号DT是否处于稳定状态。即,状态检测电路20在全部信道上被共用,检测被输入到数据接收装置的全部信道是否处于稳定状态。然后,当检测出全部信道处于稳定状态时,将检测信号DCT输出给各信道的比特相位同步电路10。各比特相位同步电路10在接收到检测信号DCT时,将曾进行过一次的数据信号DT的相位调整初始化。
此外,还可以如图5所示那样,在本实施方式的数据接收装置上设置与图2同样的输出控制电路40。另外,还可以如图6所示那样,与图3同样的,用检测信号DCT来控制本实施方式的数据接收装置中的信号处理部30。
(第3实施方式)
图7表示本发明第3实施方式的数据信号接收装置的结构。本实施方式的数据接收装置具有N个(N是2以上的整数)比特相位同步电路10、状态检测电路20以及信号处理部30。
本实施方式的数据接收装置中的状态检测电路20与第2实施方式的不同,其基于从N个比特相位同步电路10中的任意一个(在图7的例子中是信道2的比特相位同步电路10)所输出的数据信号DT和时钟信号CK,检测被输入到该比特相位同步电路10的数据信号DT是否处于稳定状态。然后,当检测出该数据信号DT处于稳定状态时,将检测信号DCT输出给全部信道的比特相位同步电路10。通过这种结构,本实施方式的数据接收装置能比第2实施方式的数据接收装置更加节省面积及省电。
关于选择N个比特相位同步电路10之中的哪一个,例如选择对遵循HDMI标准的加密所需要的信号进行收发的信道的那个信道即可。这是因为如上述那样根据HDMI标准在视频图像信号上重叠有加密信号,所以对这种重叠了加密信号的接收信号就可以要求更高的可靠性的缘故。
此外,还可以如图8所示那样,在本实施方式的数据接收装置上设置与图2同样的输出控制电路40。另外,还可以如图9所示那样,与图3同样地用检测信号DCT来控制本实施方式的数据接收装置中的信号处理部30。
(第4实施方式)
图10表示本发明第4实施方式的数据收发系统的结构。本实施方式的收发系统由数据接收装置100和数据发送装置200组成。
数据接收装置100具有比特相位同步电路10和信号处理部30。比特相位同步电路10接收从数据发送装置200输出的数据信号DT和时钟信号CK,并对数据信号DT进行相位调整。具体而言,比特相位同步电路10对数据信号DT的相位进行调整以使能由时钟信号CK进行锁存。信号处理部30根据相位调整后的数据信号DT和时钟信号CK,进行预定的信号处理、例如数据信号DT的解码等。
在这里作为收发的接口以IEEE1394为例进行说明。根据IEEE1394标准,接收到从数据发送装置200发送的数据信号DT的数据接收装置200,将表示接收状况的接收响应信号ACK返回给数据发送装置200。将这一接收响应信号ACK称为确认包(AcknowledgePacket)。由于确认包是表示接收状况的信号,通过数据发送装置200接收接收响应信号ACK,能检测在数据接收装置100中数据信号DT已被正常接收的情况。
数据发送装置200在接收到接收响应信号ACK时,输出检测信号DCT。数据接收装置100中的比特相位同步电路10在接收到检测信号DCT时,将曾进行过一次的数据信号DT的相位调整初始化。即,数据发送装置200在检测到数据信号DT已由数据接收装置100正常接收时,对由比特相位同步电路10设定后的数据信号DT与时钟信号CK的相位关系进行复位。数据信号DT的相位调整从比特相位同步电路10的可调整范围的中心附近开始再次进行,数据接收的可靠性将会提高。
此外,在上述的各实施方式中还可以使用时钟恢复电路作为比特相位同步电路10。由于时钟恢复电路从数据信号生成时钟信号,所以不需要向比特相位同步电路10输入时钟信号CK。
另外,在上述的各实施方式中,还可以使信号处理部30不是根据从比特相位同步电路10所输出的时钟信号CK进行动作,而是根据内部时钟来进行动作。
工业可利用性
由于本发明的数据接收装置能进行可靠性高的数据接收,所以对要求高可靠性的数据接收的遵循HDMI标准的系统是有用的。
Claims (11)
1.一种数据接收装置,接收数据信号并进行预定的信号处理,其特征在于,包括:
比特相位同步电路,对上述数据信号进行相位调整,并将上述数据信号和与此相对应的时钟信号设定成预定的相位关系;以及
状态检测电路,当根据由上述比特相位同步电路进行了相位调整的数据信号和与此相对应的时钟信号而检测出被输入到上述比特相位同步电路的数据信号处于稳定状态时,输出检测信号,
上述比特相位同步电路在接收到上述检测信号时,将上述数据信号的相位调整初始化。
2.根据权利要求1所述的数据接收装置,其特征在于:
上述状态检测电路在上述进行了相位调整的数据信号中检测出预定的信号模式时,输出上述检测信号。
3.根据权利要求2所述的数据接收装置,其特征在于:
上述状态检测电路在多次检测出上述预定的信号模式时,输出上述检测信号。
4.根据权利要求2所述的数据接收装置,其特征在于:
上述状态检测电路在以预定周期检测出上述预定的信号模式时,输出上述检测信号。
5.根据权利要求1所述的数据接收装置,其特征在于,
还包括:
输出控制电路,对上述进行了相位调整的数据信号和与此相对应的时钟信号的输出之有无进行控制,
上述输出控制电路在接收到上述检测信号时,对上述进行了相位调整的数据信号和与此相对应的时钟信号的输出进行控制。
6.根据权利要求1所述的数据接收装置,其特征在于,
还包括:
信号处理部,在接收到上述检测信号时,根据上述进行了相位调整的数据信号和与此相对应的时钟信号来进行上述预定的信号处理。
7.根据权利要求1所述的数据接收装置,其特征在于:
上述比特相位同步电路是根据上述数据信号生成上述时钟信号的时钟恢复电路。
8.根据权利要求1所述的数据接收装置,其特征在于:
包括多个上述比特相位同步电路,
上述状态检测电路当根据由上述多个比特相位同步电路中的至少一个进行了相位调整的数据信号和与此相对应的时钟信号而检测出被输入到该比特相位同步电路的数据信号处于稳定状态时,输出上述检测信号。
9.根据权利要求8所述的数据接收装置,其特征在于:
上述状态检测电路当根据由上述多个比特相位同步电路分别进行了相位调整的数据信号和与此相对应的时钟信号而检测出被输入到上述多个比特相位同步电路的数据信号中的任何一个均处于稳定状态时,输出上述检测信号。
10.根据权利要求8所述的数据接收装置,其特征在于,
还包括:
输出控制电路,对由上述多个比特相位同步电路进行了相位调整的多个数据信号和与它们相对应的多个时钟信号的输出之有无进行控制,
上述输出控制电路在接收到上述检测信号时,对上述进行了相位调整的多个数据信号和与它们相对应的多个时钟信号的输出进行控制。
11.一种数据收发系统,具有数据接收装置和数据发送装置,上述数据接收装置具有对被输入的数据信号进行相位调整并将上述数据信号和与此相对应的时钟信号设定成预定的相位关系的比特相位同步电路,上述数据发送装置用于向上述数据接收装置发送上述数据信号,上述数据收发系统的特征在于:
上述数据接收装置在能正常地接收到上述进行了相位调整的数据信号和与此相对应的时钟信号时,输出接收响应信号,
上述数据发送装置在接收到上述接收响应信号时,输出检测信号,
上述数据接收装置中的比特相位同步电路在接收到上述检测信号时,将上述数据信号的相位调整初始化。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005243900 | 2005-08-25 | ||
JP243900/2005 | 2005-08-25 | ||
PCT/JP2006/313705 WO2007023620A1 (ja) | 2005-08-25 | 2006-07-10 | データ受信装置及びデータ送受信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101243639A true CN101243639A (zh) | 2008-08-13 |
CN101243639B CN101243639B (zh) | 2011-09-28 |
Family
ID=37771371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800298673A Expired - Fee Related CN101243639B (zh) | 2005-08-25 | 2006-07-10 | 数据接收装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7957498B2 (zh) |
JP (1) | JP4682206B2 (zh) |
CN (1) | CN101243639B (zh) |
WO (1) | WO2007023620A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104579325A (zh) * | 2013-10-10 | 2015-04-29 | 瑞昱半导体股份有限公司 | 数据接收装置与方法 |
CN107925558A (zh) * | 2015-08-26 | 2018-04-17 | 堺显示器制品株式会社 | 数据收发装置及显示装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105100527A (zh) * | 2015-07-14 | 2015-11-25 | 惠州Tcl移动通信有限公司 | 一种基于移动终端的智能家电控制方法及移动终端、附件 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2749208B2 (ja) | 1991-03-22 | 1998-05-13 | 株式会社日立製作所 | ビット位相同期回路 |
US5208833A (en) * | 1991-04-08 | 1993-05-04 | Motorola, Inc. | Multi-level symbol synchronizer |
JPH05219040A (ja) * | 1992-02-05 | 1993-08-27 | Fujitsu Ltd | 高速受信信号の位相調整回路 |
DE4427972C1 (de) * | 1994-08-08 | 1995-07-27 | Siemens Ag | Integrierbare Taktrückgewinnungsschaltung |
US5838749A (en) * | 1995-06-05 | 1998-11-17 | Broadband Communications Products, Inc. | Method and apparatus for extracting an embedded clock from a digital data signal |
US5898842A (en) * | 1996-10-31 | 1999-04-27 | Intel Corporation | Network controller adapter that prevents loss of data received or transmitted |
US6980616B1 (en) * | 1999-01-19 | 2005-12-27 | Sharp Kabushiki Kaisha | Transmission method and device |
US6137850A (en) * | 1999-08-18 | 2000-10-24 | Hughes Electronics Corporation | Digital bit synchronizer for low transition densities |
JP2001197052A (ja) * | 2000-01-13 | 2001-07-19 | Nec Corp | フレーム同期検出回路 |
US7221725B2 (en) * | 2003-06-27 | 2007-05-22 | Sigmatel, Inc. | Host interface data receiver |
US7149914B1 (en) * | 2003-09-26 | 2006-12-12 | Altera Corporation | Clock data recovery circuitry and phase locked loop circuitry with dynamically adjustable bandwidths |
US7532697B1 (en) * | 2005-01-27 | 2009-05-12 | Net Logic Microsystems, Inc. | Methods and apparatus for clock and data recovery using a single source |
-
2006
- 2006-07-10 JP JP2007532031A patent/JP4682206B2/ja not_active Expired - Fee Related
- 2006-07-10 WO PCT/JP2006/313705 patent/WO2007023620A1/ja active Application Filing
- 2006-07-10 CN CN2006800298673A patent/CN101243639B/zh not_active Expired - Fee Related
- 2006-07-10 US US11/995,423 patent/US7957498B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104579325A (zh) * | 2013-10-10 | 2015-04-29 | 瑞昱半导体股份有限公司 | 数据接收装置与方法 |
CN104579325B (zh) * | 2013-10-10 | 2017-09-05 | 瑞昱半导体股份有限公司 | 数据接收装置与方法 |
CN107925558A (zh) * | 2015-08-26 | 2018-04-17 | 堺显示器制品株式会社 | 数据收发装置及显示装置 |
CN107925558B (zh) * | 2015-08-26 | 2020-10-16 | 堺显示器制品株式会社 | 数据收发装置及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4682206B2 (ja) | 2011-05-11 |
WO2007023620A1 (ja) | 2007-03-01 |
CN101243639B (zh) | 2011-09-28 |
US7957498B2 (en) | 2011-06-07 |
JPWO2007023620A1 (ja) | 2009-03-26 |
US20090086852A1 (en) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6724328B1 (en) | Byte alignment for serial data receiver | |
EP1396131B1 (en) | Methods and systems for sending side-channel data during data inactive period | |
EP1813039B1 (en) | Method and apparatus for aligning data in a wide, high-speed, source synchronous parallel link | |
US10484164B2 (en) | Clock and data recovery for pulse based multi-wire link | |
EP2334003B1 (en) | Asymmetrical i/o devices and system | |
TW201521408A (zh) | 以最小的實體層改變及沒有協定改變而增強行動產業處理器介面界定實體層介面之鏈結速率之方法 | |
WO2008130878A2 (en) | Techniques for improved timing control of memory devices | |
CN104765706A (zh) | 基于数字校准的长距离mipi d-phy串行链路的偏斜消除 | |
US11509410B2 (en) | Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device | |
US7254201B2 (en) | Clock and data recovery circuit and method | |
CN101243639B (zh) | 数据接收装置 | |
CN101300773A (zh) | 数据接口及寻求同步的方法 | |
US9490964B2 (en) | Symbol transition clocking clock and data recovery to suppress excess clock caused by symbol glitch during stable symbol period | |
EP2930874B1 (en) | Duplex transmission device and switching system thereof | |
CN110706674A (zh) | 时钟恢复装置和源极驱动器 | |
KR0158645B1 (ko) | 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로 | |
US8520792B2 (en) | Phase adjusting device and camera | |
JPH0964855A (ja) | 遅延挿脱回路及び該回路を備えるデータ通信装置 | |
JP2004228915A (ja) | デジタル信号中継伝送装置 | |
JP2015176424A (ja) | 信号受信回路、信号伝送システム、信号受信方法及びプログラム | |
JP2006243164A (ja) | Lcdインタフェイス装置 | |
EP1865648A3 (en) | Phase adjustment apparatus and method for a memory device signaling system | |
JPH04256241A (ja) | 信号送信装置 | |
JPS61214635A (ja) | デ−タ伝送方式 | |
JP2011077684A (ja) | 電子回路ユニット、シリアル伝送システム、および伝送制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20151106 Address after: Kanagawa Patentee after: Co., Ltd. Suo Si future Address before: Osaka Japan Patentee before: Matsushita Electric Industrial Co., Ltd. |
|
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110928 Termination date: 20210710 |
|
CF01 | Termination of patent right due to non-payment of annual fee |