JP2006243164A - Lcdインタフェイス装置 - Google Patents
Lcdインタフェイス装置 Download PDFInfo
- Publication number
- JP2006243164A JP2006243164A JP2005056197A JP2005056197A JP2006243164A JP 2006243164 A JP2006243164 A JP 2006243164A JP 2005056197 A JP2005056197 A JP 2005056197A JP 2005056197 A JP2005056197 A JP 2005056197A JP 2006243164 A JP2006243164 A JP 2006243164A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- lcd
- serial
- vertical
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】LCDに対する信号線を削減すること。
【解決手段】ASIC10は、LCD20に伝送する画像データ信号を生成するLCDデータ生成部14と、上記LCDの内部レジスタアクセス用のシリアル信号を生成するシリアル制御部15と、垂直帰線期間を判別するLCD制御部13と、該判別結果に基づいて、上記画像データ信号の一部または上記シリアル信号を切り替えて出力するセレクタ16と、該セレクタにより切り替えられた画像データ信号の一部またはシリアル信号をLCDに伝送する複数の信号線DATA2/DI、DATA1/CS、DATA0/SCKと、を備え、LCD20は、垂直帰線期間を判別する垂直カウントデコード部23と、該判別結果に基づいて、上記複数の信号線により伝送されてきた信号から、上記シリアル信号を抽出するシリアル信号マスク部24と、を備える。
【選択図】 図1
【解決手段】ASIC10は、LCD20に伝送する画像データ信号を生成するLCDデータ生成部14と、上記LCDの内部レジスタアクセス用のシリアル信号を生成するシリアル制御部15と、垂直帰線期間を判別するLCD制御部13と、該判別結果に基づいて、上記画像データ信号の一部または上記シリアル信号を切り替えて出力するセレクタ16と、該セレクタにより切り替えられた画像データ信号の一部またはシリアル信号をLCDに伝送する複数の信号線DATA2/DI、DATA1/CS、DATA0/SCKと、を備え、LCD20は、垂直帰線期間を判別する垂直カウントデコード部23と、該判別結果に基づいて、上記複数の信号線により伝送されてきた信号から、上記シリアル信号を抽出するシリアル信号マスク部24と、を備える。
【選択図】 図1
Description
本発明は、LCDと該LCDを駆動制御するASICとからなるLCDインタフェイス装置に関する。
デジタルカメラにおいて、撮影した画像を表示させるための表示装置として、LCDが広く用いられている。
このLCDをデジタルで制御して画像を表示させる際、LCDを駆動制御するドライブ回路をLSI化したASICからLCDにインタフェイス信号を供給するために多数の信号線が必要であった。
例えば、図5(A)に示すように、現在のデジタルカメラのLCDインタフェイス装置は、ASIC1からLCD2へのインタフェイス信号線として14本の信号線を使用している。その内訳は、データ転送クロックCLK用の信号線が1本、水平同期信号HSYNC用の信号線が1本、垂直同期信号VSYNC用の信号線が1本、画像データ信号DATA0〜DATA7用に信号線が8本、LCD2の内部レジスタアクセス用のシリアル信号線が3本である。ここで、3本のシリアル信号線の内訳は、シリアル転送用クロックSCK用の信号線が1本、シリアル転送用チップセレクト信号CS用の信号線が1本、シリアル転送用データ信号DI用の信号線が1本である。
図5(B)は、このようなインタフェイス信号のタイミングを表したタイミングチャートを示している。ここで、データ転送クロックCLKは、画像データ信号DATA0〜DATA7及び水平同期信号HSYNC、垂直同期信号VSYNCが出力される基準クロックであり、それらの信号DATA0〜DATA7,HSYNC及びVSYNCは、このデータ転送クロックCLKに同期して出力される。垂直同期信号VSYNCは、1画面に1回出力される信号であり、水平同期信号HSYNCは、1ラインごとに出力される信号である。画像データ信号DATA0〜DATA7は、表示するデジタルデータを出力する。シリアル転送用クロックSCKは、LCD2の内部レジスタにアクセスする際の基準クロックであり、シリアル転送用チップセレクト信号CS及びシリアル転送用データ信号DIは、このシリアル転送用クロックSCKに同期して出力される。シリアル転送用チップセレクト信号CSは、シリアル転送を有効にする信号で、この信号がアクティブの場合のみ、シリアル転送が有効になる。シリアル転送用データ信号DIは、LCD2の内部レジスタのアドレスとデータを転送する信号である。なお、LCD2の内部レジスタへ転送されるデータとは、LCD2の明るさ設定や反転表示設定のための制御データである。
ASICを開発する上で、外部出力端子を減らせることは、コスト的に有利になることが多い。また、その減らした分を他の機能に割り当てたりできるので、なるだけ必要な外部主力端子を減らしたいという要望がある。
特許文献1には、画像信号伝送装置において、画像信号を伝送するケーブルの本数を削減する技術が開示されている。これは、色信号と水平同期信号を多重化して送信し、受信側で色信号と水平同期信号を分離するというものである。
特開平7−336697号公報
上述したように、ASICの外部出力端子を減らすことが望まれている。
本発明は上記のような実情に鑑みてなされたもので、その目的とするところは、LCDに対する信号線を削減することが可能なLCDインタフェイス装置を提供することにある。
請求項1記載の発明は、LCDと該LCDを駆動制御する制御ICとからなるLCDインタフェイス装置において、上記制御ICは、上記LCDに伝送する画像データ信号を生成する画像データ信号生成手段と、上記LCDの内部レジスタアクセス用のシリアル信号を生成するシリアル信号生成手段と、垂直帰線期間を判別する判別手段と、上記判別手段の判別結果に基づいて、上記画像データ信号生成手段により生成された画像データ信号または上記シリアル信号生成手段により生成されたシリアル信号を切り替えて出力する切替手段と、上記切替手段により切り替えられた画像データ信号の一部またはシリアル信号を上記LCDに伝送する複数の信号線と、を具備し、上記LCDは、垂直帰線期間を判別する判別手段と、上記判別手段の判別結果に基づいて、上記複数の信号線により伝送されてきた信号から、上記シリアル信号を抽出する抽出手段と、を具備したことを特徴とする。
請求項2記載の発明は、上記請求項1記載の発明において、上記制御ICの切替手段は、上記制御ICの判別手段が垂直帰線期間と判別した期間に、上記シリアル信号を出力するよう切り替え、上記LCDの抽出手段は、上記LCDの判別手段が垂直帰線期間と判別した期間、上記シリアル信号を抽出する、ことを特徴とする。
請求項3記載の発明は、上記請求項2記載の発明において、上記制御ICは、垂直同期信号と水平同期信号を、それぞれアクティブ期間の時間的長さを変えて表現した一つの同期信号として生成する同期信号生成手段と、上記同期信号生成手段で生成した同期信号をLCDに伝送する1本の信号線と、を更に具備し、上記LCDは、上記1本の信号線により伝送されてきた同期信号から、そのアクティブ期間の時間的長さに基づいて垂直同期信号と水平同期信号を抽出する同期信号抽出手段を更に具備する、ことを特徴とする。
請求項4記載の発明は、上記請求項1記載の発明において、上記制御ICの判別手段は、垂直同期信号を検出する垂直同期信号検出手段を含み、上記制御ICの切替手段は、上記垂直同期信号検出手段が、電源投入後、最初の垂直同期信号を検出するまでの期間、上記シリアル信号を出力するよう切り替える、ことを特徴とする。
請求項1記載の発明によれば、画像データ信号の一部とシリアル信号とを兼用することにより、LCDへの信号線を削減することができる。
請求項2記載の発明によれば、上記請求項1記載の発明の効果に加えて、垂直帰線期間にLCDにアクセスするという条件により、制御ICとLCDとでシリアル信号の切り替え及び抽出のタイミングを確実に合わせることができる。
請求項3記載の発明によれば、上記請求項2記載の発明の効果に加えて、垂直同期信号と水平同期信号を1本の信号線で伝送できるので、LCDへの信号線を更に削減することができる。
請求項4記載の発明によれば、上記請求項1記載の発明の効果に加えて、電源投入時に確実にLCDの内部レジスタにアクセスすることができ、電源投入時のLCDの誤作動を防止できる。
(一実施形態の構成)
以下、本発明の一実施形態に係るLCDインタフェイス装置について図面を参照して説明する。
以下、本発明の一実施形態に係るLCDインタフェイス装置について図面を参照して説明する。
図1(A)はその構成を示す図であり、本実施形態においては、制御ICであるASIC10からLCD20へのインタフェイス信号線として10本の信号線を使用するのみとなっている。
その内訳は、データ転送クロックCLK用の信号線が1本、水平及び垂直同期信号HSYNC/VSYNC用の信号線が1本、画像データ信号のうち上位5ビット(DATA3〜DATA7)用に専用の信号線が5本、画像データ信号のうち最下位ビット(DATA0)とシリアル転送用クロックSCKとを兼用した信号線が1本、画像データのうち最下位から1ビット目(DATA1)とシリアル転送用チップセレクト信号CSとを兼用した信号線が1本、画像データのうち最下位から2ビット目(DATA2)とシリアル転送用データ信号DIとを兼用した信号線が1本である。
図1(B)は、上記ASIC10の内部構成を示す図である。このASIC10は、水平カウンタ11、垂直カウンタ12、判別手段及び同期信号生成手段として機能するLCD制御部13、画像データ信号生成手段として機能するLCDデータ生成部14、シリアル信号生成手段として機能するシリアル制御部15、及び切替手段として機能するセレクタ16から構成されている。
ここで、水平カウンタ11は、不図示CPU等の動作クロックを計数し、そのカウント値をLCD制御部13に出力するものである。LCD制御部13は、この水平カウンタ11のカウントに応じてLCD20に供給するデータ転送クロックCLKを生成出力する。また、そのカウント値に基づき1ライン分を判別して、1ライン分を計数したとき、この水平カウンタ11をリセットすると共に、水平及び垂直同期信号HSYNC/VSYNCにおける水平同期信号としてアクティブ信号をLCD20に出力する。
垂直カウンタ12は、上記水平カウンタ11のリセット数を計数し、そのカウント値をLCD制御部13に出力するものである。LCD制御部13は、1画面に対応するライン数を例えば240ラインとすれば、この垂直カウンタ12のカウント値が241ラインを示したときに1画面分と判別し、この垂直カウンタ12をリセットすると共に、水平及び垂直同期信号HSYNC/VSYNCにおける垂直同期信号としてアクティブ信号をLCD20に出力する。また、垂直カウンタ12のカウント値が241ラインを計数してからリセットされて次フィールドの1ライン目を掲示するまでの間である垂直帰線期間、あるいはCPUからのCPUデータによってパワーオンを検出したとき、シリアルモードステータス信号を生成してLCDデータ生成部14及びセレクタ16に出力する。ここで、本実施形態では、詳細は後述するが、モードとして、シリアル転送用のシリアルモードと画像データ信号転送用のLCDモードとを有しており、シリアルモードステータス信号は、現在、シリアルモードであることを示す信号である。
LCDデータ生成部14は、上記LCD制御部13からのシリアルモードステータス信号と不図示の外部回路から与えられる表示データとに基づいて、LCD20に表示するLCDデータを生成するものである。なお、本実施形態では、詳細は後述するがシリアルモード時には画像データ信号DATA3〜DATA7はLCD20側で無視されるようになっている。従って、この場合には、該LCDデータ生成部14では、どのような画像データ信号を生成して出力しても構わないが、例えば、本実施形態では、8ビット全てに黒に相当する画像データ信号を出力する。なお、LCDモード時には、表示データに基づいて生成した8ビットの画像データ信号を出力することは勿論である。
シリアル制御部15は、上記動作クロックに従ってシリアル転送用クロックSCKを生成出力すると共に、上記CPUデータに従ってシリアル転送用チップセレクト信号CS及びシリアル転送用データ信号DIを生成して出力するものである。
そして、セレクタ16は、上記LCD制御部か13からのモードステータス信号に応じて、3本の信号線(DATA2/DI、DATA1/CS、DATA0/SCK)に出力する信号として、上記LCDデータ生成部14からの画像データ信号の下位3ビット(DATA2〜DATA0)と、上記シリアル制御部15からの3つの信号(DI,CS,SCK)との何れかをLCD20に対し選択的に出力するものである。
このような構成により、画像データ信号の最下位3ビットをLCD20の内部レジスタアクセス用のシリアル信号と兼用させ、そのための3つの信号出力端子(即ち3本の信号線)を、垂直帰線期間のみシリアル転送用に切り替える。
図1(C)は、上記LCD20の内部構成を示す図である。このLCD20は、同期信号抽出手段として機能する水平・垂直信号検出部21、垂直カウンタ22、判別手段として機能する垂直カウントデコード部23、抽出手段として機能するシリアル信号マスク部24、及びシリアル制御部25から構成されている。
ここで、水平・垂直信号検出部21は、ASIC10から供給されるクロックCLKと水平及び垂直同期信号HSYNC/VSYNCとを入力として、水平同期信号を検出して水平検出信号HDを、また垂直同期信号を検出して垂直検出信号VDを、それぞれ垂直カウンタ22に出力するものである。
垂直カウンタ22は、上記垂直検出信号VDによりリセットされ、上記水平検出信号HDを計数する。垂直カウントデコード部23は、この垂直カウンタ22のカウント値をデコードして、垂直帰線期間の間、シリアルモード切替信号をシリアル信号マスク部24に出力する。
シリアル信号マスク部24は、上記DATA2/DI、DATA1/CS、DATA0/SCKの3本の信号線によって上記ASIC10から供給される信号が入力されており、上記シリアルモード切替信号が供給されるまで、それら3本の信号線で与えられる信号を遮断し、上記シリアルモード切替信号の供給に応じて、上記遮断を中止し、上記3本の信号線で与えられる信号を次段のシリアル制御部25に供給する。シリアル制御部25は、ASIC10から供給されるクロックCLKに従って、それら3本の信号線で与えられる信号から図示しない内部レジスタへの書き込みデータを生成して、出力するものである。
(一実施形態の動作)
次に、上記のような構成のLCDインタフェイス装置の動作について説明する。
次に、上記のような構成のLCDインタフェイス装置の動作について説明する。
本実施形態においては、上述したように、従来は水平同期信号HSYNCと垂直同期信号VSYNC用に2本必要であった信号線を、水平及び垂直同期信号HSYNC/VSYNCとして1本の信号線で、ASIC10からLCD20に供給するようにしている。この水平及び垂直同期信号HSYNC/VSYNCは、図2(A)に示すように、水平同期のアクティブ期間の長さと垂直同期のアクティブ期間の長さとを変えている。このような信号とすることにより、LCD20側では、そのアクティブ期間の長さを判別することで、垂直同期か水平同期かを判別することが可能である。
即ち、LCD20の水平・垂直信号検出部21では、図2(B)に示すように、水平及び垂直同期信号HSYNC/VSYNCと、該水平及び垂直同期信号HSYNC/VSYNCを1クロック分シフトした信号とから立下りエッジ検出信号を生成する。そして、上記水平及び垂直同期信号HSYNC/VSYNCのアクティブ期間を計数し、上記立下りエッジ検出信号がアクティブになったときの計数値によりアクティブ期間の長さを判別して、上記垂直検出信号VD又は水平検出信号HDを出力する。
また、本実施形態では、上述したように、画像データ信号の最下位3ビットをLCD内部レジスタアクセス用のシリアル信号と兼用させ、その3本の信号線を、垂直帰線期間のみシリアル転送用に切り替えるものであるが、該LCDインタフェイス装置を組み込んだ機器をパワーオンした直後は、LCD20の内部レジスタにデータが書き込まれていないので、まず、その内部レジスタにデータを書き込むことが必要である。
そのため、図3(A)に示すように、ASIC10では、LCD制御部13が、CPUからのCPUデータとしてパワーON信号を受けると、まずシリアルモードとなり(ステップS11)、垂直同期信号が検出されるまで(ステップS12)、そのシリアルモードを継続する。
このパワーオン後のシリアルモードでは、図4(A)に示すように、パワーオン後最初の垂直同期信号が出力されるまでは、画像データ信号の最下位3ビット(DATA2〜DATA0)のための信号出力端子(信号線DATA2/DI、DATA1/CS、DATA0/SCK)をシリアル転送用に切り替える。このように、画像データ信号とLCD20の内部レジスタアクセス用のシリアル信号とを兼用させることで、3本の信号出力端子及び信号線を削減することができる。
なお、LCD20側では、このパワーオン後は、内部レジスタの初期設定を行うようになっている。これは、強制的に、垂直カウントデコード部23よりシリアルモード切替信号をシリアル信号マスク部24に出力することで、上記DATA2/DI、DATA1/CS、DATA0/SCKの3本の信号線によって供給された信号を、シリアル信号マスク部24を介してシリアル制御部25に供給して、内部レジスタへの書き込みデータを生成して書き込みを行うものである。この場合、図4(A)に示すように、このシリアルモードに切り替わったとき、シリアル転送用チップセレクト信号CSの最初の非アクティブ状態を検出するまでは、シリアル転送用データ信号DIは無効とし、非アクティブ状態を検出した後のデータ通信のみを有効とする。
そして、ASIC10では、垂直同期信号が検出されると(ステップS12)、LCDモードに移行して、画像データ信号の最下位3ビット(DATA2〜DATA0)のための信号出力端子(信号線DATA2/DI、DATA1/CS、DATA0/SCK)を画像データ信号転送用に切り替える(ステップS13)。即ち、8本の信号線(DATA7〜DATA3、DATA2/DI、DATA1/CS、DATA0/SCK)を用いて画像データの転送を行う。そして、LCD制御部13は、241ライン目を検出したとき(ステップS14)、上記ステップS11に戻ってシリアルモードとする。
図4(B)は、LCD20に表示中の画像データ信号とシリアル信号の切り替えタイミングを示した図である。本実施形態では、上述したように、画像データ信号の最下位ビット(DATA0)とシリアル転送用クロックSCKと兼用させ、画像データ信号の最下位から1ビット目(DATA1)とシリアル転送用チップセレクト信号CSと兼用させ、画像データ信号の最下位から2ビット目(DATA2)とシリアル転送用データ信号DIと兼用させている。1画面のライン数を240ラインとし、次の表示画面の1ライン目まで、画像データの最下位3ビットのための信号出力端子(信号線)をシリアル転送用に切り替える。即ち、表示の垂直帰線期間だけ、画像データ信号の一部はシリアルモードとして動作する。
なお、LCD20側では、図3(B)に示すように、LCDモード時には、水平・垂直信号検出部21は、まず、垂直カウンタ22の初期化を行う(ステップS21)。ここで、垂直同期信号が検出されると(ステップS22)、該水平・垂直信号検出部21から垂直検出信号VDが垂直カウンタ22のリセット端子に供給されるので、垂直同期信号の検出毎にこの初期化が繰り返されるようになっている。
そして、垂直同期信号が検出されない場合には(ステップS22)、水平・垂直信号検出部21は、更に、水平同期信号の検出を行い、それが検出されない場合には(ステップS23)、上記ステップS22に戻る。そして、水平同期信号が検出されると(ステップS23)、該水平・垂直信号検出部21から水平検出信号HDが垂直カウンタ22に供給されるので、垂直カウンタ22のカウント値がインクリメントとされる(ステップS24)。このステップS22乃至ステップS24が繰り返され、垂直カウンタ22で241ライン目をカウントしたことを垂直カウントデコード部23が検出すると(ステップS25)、シリアルモード切替信号を生成してシリアル信号マスク部24に供給することで(ステップS26)、内部レジスタへのデータの書き込みが可能となる。この場合、図4(B)に示すように、このシリアルモードに切り替わったとき、シリアル転送用チップセレクト信号CSの最初の非アクティブ状態を検出するまでは、シリアル転送用データ信号DIは無効とし、非アクティブ状態を検出した後のデータ通信のみを有効とする。
そしてその後、上記ステップS22に戻り、垂直同期信号の検出に応じて、垂直カウンタ22の初期化が行われて、LCDモードに戻ることになる。
以上のように、本実施形態に係るLCDインタフェイス装置は、図3(C)に示すように、パワーオン時にはシリアルモードとなって、信号線DATA2/DI、DATA1/CS、DATA0/SCKをシリアル転送用に切り替えてLCD20の内部レジスタへのデータ転送を行い、垂直同期信号の検出に応じてLCDモードに移行して、それら3本の信号線を画像データ信号転送用に切り替えてLCD20に画像データを転送する。そして、該LCDモードにおいて、241ライン目の検出(またはパワーオフ)に応じてシリアルモードに切り替える。
このように、画像データ信号の最下位3ビットをLCD内部レジスタアクセス用のシリアル信号と兼用させ、その3本の信号線を、垂直帰線期間のみシリアル転送用に切り替え使用することで、従来よりもASIC10の信号出力端子(及び信号線)を3個(及び3本)削減できる。また、垂直同期信号と水平同期信号を、それぞれアクティブ期間の長さを変えることで1本の同期信号としてまとめることにより、従来よりもASIC10の信号出力端子(及び信号線)を1個(及び1本)削減できる。従って、合計、4個(及び4本)の信号出力端子(及び信号線)の削減が可能となる。
以上、実施形態を説明したが、本発明は上記実施形態に限らず、その要旨を逸脱しない範囲内で種々変形して実施することが可能であるものとする。
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
10…ASIC、 11…水平カウンタ、 12…垂直カウンタ、 13…LCD制御部、 14…LCDデータ生成部、 15…シリアル制御部、 16…セレクタ、 20…LCD、 21…水平・垂直信号検出部、 22…垂直カウンタ、 23…垂直カウントデコード部、 24…シリアル信号マスク部、 25…シリアル制御部。
Claims (4)
- LCDと該LCDを駆動制御する制御ICとからなるLCDインタフェイス装置において、
上記制御ICは、
上記LCDに伝送する画像データ信号を生成する画像データ信号生成手段と、
上記LCDの内部レジスタアクセス用のシリアル信号を生成するシリアル信号生成手段と、
垂直帰線期間を判別する判別手段と、
上記判別手段の判別結果に基づいて、上記画像データ信号生成手段により生成された画像データ信号の一部または上記シリアル信号生成手段により生成されたシリアル信号を切り替えて出力する切替手段と、
上記切替手段により切り替えられた画像データ信号の一部またはシリアル信号を上記LCDに伝送する複数の信号線と、
を具備し、
上記LCDは、
垂直帰線期間を判別する判別手段と、
上記判別手段の判別結果に基づいて、上記複数の信号線により伝送されてきた信号から、上記シリアル信号を抽出する抽出手段と、
を具備したことを特徴とするLCDインタフェイス装置。 - 上記制御ICの切替手段は、上記制御ICの判別手段が垂直帰線期間と判別した期間に、上記シリアル信号を出力するよう切り替え、
上記LCDの抽出手段は、上記LCDの判別手段が垂直帰線期間と判別した期間、上記シリアル信号を抽出する、
ことを特徴とする請求項1に記載のLCDインタフェイス装置。 - 上記制御ICは、
垂直同期信号と水平同期信号を、それぞれアクティブ期間の時間的長さを変えて表現した一つの同期信号として生成する同期信号生成手段と、
上記同期信号生成手段で生成した同期信号をLCDに伝送する1本の信号線と、
を更に具備し、
上記LCDは、上記1本の信号線により伝送されてきた同期信号から、そのアクティブ期間の時間的長さに基づいて垂直同期信号と水平同期信号を抽出する同期信号抽出手段を更に具備する、
ことを特徴とする請求項2に記載のLCDインタフェイス装置。 - 上記制御ICの判別手段は、垂直同期信号を検出する垂直同期信号検出手段を含み、
上記制御ICの切替手段は、上記垂直同期信号検出手段が、電源投入後、最初の垂直同期信号を検出するまでの期間、上記シリアル信号を出力するよう切り替える、
ことを特徴とする請求項1に記載のLCDインタフェイス装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005056197A JP2006243164A (ja) | 2005-03-01 | 2005-03-01 | Lcdインタフェイス装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005056197A JP2006243164A (ja) | 2005-03-01 | 2005-03-01 | Lcdインタフェイス装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006243164A true JP2006243164A (ja) | 2006-09-14 |
Family
ID=37049658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005056197A Pending JP2006243164A (ja) | 2005-03-01 | 2005-03-01 | Lcdインタフェイス装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006243164A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011158660A (ja) * | 2010-01-29 | 2011-08-18 | Fujitsu Frontech Ltd | 表示システム、入出力装置、および表示装置 |
-
2005
- 2005-03-01 JP JP2005056197A patent/JP2006243164A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011158660A (ja) * | 2010-01-29 | 2011-08-18 | Fujitsu Frontech Ltd | 表示システム、入出力装置、および表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9093020B2 (en) | Mode conversion method, and display driving integrated circuit and image processing system using the method | |
US8390613B2 (en) | Display driver integrated circuits, and systems and methods using display driver integrated circuits | |
CN109036241B (zh) | 显示驱动设备和显示驱动设备的操作方法 | |
JP2006268260A (ja) | データ転送制御装置及び電子機器 | |
TWI559215B (zh) | 顯示系統及其操作方法 | |
CN108293149B (zh) | 影像显示装置 | |
KR101885331B1 (ko) | 디스플레이 드라이버의 동작 방법과 상기 디스플레이 드라이버를 포함하는 시스템 | |
CN103886849A (zh) | 用于对齐帧数据的技术 | |
KR102505197B1 (ko) | 표시 장치 및 그것의 구동 방법 | |
JP2010096956A (ja) | 表示パネル用駆動回路、表示パネルモジュール、表示装置および表示パネルの駆動方法 | |
JP2020101709A (ja) | 表示ドライバ及びその動作方法 | |
JP2010134463A (ja) | データストリームを利用した送受信システムのインターフェース方法 | |
US20150138259A1 (en) | Driving device for driving display unit | |
KR20050028325A (ko) | 디스플레이장치 및 그 제어방법 | |
EP3716260B1 (en) | Receiving circuit and signal processing method for high definition multimedia interface | |
JP2006243164A (ja) | Lcdインタフェイス装置 | |
KR101054349B1 (ko) | 데이터 속도를 보완하는 고화질 전광판 디스플레이 시스템 | |
JP2004302415A (ja) | 液晶表示装置 | |
US9953599B2 (en) | Display device and driving board | |
KR100806689B1 (ko) | 다중 실장 카메라 모듈 및 이를 구비한 이동 통신 단말기 | |
US20090185628A1 (en) | Receiving circuit | |
JP2006208450A (ja) | 液晶表示装置の制御方法および携帯型情報機器 | |
JP3290744B2 (ja) | Crt表示装置の制御方式 | |
WO2018163554A1 (ja) | 画像センサ、および伝送システム | |
KR100416786B1 (ko) | 플라즈마 표시장치의 화면저장 및 인쇄장치 |