JP4676078B2 - 多芯ケーブル検査方法および多芯ケーブル検査装置 - Google Patents
多芯ケーブル検査方法および多芯ケーブル検査装置 Download PDFInfo
- Publication number
- JP4676078B2 JP4676078B2 JP2001053374A JP2001053374A JP4676078B2 JP 4676078 B2 JP4676078 B2 JP 4676078B2 JP 2001053374 A JP2001053374 A JP 2001053374A JP 2001053374 A JP2001053374 A JP 2001053374A JP 4676078 B2 JP4676078 B2 JP 4676078B2
- Authority
- JP
- Japan
- Prior art keywords
- detection
- voltage
- pin
- detected
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Electric Cable Installation (AREA)
- Laying Of Electric Cables Or Lines Outside (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Of Devices, Machine Parts, Or Other Structures Thereof (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、第１および第２のコネクタの各ピンに予め規定した対応関係で複数のケーブルの両端部がそれぞれ接続される多芯ケーブルに対して、そのケーブル接続状態を検査する多芯ケーブル検査方法、およびその多芯ケーブル検査方法を実行可能な多芯ケーブル検査装置に関するものである。
【０００２】
【従来の技術】
この種の多芯ケーブル検査方法として、特許第２８９８２２３号公報に開示された多芯ケーブル検査方法が知られている。この多芯ケーブル検査方法では、複数の対の導体（ケーブル）を有すると共に両端にコネクタ（３０，３０）が接続された多芯ケーブルとしてのＬＡＮケーブル（１０）における各導体の断線や短絡等の結線エラーを検出する。その検査方法の概要について説明すると、まず、ＬＡＮケーブル（１０）の一端（近端）のコネクタ（３０）に試験装置（５０）を接続し、他端（遠端）のコネクタ（３０）に識別器（６０）を接続する。次いで、試験対象のＬＡＮケーブル（１０）内の導体対に試験装置（５０）から試験用信号を出力する。この場合、識別器（６０）は試験対象のＬＡＮケーブル（１０）内の導体対に既知のリターン路を構成するため、試験装置（５０）は、この導体対間の回路パラメータ（抵抗値等）を測定することによって、導体対に接続されたリターン路に特有の既知の電気パラメータを取得する。続いて、試験装置（５０）は、取得した電気パラメータと所定値（導体対が正常の場合の電気パラメータ）とを比較して導体対の接続状態が正常であるか否かを判別する。試験装置（５０）は、導体対を順次変更してすべての導体対に対して同様の検査を実行する。これにより、多芯ケーブルにおける複数の対の導体に対する接続状態の良否を検査することができる。
【０００３】
【発明が解決しようとする課題】
ところが、この従来の多芯ケーブル検査方法では、コネクタのピン数の２倍を超える数の抵抗およびそれと同数のダイオードを用いて識別器（６０）を構成する必要があるため、識別器（６０）の構造が複雑になると共に、部品点数も増加して識別器の製品コストが上昇するという問題点がある。また、リターン路にダイオードを直列に接続しているため、導体対間の回路パラメータを測定する際にリターン路を介して試験装置（５０）に入力される試験電圧がダイオードの順方向電圧分だけ低下する。このため、従来の多芯ケーブル検査方法には、ダイオードの順方向電圧分の低下に起因して、その分の判定マージンが低下する結果、判定精度を高くするのが困難であるという問題点がある。
【０００４】
本発明は、かかる問題点に鑑みてなされたものであり、高精度で検査することができ、しかも多芯ケーブルの検査装置を簡易かつ安価に構成し得る多芯ケーブル検査方法、およびその多芯ケーブル検査方法を実行可能な多芯ケーブル検査装置を提供することを主目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成すべく請求項１記載の多芯ケーブル検査方法は、第１および第２のコネクタの各ピンに予め規定した対応関係で複数のケーブルの両端部がそれぞれ接続される多芯ケーブルに対して、そのケーブルの接続状態を検査する多芯ケーブル検査方法であって、
任意の一つの抵抗とそれ以外の各１つの抵抗との各直列合成抵抗値が互いに相違する複数の抵抗を、各々の一端側同士を短絡した状態で前記第１のコネクタの各ピンに各他端をそれぞれ接続した後に、
その両端が前記両コネクタの前記各ピンに正規の対応関係でそれぞれ接続されている少なくとも一つのケーブルを検出する第１ステップと、
前記検出された一つのケーブルに接続されている前記第２のコネクタの前記ピンを印加ピンとして試験電圧を印加すると共に、当該第２のコネクタの前記印加ピン以外の他の各ピンを検出ピンとして検出用抵抗を介して所定電位に順次接続しつつ当該各検出ピンの電圧を検出電圧として検出し、かつ当該各検出電圧を記憶させる第２ステップと、
前記各検出電圧と、前記予め規定した正規の対応関係で各ケーブルが接続されている基準の多芯ケーブルについての前記各検出電圧にそれぞれ対応する各基準電圧とを比較して、対応する前記基準電圧に前記各検出電圧がすべて一致するか否かを判別する第３ステップとを実行し、
前記第３ステップにおいてすべて一致していると判別したときに正規な接続状態であると判別することを特徴とする。
【０００６】
請求項２記載の多芯ケーブル検査方法は、請求項記載の多芯ケーブル検査方法において、前記第１ステップでは、
前記第２のコネクタにおける任意の１つのピンを前記検出ピンとし、かつ他の２つのピンを順次前記印加ピンとして、前記検出電圧をそれぞれ検出する第１１ステップと、
当該第１１ステップにおいて検出した前記各検出電圧に対応する仮検出ピンを前記各印加ピン毎に対応する前記基準電圧に基づいて特定する第１２ステップと、
前記他の２つのピン毎の前記特定した仮検出ピン同士が一致するか否かを判別する第１３ステップとを、当該第１３ステップにおいて前記仮検出ピン同士が一致するまで、前記第１１ステップにおける前記３つのピンの組合せを順次変更しつつ繰り返し実行し、一致すると判別したときの前記他の２つのピンに接続された前記ケーブルが正常に接続されたケーブルであると判別することを特徴とする。
【０００７】
請求項３記載の多芯ケーブル検査方法は、請求項１または２記載の多芯ケーブル検査方法において、前記第２ステップを実行した後に、前記所定電圧と等しい前記検出電圧が存在するか否かを判別し、存在すると判別したときに、当該検出電圧が検出された前記検出ピンに接続されている前記ケーブルに断線が生じていると判別する第２１ステップを実行することを特徴とする。
【０００８】
請求項４記載の多芯ケーブル検査方法は、請求項１から３のいずれかに記載の多芯ケーブル検査方法において、前記第３ステップにおいて前記基準電圧に一致しない前記検出電圧が存在すると判別したときに、当該一致しない検出電圧同士を比較して互いに同一電圧となる検出電圧が存在するか否かを判別する第３１ステップを実行し、
当該第３１ステップにおいて互いに同一電圧となる前記検出電圧が存在すると判別したときに、当該各検出ピンがそれぞれ接続されている前記ケーブル同士に短絡が生じていると判別する第３２ステップを実行することを特徴とする。
【０００９】
請求項５記載の多芯ケーブル検査方法は、請求項４記載の多芯ケーブル検査方法において、前記第３２ステップでは、同一電圧となる前記検出電圧が前記すべての基準電圧内に存在するか否かを判別する第４１ステップを実行し、
当該第４１ステップにおける比較の結果、いずれの前記基準電圧とも一致しないときに、当該検出電圧が検出された前記検出ピン同士が短絡していると判別する第４２ステップを実行し、
前記第４１ステップにおける比較の結果、いずれかの前記基準電圧と一致したときに、前記同一電圧となる前記検出電圧が検出された任意の１つの前記検出ピンを前記印加ピンとすると共に他の複数のピンを順次前記検出ピンとして前記検出電圧を検出した後にその各検出電圧を第２の検出電圧として記憶させる第４３ステップと、前記第２の検出電圧が前記試験電圧と一致するか否かを判別する第４４ステップとを実行し、
当該第４４ステップにおいて前記試験電圧と一致すると判別したときに、当該一致すると判別した前記検出電圧が検出された前記検出ピンと前記印加ピンとが短絡していると判別する第４５ステップを実行し、
当該第４４ステップにおいて前記試験電圧と一致しないと判別したときに、前記検出ピン同士が短絡していると判別する第４６ステップを実行することを特徴とする。
【００１０】
請求項６記載の多芯ケーブル検査方法は、請求項１から３のいずれかに記載の多芯ケーブル検査方法において、前記第３ステップにおいて前記基準電圧に一致しない前記検出電圧が存在すると判別したときに、当該一致しない検出電圧同士を比較して互いに同一電圧となる検出電圧が存在するか否かを判別する第３１ステップを実行し、
当該第３１ステップにおいて互いに同一電圧となる前記検出電圧が存在しないと判別したときに、前記検出電圧が検出された前記複数の検出ピンにそれぞれ接続されている前記複数のケーブルにリバース接続またはトランスポーズ接続が生じていると判別することを特徴とする。
【００１１】
請求項７記載の多芯ケーブル検査方法は、請求項６記載の多芯ケーブル検査方法において、前記検出電圧と前記基準電圧とを比較することによって、前記複数のケーブルにおけるリバース接続またはトランスポーズ接続がされている前記ケーブルを特定することを特徴とする。
【００１２】
請求項８記載の多芯ケーブル検査装置は、第１および第２のコネクタの各ピンに予め規定した対応関係で複数のケーブルの両端部がそれぞれ接続される多芯ケーブルに対して、そのケーブルの接続状態を検査する多芯ケーブル検査装置であって、
任意の一つの抵抗とそれ以外の各１つの抵抗との各直列合成抵抗値が互いに相違する複数の抵抗と、試験電圧を生成する電圧生成部と、電圧を検出する電圧検出部と、前記第２のコネクタの前記ピンのいずれかを印加ピンとすると共に当該印加ピン以外の他のいずれかを検出ピンとする信号切換部と、メモリと、演算制御部とを備え、
前記演算制御部は、
前記複数の抵抗の各々の一端側同士を短絡すると共に前記第１のコネクタの各ピンに当該各抵抗の各他端をそれぞれ接続した状態において、その両端が前記両コネクタの前記各ピンに正規の対応関係でそれぞれ接続されている少なくとも一つのケーブルを検出する第１ステップと、
前記信号切換部を制御して、前記検出された一つのケーブルに接続されている前記第２のコネクタの前記ピンを印加ピンとして前記電圧生成部に前記試験電圧を印加させると共に、当該第２のコネクタの前記印加ピン以外の他の各ピンを検出ピンとして検出用抵抗を介して所定電位に順次接続させつつ当該各検出ピンの電圧を前記電圧検出部に検出電圧として検出させ、かつ当該各検出電圧を前記メモリに記憶させる第２ステップと、
前記メモリに記憶されている前記各検出電圧と、前記予め規定した正規の対応関係で各ケーブルが接続されている基準の多芯ケーブルについての前記各検出電圧にそれぞれ対応すると共に前記メモリに記憶されている各基準電圧とを比較して、対応する前記基準電圧に前記各検出電圧がすべて一致するか否かを判別する第３ステップとを実行し、
前記第３ステップにおいてすべて一致していると判別したときに正規な接続状態であると判別することを特徴とする。
【００１３】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る多芯ケーブル検査方法および多芯ケーブル検査装置の好適な実施の形態について説明する。なお、検査対象の多芯ケーブルとしてＬＡＮケーブルを一例に挙げて説明するが、ＬＡＮケーブル以外の多芯ケーブルに対しても本発明を適用することができるのは勿論である。
【００１４】
最初に、検査対象のＬＡＮケーブル（以下、「多芯ケーブル」ともいう）１の構成について、図１を参照して説明する。この多芯ケーブル１は、２本ずつ撚り合わされて４対のツイストペアに形成された８本のケーブル２，２・・・を備えて構成されている。また、多芯ケーブル１は、その両端に送信用コネクタ（第２のコネクタ）３と受信用コネクタ（第１のコネクタ）４とが配置され、送信用コネクタ３および受信用コネクタ４の各ピンに予め規定した対応関係で各ケーブル２，２・・・の両端部がそれぞれ接続されている。具体的には、８本のケーブル２，２・・・は、送信用コネクタ３および受信用コネクタ４の同一ピン番号のピン間に一対一の接続状態で接続されている。この場合、各ツイストペアを形成する一対のケーブル２，２は、送信用コネクタ３および受信用コネクタ４のピン番号（１，２）にそれぞれ接続される。同様にして、他の３対のケーブル２，２は、送信用コネクタ３および受信用コネクタ４のピン番号（３，６），（４，５），（７，８）にそれぞれ接続される。
【００１５】
次に、多芯ケーブル検査方法に従って多芯ケーブル１を検査する際に使用する検査装置（多芯ケーブル検査装置）１１の構成について、図１を参照して説明する。
【００１６】
検査装置１１は、送信側ユニット１２と受信側ユニット１３とを備え、多芯ケーブル１の各ケーブル２の断線、各ケーブル２，２間の短絡、リバース、およびトランスポーズを検査可能に構成されている。
【００１７】
受信側ユニット１３は、多芯ケーブル１におけるケーブル２の本数と同数の抵抗Ｒ１〜Ｒ８を備え、受信用コネクタ４に着脱自在に構成されている。この場合、各抵抗Ｒ１〜Ｒ８は、各々の抵抗値が図２に示すように選定されることによって、図３に示すように任意の一つの抵抗とそれ以外の各１つの抵抗との各直列合成抵抗値が互いに相違する構成となっている。具体的には、例えば、抵抗Ｒ１および抵抗Ｒ２の直列合成抵抗値、抵抗Ｒ１および抵抗Ｒ３の直列合成抵抗値、・・・抵抗Ｒ１および抵抗Ｒ８の直列合成抵抗値が互いに相違する構成となっている。また、各抵抗Ｒ１〜Ｒ８は、各々の一端側同士が短絡されて、送信側ユニット１２からの試験電圧ＶINに対するリターン路を形成する。また、受信側ユニット１３を受信用コネクタ４に装着した際には、各抵抗Ｒ１〜Ｒ８は、各他端が受信用コネクタ４の各ピンにそれぞれ予め規定した対応関係で接続される。具体的には、抵抗Ｒ１，Ｒ２，・・・・，Ｒ８は、受信用コネクタ４の１番ピン、２番ピン、・・・、８番ピンにそれぞれ接続される。
【００１８】
送信側ユニット１２は、電圧生成部１２ａ、印加用プローブ１２ｂ、検出用プローブ１２ｃ、検出用抵抗１２ｄ、電圧検出部１２ｅ、信号切換部１２ｆ、メモリ１２ｇ、表示部１２ｈ、および演算制御部１２ｊを備え、送信用コネクタ３に着脱自在に構成されている。
【００１９】
電圧生成部１２ａは、試験電圧ＶIN（一例として５ボルトの直流電圧）を生成する。印加用プローブ１２ｂは、電圧生成部１２ａによって生成された試験電圧ＶINを信号切換部１２ｆを介して送信用コネクタ３の任意のピン（以下、「印加ピン」ともいう）に出力する。検出用プローブ１２ｃは、送信用コネクタ３の任意のピン（以下、「検出ピン」ともいう）に出力される電圧を信号切換部１２ｆを介して検出し、検出した電圧を電圧検出部１２ｅに出力する。検出用抵抗１２ｄは、抵抗値がＲG であって、信号切換部１２ｆを介して検出用プローブ１２ｃに接続された検出ピンを本発明における所定電位（一例としてグランド電位）に接続する。この場合、検出用抵抗１２ｄの抵抗値は、受信側ユニット１３の各抵抗Ｒ１〜Ｒ８の抵抗値を勘案して設定される。この検査装置１１では、一例として５ＫΩに規定されている。
【００２０】
信号切換部１２ｆは、アナログスイッチやリレー等を用いて構成され、演算制御部１２ｊによって生成される制御信号ＳCNによって特定される送信用コネクタ３の所定のピンに印加用プローブ１２ｂおよび検出用プローブ１２ｃをそれぞれ接続させる。電圧検出部１２ｅは、検出用プローブ１２ｃを介して検出ピンに出力された電圧（検出電圧ＶDT）を検出し、電圧データＤDTとして出力する。具体的には、図４に示すように印加ピン（送信用コネクタ３のＡ番ピン）に試験電圧ＶINが印加された場合、受信側ユニット１３側の抵抗Ｒ１〜Ｒ８のいずれか（抵抗値Ｒａとする）、抵抗Ｒａを除く抵抗Ｒ１〜Ｒ８のいずれか（抵抗値Ｒｂとする）、および検出ピン（送信用コネクタ３のＢ番ピン）に接続された検出用抵抗１２ｄ（ＲG ）が２本のケーブル２，２によって直列に接続される結果、検出電圧ＶDTは、下記の式で表される。
ＶDT＝ＶIN×（ＲG ／（ＲG ＋Ｒａ＋Ｒｂ））
【００２１】
メモリ１２ｇは、図５に示す基準テーブルを記憶する。この基準テーブルは、予め規定した正規の対応関係ですべてのケーブル２，２・・が接続されている基準となる多芯ケーブル１についての検出電圧ＶDTを、送信用コネクタ３のすべてのピンの組合せについて、実験的、若しくは上記の式に基づいて理論的に基準電圧として予め求めて作成されている。この場合、任意の印加ピンに対する各検出ピンにおける各検出電圧ＶDTは、受信側ユニット１３側の各抵抗Ｒ１〜Ｒ８の内の任意の一つの抵抗とそれ以外の各１つの抵抗との各直列合成抵抗値が互いに相違するため、すべて相違する。
【００２２】
演算制御部１２ｊは、ＣＰＵ等で構成され、制御信号ＳCNを出力して信号切換部１２ｆを制御することによって送信用コネクタ３の任意のピンに印加用プローブ１２ｂを接続させる。また、演算制御部１２ｊは、信号切換部１２ｆを制御することによって送信用コネクタ３の他のピンに検出用プローブ１２ｃを順次接続させ、これらの各ピンを検出ピンとして電圧検出部１２ｅを介して検出電圧ＶDT（電圧データＤDT）を順次取り込み、メモリ１２ｇ内に図６に示す検出テーブルとして記憶する。なお、同図では、１番ピンを印加ピンとしたときの検出テーブルを示している。また、演算制御部１２ｊは、この検出テーブルに記憶した各検出電圧ＶDTと基準テーブルの対応する基準電圧とを比較することによって、ケーブル２の接続状態を判別し、判別した結果を表示部１２ｈに表示させる。
【００２３】
次いで、多芯ケーブル１に対する多芯ケーブル検査方法について図７〜図１５を参照して説明する。
【００２４】
まず、検査の前段階として、検査対象としての多芯ケーブル１の送信用コネクタ３に送信側ユニット１２を接続し、受信用コネクタ４に受信側ユニット１３を接続する。
【００２５】
次に、図７に示す検査処理を実行する。この検査処理では、まず、多芯ケーブル１の８本のケーブル２の内から、その両端が送信用コネクタ３および受信用コネクタ４の各ピンに正規の対応関係でそれぞれ接続されている正常接続状態のケーブル２を少なくとも１本検出する正常ケーブル検出処理を実行する（第１ステップとしてのステップ２０）。この処理では、図８に示す処理フローに従い、演算制御部１２ｊが、送信用コネクタ３のピンの内から３つのピンを選定し、図９に示すように、この内の一つを上述した検出ピンとし、他の２つを印加ピン（ここでは、ＮピンとＮ＋１ピン）として設定する（第１１ステップとしてのステップ２０ａ）。次いで、演算制御部１２ｊは、信号切換部１２ｆを制御して各印加ピンに試験電圧ＶINを印加しながら、各印加ピン毎の検出電圧ＶDTを電圧検出部１２ｅを介して検出する（第１１ステップとしてのステップ２０ｂ）。次に、演算制御部１２ｊは、メモリ１２ｇに記憶されている基準テーブルを参照して各印加ピンについての各検出電圧ＶDTが基準テーブルにおける各基準電圧のいずれかに一致するか否かを判別する。つまり、各検出電圧が基準テーブル内に存在するか否かを判別する（ステップ２０ｃ）。その結果、２つの検出電圧ＶDTの内のいずれか１つでも基準電圧と一致しないときには、検出ピンと印加ピンの組合せを変更し（ステップ２０ｄ）、ステップ２０ａに戻る。一方、２つの検出電圧ＶDTが共に基準テーブルに記憶されている基準電圧に一致する（基準テーブル内に存在する）ときには、各印加ピン毎に、各印加ピンの各検出電圧ＶDTに対応する検出ピンのピン番号を基準テーブルを参照して特定し、それぞれ第１、第２仮検出ピンとする（第１２ステップとしてのステップ２０ｅ）。
【００２６】
次いで、演算制御部１２ｊは、特定した第１、第２仮検出ピン同士が一致するか否か、つまり同じピン番号になるか否かを判別し（第１３ステップとしてのステップ２０ｆ）、一致しないときにはステップ２０ｄに移行して、検出ピンと印加ピンの組合せを変更し、ステップ２０ａからこの処理を繰り返し実行する。一方、第１、第２仮検出ピン同士が一致するときには、各印加ピンに接続された各ケーブル２が正常な接続のケーブルであると判別する（ステップ２０ｇ）。これにより、少なくとも１本の正常接続状態のケーブル２が検出される。例えば、１番ピンおよび２番ピンを印加ピンとし、３番ピンを検出ピンとした場合、図５に示すように、１番ピンおよび３番ピンの組合せの際に２．８０９Ｖが検出されたときには３番ピンが第１の仮検出ピンとして特定され、２番ピンおよび３番ピンの組合せの際に２．６７４Ｖが検出されたときには３番ピンが第２の仮検出ピンとして特定される。このため、両仮検出ピンが一致する結果、例えば、１番ピンに接続されたケーブル２が正常な接続のケーブルであると判別される。
【００２７】
次に、図７に示す検出テーブル作成処理（第２のステップとしてのステップ２１）を実行する。この処理では、演算制御部１２ｊは、信号切換部１２ｆを制御して、検出した正常なケーブル２に接続されている送信用コネクタ３のピンの内の一つのピン（１番ピンとする）を印加ピンとして試験電圧ＶINを印加しながら、送信用コネクタ３の残りのピンを順次検出ピンとして検出電圧ＶDTを検出し、図６に示す検出テーブルを作成する。
【００２８】
次に、演算制御部１２ｊは、ケーブルの断線検査処理（第ステップ２１としてのステップ２２）を実行する。この処理では、演算制御部１２ｊは、作成した検出テーブル内に、所定電位（本実施の形態ではゼロボルト）と等しい検出電圧ＶDTが存在するか否かを判別する。この場合、検出ピンに接続されているケーブル２に断線が生じているときには、検出用抵抗１２ｄに接続されているグランド電位が検出電圧ＶDTとして検出されるため、所定電位と等しい検出電圧ＶDTが存在するときには、その検出電圧ＶDTが検出された検出ピンに接続されているケーブル２に断線が生じていると判別する。
【００２９】
次に、演算制御部１２ｊは、作成した検出テーブル内の検出電圧ＶDTと基準テーブル内の対応する基準電圧とを比較し（第３ステップとしてのステップ２３）、この検出電圧ＶDTと基準電圧とがすべて一致するか否かを判別する（第３ステップとしてのステップ２４）。その結果、一致すると判別したときには、演算制御部１２ｊは、すべてのケーブル２が正常な接続状態であると判別し（ステップ２５）、この検査処理を終了する。具体的には、図６に示すように、印加ピンが１番ピンである場合において、検出ピンとなる他のピン（２番ピン、３番ピン、６番ピン、５番ピン、４番ピン、７番ピン、８番ピン）における検出電圧ＶDTが同図に示す電圧のときには、検出電圧ＶDTと、図５に示す基準テーブルにおける基準電圧とがすべて一致するため、演算制御部１２ｊはすべてのケーブル２が正常な接続状態であると判別する。
【００３０】
一方、ステップ２４において、対応する基準電圧と一致しない検出電圧ＶDTが存在したときには、多芯ケーブル１のいずれかのケーブル２に不具合が存在するため、演算制御部１２ｊはその不具合の内容を特定する。具体的には、演算制御部１２ｊは、図７に示すように、これら検出電圧ＶDT同士を比較して、互いに同一電圧となる検出電圧ＶDTが存在するか否かを判別する（第３１ステップとしてのステップ２６）。その結果、互いに同一電圧となる検出電圧ＶDTが存在するときには、短絡箇所検出処理を行って、短絡箇所を特定し（第３２ステップとしてのステップ２７）、次いで、リバース／トランスポーズ検出処理（ステップ２８）を実行して多芯ケーブル１の検査処理を終了する。一方、ステップ２６において、対応する基準電圧と一致しない検出電圧ＶDTが互いに相違する電圧となるときには、短絡箇所検出処理を行わずにステップ２８に移行してリバース／トランスポーズ検出処理を行い、この検査処理を終了する。
【００３１】
次いで、短絡箇所検出処理（ステップ２７）について説明する。この短絡箇所検出処理では、図１０に示すように、まず、互いに同一電圧となる検出電圧ＶDTが基準テーブル内に存在するか否かを判別する（第４１ステップとしてのステップ２７ａ）。この場合、同一電圧となる検出電圧ＶDTが基準テーブル内に存在しないときには、それ以前に行った処理によって断線が生じていないのが判明しているため、この同一電圧となる検出電圧ＶDTが検出された検出ピン同士はすべて短絡している。したがって、存在しないときには、検出ピン同士がすべて短絡していると判別し（第４２ステップとしてのステップ２７ｂ）、この短絡箇所検出処理を終了する。
【００３２】
一方、ステップ２７ａにおける判別の結果、同一電圧となる検出電圧ＶDTが基準テーブル内に存在するときには、通常、同一の検出電圧ＶDTが３つ以上存在する。例えば、図１１に示すように、ケーブル２，２が短絡している状態であって、印加ピンをピンＰｉｎとして、ピンＰ１、ピンＰ２、ピンＰ３の３つを順次検出ピンとしたときに、検出ピンＰ２に接続されるケーブル２と検出ピンＰ３に接続されるケーブル２とが短絡しており、この短絡によって互いに並列接続された２つのケーブル２，２に接続された抵抗Ｒ２と抵抗Ｒ３との並列合成抵抗が、検出ピンＰ１に正常に接続されたケーブル２に接続される抵抗Ｒ１の抵抗値と一致するときときが該当する。この場合には、同一電圧となる検出電圧ＶDTが検出された複数の検出ピンに対して、ステップ２０で行った処理と同様の処理を行う。すなわち、この複数の検出ピンの内の任意の１つの検出ピンを印加ピンとすると共に他の複数のピンを順次検出ピンとして検出電圧ＶDTを検出し、その各検出電圧ＶDT（第２の検出電圧）をメモリ１２ｇに記憶して第２検出テーブルを作成する（第４３ステップとしてのステップ２７ｃ）。具体的には、図１１に示したケースのときには、図１２，１３に示すように、検出ピンＰ１，Ｐ２，Ｐ３の内の任意の１つを印加ピン（図１２では正常にケーブル２が接続されたピンＰ１を印加ピンとし、図１３では短絡したケーブル２に接続されたピンＰ２を印加ピンとしている）とすると共に他のピンを順次検出ピンとして検出電圧ＶDT（第２の検出電圧）を検出し、第２検出テーブルを作成する。
【００３３】
次いで、演算制御部１２ｊは、第２検出テーブル内に記憶した各検出電圧ＶDTと試験電圧ＶINとを比較する（第４４ステップとしてのステップ２７ｄ）。その結果、検出電圧ＶDTが試験電圧ＶINに一致しているときには、図１３に示す状態であるため、この検出電圧ＶDTが検出された検出ピンに接続されたケーブル２は、印加ピンに接続されたケーブル２と短絡していると判別し（第４５ステップとしてのステップ２７ｅ）、短絡箇所検出処理を終了する。一方、検出電圧ＶDTが試験電圧ＶINと一致していないときには、図１２に示すような短絡状態になっており、各検出電圧ＶDT同士が等しくなる状態であるため、各検出ピンに接続されたケーブル２，２同士が短絡していると判別し（第４６ステップとしてのステップ２７ｆ）、短絡箇所検出処理を終了する。
【００３４】
続いて、図７に示すリバース／トランスポーズ検出処理（ステップ２８）について説明する。なお、「リバース」とは、一つのペア内でケーブル２が入れ替わって接続されている状態をいう。また、「トランスポーズ」とは、異なるペア間でケーブル２がそっくり入れ替わっている状態をいう。例えば、正常な接続状態では、送信用コネクタ３の１番ピンおよび２番ピンが、それぞれケーブル２，２によって受信用コネクタ４の１番ピンおよび２番ピンに接続され、送信用コネクタ３の３番ピンおよび６番ピンが、それぞれケーブル２，２によって受信用コネクタ４の３番ピンおよび６番ピンに接続されている。これに対して、トランスポーズの状態では、ケーブル２の誤配線によって送信用コネクタ３の１番ピンおよび２番ピンが受信用コネクタ４の３番ピンおよび６番ピンに接続され、送信用コネクタ３の３番ピンおよび６番ピンが受信用コネクタ４の１番ピンおよび２番ピンに接続される。
【００３５】
図７に示す検査処理においてステップ２８の処理に達するまでに、ステップ２２におけるケーブル２の断線検査処理によって、検出電圧ＶDTが所定電位（ゼロボルト）となる検出ピンが既に検査対象となり、ステップ２４における判別処理によって、検出電圧ＶDTが基準電圧と一致する検出ピンが既に検査対象となり、さらにステップ２７における短絡箇所検出処理によって、検出電圧ＶDT同士が等しくなる検出ピンが検査対象となっている。このため、このリバース／トランスポーズ検出処理では、短絡も断線も生じていない検出ピンが検査対象となる。この場合、ステップ２１において作成された検出テーブル内の検出電圧ＶDTの内の少なくとも２つが、対応する基準電圧とは異なってはいるものの、その各検出電圧ＶDT自体は、基準テーブル内のいずれかの基準電圧とそれぞれ一致する。したがって、基準テーブルを参照することにより、対応する基準電圧と相違している検出電圧ＶDTが、正常な接続状態においてどの検出ピンに対応しているかを容易に判別することができる。つまり、どのケーブル２同士が入れ替わっているかを容易に判別することができる。具体的には、図１４に示すように検出電圧ＶDTが検出された場合、基準テーブルを参照することによって、検出ピンが３番ピンのときの検出電圧ＶDT（２．６７４ボルト）と検出ピンが６番ピンのときの検出電圧ＶDT（２．８０９ボルト）とが入れ替わっていることが判別でき、この際には、リバース状態であることが判別できる。また、図１５に示すように検出電圧ＶDTが検出された場合、基準テーブルを参照することによって、検出ピンが３番ピンのときの検出電圧ＶDT（２．５５１ボルト）と検出ピンが５番ピンのときの検出電圧ＶDT（２．８０９ボルト）とが入れ替わり、かつ検出ピンが６番ピンのときの検出電圧ＶDT（２．４３９ボルト）と検出ピンが４番ピンのときの検出電圧ＶDT（２．６７４ボルト）とが入れ替わっているため、トランスポーズ状態であることが判別できる。
【００３６】
このように、この多芯ケーブル検査方法によれば、ケーブル２の本数と同数の抵抗のみで受信側ユニット１３を構成することができるため、部品点数を削減でき、ひいては受信側ユニット１３を小型化することができる。また、リターン路にダイオードなどの電圧低下を招く素子が直列接続されていないため、送信側ユニット１２が、より高い電圧の検出電圧ＶDTを検出することができる。したがって、各種処理を行う際の判別処理を高精度で行うことができる結果、検査装置１１の信頼性を向上させることができる。
【００３７】
なお、本発明は、上記した発明の実施の形態に限定されず、適宜変更が可能である。例えば、上述した実施の形態では、コネクタ３，４のピン同士がツイストペアのケーブル２，２で接続されたＬＡＮケーブルを多芯ケーブルとして説明したが、ツイストされていないケーブルで構成された多芯ケーブルにも本発明を適用して各ケーブルの接続状態を検査することができる。
【００３８】
【発明の効果】
以上のように、請求項１記載の多芯ケーブル検査方法によれば、ケーブルの本数と同数の抵抗のみを用いることで、多芯ケーブルのすべてのケーブルが正常に接続されているか否かを正確かつ容易に判別することができる。このため、多芯ケーブルを検査する検査装置の部品点数を削減することができるため、検査装置を簡易かつ安価に製造することができると共に小型化することができる。また、リターン路にダイオードなどの電圧低下を招く素子を直列接続する必要がないため、その分、検査装置の信頼性を向上させることができる。
【００３９】
また、請求項２記載の多芯ケーブル検査方法によれば、多芯ケーブルの検査において必要となる正常接続状態のケーブルを正確に検出することができる。
【００４０】
また、請求項３記載の多芯ケーブル検査方法によれば、ケーブルに生じた断線を正確かつ容易に検出することができる。
【００４１】
さらに、請求項４，５記載の多芯ケーブル検査方法によれば、ケーブル間に生じた短絡を正確かつ容易に検出することができる。
【００４２】
また、請求項６，７記載の多芯ケーブル検査方法によれば、ケーブル間に生じたリバースやトランスポーズを正確かつ容易に検出することができる。
【００４３】
また、請求項８記載の多芯ケーブル検査装置によれば、多芯ケーブルのすべてのケーブルが正常に接続されているか否かを正確かつ容易に判別することができると共に、第１のコネクタ側の検査装置をケーブルの本数と同数の抵抗のみで構成することができるため、部品点数を削減することができる結果、検査装置を簡易かつ安価に製造することができると共に小型化することができる。また、リターン路にダイオードなどの電圧低下を招く素子を直列接続する必要がないため、その分、検査装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る多芯ケーブル検査方法を実施するための検査装置１１の構成を示すブロック図である。
【図２】受信側ユニット１３側に使用する抵抗Ｒ１〜Ｒ８の抵抗値設定例を示す説明図である。
【図３】受信側ユニット１３側に使用する抵抗Ｒ１〜Ｒ８の内の任意の２つの直列合成抵抗値を示す説明図である。
【図４】送信側ユニット１２側における検出ピンの検出電圧ＶDTを測定する測定回路の基本回路図である。
【図５】基準テーブルの一例を示す説明図である。
【図６】検出テーブルの一例を示す説明図である。
【図７】本発明の実施の形態に係る多芯ケーブルの検査方法（検査処理）を説明するためのフローチャートである。
【図８】正常ケーブル検出処理のフローチャートである。
【図９】正常ケーブル検出処理処理を説明するための回路図である。
【図１０】短絡箇所検出処理のフローチャートである。
【図１１】短絡箇所検出処理を説明するための回路図である。
【図１２】短絡箇所検出処理を説明するための他の回路図である。
【図１３】短絡箇所検出処理を説明するためのさらに他の回路図である。
【図１４】リバース／トランスポーズ検出処理を説明するための第２検出テーブル（リバース状態）を示す説明図である。
【図１５】リバース／トランスポーズ検出処理を説明するための第２検出テーブル（トランスポーズ）を示す説明図である。
【符号の説明】
１ 多芯ケーブル
２ ケーブル
３ 送信用コネクタ
４ 受信用コネクタ
１１ 検査装置
１２ｄ 検出用抵抗
１２ｇ メモリ
１２ｊ 演算制御部
Ｒ１〜Ｒ８ 抵抗
ステップ２０ 正常ケーブル検出処理
ステップ２１ 検出ケーブル作成処理
ステップ２３，２４ 検出テーブルと基準テーブルとの比較処理
ステップ２５ 多芯ケーブル１が正常に接続されていると判別する処理
【発明の属する技術分野】
本発明は、第１および第２のコネクタの各ピンに予め規定した対応関係で複数のケーブルの両端部がそれぞれ接続される多芯ケーブルに対して、そのケーブル接続状態を検査する多芯ケーブル検査方法、およびその多芯ケーブル検査方法を実行可能な多芯ケーブル検査装置に関するものである。
【０００２】
【従来の技術】
この種の多芯ケーブル検査方法として、特許第２８９８２２３号公報に開示された多芯ケーブル検査方法が知られている。この多芯ケーブル検査方法では、複数の対の導体（ケーブル）を有すると共に両端にコネクタ（３０，３０）が接続された多芯ケーブルとしてのＬＡＮケーブル（１０）における各導体の断線や短絡等の結線エラーを検出する。その検査方法の概要について説明すると、まず、ＬＡＮケーブル（１０）の一端（近端）のコネクタ（３０）に試験装置（５０）を接続し、他端（遠端）のコネクタ（３０）に識別器（６０）を接続する。次いで、試験対象のＬＡＮケーブル（１０）内の導体対に試験装置（５０）から試験用信号を出力する。この場合、識別器（６０）は試験対象のＬＡＮケーブル（１０）内の導体対に既知のリターン路を構成するため、試験装置（５０）は、この導体対間の回路パラメータ（抵抗値等）を測定することによって、導体対に接続されたリターン路に特有の既知の電気パラメータを取得する。続いて、試験装置（５０）は、取得した電気パラメータと所定値（導体対が正常の場合の電気パラメータ）とを比較して導体対の接続状態が正常であるか否かを判別する。試験装置（５０）は、導体対を順次変更してすべての導体対に対して同様の検査を実行する。これにより、多芯ケーブルにおける複数の対の導体に対する接続状態の良否を検査することができる。
【０００３】
【発明が解決しようとする課題】
ところが、この従来の多芯ケーブル検査方法では、コネクタのピン数の２倍を超える数の抵抗およびそれと同数のダイオードを用いて識別器（６０）を構成する必要があるため、識別器（６０）の構造が複雑になると共に、部品点数も増加して識別器の製品コストが上昇するという問題点がある。また、リターン路にダイオードを直列に接続しているため、導体対間の回路パラメータを測定する際にリターン路を介して試験装置（５０）に入力される試験電圧がダイオードの順方向電圧分だけ低下する。このため、従来の多芯ケーブル検査方法には、ダイオードの順方向電圧分の低下に起因して、その分の判定マージンが低下する結果、判定精度を高くするのが困難であるという問題点がある。
【０００４】
本発明は、かかる問題点に鑑みてなされたものであり、高精度で検査することができ、しかも多芯ケーブルの検査装置を簡易かつ安価に構成し得る多芯ケーブル検査方法、およびその多芯ケーブル検査方法を実行可能な多芯ケーブル検査装置を提供することを主目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成すべく請求項１記載の多芯ケーブル検査方法は、第１および第２のコネクタの各ピンに予め規定した対応関係で複数のケーブルの両端部がそれぞれ接続される多芯ケーブルに対して、そのケーブルの接続状態を検査する多芯ケーブル検査方法であって、
任意の一つの抵抗とそれ以外の各１つの抵抗との各直列合成抵抗値が互いに相違する複数の抵抗を、各々の一端側同士を短絡した状態で前記第１のコネクタの各ピンに各他端をそれぞれ接続した後に、
その両端が前記両コネクタの前記各ピンに正規の対応関係でそれぞれ接続されている少なくとも一つのケーブルを検出する第１ステップと、
前記検出された一つのケーブルに接続されている前記第２のコネクタの前記ピンを印加ピンとして試験電圧を印加すると共に、当該第２のコネクタの前記印加ピン以外の他の各ピンを検出ピンとして検出用抵抗を介して所定電位に順次接続しつつ当該各検出ピンの電圧を検出電圧として検出し、かつ当該各検出電圧を記憶させる第２ステップと、
前記各検出電圧と、前記予め規定した正規の対応関係で各ケーブルが接続されている基準の多芯ケーブルについての前記各検出電圧にそれぞれ対応する各基準電圧とを比較して、対応する前記基準電圧に前記各検出電圧がすべて一致するか否かを判別する第３ステップとを実行し、
前記第３ステップにおいてすべて一致していると判別したときに正規な接続状態であると判別することを特徴とする。
【０００６】
請求項２記載の多芯ケーブル検査方法は、請求項記載の多芯ケーブル検査方法において、前記第１ステップでは、
前記第２のコネクタにおける任意の１つのピンを前記検出ピンとし、かつ他の２つのピンを順次前記印加ピンとして、前記検出電圧をそれぞれ検出する第１１ステップと、
当該第１１ステップにおいて検出した前記各検出電圧に対応する仮検出ピンを前記各印加ピン毎に対応する前記基準電圧に基づいて特定する第１２ステップと、
前記他の２つのピン毎の前記特定した仮検出ピン同士が一致するか否かを判別する第１３ステップとを、当該第１３ステップにおいて前記仮検出ピン同士が一致するまで、前記第１１ステップにおける前記３つのピンの組合せを順次変更しつつ繰り返し実行し、一致すると判別したときの前記他の２つのピンに接続された前記ケーブルが正常に接続されたケーブルであると判別することを特徴とする。
【０００７】
請求項３記載の多芯ケーブル検査方法は、請求項１または２記載の多芯ケーブル検査方法において、前記第２ステップを実行した後に、前記所定電圧と等しい前記検出電圧が存在するか否かを判別し、存在すると判別したときに、当該検出電圧が検出された前記検出ピンに接続されている前記ケーブルに断線が生じていると判別する第２１ステップを実行することを特徴とする。
【０００８】
請求項４記載の多芯ケーブル検査方法は、請求項１から３のいずれかに記載の多芯ケーブル検査方法において、前記第３ステップにおいて前記基準電圧に一致しない前記検出電圧が存在すると判別したときに、当該一致しない検出電圧同士を比較して互いに同一電圧となる検出電圧が存在するか否かを判別する第３１ステップを実行し、
当該第３１ステップにおいて互いに同一電圧となる前記検出電圧が存在すると判別したときに、当該各検出ピンがそれぞれ接続されている前記ケーブル同士に短絡が生じていると判別する第３２ステップを実行することを特徴とする。
【０００９】
請求項５記載の多芯ケーブル検査方法は、請求項４記載の多芯ケーブル検査方法において、前記第３２ステップでは、同一電圧となる前記検出電圧が前記すべての基準電圧内に存在するか否かを判別する第４１ステップを実行し、
当該第４１ステップにおける比較の結果、いずれの前記基準電圧とも一致しないときに、当該検出電圧が検出された前記検出ピン同士が短絡していると判別する第４２ステップを実行し、
前記第４１ステップにおける比較の結果、いずれかの前記基準電圧と一致したときに、前記同一電圧となる前記検出電圧が検出された任意の１つの前記検出ピンを前記印加ピンとすると共に他の複数のピンを順次前記検出ピンとして前記検出電圧を検出した後にその各検出電圧を第２の検出電圧として記憶させる第４３ステップと、前記第２の検出電圧が前記試験電圧と一致するか否かを判別する第４４ステップとを実行し、
当該第４４ステップにおいて前記試験電圧と一致すると判別したときに、当該一致すると判別した前記検出電圧が検出された前記検出ピンと前記印加ピンとが短絡していると判別する第４５ステップを実行し、
当該第４４ステップにおいて前記試験電圧と一致しないと判別したときに、前記検出ピン同士が短絡していると判別する第４６ステップを実行することを特徴とする。
【００１０】
請求項６記載の多芯ケーブル検査方法は、請求項１から３のいずれかに記載の多芯ケーブル検査方法において、前記第３ステップにおいて前記基準電圧に一致しない前記検出電圧が存在すると判別したときに、当該一致しない検出電圧同士を比較して互いに同一電圧となる検出電圧が存在するか否かを判別する第３１ステップを実行し、
当該第３１ステップにおいて互いに同一電圧となる前記検出電圧が存在しないと判別したときに、前記検出電圧が検出された前記複数の検出ピンにそれぞれ接続されている前記複数のケーブルにリバース接続またはトランスポーズ接続が生じていると判別することを特徴とする。
【００１１】
請求項７記載の多芯ケーブル検査方法は、請求項６記載の多芯ケーブル検査方法において、前記検出電圧と前記基準電圧とを比較することによって、前記複数のケーブルにおけるリバース接続またはトランスポーズ接続がされている前記ケーブルを特定することを特徴とする。
【００１２】
請求項８記載の多芯ケーブル検査装置は、第１および第２のコネクタの各ピンに予め規定した対応関係で複数のケーブルの両端部がそれぞれ接続される多芯ケーブルに対して、そのケーブルの接続状態を検査する多芯ケーブル検査装置であって、
任意の一つの抵抗とそれ以外の各１つの抵抗との各直列合成抵抗値が互いに相違する複数の抵抗と、試験電圧を生成する電圧生成部と、電圧を検出する電圧検出部と、前記第２のコネクタの前記ピンのいずれかを印加ピンとすると共に当該印加ピン以外の他のいずれかを検出ピンとする信号切換部と、メモリと、演算制御部とを備え、
前記演算制御部は、
前記複数の抵抗の各々の一端側同士を短絡すると共に前記第１のコネクタの各ピンに当該各抵抗の各他端をそれぞれ接続した状態において、その両端が前記両コネクタの前記各ピンに正規の対応関係でそれぞれ接続されている少なくとも一つのケーブルを検出する第１ステップと、
前記信号切換部を制御して、前記検出された一つのケーブルに接続されている前記第２のコネクタの前記ピンを印加ピンとして前記電圧生成部に前記試験電圧を印加させると共に、当該第２のコネクタの前記印加ピン以外の他の各ピンを検出ピンとして検出用抵抗を介して所定電位に順次接続させつつ当該各検出ピンの電圧を前記電圧検出部に検出電圧として検出させ、かつ当該各検出電圧を前記メモリに記憶させる第２ステップと、
前記メモリに記憶されている前記各検出電圧と、前記予め規定した正規の対応関係で各ケーブルが接続されている基準の多芯ケーブルについての前記各検出電圧にそれぞれ対応すると共に前記メモリに記憶されている各基準電圧とを比較して、対応する前記基準電圧に前記各検出電圧がすべて一致するか否かを判別する第３ステップとを実行し、
前記第３ステップにおいてすべて一致していると判別したときに正規な接続状態であると判別することを特徴とする。
【００１３】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る多芯ケーブル検査方法および多芯ケーブル検査装置の好適な実施の形態について説明する。なお、検査対象の多芯ケーブルとしてＬＡＮケーブルを一例に挙げて説明するが、ＬＡＮケーブル以外の多芯ケーブルに対しても本発明を適用することができるのは勿論である。
【００１４】
最初に、検査対象のＬＡＮケーブル（以下、「多芯ケーブル」ともいう）１の構成について、図１を参照して説明する。この多芯ケーブル１は、２本ずつ撚り合わされて４対のツイストペアに形成された８本のケーブル２，２・・・を備えて構成されている。また、多芯ケーブル１は、その両端に送信用コネクタ（第２のコネクタ）３と受信用コネクタ（第１のコネクタ）４とが配置され、送信用コネクタ３および受信用コネクタ４の各ピンに予め規定した対応関係で各ケーブル２，２・・・の両端部がそれぞれ接続されている。具体的には、８本のケーブル２，２・・・は、送信用コネクタ３および受信用コネクタ４の同一ピン番号のピン間に一対一の接続状態で接続されている。この場合、各ツイストペアを形成する一対のケーブル２，２は、送信用コネクタ３および受信用コネクタ４のピン番号（１，２）にそれぞれ接続される。同様にして、他の３対のケーブル２，２は、送信用コネクタ３および受信用コネクタ４のピン番号（３，６），（４，５），（７，８）にそれぞれ接続される。
【００１５】
次に、多芯ケーブル検査方法に従って多芯ケーブル１を検査する際に使用する検査装置（多芯ケーブル検査装置）１１の構成について、図１を参照して説明する。
【００１６】
検査装置１１は、送信側ユニット１２と受信側ユニット１３とを備え、多芯ケーブル１の各ケーブル２の断線、各ケーブル２，２間の短絡、リバース、およびトランスポーズを検査可能に構成されている。
【００１７】
受信側ユニット１３は、多芯ケーブル１におけるケーブル２の本数と同数の抵抗Ｒ１〜Ｒ８を備え、受信用コネクタ４に着脱自在に構成されている。この場合、各抵抗Ｒ１〜Ｒ８は、各々の抵抗値が図２に示すように選定されることによって、図３に示すように任意の一つの抵抗とそれ以外の各１つの抵抗との各直列合成抵抗値が互いに相違する構成となっている。具体的には、例えば、抵抗Ｒ１および抵抗Ｒ２の直列合成抵抗値、抵抗Ｒ１および抵抗Ｒ３の直列合成抵抗値、・・・抵抗Ｒ１および抵抗Ｒ８の直列合成抵抗値が互いに相違する構成となっている。また、各抵抗Ｒ１〜Ｒ８は、各々の一端側同士が短絡されて、送信側ユニット１２からの試験電圧ＶINに対するリターン路を形成する。また、受信側ユニット１３を受信用コネクタ４に装着した際には、各抵抗Ｒ１〜Ｒ８は、各他端が受信用コネクタ４の各ピンにそれぞれ予め規定した対応関係で接続される。具体的には、抵抗Ｒ１，Ｒ２，・・・・，Ｒ８は、受信用コネクタ４の１番ピン、２番ピン、・・・、８番ピンにそれぞれ接続される。
【００１８】
送信側ユニット１２は、電圧生成部１２ａ、印加用プローブ１２ｂ、検出用プローブ１２ｃ、検出用抵抗１２ｄ、電圧検出部１２ｅ、信号切換部１２ｆ、メモリ１２ｇ、表示部１２ｈ、および演算制御部１２ｊを備え、送信用コネクタ３に着脱自在に構成されている。
【００１９】
電圧生成部１２ａは、試験電圧ＶIN（一例として５ボルトの直流電圧）を生成する。印加用プローブ１２ｂは、電圧生成部１２ａによって生成された試験電圧ＶINを信号切換部１２ｆを介して送信用コネクタ３の任意のピン（以下、「印加ピン」ともいう）に出力する。検出用プローブ１２ｃは、送信用コネクタ３の任意のピン（以下、「検出ピン」ともいう）に出力される電圧を信号切換部１２ｆを介して検出し、検出した電圧を電圧検出部１２ｅに出力する。検出用抵抗１２ｄは、抵抗値がＲG であって、信号切換部１２ｆを介して検出用プローブ１２ｃに接続された検出ピンを本発明における所定電位（一例としてグランド電位）に接続する。この場合、検出用抵抗１２ｄの抵抗値は、受信側ユニット１３の各抵抗Ｒ１〜Ｒ８の抵抗値を勘案して設定される。この検査装置１１では、一例として５ＫΩに規定されている。
【００２０】
信号切換部１２ｆは、アナログスイッチやリレー等を用いて構成され、演算制御部１２ｊによって生成される制御信号ＳCNによって特定される送信用コネクタ３の所定のピンに印加用プローブ１２ｂおよび検出用プローブ１２ｃをそれぞれ接続させる。電圧検出部１２ｅは、検出用プローブ１２ｃを介して検出ピンに出力された電圧（検出電圧ＶDT）を検出し、電圧データＤDTとして出力する。具体的には、図４に示すように印加ピン（送信用コネクタ３のＡ番ピン）に試験電圧ＶINが印加された場合、受信側ユニット１３側の抵抗Ｒ１〜Ｒ８のいずれか（抵抗値Ｒａとする）、抵抗Ｒａを除く抵抗Ｒ１〜Ｒ８のいずれか（抵抗値Ｒｂとする）、および検出ピン（送信用コネクタ３のＢ番ピン）に接続された検出用抵抗１２ｄ（ＲG ）が２本のケーブル２，２によって直列に接続される結果、検出電圧ＶDTは、下記の式で表される。
ＶDT＝ＶIN×（ＲG ／（ＲG ＋Ｒａ＋Ｒｂ））
【００２１】
メモリ１２ｇは、図５に示す基準テーブルを記憶する。この基準テーブルは、予め規定した正規の対応関係ですべてのケーブル２，２・・が接続されている基準となる多芯ケーブル１についての検出電圧ＶDTを、送信用コネクタ３のすべてのピンの組合せについて、実験的、若しくは上記の式に基づいて理論的に基準電圧として予め求めて作成されている。この場合、任意の印加ピンに対する各検出ピンにおける各検出電圧ＶDTは、受信側ユニット１３側の各抵抗Ｒ１〜Ｒ８の内の任意の一つの抵抗とそれ以外の各１つの抵抗との各直列合成抵抗値が互いに相違するため、すべて相違する。
【００２２】
演算制御部１２ｊは、ＣＰＵ等で構成され、制御信号ＳCNを出力して信号切換部１２ｆを制御することによって送信用コネクタ３の任意のピンに印加用プローブ１２ｂを接続させる。また、演算制御部１２ｊは、信号切換部１２ｆを制御することによって送信用コネクタ３の他のピンに検出用プローブ１２ｃを順次接続させ、これらの各ピンを検出ピンとして電圧検出部１２ｅを介して検出電圧ＶDT（電圧データＤDT）を順次取り込み、メモリ１２ｇ内に図６に示す検出テーブルとして記憶する。なお、同図では、１番ピンを印加ピンとしたときの検出テーブルを示している。また、演算制御部１２ｊは、この検出テーブルに記憶した各検出電圧ＶDTと基準テーブルの対応する基準電圧とを比較することによって、ケーブル２の接続状態を判別し、判別した結果を表示部１２ｈに表示させる。
【００２３】
次いで、多芯ケーブル１に対する多芯ケーブル検査方法について図７〜図１５を参照して説明する。
【００２４】
まず、検査の前段階として、検査対象としての多芯ケーブル１の送信用コネクタ３に送信側ユニット１２を接続し、受信用コネクタ４に受信側ユニット１３を接続する。
【００２５】
次に、図７に示す検査処理を実行する。この検査処理では、まず、多芯ケーブル１の８本のケーブル２の内から、その両端が送信用コネクタ３および受信用コネクタ４の各ピンに正規の対応関係でそれぞれ接続されている正常接続状態のケーブル２を少なくとも１本検出する正常ケーブル検出処理を実行する（第１ステップとしてのステップ２０）。この処理では、図８に示す処理フローに従い、演算制御部１２ｊが、送信用コネクタ３のピンの内から３つのピンを選定し、図９に示すように、この内の一つを上述した検出ピンとし、他の２つを印加ピン（ここでは、ＮピンとＮ＋１ピン）として設定する（第１１ステップとしてのステップ２０ａ）。次いで、演算制御部１２ｊは、信号切換部１２ｆを制御して各印加ピンに試験電圧ＶINを印加しながら、各印加ピン毎の検出電圧ＶDTを電圧検出部１２ｅを介して検出する（第１１ステップとしてのステップ２０ｂ）。次に、演算制御部１２ｊは、メモリ１２ｇに記憶されている基準テーブルを参照して各印加ピンについての各検出電圧ＶDTが基準テーブルにおける各基準電圧のいずれかに一致するか否かを判別する。つまり、各検出電圧が基準テーブル内に存在するか否かを判別する（ステップ２０ｃ）。その結果、２つの検出電圧ＶDTの内のいずれか１つでも基準電圧と一致しないときには、検出ピンと印加ピンの組合せを変更し（ステップ２０ｄ）、ステップ２０ａに戻る。一方、２つの検出電圧ＶDTが共に基準テーブルに記憶されている基準電圧に一致する（基準テーブル内に存在する）ときには、各印加ピン毎に、各印加ピンの各検出電圧ＶDTに対応する検出ピンのピン番号を基準テーブルを参照して特定し、それぞれ第１、第２仮検出ピンとする（第１２ステップとしてのステップ２０ｅ）。
【００２６】
次いで、演算制御部１２ｊは、特定した第１、第２仮検出ピン同士が一致するか否か、つまり同じピン番号になるか否かを判別し（第１３ステップとしてのステップ２０ｆ）、一致しないときにはステップ２０ｄに移行して、検出ピンと印加ピンの組合せを変更し、ステップ２０ａからこの処理を繰り返し実行する。一方、第１、第２仮検出ピン同士が一致するときには、各印加ピンに接続された各ケーブル２が正常な接続のケーブルであると判別する（ステップ２０ｇ）。これにより、少なくとも１本の正常接続状態のケーブル２が検出される。例えば、１番ピンおよび２番ピンを印加ピンとし、３番ピンを検出ピンとした場合、図５に示すように、１番ピンおよび３番ピンの組合せの際に２．８０９Ｖが検出されたときには３番ピンが第１の仮検出ピンとして特定され、２番ピンおよび３番ピンの組合せの際に２．６７４Ｖが検出されたときには３番ピンが第２の仮検出ピンとして特定される。このため、両仮検出ピンが一致する結果、例えば、１番ピンに接続されたケーブル２が正常な接続のケーブルであると判別される。
【００２７】
次に、図７に示す検出テーブル作成処理（第２のステップとしてのステップ２１）を実行する。この処理では、演算制御部１２ｊは、信号切換部１２ｆを制御して、検出した正常なケーブル２に接続されている送信用コネクタ３のピンの内の一つのピン（１番ピンとする）を印加ピンとして試験電圧ＶINを印加しながら、送信用コネクタ３の残りのピンを順次検出ピンとして検出電圧ＶDTを検出し、図６に示す検出テーブルを作成する。
【００２８】
次に、演算制御部１２ｊは、ケーブルの断線検査処理（第ステップ２１としてのステップ２２）を実行する。この処理では、演算制御部１２ｊは、作成した検出テーブル内に、所定電位（本実施の形態ではゼロボルト）と等しい検出電圧ＶDTが存在するか否かを判別する。この場合、検出ピンに接続されているケーブル２に断線が生じているときには、検出用抵抗１２ｄに接続されているグランド電位が検出電圧ＶDTとして検出されるため、所定電位と等しい検出電圧ＶDTが存在するときには、その検出電圧ＶDTが検出された検出ピンに接続されているケーブル２に断線が生じていると判別する。
【００２９】
次に、演算制御部１２ｊは、作成した検出テーブル内の検出電圧ＶDTと基準テーブル内の対応する基準電圧とを比較し（第３ステップとしてのステップ２３）、この検出電圧ＶDTと基準電圧とがすべて一致するか否かを判別する（第３ステップとしてのステップ２４）。その結果、一致すると判別したときには、演算制御部１２ｊは、すべてのケーブル２が正常な接続状態であると判別し（ステップ２５）、この検査処理を終了する。具体的には、図６に示すように、印加ピンが１番ピンである場合において、検出ピンとなる他のピン（２番ピン、３番ピン、６番ピン、５番ピン、４番ピン、７番ピン、８番ピン）における検出電圧ＶDTが同図に示す電圧のときには、検出電圧ＶDTと、図５に示す基準テーブルにおける基準電圧とがすべて一致するため、演算制御部１２ｊはすべてのケーブル２が正常な接続状態であると判別する。
【００３０】
一方、ステップ２４において、対応する基準電圧と一致しない検出電圧ＶDTが存在したときには、多芯ケーブル１のいずれかのケーブル２に不具合が存在するため、演算制御部１２ｊはその不具合の内容を特定する。具体的には、演算制御部１２ｊは、図７に示すように、これら検出電圧ＶDT同士を比較して、互いに同一電圧となる検出電圧ＶDTが存在するか否かを判別する（第３１ステップとしてのステップ２６）。その結果、互いに同一電圧となる検出電圧ＶDTが存在するときには、短絡箇所検出処理を行って、短絡箇所を特定し（第３２ステップとしてのステップ２７）、次いで、リバース／トランスポーズ検出処理（ステップ２８）を実行して多芯ケーブル１の検査処理を終了する。一方、ステップ２６において、対応する基準電圧と一致しない検出電圧ＶDTが互いに相違する電圧となるときには、短絡箇所検出処理を行わずにステップ２８に移行してリバース／トランスポーズ検出処理を行い、この検査処理を終了する。
【００３１】
次いで、短絡箇所検出処理（ステップ２７）について説明する。この短絡箇所検出処理では、図１０に示すように、まず、互いに同一電圧となる検出電圧ＶDTが基準テーブル内に存在するか否かを判別する（第４１ステップとしてのステップ２７ａ）。この場合、同一電圧となる検出電圧ＶDTが基準テーブル内に存在しないときには、それ以前に行った処理によって断線が生じていないのが判明しているため、この同一電圧となる検出電圧ＶDTが検出された検出ピン同士はすべて短絡している。したがって、存在しないときには、検出ピン同士がすべて短絡していると判別し（第４２ステップとしてのステップ２７ｂ）、この短絡箇所検出処理を終了する。
【００３２】
一方、ステップ２７ａにおける判別の結果、同一電圧となる検出電圧ＶDTが基準テーブル内に存在するときには、通常、同一の検出電圧ＶDTが３つ以上存在する。例えば、図１１に示すように、ケーブル２，２が短絡している状態であって、印加ピンをピンＰｉｎとして、ピンＰ１、ピンＰ２、ピンＰ３の３つを順次検出ピンとしたときに、検出ピンＰ２に接続されるケーブル２と検出ピンＰ３に接続されるケーブル２とが短絡しており、この短絡によって互いに並列接続された２つのケーブル２，２に接続された抵抗Ｒ２と抵抗Ｒ３との並列合成抵抗が、検出ピンＰ１に正常に接続されたケーブル２に接続される抵抗Ｒ１の抵抗値と一致するときときが該当する。この場合には、同一電圧となる検出電圧ＶDTが検出された複数の検出ピンに対して、ステップ２０で行った処理と同様の処理を行う。すなわち、この複数の検出ピンの内の任意の１つの検出ピンを印加ピンとすると共に他の複数のピンを順次検出ピンとして検出電圧ＶDTを検出し、その各検出電圧ＶDT（第２の検出電圧）をメモリ１２ｇに記憶して第２検出テーブルを作成する（第４３ステップとしてのステップ２７ｃ）。具体的には、図１１に示したケースのときには、図１２，１３に示すように、検出ピンＰ１，Ｐ２，Ｐ３の内の任意の１つを印加ピン（図１２では正常にケーブル２が接続されたピンＰ１を印加ピンとし、図１３では短絡したケーブル２に接続されたピンＰ２を印加ピンとしている）とすると共に他のピンを順次検出ピンとして検出電圧ＶDT（第２の検出電圧）を検出し、第２検出テーブルを作成する。
【００３３】
次いで、演算制御部１２ｊは、第２検出テーブル内に記憶した各検出電圧ＶDTと試験電圧ＶINとを比較する（第４４ステップとしてのステップ２７ｄ）。その結果、検出電圧ＶDTが試験電圧ＶINに一致しているときには、図１３に示す状態であるため、この検出電圧ＶDTが検出された検出ピンに接続されたケーブル２は、印加ピンに接続されたケーブル２と短絡していると判別し（第４５ステップとしてのステップ２７ｅ）、短絡箇所検出処理を終了する。一方、検出電圧ＶDTが試験電圧ＶINと一致していないときには、図１２に示すような短絡状態になっており、各検出電圧ＶDT同士が等しくなる状態であるため、各検出ピンに接続されたケーブル２，２同士が短絡していると判別し（第４６ステップとしてのステップ２７ｆ）、短絡箇所検出処理を終了する。
【００３４】
続いて、図７に示すリバース／トランスポーズ検出処理（ステップ２８）について説明する。なお、「リバース」とは、一つのペア内でケーブル２が入れ替わって接続されている状態をいう。また、「トランスポーズ」とは、異なるペア間でケーブル２がそっくり入れ替わっている状態をいう。例えば、正常な接続状態では、送信用コネクタ３の１番ピンおよび２番ピンが、それぞれケーブル２，２によって受信用コネクタ４の１番ピンおよび２番ピンに接続され、送信用コネクタ３の３番ピンおよび６番ピンが、それぞれケーブル２，２によって受信用コネクタ４の３番ピンおよび６番ピンに接続されている。これに対して、トランスポーズの状態では、ケーブル２の誤配線によって送信用コネクタ３の１番ピンおよび２番ピンが受信用コネクタ４の３番ピンおよび６番ピンに接続され、送信用コネクタ３の３番ピンおよび６番ピンが受信用コネクタ４の１番ピンおよび２番ピンに接続される。
【００３５】
図７に示す検査処理においてステップ２８の処理に達するまでに、ステップ２２におけるケーブル２の断線検査処理によって、検出電圧ＶDTが所定電位（ゼロボルト）となる検出ピンが既に検査対象となり、ステップ２４における判別処理によって、検出電圧ＶDTが基準電圧と一致する検出ピンが既に検査対象となり、さらにステップ２７における短絡箇所検出処理によって、検出電圧ＶDT同士が等しくなる検出ピンが検査対象となっている。このため、このリバース／トランスポーズ検出処理では、短絡も断線も生じていない検出ピンが検査対象となる。この場合、ステップ２１において作成された検出テーブル内の検出電圧ＶDTの内の少なくとも２つが、対応する基準電圧とは異なってはいるものの、その各検出電圧ＶDT自体は、基準テーブル内のいずれかの基準電圧とそれぞれ一致する。したがって、基準テーブルを参照することにより、対応する基準電圧と相違している検出電圧ＶDTが、正常な接続状態においてどの検出ピンに対応しているかを容易に判別することができる。つまり、どのケーブル２同士が入れ替わっているかを容易に判別することができる。具体的には、図１４に示すように検出電圧ＶDTが検出された場合、基準テーブルを参照することによって、検出ピンが３番ピンのときの検出電圧ＶDT（２．６７４ボルト）と検出ピンが６番ピンのときの検出電圧ＶDT（２．８０９ボルト）とが入れ替わっていることが判別でき、この際には、リバース状態であることが判別できる。また、図１５に示すように検出電圧ＶDTが検出された場合、基準テーブルを参照することによって、検出ピンが３番ピンのときの検出電圧ＶDT（２．５５１ボルト）と検出ピンが５番ピンのときの検出電圧ＶDT（２．８０９ボルト）とが入れ替わり、かつ検出ピンが６番ピンのときの検出電圧ＶDT（２．４３９ボルト）と検出ピンが４番ピンのときの検出電圧ＶDT（２．６７４ボルト）とが入れ替わっているため、トランスポーズ状態であることが判別できる。
【００３６】
このように、この多芯ケーブル検査方法によれば、ケーブル２の本数と同数の抵抗のみで受信側ユニット１３を構成することができるため、部品点数を削減でき、ひいては受信側ユニット１３を小型化することができる。また、リターン路にダイオードなどの電圧低下を招く素子が直列接続されていないため、送信側ユニット１２が、より高い電圧の検出電圧ＶDTを検出することができる。したがって、各種処理を行う際の判別処理を高精度で行うことができる結果、検査装置１１の信頼性を向上させることができる。
【００３７】
なお、本発明は、上記した発明の実施の形態に限定されず、適宜変更が可能である。例えば、上述した実施の形態では、コネクタ３，４のピン同士がツイストペアのケーブル２，２で接続されたＬＡＮケーブルを多芯ケーブルとして説明したが、ツイストされていないケーブルで構成された多芯ケーブルにも本発明を適用して各ケーブルの接続状態を検査することができる。
【００３８】
【発明の効果】
以上のように、請求項１記載の多芯ケーブル検査方法によれば、ケーブルの本数と同数の抵抗のみを用いることで、多芯ケーブルのすべてのケーブルが正常に接続されているか否かを正確かつ容易に判別することができる。このため、多芯ケーブルを検査する検査装置の部品点数を削減することができるため、検査装置を簡易かつ安価に製造することができると共に小型化することができる。また、リターン路にダイオードなどの電圧低下を招く素子を直列接続する必要がないため、その分、検査装置の信頼性を向上させることができる。
【００３９】
また、請求項２記載の多芯ケーブル検査方法によれば、多芯ケーブルの検査において必要となる正常接続状態のケーブルを正確に検出することができる。
【００４０】
また、請求項３記載の多芯ケーブル検査方法によれば、ケーブルに生じた断線を正確かつ容易に検出することができる。
【００４１】
さらに、請求項４，５記載の多芯ケーブル検査方法によれば、ケーブル間に生じた短絡を正確かつ容易に検出することができる。
【００４２】
また、請求項６，７記載の多芯ケーブル検査方法によれば、ケーブル間に生じたリバースやトランスポーズを正確かつ容易に検出することができる。
【００４３】
また、請求項８記載の多芯ケーブル検査装置によれば、多芯ケーブルのすべてのケーブルが正常に接続されているか否かを正確かつ容易に判別することができると共に、第１のコネクタ側の検査装置をケーブルの本数と同数の抵抗のみで構成することができるため、部品点数を削減することができる結果、検査装置を簡易かつ安価に製造することができると共に小型化することができる。また、リターン路にダイオードなどの電圧低下を招く素子を直列接続する必要がないため、その分、検査装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る多芯ケーブル検査方法を実施するための検査装置１１の構成を示すブロック図である。
【図２】受信側ユニット１３側に使用する抵抗Ｒ１〜Ｒ８の抵抗値設定例を示す説明図である。
【図３】受信側ユニット１３側に使用する抵抗Ｒ１〜Ｒ８の内の任意の２つの直列合成抵抗値を示す説明図である。
【図４】送信側ユニット１２側における検出ピンの検出電圧ＶDTを測定する測定回路の基本回路図である。
【図５】基準テーブルの一例を示す説明図である。
【図６】検出テーブルの一例を示す説明図である。
【図７】本発明の実施の形態に係る多芯ケーブルの検査方法（検査処理）を説明するためのフローチャートである。
【図８】正常ケーブル検出処理のフローチャートである。
【図９】正常ケーブル検出処理処理を説明するための回路図である。
【図１０】短絡箇所検出処理のフローチャートである。
【図１１】短絡箇所検出処理を説明するための回路図である。
【図１２】短絡箇所検出処理を説明するための他の回路図である。
【図１３】短絡箇所検出処理を説明するためのさらに他の回路図である。
【図１４】リバース／トランスポーズ検出処理を説明するための第２検出テーブル（リバース状態）を示す説明図である。
【図１５】リバース／トランスポーズ検出処理を説明するための第２検出テーブル（トランスポーズ）を示す説明図である。
【符号の説明】
１ 多芯ケーブル
２ ケーブル
３ 送信用コネクタ
４ 受信用コネクタ
１１ 検査装置
１２ｄ 検出用抵抗
１２ｇ メモリ
１２ｊ 演算制御部
Ｒ１〜Ｒ８ 抵抗
ステップ２０ 正常ケーブル検出処理
ステップ２１ 検出ケーブル作成処理
ステップ２３，２４ 検出テーブルと基準テーブルとの比較処理
ステップ２５ 多芯ケーブル１が正常に接続されていると判別する処理
Claims (8)
- 第１および第２のコネクタの各ピンに予め規定した対応関係で複数のケーブルの両端部がそれぞれ接続される多芯ケーブルに対して、そのケーブルの接続状態を検査する多芯ケーブル検査方法であって、
任意の一つの抵抗とそれ以外の各１つの抵抗との各直列合成抵抗値が互いに相違する複数の抵抗を、各々の一端側同士を短絡した状態で前記第１のコネクタの各ピンに各他端をそれぞれ接続した後に、
その両端が前記両コネクタの前記各ピンに正規の対応関係でそれぞれ接続されている少なくとも一つのケーブルを検出する第１ステップと、
前記検出された一つのケーブルに接続されている前記第２のコネクタの前記ピンを印加ピンとして試験電圧を印加すると共に、当該第２のコネクタの前記印加ピン以外の他の各ピンを検出ピンとして検出用抵抗を介して所定電位に順次接続しつつ当該各検出ピンの電圧を検出電圧として検出し、かつ当該各検出電圧を記憶させる第２ステップと、
前記各検出電圧と、前記予め規定した正規の対応関係で各ケーブルが接続されている基準の多芯ケーブルについての前記各検出電圧にそれぞれ対応する各基準電圧とを比較して、対応する前記基準電圧に前記各検出電圧がすべて一致するか否かを判別する第３ステップとを実行し、
前記第３ステップにおいてすべて一致していると判別したときに正規な接続状態であると判別することを特徴とする多芯ケーブル検査方法。 - 前記第１ステップでは、
前記第２のコネクタにおける任意の１つのピンを前記検出ピンとし、かつ他の２つのピンを順次前記印加ピンとして、前記検出電圧をそれぞれ検出する第１１ステップと、
当該第１１ステップにおいて検出した前記各検出電圧に対応する仮検出ピンを前記各印加ピン毎に対応する前記基準電圧に基づいて特定する第１２ステップと、
前記他の２つのピン毎の前記特定した仮検出ピン同士が一致するか否かを判別する第１３ステップとを、当該第１３ステップにおいて前記仮検出ピン同士が一致するまで、前記第１１ステップにおける前記３つのピンの組合せを順次変更しつつ繰り返し実行し、一致すると判別したときの前記他の２つのピンに接続された前記ケーブルが正常に接続されたケーブルであると判別することを特徴とする請求項１記載の多芯ケーブル検査方法。 - 前記第２ステップを実行した後に、前記所定電圧と等しい前記検出電圧が存在するか否かを判別し、存在すると判別したときに、当該検出電圧が検出された前記検出ピンに接続されている前記ケーブルに断線が生じていると判別する第２１ステップを実行することを特徴とする請求項１または２記載の多芯ケーブル検査方法。
- 前記第３ステップにおいて前記基準電圧に一致しない前記検出電圧が存在すると判別したときに、当該一致しない検出電圧同士を比較して互いに同一電圧となる検出電圧が存在するか否かを判別する第３１ステップを実行し、
当該第３１ステップにおいて互いに同一電圧となる前記検出電圧が存在すると判別したときに、当該各検出ピンがそれぞれ接続されている前記ケーブル同士に短絡が生じていると判別する第３２ステップを実行することを特徴とする請求項１から３のいずれかに記載の多芯ケーブル検査方法。 - 前記第３２ステップでは、同一電圧となる前記検出電圧が前記すべての基準電圧内に存在するか否かを判別する第４１ステップを実行し、
当該第４１ステップにおける比較の結果、いずれの前記基準電圧とも一致しないときに、当該検出電圧が検出された前記検出ピン同士が短絡していると判別する第４２ステップを実行し、
前記第４１ステップにおける比較の結果、いずれかの前記基準電圧と一致したときに、前記同一電圧となる前記検出電圧が検出された任意の１つの前記検出ピンを前記印加ピンとすると共に他の複数のピンを順次前記検出ピンとして前記検出電圧を検出した後にその各検出電圧を第２の検出電圧として記憶させる第４３ステップと、前記第２の検出電圧が前記試験電圧と一致するか否かを判別する第４４ステップとを実行し、
当該第４４ステップにおいて前記試験電圧と一致すると判別したときに、当該一致すると判別した前記検出電圧が検出された前記検出ピンと前記印加ピンとが短絡していると判別する第４５ステップを実行し、
当該第４４ステップにおいて前記試験電圧と一致しないと判別したときに、前記検出ピン同士が短絡していると判別する第４６ステップを実行することを特徴とする請求項４記載の多芯ケーブル検査方法。 - 前記第３ステップにおいて前記基準電圧に一致しない前記検出電圧が存在すると判別したときに、当該一致しない検出電圧同士を比較して互いに同一電圧となる検出電圧が存在するか否かを判別する第３１ステップを実行し、
当該第３１ステップにおいて互いに同一電圧となる前記検出電圧が存在しないと判別したときに、前記検出電圧が検出された前記複数の検出ピンにそれぞれ接続されている前記複数のケーブルにリバース接続またはトランスポーズ接続が生じていると判別することを特徴とする請求項１から３のいずれかに記載の多芯ケーブル検査方法。 - 前記検出電圧と前記基準電圧とを比較することによって、前記複数のケーブルにおけるリバース接続またはトランスポーズ接続がされている前記ケーブルを特定することを特徴とする請求項６記載の多芯ケーブル検査方法。
- 第１および第２のコネクタの各ピンに予め規定した対応関係で複数のケーブルの両端部がそれぞれ接続される多芯ケーブルに対して、そのケーブルの接続状態を検査する多芯ケーブル検査装置であって、
任意の一つの抵抗とそれ以外の各１つの抵抗との各直列合成抵抗値が互いに相違する複数の抵抗と、試験電圧を生成する電圧生成部と、電圧を検出する電圧検出部と、前記第２のコネクタの前記ピンのいずれかを印加ピンとすると共に当該印加ピン以外の他のいずれかを検出ピンとする信号切換部と、メモリと、演算制御部とを備え、
前記演算制御部は、
前記複数の抵抗の各々の一端側同士を短絡すると共に前記第１のコネクタの各ピンに当該各抵抗の各他端をそれぞれ接続した状態において、その両端が前記両コネクタの前記各ピンに正規の対応関係でそれぞれ接続されている少なくとも一つのケーブルを検出する第１ステップと、
前記信号切換部を制御して、前記検出された一つのケーブルに接続されている前記第２のコネクタの前記ピンを印加ピンとして前記電圧生成部に前記試験電圧を印加させると共に、当該第２のコネクタの前記印加ピン以外の他の各ピンを検出ピンとして検出用抵抗を介して所定電位に順次接続させつつ当該各検出ピンの電圧を前記電圧検出部に検出電圧として検出させ、かつ当該各検出電圧を前記メモリに記憶させる第２ステップと、
前記メモリに記憶されている前記各検出電圧と、前記予め規定した正規の対応関係で各ケーブルが接続されている基準の多芯ケーブルについての前記各検出電圧にそれぞれ対応すると共に前記メモリに記憶されている各基準電圧とを比較して、対応する前記基準電圧に前記各検出電圧がすべて一致するか否かを判別する第３ステップとを実行し、
前記第３ステップにおいてすべて一致していると判別したときに正規な接続状態であると判別することを特徴とする多芯ケーブル検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001053374A JP4676078B2 (ja) | 2001-02-28 | 2001-02-28 | 多芯ケーブル検査方法および多芯ケーブル検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001053374A JP4676078B2 (ja) | 2001-02-28 | 2001-02-28 | 多芯ケーブル検査方法および多芯ケーブル検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002257888A JP2002257888A (ja) | 2002-09-11 |
| JP4676078B2 true JP4676078B2 (ja) | 2011-04-27 |
Family
ID=18913844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001053374A Expired - Fee Related JP4676078B2 (ja) | 2001-02-28 | 2001-02-28 | 多芯ケーブル検査方法および多芯ケーブル検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4676078B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4905944B2 (ja) * | 2006-10-06 | 2012-03-28 | 日置電機株式会社 | ターミネータおよび多芯ケーブル検査装置 |
| US9386803B2 (en) | 2010-01-06 | 2016-07-12 | Celanese Acetate Llc | Tobacco smoke filter for smoking device with porous mass of active particulate |
| JP5728584B2 (ja) | 2010-10-15 | 2015-06-03 | セラニーズ アセテート，エルエルシー | 煙フィルタ用多孔質体を形成する装置、システム、および関連方法 |
| US9423444B2 (en) * | 2013-07-29 | 2016-08-23 | Biosense Webster (Israel), Ltd. | Identifying defective electrical cables |
| JP6475477B2 (ja) * | 2014-11-19 | 2019-02-27 | 進 渡邉 | 多芯ケーブルとコネクタとの接続確認装置 |
| CN108732454A (zh) * | 2018-06-15 | 2018-11-02 | 沈阳兴华航空电器有限责任公司 | 一种基于无线传输技术的多芯线缆通断判定装置及方法 |
| CN108957213B (zh) * | 2018-08-17 | 2024-03-15 | 北京中航瑞博航空电子技术有限公司 | 电缆测试方法与测试设备 |
| CN111948427B (zh) * | 2020-08-10 | 2023-02-03 | 中国工程物理研究院机械制造工艺研究所 | 一种用于复杂线束组件快速检测的系统及检测方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48101047A (ja) * | 1972-03-31 | 1973-12-20 | ||
| JPS5194482U (ja) * | 1975-01-29 | 1976-07-29 | ||
| JPS5268266U (ja) * | 1975-11-15 | 1977-05-20 | ||
| JPS616780U (ja) * | 1984-06-19 | 1986-01-16 | アイホン株式会社 | 誤配線検出回路 |
| JPH02201175A (ja) * | 1989-01-30 | 1990-08-09 | Nippon Telegr & Teleph Corp <Ntt> | 通信ケーブルの心線対照方法 |
| JPH07301654A (ja) * | 1994-04-04 | 1995-11-14 | Fluke Corp | ローカル・エリア・ネットワーク・ケーブルの試験装置及び方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436555A (en) * | 1994-06-09 | 1995-07-25 | Fluke Corporation | LAN cable identifier for testing local area network cables |
-
2001
- 2001-02-28 JP JP2001053374A patent/JP4676078B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48101047A (ja) * | 1972-03-31 | 1973-12-20 | ||
| JPS5194482U (ja) * | 1975-01-29 | 1976-07-29 | ||
| JPS5268266U (ja) * | 1975-11-15 | 1977-05-20 | ||
| JPS616780U (ja) * | 1984-06-19 | 1986-01-16 | アイホン株式会社 | 誤配線検出回路 |
| JPH02201175A (ja) * | 1989-01-30 | 1990-08-09 | Nippon Telegr & Teleph Corp <Ntt> | 通信ケーブルの心線対照方法 |
| JPH07301654A (ja) * | 1994-04-04 | 1995-11-14 | Fluke Corp | ローカル・エリア・ネットワーク・ケーブルの試験装置及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002257888A (ja) | 2002-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4166755B2 (ja) | 航空機用の多機能なワイヤー及び絶縁テスター | |
| US8768635B2 (en) | Systems and methods for determining electrical faults | |
| JP4676078B2 (ja) | 多芯ケーブル検査方法および多芯ケーブル検査装置 | |
| US4651084A (en) | Fault test apparatus for conductors of multiconductor cable | |
| CN110579701A (zh) | 一种集成芯片的引脚连通性的检测方法 | |
| JP4905944B2 (ja) | ターミネータおよび多芯ケーブル検査装置 | |
| JP4346318B2 (ja) | 耐圧試験器 | |
| JP5014635B2 (ja) | 検査装置および検査方法 | |
| JP6482784B2 (ja) | 欠陥のある電気ケーブルの特定 | |
| US20120299598A1 (en) | Systems and Methods for Determining Electrical Ground Faults | |
| JP4965193B2 (ja) | 多芯ケーブル検査装置 | |
| US20040095124A1 (en) | Automatic multimeter | |
| JP2007155640A (ja) | 集積回路の検査方法と検査装置 | |
| CN213302429U (zh) | 线材测试装置 | |
| JP5213114B2 (ja) | 導通検査方法及び導通検査装置 | |
| JPH09101338A (ja) | コンセントの配線検査装置 | |
| JP6608234B2 (ja) | 接触判定装置および測定装置 | |
| US10969455B2 (en) | Test system and method for testing a device under test having several communication lanes | |
| JP5546986B2 (ja) | 絶縁検査装置 | |
| JP6542094B2 (ja) | 接触判定装置および測定装置 | |
| JP6308539B1 (ja) | ワイヤハーネス検査装置 | |
| JP4079865B2 (ja) | 電気部品の電気的特性の検査方法および装置 | |
| JP6798834B2 (ja) | 検査装置、検査システム、検査方法、及び検査プログラム | |
| EP2546666A2 (en) | Systems and methods for determining electrical grounds faults | |
| KR20190064703A (ko) | 진단 대상의 고장부분 추출에 사용하는 측정기 및 그 단말기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |