JP4671636B2 - インターフェース回路およびasicおよび電子機器 - Google Patents
インターフェース回路およびasicおよび電子機器 Download PDFInfo
- Publication number
- JP4671636B2 JP4671636B2 JP2004210951A JP2004210951A JP4671636B2 JP 4671636 B2 JP4671636 B2 JP 4671636B2 JP 2004210951 A JP2004210951 A JP 2004210951A JP 2004210951 A JP2004210951 A JP 2004210951A JP 4671636 B2 JP4671636 B2 JP 4671636B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- electronic device
- control means
- main body
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明の第1の形態は、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび/またはカード型I/Oと電子機器本体とを接続するインターフェース回路において、前記カード型メモリおよび/またはカード型I/Oに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび/またはカード型I/Oからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび/またはカード型I/Oと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段との選択を所定の信号に基づいて行なう選択手段とを備えており、前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴としている。
本発明の第2の形態は、画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも1つのアプリケーション機能を有し、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも1つを共有資源として利用可能に構成され設計されたASICにおいて、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび/またはカード型I/Oに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび/またはカード型I/Oからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび/またはカード型I/Oと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴としている。
本発明の第3の形態は、画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも1つのアプリケーション機能を有する電子機器において、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも1つを共有資源として利用可能に構成され設計されたASICを備え、前記ASICは、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび/またはカード型I/Oに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび/またはカード型I/Oからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび/またはカード型I/Oと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴としている。
4002 ASIC
2003 CPU
2004 ROM
2005 ローカルメモリ
2006 ネットワークインターフェース
2007 操作部
2008 HDD
2009 カード
2010 PCIパス
2011 エンジン
2012 カードコントローラ
3001 カードアクセスコントローラ
3002 DMAコントローラ
3003 BOOTコントローラ
3004 セレクタ
3005 切替制御部
3006 BUSY信号
3007 SEL信号
3008 SELOUT信号
3011 外部信号NMI
1151,1152 アンドゲート
1153 オアゲート
1154 フリップフロップ
Claims (9)
- 着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび/またはカード型I/Oと電子機器本体とを接続するインターフェース回路において、前記カード型メモリおよび/またはカード型I/Oに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび/またはカード型I/Oからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび/またはカード型I/Oと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段との選択を所定の信号に基づいて行なう選択手段とを備えており、前記カード型メモリが2つ有り、前記カードアクセス制御手段は、前記2つのカード型メモリのうちの一方をデータ蓄積用に使用し、前記2つのカード型メモリのうちの他方をブートプログラムを読み出すためのシステムカードとして使用し、また、前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択するインターフェース回路であって、前記インターフェース回路は、電子機器本体のCPUによって全体が制御されており、前記外部信号は、電子機器本体のCPUにも入力し、電子機器本体のCPUの内部情報を保持できるリセット信号であることを特徴とするインターフェース回路。
- 請求項1記載のインターフェース回路において、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうことを特徴とするインターフェース回路。
- 請求項1または請求項2記載のインターフェース回路において、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択することを特徴とするインターフェース回路。
- 画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも1つのアプリケーション機能を有し、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも1つを共有資源として利用可能に構成され設計されたASICにおいて、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび/またはカード型I/Oに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび/またはカード型I/Oからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび/またはカード型I/Oと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、前記カード型メモリが2つ有り、前記カードアクセス制御手段は、前記2つのカード型メモリのうちの一方をデータ蓄積用に使用し、前記2つのカード型メモリのうちの他方をブートプログラムを読み出すためのシステムカードとして使用し、また、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択し、また、前記インターフェース回路は、電子機器本体のCPUによって全体が制御されており、前記外部信号は、電子機器本体のCPUにも入力し、電子機器本体のCPUの内部情報を保持できるリセット信号であることを特徴とするASIC。
- 請求項4記載のASICにおいて、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうことを特徴とするASIC。
- 請求項4または請求項5記載のASICにおいて、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択することを特徴とするASIC。
- 画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも1つのアプリケーション機能を有する電子機器において、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも1つを共有資源として利用可能に構成され設計されたASICを備え、前記ASICは、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび/またはカード型I/Oに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび/またはカード型I/Oからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび/またはカード型I/Oと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、前記カード型メモリが2つ有り、前記カードアクセス制御手段は、前記2つのカード型メモリのうちの一方をデータ蓄積用に使用し、前記2つのカード型メモリのうちの他方をブートプログラムを読み出すためのシステムカードとして使用し、また、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択し、また、前記インターフェース回路は、電子機器本体のCPUによって全体が制御されており、前記外部信号は、電子機器本体のCPUにも入力し、電子機器本体のCPUの内部情報を保持できるリセット信号であることを特徴とする電子機器。
- 請求項7記載の電子機器において、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうことを特徴とする電子機器。
- 請求項7または請求項8記載の電子機器において、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004210951A JP4671636B2 (ja) | 2004-07-20 | 2004-07-20 | インターフェース回路およびasicおよび電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004210951A JP4671636B2 (ja) | 2004-07-20 | 2004-07-20 | インターフェース回路およびasicおよび電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006031496A JP2006031496A (ja) | 2006-02-02 |
JP4671636B2 true JP4671636B2 (ja) | 2011-04-20 |
Family
ID=35897744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004210951A Expired - Fee Related JP4671636B2 (ja) | 2004-07-20 | 2004-07-20 | インターフェース回路およびasicおよび電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4671636B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07175373A (ja) * | 1993-12-21 | 1995-07-14 | Casio Electron Mfg Co Ltd | 電子装置 |
JPH11136428A (ja) * | 1997-10-27 | 1999-05-21 | Canon Inc | 画像処理装置及び制御方法 |
JP2000047876A (ja) * | 1998-07-31 | 2000-02-18 | Sony Computer Entertainment Inc | 情報処理装置の立ち上げ方法、記憶媒体、及び情報処理装置 |
JP2001146062A (ja) * | 1999-11-19 | 2001-05-29 | Seiko Epson Corp | 印刷システム及びプリンタ |
JP2001184772A (ja) * | 1999-12-24 | 2001-07-06 | Toshiba Corp | 電子機器及び電子機器の動作制御方法 |
JP2001297012A (ja) * | 2000-04-11 | 2001-10-26 | Hitachi Ltd | マイクロプロセッサ及びエミュレータ |
JP2004249667A (ja) * | 2003-02-21 | 2004-09-09 | Ricoh Co Ltd | 画像形成装置、デバッグ情報記録方法 |
-
2004
- 2004-07-20 JP JP2004210951A patent/JP4671636B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07175373A (ja) * | 1993-12-21 | 1995-07-14 | Casio Electron Mfg Co Ltd | 電子装置 |
JPH11136428A (ja) * | 1997-10-27 | 1999-05-21 | Canon Inc | 画像処理装置及び制御方法 |
JP2000047876A (ja) * | 1998-07-31 | 2000-02-18 | Sony Computer Entertainment Inc | 情報処理装置の立ち上げ方法、記憶媒体、及び情報処理装置 |
JP2001146062A (ja) * | 1999-11-19 | 2001-05-29 | Seiko Epson Corp | 印刷システム及びプリンタ |
JP2001184772A (ja) * | 1999-12-24 | 2001-07-06 | Toshiba Corp | 電子機器及び電子機器の動作制御方法 |
JP2001297012A (ja) * | 2000-04-11 | 2001-10-26 | Hitachi Ltd | マイクロプロセッサ及びエミュレータ |
JP2004249667A (ja) * | 2003-02-21 | 2004-09-09 | Ricoh Co Ltd | 画像形成装置、デバッグ情報記録方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006031496A (ja) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4361073B2 (ja) | 画像処理装置とその制御方法 | |
JP4833568B2 (ja) | 情報処理装置、画像形成装置、起動プログラムおよび記憶媒体 | |
JP2009223699A (ja) | 情報処理装置及び情報処理方法 | |
JP2008153790A (ja) | 画像処理装置及びその制御方法 | |
JP5587050B2 (ja) | 情報処理装置、情報処理装置の制御方法、及び、プログラム | |
US9244692B2 (en) | Information processing apparatus, control method for information processing apparatus, and program to stop supply of clock to a DSP | |
JP4671636B2 (ja) | インターフェース回路およびasicおよび電子機器 | |
JP4508687B2 (ja) | カード型メモリのインターフェース回路 | |
JP2007223163A (ja) | 画像形成装置、画像表示方法 | |
JP5011780B2 (ja) | 情報処理装置、及びその起動方法 | |
JP4885798B2 (ja) | 情報処理装置及び画像処理装置 | |
JP2009175841A (ja) | 情報記憶装置、情報処理システム、及び情報処理装置の動作状態の設定方法 | |
JP7336281B2 (ja) | 画像形成装置、その制御方法、及びプログラム | |
JP2013152509A (ja) | 画像処理装置 | |
JP2008198000A (ja) | カスタム集積回路及びカスタム集積回路を備えた画像形成装置 | |
JP2011107944A (ja) | ストレージ機器 | |
JP2009089366A (ja) | 画像形成装置および表示方法 | |
JP6699428B2 (ja) | 電子装置および画像処理装置 | |
JP2006155391A (ja) | 画像形成装置 | |
JP4690660B2 (ja) | カード型メモリのインターフェース回路 | |
JP2008306653A (ja) | 画像処理装置 | |
JP2023157629A (ja) | 情報処理装置、ファームウェア更新方法、画像形成装置 | |
JP2022187932A (ja) | 通信装置及びプログラム | |
JP6395380B2 (ja) | 情報処理装置、情報処理方法、及びプログラム | |
JP2020067904A (ja) | 情報処理装置及びその制御方法、並びにプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070628 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4671636 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |