JP4669688B2 - 電源回路及びそれを用いた半導体記憶装置 - Google Patents
電源回路及びそれを用いた半導体記憶装置 Download PDFInfo
- Publication number
- JP4669688B2 JP4669688B2 JP2004290010A JP2004290010A JP4669688B2 JP 4669688 B2 JP4669688 B2 JP 4669688B2 JP 2004290010 A JP2004290010 A JP 2004290010A JP 2004290010 A JP2004290010 A JP 2004290010A JP 4669688 B2 JP4669688 B2 JP 4669688B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- supply line
- target voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図1は、本発明の一実施形態に係る電源回路を含めた半導体記憶装置の構成を示す図である。なお、以下の説明において、半導体記憶装置は、電気的にデータの書き込み/読み出し/消去を行う不揮発性メモリ装置(フラッシュメモリ、EEPROM等)とする。
<WL電圧生成回路>
図3を適宜参照しつつ、図2をもとに、本発明の一実施形態に係るWL電圧生成回路51の構成を説明する。
された目的電圧VREFが容量素子518の両電極間に保持される。一方、アナログスイッチ517がオフの場合、容量素子518の両電極間に保持された目的電圧VREFが、比較器519の非反転入力端子に供給される。
図4をもとに、本発明の『制御回路』の一実施形態に係る制御信号生成部52の構成を説明する。
<昇降圧開始時、目的電圧VREF>電源電圧VDDの場合>
図5をもとに、WL電圧の昇降圧開始の際に「目的電圧VREF>電源電圧VDD」である場合の電源回路50の動作を説明する。なお、以下の説明では、特に断らない限り、電源回路50が動作の主体とする。
図6をもとに、WL電圧の昇降圧開始の際に「目的電圧VREF<電源電圧VDD」である場合の電源回路50の動作を説明する。なお、以下の説明では、特に断らない限り、電源回路50が動作の主体とする。
13 ビット線 20 制御回路
30 ロウアドレスデコーダ 301 ロウアドレス選択部
302、303 P型MOSFET
304、305 N型MOSFET
40 カラムアドレスデコーダ 41 P型MOSFET
50 電源回路 51 WL電圧生成回路
510 バイアス発生回路 511 発振回路
512 第1の昇圧回路 513 第2の昇圧回路
5121、5131 ダイオード素子
5122、5132 容量素子
5123、5133 インバータ素子
514 目的電圧生成回路 5141、5142 P型MOSFET
5143 N型MOSFET 5144 抵抗素子
515 降圧回路 5151 P型MOSFET
516 P型MOSFET 517 アナログスイッチ
518 容量素子 519 比較器
52 制御信号生成部 521 ENAB1信号遅延部
522 リセット信号生成部
523、524 D型フリップフロップ
525 CPL2EN信号生成部
526 VREFKPX信号生成部
527 ENAB2信号生成部
Claims (6)
- 一の電圧供給線に夫々の制御電極が接続される複数のメモリセルを有したメモリセル群に対し、前記電圧供給線を介して前記制御電極に供給すべき電圧を生成する電源回路において、
前記電圧供給線を介して前記制御電極に供給すべき所望の目的電圧を生成する目的電圧生成回路と、
前記電圧供給線の電圧の昇圧を行う昇圧回路と、
前記電圧供給線の電圧の降圧を行う降圧回路と、
一方の入力端子には前記目的電圧生成回路から前記目的電圧が供給されるとともに、他方の入力端子には前記電圧供給線の電圧が供給されており、前記電圧供給線の電圧と前記目的電圧生成回路において生成された前記目的電圧との比較を行う比較器と、
一方の端子に前記電源電圧が供給されるとともに他方の端子に前記昇圧回路及び前記降圧回路の出力が接続されるスイッチング素子と、
前記電圧供給線の電圧を前記目的電圧とさせる場合、前記スイッチング素子をオンさせて、前記電圧供給線の電圧を、あらかじめ電源電圧に設定した後、前記スイッチング素子をオフさせて、前記電圧供給線の電圧を、前記比較器における比較結果に応じて、前記昇圧回路によって昇圧若しくは前記降圧回路によって降圧させることで前記目的電圧へと近づける制御回路と、
前記目的電圧生成回路と前記一方の入力端子との間に接続され、前記目的電圧生成回路から前記一方の入力端子への前記目的電圧の供給を制御するアナログスイッチと、
一方の電極が前記アナログスイッチと前記一方の入力端子との間の信号線と接続されるとともに、他方の電極が接地される容量素子と、を有しており、
前記制御回路は、
前記比較結果において前記電圧供給線の電圧が前記目的電圧に達するまでの間、前記アナログスイッチをオンさせるとともに、前記容量素子に前記目的電圧を保持させておき、
前記比較結果において前記電圧供給線の電圧が前記目的電圧に達したとき、前記アナログスイッチをオフさせるとともに、前記一方の入力端子には前記容量素子に保持させておいた前記目的電圧を供給させること、を特徴とする電源回路。 - 前記制御回路は、
前記電圧供給線の電圧を前記電源電圧より高い前記目的電圧とさせる場合、
前記スイッチング素子をオンさせて、前記電圧供給線の電圧を、あらかじめ電源電圧に設定した後、
前記スイッチング素子をオフさせた上で、
前記比較結果において前記電圧供給線の電圧が前記目的電圧に達するまでの間、前記電圧供給線の電圧を、前記昇圧回路によって昇圧させていき、
前記比較結果において前記電圧供給線の電圧が前記目的電圧に達したとき、前記目的電圧生成回路、前記昇圧回路を停止させること、
を特徴とする請求項1に記載の電源回路。 - 前記制御回路は、
前記電圧供給線の電圧を前記電源電圧より低い前記目的電圧とさせる場合、
前記スイッチング素子をオンさせて、前記電圧供給線の電圧を、あらかじめ電源電圧に設定した後、
前記スイッチング素子をオフさせた上で、
前記比較結果において前記電圧供給線の電圧が前記目的電圧に達するまでの間、前記電圧供給線の電圧を、前記降圧回路によって降圧させていき、
前記比較結果において前記電圧供給線の電圧が前記目的電圧に達したとき、前記目的電圧生成回路、前記降圧回路を停止させること、
を特徴とする請求項1に記載の電源回路。 - 前記目的電圧生成回路において前記目的電圧を生成するための基準電圧を昇圧によって生成する第2の昇圧回路と、
前記昇圧回路及び前記第2の昇圧回路において昇圧を行わせるための発振クロック信号を生成する発振回路と、を有しており、
前記制御回路は、前記比較結果において前記電圧供給線の電圧が前記目的電圧に達したとき、前記発振回路及び前記第2の昇圧回路を停止させること、
を特徴とする請求項2又は3に記載の電源回路。 - 前記メモリセル群は、第1の方向へと配列される複数のメモリセル夫々の制御電極が前記一の電圧供給線に接続されるとともに、前記第1の方向とは直交する第2の方向へ配列された複数のメモリセル夫々のドレイン電極が、前記メモリセルの保持データを読み出すための一のデータ線に接続されたメモリセルアレイを形成しており、
請求項1乃至4のいずれかに記載の前記電源回路と、前記メモリセルアレイと、前記電圧供給線及び前記データ線を選択するアドレスデコーダと、を有することを特徴とする半導体記憶装置。 - 前記メモリセルアレイは、不揮発性メモリであること、を特徴とする請求項5に記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004290010A JP4669688B2 (ja) | 2004-10-01 | 2004-10-01 | 電源回路及びそれを用いた半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004290010A JP4669688B2 (ja) | 2004-10-01 | 2004-10-01 | 電源回路及びそれを用いた半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006107575A JP2006107575A (ja) | 2006-04-20 |
JP4669688B2 true JP4669688B2 (ja) | 2011-04-13 |
Family
ID=36377096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004290010A Expired - Fee Related JP4669688B2 (ja) | 2004-10-01 | 2004-10-01 | 電源回路及びそれを用いた半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4669688B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010244671A (ja) * | 2009-03-19 | 2010-10-28 | Toshiba Corp | 内部電源電圧発生回路 |
JP2012234591A (ja) * | 2011-04-28 | 2012-11-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09213091A (ja) * | 1996-02-06 | 1997-08-15 | Hitachi Ltd | 電源回路及び半導体記憶装置 |
JP2000331489A (ja) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | 半導体装置及びマイクロコンピュータ |
JP2002157894A (ja) * | 2000-11-21 | 2002-05-31 | Toshiba Corp | 半導体記憶装置 |
-
2004
- 2004-10-01 JP JP2004290010A patent/JP4669688B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09213091A (ja) * | 1996-02-06 | 1997-08-15 | Hitachi Ltd | 電源回路及び半導体記憶装置 |
JP2000331489A (ja) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | 半導体装置及びマイクロコンピュータ |
JP2002157894A (ja) * | 2000-11-21 | 2002-05-31 | Toshiba Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006107575A (ja) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4908161B2 (ja) | 電源回路および半導体記憶装置 | |
US6567309B2 (en) | Semiconductor device | |
JP4094104B2 (ja) | 半導体集積回路装置および記憶装置 | |
JP4365873B2 (ja) | 電圧供給回路および半導体記憶装置 | |
US10403374B2 (en) | Reduction of output voltage ripple in booster circuit | |
JP4843376B2 (ja) | 電源回路 | |
US20110002173A1 (en) | Nonvolatile semiconductor memory device | |
JP2003217291A (ja) | 不揮発性半導体記憶装置の昇圧回路 | |
US6278639B1 (en) | Booster circuit having booster cell sections connected in parallel, voltage generating circuit and semiconductor memory which use such booster circuit | |
JP2008269727A (ja) | 昇圧回路、半導体記憶装置およびその駆動方法 | |
JP2003208794A (ja) | 不揮発性半導体記憶装置 | |
JP4822895B2 (ja) | 不揮発性半導体記憶装置 | |
TWI745254B (zh) | 斷電檢測電路及半導體儲存裝置 | |
JP2007004887A (ja) | 半導体記憶装置 | |
JP4178205B2 (ja) | メモリ装置のワード線信号をブーストするブーストシステムおよびブースト方法 | |
KR100591773B1 (ko) | 불휘발성 반도체 메모리 장치 및 그것을 위한 전압 발생회로 | |
JPH10243637A (ja) | 電源回路及び不揮発性半導体記憶装置 | |
JP2012234591A (ja) | 不揮発性半導体記憶装置 | |
JP4669688B2 (ja) | 電源回路及びそれを用いた半導体記憶装置 | |
KR102510684B1 (ko) | 파워다운 검출 회로 및 반도체 기억 장치 | |
JP4435203B2 (ja) | 半導体集積回路装置 | |
JP5087669B2 (ja) | 電圧発生回路 | |
JP2008059639A (ja) | 不揮発性半導体記憶装置 | |
JPH0620485A (ja) | 不揮発性半導体記憶装置 | |
JP3145981B2 (ja) | 半導体不揮発性記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |