JP4666483B2 - 同期整流駆動回路 - Google Patents

同期整流駆動回路 Download PDF

Info

Publication number
JP4666483B2
JP4666483B2 JP2005230450A JP2005230450A JP4666483B2 JP 4666483 B2 JP4666483 B2 JP 4666483B2 JP 2005230450 A JP2005230450 A JP 2005230450A JP 2005230450 A JP2005230450 A JP 2005230450A JP 4666483 B2 JP4666483 B2 JP 4666483B2
Authority
JP
Japan
Prior art keywords
switch
commutation
gate
source
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005230450A
Other languages
English (en)
Other versions
JP2007049800A (ja
Inventor
篤博 飛田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2005230450A priority Critical patent/JP4666483B2/ja
Publication of JP2007049800A publication Critical patent/JP2007049800A/ja
Application granted granted Critical
Publication of JP4666483B2 publication Critical patent/JP4666483B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、一次−二次間が絶縁された同期整流回路を使用した駆動回路に関するものである。
従来の同期整流駆動回路においては、図3に示すような、転流スイッチQ2のゲート・ソース電極間にMOSFETで構成された補助スイッチQ3のドレイン・ソース電極をそれぞれ接続するとともに、転流スイッチQ2のゲート・ソース電極間に三次巻線n3を接続し、補助スイッチQ3のゲート・ソース電極間に一次−二次間が絶縁されたドライブ回路1が接続され、このドライブ回路1は一次側の主スイッチQと同期した信号で補助スイッチQ3をスイッチングし、転流スイッチQ2のゲート電極から三次巻線n3を介して転流スイッチQ2のソース電極に接続される配線上にチャージポンプ用のコンデンサC1を直列接続したもの(特許文献1参照)や、整流スイッチQ1のゲート・ソース電極間にMOSFETで構成された補助スイッチQ4を設け、この補助スイッチQ4のゲート電極と転流スイッチQ2のゲート電極とを接続し、転流スイッチQ2のオン期間に整流スイッチQ1のゲート・ソース電極間を短絡させるように構成したもの(特許文献2参照)が提案されている。
特開2002−262561公報 特開2004− 15886公報
図3に示すような、これらを組み合わせた回路は以下のような作用をする。なお、動作波形図を図4に示す。先ず、主スイッチQがオンしているとき、トランスTの三次巻線n3より、この三次巻線n3と並列に接続したダイオードD1を介して、三次巻線n3の一端に接続したチャージポンプ用のコンデンサC1に電圧が充電される(以上行程1)。
主スイッチQがオフすると三次巻線n3間に発生する電圧が反転して、コンデンサC1に充電された電圧に加え、三次巻線n3間に発生したトランスTのフライバック電圧が転流スイッチQ2のゲート電圧として与えられる(以上行程2)。
続いて、主スイッチQがオフのまま維持されると、転流スイッチQ2のゲート電極は放電抵抗R1により放電され、オンからオフへ移行する。このとき、第二補助スイッチQ4のゲート電極の電荷は転流スイッチQ2のゲート電極と第二補助スイッチQ4のゲート電極間に接続されたダイオードD3があるため放電されずに第二補助スイッチQ4はオンを維持する為、整流スイッチQ1のゲート・ソース電極間は短絡された状態で整流スイッチQ1のオフが維持される(以上行程3)。ダイオードD3が無く、転流スイッチQ2と第二補助スイッチQ4のゲート電極が短絡されている場合でも、第二補助スイッチQ4のゲートのしきい値が転流スイッチQ2のゲートのしきい値よりも低い場合は、転流スイッチQ2がオフへ移行した時に前記同様整流スイッチQ1はオフが維持される。
転流スイッチQ2がオンからオフへ移行する時に出力インダクタL1の電流が転流スイッチQ2のドレイン側からソース側の方向へ流れていると、図4に示すように、転流スイッチQ2のドレイン電圧が上昇する。このとき、二次巻線n2を介して、整流スイッチQ1の出力容量C2に電流が流れるため、二次巻線n2間に電圧がかかってトランスTは励磁される(以上行程4)。
その後、出力インダクタL1の電流はゼロをよぎって転流スイッチQ2のソース側からドレイン側へ流れる方向へ反転すると、MOSFETで構成されている転流スイッチQ2のドレイン・ソース間の寄生ダイオードが導通するためドレイン電圧が急峻に落ちて、トランス巻線電圧が反転し、第三巻線n3間にフライバック電圧が発生する。このとき、転流スイッチQ2のゲート電極にはこのフライバック電圧に加え充電されたコンデンサC1の電圧がかかるので、トランスTからのフライバック電圧が低くても、転流スイッチQ2がオンする電圧が与えられる(以上行程5)。その後、前記行程3から行程5を繰り返して、同期整流回路が発振を継続する。発振が継続されると二次側から一次側への逆電流が流れつづけることとなる。
特開2004−15886公報開示の発明は自己発振状態を抑制する回路であるが、特開2002−262561公報開示の発明と組み合わせた場合、前記作用により、スイッチング停止後、再度転流スイッチがオンし易い状態となり、自己発振現象が発生して、二次側から一次側への逆電流が流れ続けるという課題が生じた。
本発明は、上記問題に鑑みてなされたものであり、スイッチング停止時に二次側同期整流回路の自己発振現象が発生することを抑制する同期整流駆動回路を提供する。
上記課題を解決するために、本発明に係る同期整流駆動回路は、一次−二次間が絶縁されたトランスの一次巻線及び二次巻線を備え、二次側に整流スイッチ及び転流スイッチを備えてある同期整流回路を使用した同期整流駆動回路において、前記整流スイッチ並びに転流スイッチをMOSFETで構成し、前記転流スイッチのゲート・ソース電極間に三次巻線を接続し、前記転流スイッチのゲート・ソース電極間にMOSFETで構成された第一補助スイッチのドレイン・ソース電極をそれぞれ接続し、この第一補助スイッチのゲート・ソース電極間に一次−二次間が絶縁され一次側の主スイッチと同期した信号で前記第一補助スイッチをスイッチングするドライブ回路を接続し、前記転流スイッチのゲート電極から前記三次巻線を介して前記転流スイッチのソース電極に接続される配線上にコンデンサを直列接続し、前記整流スイッチのゲート・ソース電極間にMOSFETで構成された第二補助スイッチを設け、この第二補助スイッチのゲート電極と前記転流スイッチのゲート電極とを接続し、前記転流スイッチのオン期間に前記整流スイッチのゲート・ソース電極間を短絡させるように構成してあるとともに、前記第二補助スイッチのソース・ドレイン電極間にMOSFETで構成された第三補助スイッチのソース・ゲート電極を接続し、この第三補助スイッチのドレイン電極を前記三次巻線に接続してあることを特徴とする。
前記転流スイッチのゲート電極から前記三次巻線を介して前記転流スイッチのソース電極に接続される配線上に、前記転流スイッチのゲート電極にカソードが向くようにダイオードを接続してあることを特徴とする。
前記転流スイッチのゲート・ソース電極間に放電抵抗を接続してあることを特徴とする。
前記転流スイッチのゲート電極と前記第一補助スイッチのソース電極との間にダイオードを接続し、このダイオードのアノードが前記転流スイッチのゲート電極に向くように接続してあることを特徴とする。
本発明によれば、主スイッチがスイッチングを停止した後、第三補助スイッチがオフを維持する事で、チャージポンプ用のコンデンサへの充電が遮断されるため、転流スイッチがオンからオフへ移行してトランス巻線電圧が反転し、第三巻線間にフライバック電圧が発生した際、コンデンサは放電のみ繰り返される事で、転流スイッチの駆動電圧が徐々に不足して、自己発振現象を抑制することができる効果がある。
発明を実施するための最良の形態の回路図を図1に示す。図1図示の同期整流型コンバータの主回路は、一次−二次間が絶縁されたトランスTの一次巻線n1及び二次巻線n2を備え、一次側に主スイッチQを備えてある。二次側には整流スイッチQ1及び転流スイッチQ2を備えてある。
整流スイッチQ1並びに転流スイッチQ2をMOSFETで構成してあり、転流スイッチQ2のゲート・ソース電極間に三次巻線n3を接続してある。また、整流スイッチQ1のゲート電極にコンデンサC3の一方の電極を接続し、他方の電極をトランスTの二次巻線n2に接続してある。さらに、転流スイッチQ2のゲート・ソース電極間に放電抵抗R1を接続してある。転流スイッチQ2のゲート・ソース電極間にダイオードD1を接続し、このダイオードD1のカソードが転流スイッチQ2のゲート電極に向くように接続してある。
転流スイッチQ2のゲート・ソース電極間にMOSFETで構成された第一補助スイッチQ3のドレイン・ソース電極をそれぞれ接続してある。転流スイッチQ2のゲート電極と第一補助スイッチQ3のソース電極との間にダイオードD3を接続し、このダイオードD3のアノードが転流スイッチQ2のゲート電極に向いている。また、この補助スイッチQ3のゲート・ソース電極間に一次−二次間が絶縁され、一次側の主スイッチQと同期した信号で前記補助スイッチをスイッチングするドライブ回路が接続してある。
転流スイッチQ2のゲート電極と三次巻線n3との間にコンデンサC1を直列接続してある。整流スイッチQ1のゲート・ソース電極間にMOSFETで構成された第二補助スイッチQ4を設け、この補助スイッチQ4のゲート電極と補助スイッチQ3のドレイン電極とを接続し、転流スイッチQ2のオン期間に整流スイッチQ1のゲート・ソース電極間を短絡させるように構成してある。
第二補助スイッチQ4のソース・ドレイン電極間にMOSFETで構成された第三補助スイッチQ5のソース・ゲート電極を接続してあり、この第三補助スイッチQ5のドレイン電極を三次巻線n3に接続してある。また、第三補助スイッチQ5のソース・ドレイン電極間にダイオードD2を接続し、このダイオードD2のアノードが第三補助スイッチQ5のソース電極に、カソードが第三補助スイッチQ5のドレイン電極に、それぞれ向くように接続してある。
以上のように構成されている同期整流駆動回路は以下のように作用する。なお、動作波形図を図2に示す。
先ず、主スイッチQがオンしているとき、トランスTの二次巻線n2より整流スイッチQ1のゲート電極に電荷が充電されてオンする。同時に、第三補助スイッチQ5もオンするので、三次巻線n3に発生した電圧により、コンデンサC1はダイオードD1及び第三補助スイッチQ5を介して充電される。主スイッチQと第一の補助スイッチQ3は同期し、このスイッチQ3がオンすることにより、転流スイッチQ2のゲート電荷がディスチャージされて転流スイッチQ2はオフする。また、転流スイッチQ2がオフすることにより、第二の補助スイッチQ4もオフし、整流スイッチQ1のゲート電位はトランスTの二次巻線n2に発生する電圧をコンデンサC3と整流スイッチQ1の入力容量C2とで分圧された電位が発生し、整流スイッチQ1はオンへ移行する(以上行程1)。
主スイッチQがオフすると三次巻線n3間に発生する電圧は反転してコンデンサC1に充電された電圧に加え、三次巻線n3間に発生したトランスTのフライバック電圧の分が転流スイッチQ2のゲート電圧として与えられる(以上行程2)。
続いて、主スイッチQがオフのまま維持されると、第一の補助スイッチQ3もオフが維持され、転流スイッチQ2のゲートにチャージされた電荷は、放電抵抗R1により放電され、徐々に電位が低下し、転流スイッチQ2の閾値に達すると転流スイッチQ2がオフし始め、転流スイッチQ4のドレイン電圧は上昇し始める。このとき、第二の補助スイッチQ4のゲート電圧は放電されずに残るため、転流スイッチQ2のドレイン・ソース極間に電圧が発生してコンデンサC3に充電し始めても、整流スイッチQ1並びに第三補助スイッチQ5のゲート・ソース電極間は短絡された状態で整流スイッチQ1及び第三補助スイッチQ5のオフが維持される(以上行程3)。
転流スイッチQ2がオンからオフへ移行する時に出力インダクタL1の電流が転流スイッチQ2のドレイン側からソース側の方向へ流れていると、図2に示すように、転流スイッチQ2のドレイン電圧が上昇する。このとき、二次巻線n2を介して、整流スイッチQ1の出力容量C2に電流が流れるため、二次巻線n2間に電圧がかかってトランスTは励磁される。このとき二次巻線n2に電圧がかかるため、三次巻線n3間に電圧が発生することになるが、第三補助スイッチQ5がオフ状態であるので、コンデンサC1への充電は行われない。(以上行程4)。
その後、出力インダクタL1の電流はゼロをよぎって転流スイッチQ2のソース側からドレイン側へ流れる方向へ反転すると、MOSFETで構成されている転流スイッチQ2のドレイン・ソース間の寄生ダイオードが導通するためドレイン電圧が急峻に落ちて、トランス巻線電圧が反転し、第三巻線n3間にフライバック電圧が発生する。このとき、転流スイッチQ2のゲート電極にはコンデンサC1を介して電圧が充電され、転流スイッチQ2が再度オンする(以上工程5)。
ここで工程4及び工程5が繰り返される発振現象が起こるが、第三補助スイッチQ5はオフし続けるため、コンデンサC1は毎回放電方向しか電流が流れず、転流スイッチQ2を駆動するだけの電荷が無くなり発振は停止する。
以上より、主スイッチQがスイッチングを停止した後、補助スイッチQ5がオフを維持しつづける事でコンデンサC1への充電が遮断されるため、自己発振現象が発生しても転流スイッチQ2の駆動電圧が徐々に不足する事で発振が収束する事で、自己発振現象を抑制することができる。
本発明によれば、主スイッチがスイッチングを停止した後、第三補助スイッチがオフを維持する事で、チャージポンプ用のコンデンサへの充電が遮断されるため、転流スイッチがオンからオフへ移行してトランス巻線電圧が反転し、第三巻線間にフライバック電圧が発生した際、コンデンサは放電のみ繰り返される事で、転流スイッチの駆動電圧が徐々に不足して、自己発振現象を抑制することができ、二次側から一次側への不要な電力回生が防げるため、産業上利用可能である。
本発明に係る同期整流駆動回路を示した回路図である。 図1図示回路における動作波形図である。 従来における同期整流駆動回路を示した回路図である。 図3図示従来例における動作波形図である。
符号の説明
T トランス
n1,n2,n3,n4 トランスTの巻線
Q 主スイッチ
Q1 整流スイッチ
Q2 転流スイッチ
Q3 第一補助スイッチ
Q4 第二補助スイッチ
Q5 第三補助スイッチ
C1,C3 コンデンサ
C2 整流スイッチQ1の出力容量
D1,D2,D3 ダイオード
L1 出力インダクタ
R1 放電抵抗
1 ドライブ回路

Claims (4)

  1. 一次−二次間が絶縁されたトランスの一次巻線及び二次巻線を備え、二次側に整流スイッチ及び転流スイッチを備えてある同期整流回路を使用した同期整流駆動回路において、前記整流スイッチ並びに転流スイッチをMOSFETで構成し、前記転流スイッチのゲート・ソース電極間に三次巻線を接続し、前記転流スイッチのゲート・ソース電極間にMOSFETで構成された第一補助スイッチのドレイン・ソース電極をそれぞれ接続し、この第一補助スイッチのゲート・ソース電極間に一次−二次間が絶縁され一次側の主スイッチと同期した信号で前記第一補助スイッチをスイッチングするドライブ回路を接続し、前記転流スイッチのゲート電極から前記三次巻線を介して前記転流スイッチのソース電極に接続される配線上にコンデンサを直列接続し、前記整流スイッチのゲート・ソース電極間にMOSFETで構成された第二補助スイッチを設け、この第二補助スイッチのゲート電極と前記転流スイッチのゲート電極とを接続し、前記転流スイッチのオン期間に前記整流スイッチのゲート・ソース電極間を短絡させるように構成してあるとともに、前記第二補助スイッチのソース・ドレイン電極間にMOSFETで構成された第三補助スイッチのソース・ゲート電極を接続し、この第三補助スイッチのドレイン電極を前記三次巻線に接続してあることを特徴とする同期整流駆動回路。
  2. 前記転流スイッチのゲート・ソース電極間にダイオードを接続し、このダイオードのカソードが前記転流スイッチのゲート電極に向くように接続してあることを特徴とする請求項1記載の同期整流駆動回路。
  3. 前記転流スイッチのゲート・ソース電極間に放電抵抗を接続してあることを特徴とする請求項1又は2記載の同期整流駆動回路。
  4. 前記転流スイッチのゲート電極と前記第一補助スイッチのソース電極との間にダイオードを接続し、このダイオードのアノードが前記転流スイッチのゲート電極に向くように接続してあることを特徴とする請求項1乃至3のいずれかの記載の同期整流駆動回路。
JP2005230450A 2005-08-09 2005-08-09 同期整流駆動回路 Expired - Fee Related JP4666483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005230450A JP4666483B2 (ja) 2005-08-09 2005-08-09 同期整流駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005230450A JP4666483B2 (ja) 2005-08-09 2005-08-09 同期整流駆動回路

Publications (2)

Publication Number Publication Date
JP2007049800A JP2007049800A (ja) 2007-02-22
JP4666483B2 true JP4666483B2 (ja) 2011-04-06

Family

ID=37852194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005230450A Expired - Fee Related JP4666483B2 (ja) 2005-08-09 2005-08-09 同期整流駆動回路

Country Status (1)

Country Link
JP (1) JP4666483B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5032446B2 (ja) * 2008-11-20 2012-09-26 コーセル株式会社 スイッチング電源装置
JP5868834B2 (ja) * 2012-11-28 2016-02-24 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002153054A (ja) * 2000-11-10 2002-05-24 Fujitsu Ltd スイッチング電源回路
JP2002262562A (ja) * 2001-02-23 2002-09-13 Semiconductor Components Industries Llc 電源制御器およびその構成
JP2003244952A (ja) * 2002-02-15 2003-08-29 Shindengen Electric Mfg Co Ltd 同期整流型フォワードコンバータ
JP2003304684A (ja) * 2002-04-08 2003-10-24 Murata Mfg Co Ltd フォワードコンバータ
JP2004015886A (ja) * 2002-06-05 2004-01-15 Shindengen Electric Mfg Co Ltd 同期整流の駆動回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002153054A (ja) * 2000-11-10 2002-05-24 Fujitsu Ltd スイッチング電源回路
JP2002262562A (ja) * 2001-02-23 2002-09-13 Semiconductor Components Industries Llc 電源制御器およびその構成
JP2003244952A (ja) * 2002-02-15 2003-08-29 Shindengen Electric Mfg Co Ltd 同期整流型フォワードコンバータ
JP2003304684A (ja) * 2002-04-08 2003-10-24 Murata Mfg Co Ltd フォワードコンバータ
JP2004015886A (ja) * 2002-06-05 2004-01-15 Shindengen Electric Mfg Co Ltd 同期整流の駆動回路

Also Published As

Publication number Publication date
JP2007049800A (ja) 2007-02-22

Similar Documents

Publication Publication Date Title
KR100733665B1 (ko) Dc 컨버터
US7035120B2 (en) Driving circuit employing synchronous rectifier circuit
JP5494154B2 (ja) 絶縁型スイッチング電源装置
US20080037290A1 (en) Ac-dc converter and method for driving for ac-dc converter
JP5592738B2 (ja) 共振型双方向コンバータ回路
JP5211644B2 (ja) Dc/dcコンバータ
JP4788805B2 (ja) 半導体スイッチング素子のドライブ回路
JP4666483B2 (ja) 同期整流駆動回路
JP4712479B2 (ja) 同期整流駆動回路
JP4970009B2 (ja) スイッチング素子のゲート駆動回路
JPWO2006080112A1 (ja) 絶縁型dc−dcコンバータ
JP2018085873A (ja) ゼロボルトスイッチング方式のスイッチング電源装置
JP5569085B2 (ja) スイッチモジュール及びそれを用いた共振型コンバータ装置
JP2007189835A (ja) スイッチング電源装置
JP6559613B2 (ja) 電源装置、および、電源装置の制御方法
JP2007097377A (ja) 同期整流の駆動回路
KR101435469B1 (ko) 영전압 스위칭 직류-직류 컨버터
JP4970114B2 (ja) ゲート駆動回路
JP2976687B2 (ja) スイッチング電源装置
JP3619116B2 (ja) フライバック・コンバータにおける同期整流器の駆動回路
JP4033158B2 (ja) 電源回路
JP4765502B2 (ja) 同期整流型フォワードコンバータ
JP3785327B2 (ja) 同期整流mosfetの駆動回路
JP4725749B2 (ja) パワーmosfet駆動回路
JP5019819B2 (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4666483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees