JP4658576B2 - コンデンサとその製造方法 - Google Patents

Description

本発明は、誘電体層を挟んで対向するよう内部電極を交互に複数積層させたコンデンサ、特に端子電極から内部電極への導通にビア電極が用いられている積層コンデンサとその製造方法に関する。

上記のような積層コンデンサでは、内部電極を誘電体層を挟んで対向する第１電極層と第２電極層とし、これら電極層にそれぞれ導通するビア電極が積層方向に多数設けられている（例えば、特許文献を参照）。こうした積層コンデンサは、例えば、ＩＣの電源ノイズを低減させるためのデカップリングコンデンサとしての利用が考えられている。

特開２００２−３５９１４１号公報 特開２００３−１５８０３０号公報

こうしたコンデンサでは、その高容量化が不可欠であり、その手法としては内部電極の多層化が一般的であった。一つの誘電体層では、電極が形成された部分と電極が形成されない部分があることから、電極の多層化によりこうした誘電体層が積層されると、電極形成部分と電極非形成部分でコンデンサ厚みに若干の段差（電極段差）ができる。こうした電極段差を吸収するために、一般にベース層と呼ばれる厚肉部分の誘電体層部分がコンデンサ表層に設けられている。このベース層は、電極段差吸収を目的とするため、比較的厚く形成されている。

しかしながら、上記した従来のコンデンサでは、次のような問題点が指摘されるに至った。

上述したビア電極を有する積層コンデンサでは、ビア電極がベース層を貫通してベース層下方の内部電極に導通する。このため、ビア電極では、内部電極に導通しないまま延びる部分がベース層の厚みだけ存在することになる。

近年では、コンデンサと併用されるＩＣの高速化が進んだため、デカップリングコンデンサにはますますの低インダクタンス化が要求されている。ところが、上述したように、内部電極に導通しないまま延びる部分が長いままのビア電極では、当該部分が長いために、インダクタンスを高めてしまう。インダクタンスの増加量は、ベース層が厚くなるほど大きく、積層セラミックコンデンサの電気的特性の向上を阻害し、特に高周波域では、その影響は大きい。こうした問題はベース層の薄肉化で解消或いは抑制できるものの、ベース層の薄肉化には上記した電極段差吸収の観点から限界がある。このため、ベース層の薄肉化では現実的な解決とならない。

本発明は、上記した問題点を解決するためになされ、内部電極を多層に積層した場合の電極段差の吸収と積層コンデンサの低インダクタンス化の両立を図ることをその目的とする。

上記した課題を解決するため、本発明のコンデンサは、誘電体層を挟んで対向するよう内部電極を複数積層させるに当たり、電極積層部と第１誘電体部と第２誘電体部とを備える。この、電極積層部は、誘電体層を挟んで対向した内部電極としての第１電極層と第２電極層を、その電極層間の誘電体層としての電極間誘電体層を介在させて複数積層させており、第１誘電体部は、誘電体層を有し、コンデンサ表層側で電極積層部に重なる。第２誘電体部は、誘電体層を有し、第１誘電体部から離れて電極積層部に重なるが、こうした重なりに際しては、第１電極層と第２電極層と電極間誘電体層が積層した電極積層部の少なくとも一部の積層部範囲を介在させる。つまり、第２誘電体部は、第１誘電体部とで、電極積層部の全部、或いはその一部の積層部範囲をサンドイッチ状に挟み込む。そして、内部電極の積層方向に形成されたビア電極で、第１誘電体部の側から、電極積層部における内部電極を導通させている。

こうした上で、本発明のコンデンサは、第２誘電体部を、電極積層部における第１電極層と第２電極層の積層に起因して起きる肉厚の段差の緩和に寄与するような肉厚とし、第１誘電体部については、これを、コンデンサのインダクタンス低減に寄与するような肉厚とした。

従って、この本発明のコンデンサでは、電極積層部をコンデンサ表層側の第１誘電体部とで挟み込んでいる第２誘電体部で、従来のコンデンサにおけるベース層としての機能、即ち、厚肉なために電極段差の吸収機能を発揮する。しかも、電極積層部とコンデンサ表層側で重なる第１誘電体部をその肉厚を上記のように制限することで、ビア電極が電極積層部の内部電極に導通しないまま延びる部分を短くできる。この結果、本発明のコンデンサによれば、内部電極を多層に積層した場合の電極段差を吸収した上で、低インダクタンス化を図ることができる。

この場合、第２誘電体部を、電極積層部の全体の肉厚に比して少なくとも５％の肉厚を有するものとすれば、上記の段差の緩和寄与が確実となる。また、第１誘電体部を、電極積層部において内部電極間に介在する一層の誘電体層の肉厚よりも厚肉で、該一層の誘電体層の肉厚の２０倍より薄くすれば、インダクタンス低減の寄与が確実となる。

第２誘電体部は、コンデンサ表層側で、電極積層部間に介在され、電極積層部はコンデンサ表層側の一部積層体と、コンデンサ裏側よりの残部積層体とから構成することができる。

第２誘電体部の厚みは、前記一部積層体の厚みより大きいことが好ましい。また、第２誘電体部の厚みは、コンデンサ全体の厚みの１／３以下とされていることが好ましい。一部積層体の厚みはコンデンサ全体の厚みの２０％以下とすることが望ましい。ここで、コンデンサ全体の厚みとは、コンデンサの積層方向の厚みを表し、積層体の厚みとは積層体の積層方向の厚みを表す。

一部積層体のコンデンサ容量は残部積層体の静電容量より小さいことが望ましい。半導体素子（ＩＣ）が各素子の同時スイッチングなどにより電圧降下を生じようとする際、まず、ＩＣに対して近くにある一部積層体から電源供給される。一部積層体は、その低インダクタンス特性故に高速に電源供給するので、低容量ながら、電圧降下初期において十分な効果を発揮する。次いで、高容量である残部積層体から電源供給され、電圧降下によるノイズを効果的に抑制する。即ち、一つの積層コンデンサにより、効果的なデカップリング作用を果たすことが可能となる。一部積層体の厚みは、コンデンサ全体の厚みの２０％以下、より好ましくは１０％以下、また、残部積層体の厚みの半分以下、より好ましくは２５％以下とすることがよい。一部積層体の静電容量は残部積層体の静電容量の半分以下とすることがよく２５％以下とすることが好ましい。

一方、上記構成の本発明のコンデンサは、コンデンサ容量を第一に考えた場合、以下の態様を採ることができる。例えば、電極積層部をコンデンサ表層側の第１誘電体部とで挟み込んでいる第２誘電体部についても、積層した誘電体層を挟んで内部電極を対向して備えるものとし、この誘電体層を、電極積層部における内部電極間に介在する一層の誘電体層よりも厚肉のものとする。そして、ビア電極で、この第２誘電体部の内部電極を導通する。つまり、第２誘電体部は、電極積層部における一層の電極間誘電体層よりも厚肉の誘電体層を積層して備え、該積層した少なくとも一部の誘電体層を挟んで、内部電極としての第３電極層と第４電極層とを対向して備え、ビア電極は、第２誘電体部の前記内部電極の前記第３電極層と前記第４電極層をそれぞれを導通するよう形成されているコンデンサである。こうすれば、電極段差の吸収機能を発揮する第２誘電体部で対向する内部電極により、コンデンサ容量を高めることができる。

上記課題を解決するための別の手段としては、誘電体層を挟んで対向した内部電極を複数積層させた電極積層部を備え、該内部電極の積層方向に形成されたビア電極で前記内部電極を導通するようにしたコンデンサであって、誘電体層を有する第１誘電体部と、第２誘電体部とを備え、前記電極積層部は、前記内部電極としての第１電極層と第２電極層と、該第１、第２電極層間の前記誘電体層としての電極間誘電体層とを積層して有し、前記第１誘電体部は、コンデンサ表層側で、前記電極積層部に重なり、前記第２誘電体部は、コンデンサ表層側で、前記電極積層部間に介在され、前記電極積層部はコンデンサ表層側の一部積層体と、コンデンサ裏側よりの残部積層体とからな前記ビア電極は、第１ビア電極と第２ビア電極とからなり前記第１誘電体部の側から、前記電極積層部における前記内部電極の前記第１電極層と前記第２電極層をそれぞれ貫通するよう形成されているコンデンサ、がある。

従って、本発明によると、第２誘電体部により、第１誘電体部におけるビア電極のインダクタンス寄与分を低減し、かつ電極段差を吸収することができる。電極積層部はコンデンサ表層側の一部積層体と、コンデンサ裏側よりの残部積層体とから構成されているため、より効果的なデカップリング効果を図ることが可能である。

ビア電極は、一部積層体と残部積層体からなる電極積層部を貫通する貫通ビア電極とすることができる。かかる構造とすると、ビア電極間の磁界の相殺効果により、インダクタンス低減に効果的である。また、実質上全てのビア電極（少なくとも全体のビア電極のうち半数以上のビア電極）が、電極積層部を貫通しているコンデンサにおいて、より有効な構造である。

第２誘電体部が積層して備える厚肉の誘電体層を、同じ厚みの誘電材料から形成すれば、製造が容易となる。

また、ビア電極に接続された端子を、ビア電極ごとに第１誘電体部表面に形成するようにすることもできる。こうすれば、端子を介してのビア電極へのリード接続、実装品との間の接続が容易となる。

この場合、ビア電極をコンデンサを貫通するものとし、第１誘電体部と反対側（コンデンサ裏側より）のコンデンサ表面において、ビア電極に接続された端子を形成することもできる。

上記した本発明のコンデンサは、単独での形態の他、電子デバイス等を実装済みの形態を採ることもできる、例えば、上記のコンデンサのビア電極に導通するように、第１誘電体部側で半導体素子を接続して備える半導体素子付きコンデンサとしての形態や、上記のコンデンサのビア電極に導通するように、第１誘電体部の側で電源線およびグランド線を含む配線を備えた配線基板を接続して備える配線基板一体型コンデンサとしての形態の他、コンデンサにおける第１誘電体積部と反対側のコンデンサ表面の側（コンデンサ裏側）で、ビア電極に導通するように、電源線およびグランド線を含む配線を備えた基板が接続された基板一体型コンデンサとしての形態を採ることができる。半導体と基板をコンデンサ表裏に備えた形態も可能である。

また、上記したコンデンサを製造するために採用した本発明の第１の手順は、
誘電体層を挟んで対向した内部電極を複数積層させた電極積層部を備え、該内部電極の積層方向のビア電極で前記内部電極を導通するようにしたコンデンサでの製造方法であって、
前記電極積層部における前記内部電極間に介在する一層の誘電体層の肉厚よりも厚肉の誘電材料により、第１誘電体部を形成する工程（１）と、
前記内部電極を形成するよう、第１電極層と該電極層に対向する第２電極層となる内部電極形成材料を、前記誘電体層となる誘電材料を挟んで交互に積層しつつ、前記電極層積層部の一部となる一部積層体を形成すると共に、該一部積層体を前記第１誘電体部に重ねる工程（２）と、
誘電体層となる誘電材料を、第２誘電体部として前記一部積層体に積層する工程（３）と、
前記内部電極を形成するよう、第１電極層と該電極層に対向する第２電極層となる内部電極形成材料を、前記誘電体層となる誘電材料を挟んで交互に積層しつつ、前記電極層積層部の残部となる積層体を形成すると共に、該残部積層体を前記第２誘電体部に重ねる工程（４）と、
前記積層した前記第１誘電体部と前記一部積層体と前記第２誘電体部と前記残部積層体において、前記一部積層体と前記残部積層体における積層状の前記第１電極層同士と前記第２電極層同士をそれぞれ貫通するまでの貫通孔を形成し、各貫通孔に導電性ペーストを充填する工程（５）とを有することをその要旨とする。

この場合、工程（１）にあっては、前記電極積層部における前記内部電極間に介在する一層の誘電体層の肉厚の２０倍より薄い誘電体層となる誘電材料により、前記第１誘電体部を形成するようにし、工程（３）にあっては、前記誘電材料を、前記電極積層部の全体の肉厚に比して少なくとも５％の肉厚で準備するようにすることができる。

また、工程（３）において、前記一部積層体と前記残部積層体の形成における前記誘電材料より厚肉の誘電材料を準備し、内部電極を形成するための第３電極層と該電極層に対向する第４電極層となる内部電極形成材料を、前記厚肉の前記誘電材料を挟んで交互に積層して、前記第２誘電体部とするようにする。そして、工程（５）においては、前記貫通孔を形成するに際し、前記一部積層体と前記残部積層体における積層状の前記第１電極層同士と前記第２誘電体部における前記第３電極層をそれぞれ貫通する貫通孔と、前記一部積層体と前記残部積層体における前記第２電極層同士と前記第２誘電体部における前記第４電極層をそれぞれ貫通する貫通孔を形成するようにすることができる。

また、上記したコンデンサを製造するために採用した本発明の第２の手順は、
誘電体層を挟んで対向した内部電極を複数積層させた電極積層部を備え、該内部電極の積層方向のビア電極で前記内部電極を導通するようにしたコンデンサでの製造方法であって、
前記電極積層部における前記内部電極間に介在する一層の誘電体層の肉厚よりも厚肉の誘電材料により、第１誘電体部を形成する工程（１）と、
前記内部電極を形成するよう、第１電極層と該電極層に対向する第２電極層となる内部電極形成材料を、前記誘電体層となる誘電材料を挟んで交互に積層しつつ、前記電極層積層部の全部となる積層体を形成すると共に、該積層体を前記第１誘電体部に重ねる工程（２）と、
誘電体層となる誘電材料を、第２誘電体部として前記積層体に積層する工程（３）と、
前記積層した前記第１誘電体部と前記積層体と前記第２誘電体部において、前記第１誘電体部から、前記積層体における積層状の前記第１電極層同士と前記第２電極層同士をそれぞれ貫通するまでの貫通孔を形成し、各貫通孔に導電性ペーストを充填する工程（４）とを有することをその要旨とする。

この場合、工程（１）では、前記電極積層部における前記内部電極間に介在する一層の誘電体層の肉厚の２０倍より薄い誘電体層となる誘電材料により、前記第１誘電体部を形成するようにし、工程（３）では、前記誘電材料を、前記電極積層部の全体の肉厚に比して少なくとも５％の肉厚で準備するようにすることができる。

これらの工程を経てコンデンサを製造すれば、電極段差の吸収を図りつつ、ビア電極が内部電極に導通しないまま延びる部分を短くして低インダクタンス化を図ることができるコンデンサを容易に製造することができる。

以上説明した本発明の構成および作用を一層明らかにするために、以下、本発明の実施の形態を、以下の順序で説明する。
Ａ．実施例：
Ａ−１．積層セラミックコンデンサ１０の構成：
Ａ−２．積層セラミックコンデンサ１０の製造工程：
Ａ−３．作用効果：
Ｂ．変形例：
Ｃ．実施例（変形例）と比較例のインダクタンス値の比較：

Ａ．実施例：
Ａ−１．積層セラミックコンデンサ１０の構成：
図１は本発明の実施例である積層セラミックコンデンサ１０の設置例を縦断面で示す説明図である。図１に示す設置例では、 ＩＣチップ３０とパッケージ５０とが積層セラミックコンデンサ１０を介して接続されている。

ＩＣチップ３０は、１枚のシリコン基板（ウェハ）上に、トランジスタや抵抗等の多数の回路素子が形成された細片である。形成された回路素子間は多数のアルミ配線で接続されている。回路素子に接続されたアルミ配線は、ＩＣチップ３０の下側表面に引き出され、パンプ状のパッド３２に接続されている。パッド３２は、アルミ配線の引き出し位置に対応するＩＣチップ３０の下側表面に、格子状に多数個配列されている。

パッケージ５０は、ＩＣチップ３０を積層セラミックコンデンサ１０を介在させたまま装着する容器であり、積層セラミックコンデンサ１０が配置される絶縁層として下部層５４を備える。本実施例では、下部層５４をエポキシ樹脂を用いて成形している。勿論、他の絶縁材（例えば、エポキシ樹脂以外の樹脂材料やセラミック）で下部層５４を成形することも可能である。なお、こうした下部層５４に加えて、ＩＣチップ３０を積層セラミックコンデンサ１０と共に下部層５４上に被覆する絶縁層として上部層５２を設ける構成を採ってもよい（図１における外郭の二点鎖線を参照）。こうすれば、ＩＣチップ３０が絶縁層内に封入されるので、ＩＣチップ３０を外部から有効に保護することができる。

下部層５４は、矩形形状を有するエポキシ樹脂製の板状体を、多数積層することによって形成されている。下部層５４の各層間は、銅めっき層や銅箔によって形成されたリード５６によって導通されている。リード５６は、下部層５４の上面（図１における上方向の面）に露出したバンプ５７と、下部層５４の下面（図１における下方向の面）に露出した端子５８とを備える。バンプ５７は、後述の積層セラミックコンデンサ１０に接続される端子であり、下部層５４の上面に、格子状に多数個配列されている。また、端子５８は、電源線或いはグランド線として含む配線が半田を用いて接続される。なお、図１では、電源線として用いられるリード５６，バンプ５７，端子５８を黒色の塗りつぶしを用いて示し、グランド線として用いられるリード５６を斜線ハッチングを用いて示しており、信号線として用いられるリードの記載を省略している。

積層セラミックコンデンサ１０は、図中に示す二点鎖線にて便宜上４分割して捕らえることができ、ＩＣチップ３０の側から、第１積層体１１と第２積層体１２と第３積層体１３と第４積層体１４とを有する。完成品の積層セラミックコンデンサ１０ではこれら各積層体は焼成・一体化されているので、図示した二点鎖線は、積層セラミックコンデンサ１０を上記の第１ないし第４の各積層体に便宜的に区画するためのものである。

第１積層体１１は、単一、或いは複数層のセラミック層１５を備え、このセラミック層１５を誘電体層とする。よって、この第１積層体１１は、誘電体層を有し、本願における第１誘電体部となる。そして、この第１積層体１１は、セラミック層１５を、後述する第２積層体１２或いは第４積層体１４における内部電極１６ａ間に介在する一層のセラミック層１７（電極間誘電体層）の肉厚よりも厚肉で、該一層のセラミック層１７の肉厚の２０倍より薄くして備える。

第２積層体１２と第４積層体１４は、積層セラミックコンデンサ１０における位置が相違するものの、セラミック層１７を挟んで内部電極１６ａが対向するよう交互に多数積層された構造（以下、多層構造という）を共に有し、セラミック層１７を挟んで内部電極１６ａが対向するよう交互に多数積層した多層構造を有する。よって、この第２積層体１２と第４積層体１４は、誘電体層を挟んで対向した内部電極を複数積層させた本願の電極積層部となり、対向する内部電極１６ａは本願における第１電極層、第２電極層となる。そして、前者の第２積層体１２は、電極積層部のうち内部電極（内部電極１６ａ）と誘電体層（セラミック層１７）を含む本願の少なくとも一部の積層部範囲となると共に、電極層積層部の一部であって本願の一部積層体となる。後者の第４積層体１４は、電極層積層部の残部であって本願の残部積層体となる。

第２積層体１２と第４積層体１４における各内部電極１６ａは、一層おきに、図中黒塗りの第１の電極層と斜線ハッチングの第２の電極層として所定の繰り返しパターンで交互に形成されて対向する。この内部電極１６ａは、上記の第１、第２の電極層のそれぞれについて、共通にビア電極１８に導通し、このビア電極１８は、その上下の表面側端子１９ａと裏面側端子１９ｂを介して、既述したＩＣチップ３０やパッケージ５０（詳しくは、下部層５４）或いは外部の電源や回路等に接続される。

第２積層体１２と第４積層体１４に挟まれた第３積層体１３にあっても、第２積層体１２と第４積層体１４と同様に、内部電極１６ｂを、一層おきに、図中黒塗りの第１の電極層と斜線ハッチングの第２の電極層として所定の繰り返しパターン（第２の繰り返しパターン）で交互に備えて対向させる。この内部電極１６ｂは、上記の第１、第２のそれぞれについて、共通にビア電極１８に導通する。

この第３積層体１３は、セラミック層１７としての誘電体層を有すると共に、その肉厚は、第２積層体１２と第４積層体１４を合わせた肉厚の５％の肉厚とされている。よって、第３積層体１３は、本願の第２誘電体部となる。そして、この第３積層体１３が対向させて有する内部電極１６ｂは、本願における第３電極層、第４電極層となる。

第１積層体１１〜第４積層体１４を貫通するビア電極１８は、上記した内部電極１６ａ、１６ｂの積層方向に形成されており、第１積層体１１の側から、第２積層体１２、第３積層体１３および第４積層体１４における内部電極（上記の第１の電極層と第２の電極層のそれぞれ）に導通するよう形成されている。

図示するように、第２積層体１２および第４積層体１４と第３積層体１３では、それぞれの電極層の間に介在するセラミック層１７の厚みが相違する。第３積層体１３は、そのセラミック層１７の厚みを、第２積層体１２および第４積層体１４のセラミック層１７の厚み（約５μｍ）の約２〜２０倍の１０〜１００μｍとしている。また、第３積層体１３は、電極層の積層数が第４積層体１４に比して少なくされ、積層セラミックコンデンサ１０の全体の厚みに占める第３積層体１３全体の厚みは、約５〜３０％前後である。例えば、本実施例では、積層セラミックコンデンサ１０の厚みを１ｍｍとし、第３積層体１３を１００μｍ程度の厚みとした。そして、この第３積層体１３を４層の積層体、即ち、２５μｍの厚みのセラミック層１７が内部電極１６ｂを介在させてこの内部電極１６ｂが３層になるように積層したものとした。この場合、第２積層体１２は、内部電極１６ａを数層、本実施例では４層程度積層して備えればよく、第２積層体１２と第４積層体１４を合わせた厚みは、積層セラミックコンデンサ１０を薄くしても、４００μｍ以上の厚みであることが、コンデンサ容量確保の上から好ましい。

ここで、上記した内部電極１６ａ、１６ｂやビア電極１８の様子について説明する。なお、内部電極１６ａと内部電極１６ｂは同一パターンとすることもできるほか、異なるパターンとすることもできる。ビア電極１８は等ピッチで形成されているので、両内部電極が同一パターンであるとして、以下、第２積層体１２を例に取り、説明する。図２は第２積層体１２における内部電極１６ａとビア電極１８の形成の様子を説明する説明図である。

図２（Ａ）に示すように、図示の内部電極１６ａは、図中黒塗りのビア電極１８が貫通することによりこのビア電極１８に接続されるとともに、図中斜線ハッチのビア電極１８の貫通する部分の周囲の窓部２０ａにより、当該ビア電極に対して電気的に絶縁されている。黒塗りのビア電極１８と斜線ハッチのビア電極１８は、所定の繰り返しピッチＰ１で繰り返し形成されている。

また、図２（Ｂ）に示すように、図示の内部電極１６ａは、図中斜線ハッチのビア電極１８が貫通することによりこのビア電極１８に接続されるとともに、図中黒塗りのビア電極１８の貫通する周囲の窓部２０ｂにより、当該ビア電極に対して電気的に絶縁されている。

この図示する内部電極１６ａが積層されることから、窓部２０ａ、２０ｂの領域においては、内部電極同士は対向しない。よって、積層された内部電極１６ａ同士は、窓部２０ａ、２０ｂを除いた面積で対向し、内部電極同士で重なることになる。

第４積層体１４は上記の第２積層体１２と同一である。そして、第３積層体１３にあっては、第２積層体１２および第４積層体１４と同一パターンであれば上記と同様であり、内部電極１６ｂ間のセラミック層１７の厚みが第２積層体１２や第４積層体１４と相違するに過ぎず、内部電極パターン・ビア電極ピッチ等は第２積層体１２や第４積層体１４と同じである。第３積層体１３を第２積層体１２および第４積層体１４と異なるパターンとする例としては、図２に示す窓部２０ａ、２０ｂを大きくするような場合を挙げることができる。このように、窓部を大きくすれば、内部電極とビア電極の接触回避に有効である。

このように本実施例の積層セラミックコンデンサ１０は、第２積層体１２と第３積層体１３および第４積層体１４において、その有するセラミック層１７からなる誘電体中に、内部電極１６ａと内部電極１６ｂを対向させて備え、こうした対向電極によりコンデンサとして機能する。つまり、内部電極１６ａがビア電極１８に接続されることにより、および、内部電極１６ｂがビア電極１８に接続されることにより、第１の電極層と第２の電極層とが対向する多層のコンデンサとして機能する。このような多層構造の積層セラミックコンデンサ１０では、小型で大きな静電容量を実現することができる。

Ａ−２．積層セラミックコンデンサ１０の製造工程：
上記した構成の積層セラミックコンデンサ１０は次の製造方法により製造可能である。図３は積層セラミックコンデンサ１０の製造工程を示す工程図、図４は第２積層体１２と第４積層体１４についての図３の工程の様子を説明する説明図、図５は第３積層体１３についての図３の工程の様子を説明する説明図である。積層セラミックコンデンサ１０は、図３のステップＳ１００〜Ｓ１８０の各工程を経て製造される。各工程の内容につき、以下、工程順に説明する。

（２）−１ キャリアフィルム上へのシート形成（ステップＳ１００）
まず、ＰＥＴ（ポリエチレンテレフタレート）フィルム等の長尺状のキャリアフィルムにチタン酸バリウム（ＢａＴｉＯ_３）などから成るセラミックスラリを均一に薄く塗布して乾燥させる。これにより、キャリアフィルム上にセラミックグリーンシート２２Ａが形成される。このセラミックグリーンシート２２Ａは、焼成後に第２積層体１２と第４積層体１４における誘電体層としてのセラミック層１７となり、本願における誘電材料となる。

第３積層体１３については、同一の手法を採用しつつ、第２積層体１２および第４積層体１４とは別のラインにて、キャリアフィルム上にセラミックグリーンシート２２Ｂを形成する。このセラミックグリーンシート２２Ｂは、焼成後に第３積層体１３におけるセラミック層１７となる。図４と図５に示すように、第２積層体１２および第４積層体１４のセラミックグリーンシート２２Ａと第３積層体１３のセラミックグリーンシート２２Ｂとは肉厚が相違し、セラミックグリーンシート２２Ｂはセラミックグリーンシート２２Ａの約５倍の厚みとされている。このセラミックグリーンシート２２Ｂは、焼成後に第３積層体１３における誘電体層としてのセラミック層１７となり、本願における誘電材料となる。なお、肉厚のセラミックグリーンシート２２Ｂをセラミックグリーンシート２２Ａとは別に単体として準備しているが、内部電極の施されていないセラミックグリーンシート２２Ａを複数積層した積層シートを、肉厚のセラミックグリーンシート２２Ｂの代用とすることもできる。

（２）−２ シート上への電極層の形成（ステップＳ１１０）
次に、乾燥後のセラミックグリーンシート２２Ａ、２２Ｂに、スクリーン印刷手法などによってＡｇ−Ｐｄ製の電極パターンを印刷する。これにより、セラミックグリーンシート２２Ａ、２２Ｂの表面には、電極パターンが印刷された部分に内部電極層２４（２４ａ，２４ｂ）が形成される（図４、図５参照）。また、セラミックグリーンシート２２Ａ、２２Ｂの表面には、電極パターンが印刷されていない窓部２５（２５ａ，２５ｂ）がある。本実施例では、内部電極層２４の厚みが２〜３μｍ、セラミックグリーンシート２２Ａが６μｍ、セラミックグリーンシート２２Ｂが３０μｍとなるようにされている。

こうして形成された内部電極層２４（２４ａ，２４ｂ）は、焼成後に第２積層体１２ないし第４積層体１４における内部電極１６ａ、１６ｂとなることから、印刷済みの電極パターン（Ａｇ−Ｐｄ製の電極パターン）が本願における内部電極形成材料となる。また、セラミックグリーンシート２２Ａ、２２Ｂの表面には、同一の電極パターン２４ａ，２４ｂが形成されているが、セラミックグリーンシート２２Ａ、２２Ｂに形成される電極パターンは、既述したように窓部の大きさを変えるようなことで、異なるパターンであっても構わない。

（２）−３ 積層用セラミックシートの切り出しおよびキャリアフィルムの剥離（ステップＳ１２０、Ｓ１３０）
次に、上記のセラミックグリーンシート２２Ａ、２２Ｂが形成された長尺状のキャリアフィルムを搬送させながら、セラミックグリーンシート２２Ａ、２２Ｂをその表面の内部電極層２４と共に一定形状で切り出す。切り出したセラミックグリーンシート２２Ａ、２２Ｂは、キャリアフィルムの巻き取り等によりこのキャリアフィルムから剥離される。こうしたセラミックグリーンシート２２Ａ、２２Ｂの切り出しに際しては、図４・図５の（Ａ），（Ｂ）に示すように、内部電極層２４および窓部２５のレイアウトが異なる２種類のセラミックグリーンシート２２Ａ、２２Ｂの切り出しが行なわれる。図４・図５の（Ａ）が図２（Ａ）の断面に、図４・図５の（Ｂ）が図２（Ｂ）の断面に対応する。

（２）−４ セラミックシートの積層（ステップＳ１４０）
図６はシートの積層が完了したときの状況と後述するステップにおけるレーザー照射の様子を模式的に表す説明図である。次に、上記のように形成された複数枚のセラミックグリーンシート２２Ａ、２２Ｂを以下に説明するように積層する。

まず、カバーシート２９を予め敷設しておく。このカバーシート２９は、図６に示すように、ＰＥＴ（ポリエチレンテレフタレート）製の剥離シート２７上にセラミックスラリを厚めに塗布して乾燥させて形成したカバー層２８を有する。このカバー層２８は、セラミックグリーンシート２２Ｂとほぼ同じ厚みとされており、焼成後に第１積層体１１におけるセラミック層１５となる。

続いて、敷設されたカバーシート２９のカバー層２８上に、図４（Ａ），（Ｂ）に示した２種類のセラミックグリーンシート２２Ａを図６に示すように交互に所定枚数積層する。この積層枚数は、第２積層体１２を形成するに必要な枚数とされ、本実施例では、４枚とした。シート積層に際しては、図６に示すように、図示の最上段のセラミックグリーンシート２２Ａをその内部電極層２４がカバー層２８に接するようにし、その後は、次のセラミックグリーンシート２２Ａをその内部電極層２４が積層済みのセラミックグリーンシート２２Ａに重なるようにする。こうしてセラミックグリーンシート２２Ａが積層された部分が第２積層体１２となる。

所定枚数のセラミックグリーンシート２２Ａの積層に続いては、セラミックグリーンシート２２Ｂを、積層済みのセラミックグリーンシート２２Ａに重ねて所定枚（図１では４枚）積層する。この積層時には、積層済みのセラミックグリーンシート２２Ａに、内部電極層２４が接するようにセラミックグリーンシート２２Ｂを重ね、それ以降は、同じようにセラミックグリーンシート２２Ｂを積層する。こうしてセラミックグリーンシート２２Ｂが積層された部分が第３積層体１３となる。

次いで、積層済みのセラミックグリーンシート２２Ｂに、再度、セラミックグリーンシート２２Ａを重ねて積層する。この積層時にあっても、積層済みのセラミックグリーンシート２２Ｂに、内部電極層２４が接するようにセラミックグリーンシート２２Ａを重ね、それ以降は、同じようにセラミックグリーンシート２２Ａを積層する。この場合のセラミックグリーンシート２２Ａの積層枚数は、完成後の積層セラミックコンデンサ１０に求められるコンデンサ容量から決定され、本実施例では１５０枚とし、焼成後の厚みで８５０μｍ程度となるようにした。こうしてセラミックグリーンシート２２Ａが最後に積層された部分が第４積層体１４となり、このシート積層により、セラミックのシート積層体１００ができあがる。

このように第１積層体１１ないし第４積層体１４が積層したシート積層体１００を形成するには、上記したように、まず、第１積層体１１にセラミックグリーンシート２２Ａを積層して第２積層体１２を形成した後に、セラミックグリーンシート２２Ｂを順次積層して第３積層体１３を形成し、次いで、セラミックグリーンシート２２Ａを積層して第４積層体１４を形成するほか、次のようにすることもできる。つまり、予め、第１積層体１１ないし第４積層体１４をそれぞれ各セラミックグリーンシートの積層で形成しておき、各積層体を重ねるようにすることもできる。或いは、上記した積層体の形成順と逆に、先にセラミックグリーンシート２２Ａを積層して第４積層体１４を形成し、これに重なるようにしてセラミックグリーンシート２２Ｂを積層して第３積層体１３を形成し、次いでセラミックグリーンシート２２Ａの積層によりを第２積層体１２を形成し、最後に第１積層体１１を重ねるようにすることもできる。

カバーシート２９を含むシート積層体１００全体の厚みｄａは、完成品の積層セラミックコンデンサ１０の厚みを規定する。この厚みｄａを定めるセラミックグリーンシート２２Ａ、２２Ｂの厚みｄ０、ｄ１（図４、図５参照）やその総積層数、カバー層２８の厚みは、所望される積層セラミックコンデンサ１０のスペック、サイズで定まる。本実施例では、焼成後のコンデンサの厚みが１ｍｍとなることを想定し、セラミックシート積層体全体の厚みｄａを１．２ｍｍとした。

こうして積層が終わった状況では、グリーンシートである都合上、窓部２５（２５ａ，２５ｂ）においてその上部のグリーンシートが撓んで当該窓部にある程度入り込んでいる。また、シート体端部では、セラミックグリーンシート２２Ａ、２２Ｂの各層が撓んだ状態となる。この場合、厚みが薄い分、セラミックグリーンシート２２Ａでの窓部への入り込み、撓みが顕著である。

図６に示すように、窓部２５が上下に並んだ領域（窓部上下領域２５Ａ）では、内部電極層２４が一層おきに存在しないことになる。一方、窓部２５を取り囲む領域（窓部周辺領域２５Ｂ）では、内部電極層２４がグリーンシートごとに対向して上下に並ぶので、グリーンシートの撓みが起きない。このため、窓部周辺領域２５Ｂは、窓部上下領域２５Ａより若干凸状となる。

（２）−５ レーザー照射による貫通孔の形成（ステップＳ１５０）
次に、レーザー加工機を用いて、上記のシート積層体１００に導電材料充填用の貫通孔２６を次のようにして形成する。本実施例では、この貫通孔２６に充填された導電材料（導電性ペースト）は、製品完成後に図１に示すビア電極１８となる。

図６に示すように、上記のシート積層体１００では、セラミックグリーンシート２２Ａ、２２Ｂに設けられたそれぞれの窓部２５が、一層おきにシート積層方向に上下に並ぶ。レーザー加工機は、この上下に並んだ窓部２５の中心を結ぶ軸線（図６における一点鎖線）に沿ってレーザービーム１５０を照射する。これにより、上記軸線上に位置するセラミックグリーンシート２２Ａ、２２Ｂと、内部電極層２４およびカバーシート２９がレーザー照射による熱で溶融され、上記軸線の周囲に、積層体を上下に貫通する貫通孔２６が形成される。

図７は貫通形成された貫通孔２６をその形状をストレート状であるとして模式的に示す説明図である。この図７に示すように、貫通孔２６は、窓部２５を取り囲む内部電極層２４と貫通孔２６に充填形成されたビア電極１８とを非導通の状態に維持するために、窓部２５よりも小さな孔径で形成される。本実施例では、焼成後の貫通孔径が１００μｍとなるよう貫通孔２６の孔径を１２０μｍとし、窓部２５の径を３５０μｍとした。なお、これら径はこうした数値のものに限られるわけではなく、貫通孔２６にあっては６０〜１５０μｍとすることもできる。この場合、貫通孔孔径の決定に際しては、貫通孔２６に充填する後述の導電材料（充填材）の粘度等を考慮すればよい。また、窓部２５の径にあっては、窓部２５の形成ピッチ等を考慮すればよい。

図６に示すシート積層体１００は、上面視すれば方形形状であるため、窓部２５をマトリックス状に有する。従って、上記のレーザービーム１５０の照射は、図７に示した８箇所のみならず、方形形状のシート積層体の上面から、マトリックス状の個々の窓部２５について、同様に行なわれる。このため、シート積層体１００には多数の貫通孔２６がマトリックス状に形成されることになる。

このようにシート積層体１００の異なる複数の位置に貫通孔２６を形成する手法として、本実施例では、いわゆるサイクル加工法を採用している。サイクル加工法は、図６に示すように、各貫通孔形成位置に順次にレーザービーム１５０を照射する工程ＣＹを何回か繰り返し、各貫通孔形成位置における穴の深さを徐々に深めながら、最終的に全ての貫通孔形成位置に貫通孔を形成する手法である。

図示するように、本実施例では、レーザービーム１５０の照射の照射側にカバーシート２９が位置するようにした。よって、レーザービーム１５０の照射による溶融物（例えば、電極やグリーンシート中の有機成分の溶融物）がセラミックグリーンシート２２Ａの表面に付着することがないので、好ましい。

上記したステップＳ１５０までの工程において、工程の前後を変更することもできる。例えば、ステップＳ１３０のキャリアフィルム剥離とステップＳ１４０のシート積層を逆に行なったり、ステップＳ１２０のシート切り出しをステップＳ１１０の電極層の形成に先だって行なうこともできる。なお、ステップＳ１２０とステップＳ１１０の順に工程を行なって、更にステップＳ１４０、ステップＳ１３０の順に工程を行なうようにすることもできる。

（２）−６ 貫通孔への導電材料の充填（ステップＳ１６０）
次に、シート積層体１００の各貫通孔２６に導電材料を充填する。充填に際しては、図示しない充填容器にシート積層体１００をセットし、充填容器の内部にて、導電材料を貫通孔２６に加圧注入する。こうして加圧注入された導電材料は、貫通孔２６に充填されると共に、この貫通孔２６内から内部電極層２４の端面にまで達して固化する。このように固化した導電材料が、既述したビア電極１８として機能する（図１参照）。

（２）−７ 本圧着工程（ステップＳ１７０）
次に、導電材料充填済みのシート積層体１００を圧着する工程を行なう。この圧着工程では、図示しない加圧容器にシート積層体１００をセットし、高温・高圧プレスを施す。そうすると、シート積層体１００の表面のうち内部電極層２４のある凸部となっている窓部周辺領域２５Ｂに大きな力が加わって、それぞれのセラミックグリーンシート２２Ａ、２２Ｂは強固に圧着される。

（２）−８ 表面電極の形成・溝入れ・脱脂・焼成・ブレーク（ステップＳ１８０）
次に、シート積層体１００を加圧容器から取り出し、スクリーン印刷などにより別途表面電極（表面側端子１９ａ、裏面側端子１９ｂ）を設ける。表面側端子１９ａ、１９ｂの端子間ピッチは、概ねビア電極の形成ピッチとされ、それぞれの端子は、接合済み積層体上下面（コンデンサ表裏面）から導電性ペーストが露出した部位（既述したビア電極１８の上下端に相当する部位）に形成される。こうした端子形成に際しても、そのサイズや端子間ピッチは、後述する焼成による導電性ペーストの収縮率を加味して決定される。この場合、裏面側端子１９ｂについては、その接続対象となるパッケージ５０（詳しくはバンプ５７）のピッチに適合したピッチで形成される。本実施例では、表面側端子１９ａと同一ピッチで裏面側端子１９ｂを形成したが、その接続対象となるパッケージの形成位置によっては、同一になるとは限らない。

続いて、シート積層体１００に、使用される積層セラミックコンデンサ１０の大きさに合わせて溝を入れ、溝入れ後の積層体を脱脂した後に焼成する。こうした焼成の後に、図１に示したような積層セラミックコンデンサ１０が形成される。なお、焼成後のシート積層体１００を、溝入れ工程において入れられた溝（図示せず）に沿ってブレークすれば、より小型の積層セラミックコンデンサ１０を形成することができる。

Ａ−３．作用効果：
以上説明したように、本実施例の積層セラミックコンデンサ１０では、図１に示すように、積層セラミックコンデンサ１０の大部分を占める第４積層体１４はもとより、第２積層体１２と第４積層体１４におけるセラミック層１７より厚肉のセラミック層１７を有する第３積層体１３にあっても、それぞれセラミック層１７を挟んで内部電極１６ａ、１６ｂを対向させ、これら内部電極をビア電極１８で導通させている。しかも、この積層セラミックコンデンサ１０は、第３積層体１３については、厚肉のセラミック層１７ごとに内部電極１６ｂを備え付けてビア電極１８と導通させている。

従って、従来のコンデンサにおけるベース層が担っていた電極段差の吸収機能を、第３積層体１３のセラミック層１７を厚肉とすることで発揮しつつ、セラミック表層側の第１積層体１１をその肉厚を制限することで、ビア電極１８が内部電極１６ａに導通しないまま延びる部分を短くできる。よって、本実施例の積層セラミックコンデンサ１０によれば、内部電極を多層に積層した場合の電極段差を吸収した上で、低インダクタンス化を図ることができる。

また、積層セラミックコンデンサ１０では、こうしたコンデンサ機能を実現しつつ、コンデンサの表面１０ａの側から裏面１０ｂに至るまで、ビア電極１８を貫通させている。よって、積層セラミックコンデンサ１０の表裏を貫くビア電極１８を導電線として機能させることができるので、従来は内部電極層への通電の用途しか想定しなかったビア電極を、コンデンサ表裏を貫く導電線として新たに利用できるようになる。このため、積層セラミックコンデンサ１０によれば、図１に示すように、コンデンサ表裏への電子デバイス（ＩＣチップ３０やパッケージ５０）の実装が可能となり実装の多様化を図ることができる。この場合、表面１０ａにおける表面側端子１９ａのピッチ（ビア電極１８ピッチ）をＩＣチップ３０の端子ピッチに適合させたり、裏面１０ｂにおける裏面側端子１９ｂをパッケージ５０のバンフピッチに適合させることができるので、コンデンサ表裏へのデバイス実装の自由度をより高めることができる。

また、コンデンサの表裏面に、ビア電極１８の端子となる表面側端子１９ａと裏面側端子１９ｂを各ビア電極ごとに形成した。このため、端子を介してのビア電極へのリード接続、実装品との間の接続が容易となる。具体的には、ＩＣチップ３０のパッド３２を積層セラミックコンデンサ１０の表面側端子１９ａに容易、かつ確実に接続できる。パッケージ５０のバンプ５７に対しても同様である。

Ｂ．変形例１：
上記実施例では、パッケージ５０とＩＣチップ３０との間に積層セラミックコンデンサ１０を介装したが、他の電子デバイス間に積層セラミックコンデンサ１０を介装してもよい。図８は積層セラミックコンデンサ１０の変形例１を示す説明図である。

この図８に示す変形例では、ＩＣチップ３０が装着されたパッケージ５０とマザーボード等の配線基板６０とが積層セラミックコンデンサ１０を介して接続されている。ＩＣチップ３０やパッケージ５０については、既述した実施例と変わるものではない。

配線基板６０は、制御用の配線や部品が実装されたエポキシ樹脂製の多層基板である。こうした配線基板６０としては、マザーボード等のプリント基板を考えることができる。配線基板６０の各層間は、銅めっき層や銅箔によって形成されたリード６６によって導通されている。リード６６は、配線基板６０の上面（図８における上方向の面）に露出した端子６７を備える。この端子６７は、積層セラミックコンデンサ１０の裏面側端子１９ｂに、半田を用いて接続される。なお、図８では、電源ラインに接続されたリード６６，端子６７を黒色の塗りつぶしを用いて示し、グランドラインに接続されたリード６６，端子６７を斜線ハッチングを用いて示しており、信号線としてのリードの記載を省略している。

また、上記実施例や各変形例の積層セラミックコンデンサに予めＩＣチップやパッケージ，配線基板を装着しておく形態を採ることもできる。こうした形態としては、積層セラミックコンデンサのビア電極にＩＣチップが接続されたＩＣチップ付きコンデンサ、積層セラミックコンデンサのビア電極が有する端子もしくは端子にパッケージが接続されたコンデンサ付きパッケージ、積層セラミックコンデンサのビア電極が有する端子に配線基板が接続されたコンデンサ付き配線基板、上記の積層セラミックコンデンサを介してＩＣチップとパッケージとを接続してなる構造体等を考えることができる。

更に、次のように変形することもできる。図９は積層セラミックコンデンサ１０の別の変形例２を示す説明図である。

図示するように、この変形例では、積層セラミックコンデンサ１０の表面１０ａの側から、第１積層体１１、第２積層体１２Ａ、第３積層体１３Ａの順に各積層体を備える。この場合、第１積層体１１は、先に説明した実施例の第１積層体１１と同一であり、第２積層体１２Ａは、実施例の第２積層体１２と第４積層体１４を合わせたものである。よって、この第２積層体１２Ａは、電極層積層部の全部となる本願の積層体となる。

第３積層体１３Ａは、内部電極１６ｂを有しない単純なセラミック層１７を積層させたものであり、内部電極層２４のないセラミックグリーンシート２２Ｂを、第２積層体１２Ａの最下段のセラミックグリーンシート２２Ａに積層して形成される。つまり、この第３積層体１３Ａは、電極層積層部の全部となる積層体（第２積層体１２Ａ）に積層される本願の第２誘電体部１１３となる。また先に説明した実施例と同様に、第１積層体１１は、誘電体層（セラミック層１７）を有する本願における第１誘電体部１１１となる。第２積層体１２Ａは、電極積層部のうち内部電極（内部電極１６ａ）と誘電体層（セラミック層１７）を含む本願の電極積層部１１２Ａとなる。

そして、この変形例の積層セラミックコンデンサ１０は、図示するように、第３積層体１３Ａの途中まで形成された貫通孔に導電材料の充填することで、ビア電極１８を形成する。こうするには、第１積層体１１と第２積層体１２Ａを既述した実施例と同様にして積層し、次いで、第３積層体１３Ａの一部となる枚数（図では５枚）のセラミックグリーンシート２２Ｂを積層する。そして、この状態で、レーザービーム１５０により貫通孔をあけ、導電材料を充填する。その後、残りのセラミックグリーンシート２２Ｂを積層して、本圧着以降の工程を行うようにする。こうすることで、図９に示す変形例の積層セラミックコンデンサ１０を製造できる。

この変形例にあっても、図１で説明した積層セラミックコンデンサ１０と同様の効果を奏することができる。なお、図９の変形例において、ビア電極１８を積層セラミックコンデンサ１０を貫通するように形成することもできる。この場合には、総てのセラミックグリーンシート２２Ｂを積層してから、貫通孔形成・導電材料充填を行えばよい。

なお、この発明は上記実施例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能である。例えば、第３積層体１３は、既述したように電極段差吸収の機能を発揮できればよいので、図１等に示す第３積層体１３を、内部電極１６ｂを有しない単純なセラミック層１７の積層体とすることもできる（変形例３参照）。この場合は、内部電極層２４のないセラミックグリーンシート２２Ｂをセラミックグリーンシート２２Ａに積層していけばよい。また、裏面側端子１９ｂについては、これを省略した形態の積層セラミックコンデンサ１０とすることもできる。

次に、上記した実施例と異なる製造手法（変形例）について説明する。上記した実施例が第１積層体１１に、第２積層体１２ないし第４積層体１４を順次積層させながら形成するのに対し、この変形例では、第１積層体１１ないし第４積層体１４を予め作成して、その後、積層セラミックコンデンサ１０とする点に特徴がある。この特徴点につき、以下、説明する。

この変形例での製造手法では、図１に二点鎖線で区画できる第１積層体１１から第４積層体１４までの各積層体を、別々に製造し、それぞれの積層体について次の工程を経る。

第１積層体１１は、上記実施例と同様に、カバーシート２９から形成する。第２積層体１２以降については、次の工程を取る。

第２積層体１２の形成に際しては、図３で説明したステップＳ１００〜１６０までの工程を経て、予め、内部電極１６ａをセラミック層１７を挟んで積層した第２積層体１２を形成する。この場合、第２積層体１２は第１積層体１１と積層済みである。そして、レーザーによる貫通孔形成、および貫通孔への導電材料充填を済ませる。その一方、こうした第２積層体１２の形成と並行して、第３積層体１３と第４積層体１４についても、図３で説明したステップＳ１００〜１６０までの工程を経て、内部電極１６ａ、１６ｂをセラミック層１７を挟んで積層させた第３積層体１３並びに第４積層体１４を形成し、貫通孔形成、および貫通孔２６への導電材料充填を済ませる。この場合、第２積層体１２と第３積層体１３および第４積層体１４では、貫通孔の形成ピッチは同じとされている。

こうして第１積層体１１ないし第４積層体１４が形成されると、各積層体を接合する。この積層体接合に際しては、第２積層体１２において積層体を貫通する充填孔の導電性ペーストと第３積層体１３の充填孔充填済みの導電性ペーストと第４積層体１４の充填孔充填済みの導電性ペーストとが接合するようにして、各積層体を積層する。

次に、こうして接合させた積層体を、図３で説明した本圧着の工程に処し、高温・高圧プレスによって圧着する。その後、コンデンサ表裏面での表面側端子１９ａと裏面側端子１９ｂの形成・溝入れ・脱脂・焼成・ブレークを行い、図１に示したような積層セラミックコンデンサ１０が完成する。

この製造方法によれば、第３積層体１３を、そのセラミック層１７の厚みが種々のもの、或いは第３積層体１３自体の厚みが種々のものを予め用意して、これらを積層セラミックコンデンサ１０の用途に応じて交換できる、といった利点がある。

上記した変形例の製造方法は、次のように更に変形することもできる。つまり、上記の変形例では、第１積層体１１ないし第４積層体１４を、貫通孔に導電材料が充填済みのものとしたが、貫通孔のみがあけられた積層体とする。そして、貫通孔形成済みの状態で第１積層体１１ないし第４積層体１４を積層させ、導電材料を充填するように変形することもできる。

また、第２積層体１２に第３積層体１３を、貫通孔に導電材料が充填済みの状態で積層するに際しても、次のように変形することもできる。つまり、図５に示すセラミックグリーンシート２２Ｂの状態で、それぞれのシートに貫通孔を形成し、その貫通孔に導電材料を充填する。そして、こうして導電材料充填済みのセラミックグリーンシート２２Ｂを、貫通孔に導電材料が充填済みの第２積層体１２に順次積層して、第３積層体１３を形成するようにすることもできる。この場合、第４積層体１４についても、図４に示すセラミックグリーンシート２２Ａの状態で、それぞれのシートに貫通孔を形成して導電材料を充填し、そのシートを積層して第４積層体１４とすることもできる。第４積層体１４を先に形成し、セラミックグリーンシート２２Ａおよびセラミックグリーンシート２２Ｂを導電材料充填とした上で、第４積層体１４に順次重ねて第３積層体１３、第２積層体１２の順に積層体を形成するようにすることもできる。

更に、次のように変形することもできる。図１０は積層セラミックコンデンサの別の変形例３を示す説明図である。この図１０に示す変形例では、ＩＣチップ３０やパッケージ５０については、既述した実施例と変わるものではない。

図示するように、この変形例では、積層セラミックコンデンサ１１０の表面１０ａの側（コンデンサ表層側）から、第１積層体１１、第２積層体１２、第３積層体１３N、第４積層体１４の順に各積層体を備える。この場合、第１積層体１１、第２積層体１２、第４積層体１４は、先に説明した実施例の第１積層体１１、第２積層体１２、第４積層体１４と同一であり、第３積層体１３Ｎは、内部電極が形成されていない。よって、第３積層体１３Ｎは、内部電極が形成されていない本願における第２誘電体部１１３となる。また先に説明した実施例と同様に、この第１積層体１１は、誘電体層を有し、本願における第１誘電体部１１１となる。第２積層体１２は、電極積層部のうち内部電極（内部電極１６ａ）と誘電体層（セラミック層１７）を含む本願の少なくとも一部の積層部範囲となると共に、電極積層部１１２Ａの一部であって本願の一部積層体１１２となる。第４積層体１４は、電極積層部の残部であって本願の残部積層体１１４となる。

図示するように、第３積層体１３Nは、内部電極を有しない単純なセラミック層１７を積層させたものである。第１積層体１１の厚みは、第２積層体１２および第４積層体１４のセラミック層１７の厚み（約５μｍ）の等倍〜２０倍の５〜１００μｍとしている。また、積層セラミックコンデンサ１１０全体の厚みに占める第３積層体１３Ｎ全体の厚みは、約５〜３０％前後である。第４積層体１４の厚みは、積層セラミックコンデンサ１１０を薄くしても、３００μｍ以上の厚みであることが、コンデンサ容量確保の上から好ましい。例えば、本変形例では、積層セラミックコンデンサ１１０の厚みを約０．５ｍｍとした。第１積層体１１の厚みは７μｍとした。第２積層体１２は３５μｍ程度の厚みとした。第３積層体１３Ｎは１００μｍ程度の厚みとした。第４積層体１４は３５０μｍ程度の厚みとした。第２積層体１２は、厚み約５μｍのセラミック層１７と厚み約２μｍの内部電極１６ａとをそれぞれ６層積層して備えている。そして、第３積層体１３Nは４層の２５μｍの厚みのセラミック層１７を積層して備えている。第４積層体１４は、厚み約５μｍのセラミック層１７と厚み約２μｍの内部電極１６ａとをそれぞれ５０層積層して備えている。

そして、この変形例の積層セラミックコンデンサ１１０は、実施例の積層セラミックコンデンサ１０の製造工程におけるステップＳ１４０の第３積層体１３を形成する際、内部電極２４が形成されていないセラミックグリーンシート２２Ｂを所定枚数積層することにより、作成される。他の工程は積層セラミックコンデンサ１０の製造工程と同一とすることで作製することができる。

この変形例にあっても、図１で説明した積層セラミックコンデンサ１０と同様の効果を奏することができる。

Ｃ．実施例（変形例）と比較例のインダクタンス値の比較：
変形例３（図１０）の積層セラミックコンデンサにおいて、積層方向と垂直な方向の外形寸法を５．２ｍｍ×５．２ｍｍとして形成した。各内部電極１６aの外形寸法を４．６ｍｍ×４．６ｍｍとし、ビア電極は、合計１９６個（行方向１４個×列方向１４個）形成した。また、ビア電極１８は第１ビア電極、第２ビア電極を交互に等ピッチ（３３０μｍ間隔）で形成した。第１ビア電極１８（図中斜線ハッチング）は、電極積層部を貫通し、第１電極層１６ａ（図中斜線ハッチング）と導通する一方、第2電極層１６ａ（図中黒塗り）とは絶縁されている。第２ビア電極（図中黒塗り）は電極積層部を貫通し、第２電極層と導通する一方、第１電極層とは絶縁されている。残部積層体１１４（第４積層体１４）は、内部電極としての第１電極層１６ａを２６層と、内部電極としての第２電極層１６ａを２５層とを厚み約５μｍのセラミック層１７を介して一層ずつ交互に形成した。よって、残部積層体１１４は、内部電極を挟んだセラミック層１７を５０層形成し、厚みを３５０μｍとした。実施例１〜１３の積層セラミックコンデンサとして、第１誘電体部１１１（第１積層体１１）、一部積層体１１２（第２積層体１２）、第２誘電体部１１３（第３積層体１３Ｎ）を次の条件で形成した。残部積層体にコンデンサ裏面１０ｂを含むセラミック層１７（実施例１〜９では厚さ７μｍ）を形成したが、本実施例では第２誘電体部１１２が段差吸収機能を有するため、必ずしも厚く形成する必要はなく、第２誘電体部１１２には含めず残部積層体の一部とする。

・実施例１
実施例１のサンプル（図１０の積層セラミックコンデンサ）は次の条件で作製した。第１誘電体部１１１は、セラミック層１７のみで形成し、厚みは１０μｍとした。一部積層体１１２は、厚み５μｍのセラミック層１７を１層挟んで第１電極層、第２電極層を各１層形成し、厚みを７μｍとした。ここで厚みは、第１電極層の積層方向の中心と、第２電極層の積層方向の中心との距離を測定した。第２誘電体部１１３は、内部電極を設けず、セラミック層１７のみで形成し、厚みを２０μｍとした。

・実施例２〜３
実施例１のサンプル（積層セラミックコンデンサ）において、第２誘電体部１１３の厚みを４０μｍ、７０μｍとしたサンプルを作製した。

・実施例４〜５
実施例２〜３のサンプル（積層セラミックコンデンサ）において、一部積層体１１２が、セラミック層５層と、内部電極層６層とからなる、厚みを３５μｍとしたサンプルを作製した。つまり、内部電極としての第１電極層１６ａを３層と、内部電極としての第２電極層１６ａを３層とを、厚み約５μｍのセラミック層１７を介して一層ずつ交互に形成したものである。

・実施例６〜７
実施例２〜３のサンプル（積層セラミックコンデンサ）において、一部積層体１１２が、セラミック層９層と、内部電極層１０層とからなる、厚みを６３μｍとしたサンプルを作製した。つまり、内部電極としての第１電極層１６ａを５層と、内部電極としての第２電極層１６ａを５層とを、厚み約５μｍのセラミック層１７を介して一層ずつ交互に形成したものである。

・実施例８
実施例１のサンプル（積層セラミックコンデンサ）において、第２誘電体部１１３にセラミック層１７を介して１０μｍ間隔で第１電極層、第２電極層を各２層交互に形成し、厚みを約５０μｍとしたサンプルを作製した。

・実施例９
変形例２（図９）の積層セラミックコンデンサにおいて、積層方向と垂直な方向の外形寸法を５．２ｍｍ×５．２ｍｍとして形成した。各内部電極１６aの外形寸法を４．６ｍｍ×４．６ｍｍとし、ビア電極は、合計１９６個（行方向１４個×列方向１４個）形成した。また、ビア電極１８は第１ビア電極、第２ビア電極を交互に等ピッチ３３０μｍ間隔で形成した。第１ビア電極１８（図中斜線ハッチング）は、電極積層部１１２Ａを貫通し、第１電極層１６ａ（図中斜線ハッチング）と導通する一方、第２電極層１６ａ（図中黒塗り）とは絶縁されている。第２ビア電極（図中黒塗り）は、電極積層部１１２Ａを貫通し、第２電極層と導通する一方、第１電極層とは絶縁されている。電極積層部１１２Ａは、内部電極としての第１電極層１６ａを２６層と、内部電極としての第２電極層１６ａを２５層と、を厚み約５μｍのセラミック層１７を介して一層ずつ交互に形成した。よって、電極積層部１１２Ａは、内部電極を挟んだセラミック層１７を５０層形成し、厚みを３５０μｍとした。また、本実施例では、電極積層部間には第２誘電体部を形成せず、コンデンサ裏面１０ｂより（電極積層部の第１誘電体部とは逆側）に、第２誘電体部１１３を厚み５０μｍで形成した。

・比較例１〜７
比較例１〜７のサンプル（積層セラミックコンデンサ）は次の条件で作製した。第１誘電体部１１１を表１に示す厚みとし、電極積層部間に第２誘電体部を形成せず、一部積層体１１２を形成しない他は、実施例１のサンプルと同様に形成した。ここで、一部積層体を形成しない場合、実施例１のサンプルの残部積層体が電極積層部の全体となる。よって、比較例における表１の残部積層体の厚みは電極積層部の厚みを表すものである。また、コンデンサ裏面１０ｂを含むセラミック層１７（厚さ７μｍ）は本比較例においては第２誘電体部となる。図１１はこれら比較例の積層セラミックコンデンサの積層の様子を示す説明図である。なお、第１誘電体部１１１は表１の厚みとなるようセラミック層１７を積層した積層構成を有するが、図１１においてはセラミック層１７の積層の様子の描画を省略した。

これらのサンプルについて以下の方法によりインダクタンス値Ｌを測定した。測定器は自動平衡ブリッジ方式のインピーダンスアナライザを使用し、積層セラミックコンデンサの表層電極にエアコプレナー型のマイクロプローブを接することで測定器端子とを導通させた。測定周波数1kHzにおける静電容量値Ｃと自己共振周波数ｆｏを測定し、計算式Ｌ＝１／(４・π^２・ｆｏ^２・Ｃ)よりインダクタンス値Ｌを算出した。表１に各実施例と各比較例のインダクタンス値を示す。

一部積層体１１２がなく、第１誘電体部、第２誘電体部とも薄い比較例１と２では、内部電極の段差を吸収しきれず、サンプル作製時の積層工程においてシート同士の接着不良を生じ、サンプルを作製することができなかった。比較例３〜８は、第１誘電体部により電極段差を十分吸収できるものの、一部積層体１１２を設けた実施例１〜９に比べて、第１誘電体部のビアの長さが長いために、インダクタンス値が高い結果となった。従って、第２誘電体部を電極段差を十分吸収できる厚さとし、第１誘電体部を薄くすることで、インダクタンスを低くすることができた。一方、第１誘電体部１１１の厚みが２０μｍ以上（内部電極間隔の４倍以上）の比較例３〜７では、ビア電極が長くなるためインダクタンス値が大きく増加する傾向がある。

本発明の実施例である積層セラミックコンデンサ１０の設置例を縦断面で示す説明図である。 第２積層体１２における内部電極１６ａとビア電極１８の形成の様子を説明する説明図である。 積層セラミックコンデンサ１０の製造工程を示す工程図である。 第２積層体１２および第４積層体１４についての図３の工程の様子を説明する説明図である。 第３積層体１３についての図３の工程の様子を説明する説明図である。 シートの積層が完了したときの状況とレーザー照射の様子を模式的に表す説明図である。 貫通形成された貫通孔２６をその形状をストレート状であるとして模式的に示す説明図である。 積層セラミックコンデンサ１０の変形例を示す説明図である。 積層セラミックコンデンサ１０の別の変形例を示す説明図である。 積層セラミックコンデンサの別の変形例を示す説明図である。 比較例の積層セラミックコンデンサの積層の様子を示す説明図である。

符号の説明

１０...積層セラミックコンデンサ
１０ａ...表面
１０ｂ...裏面
１１...第１積層体（第１誘電体部）
１２...第２積層体（一部積層体）
１２Ａ...第２積層体（電極積層部）
１３、１３Ｎ...第３積層体（第２誘電体部）
１３Ａ...第３積層体
１４...第４積層体（残部積層体）
１５...セラミック層
１６ａ...内部電極
１６ｂ...内部電極
１７...セラミック層
１８...ビア電極
１９ａ...表面側端子
１９ｂ...裏面側端子
２０ａ...窓部
２０ｂ...窓部
２２Ａ...セラミックグリーンシート
２２Ｂ...セラミックグリーンシート
２４（２４ａ，２４ｂ）...内部電極層
２５（２５ａ，２５ｂ）...窓部
２５Ａ...窓部上下領域
２５Ｂ...窓部周辺領域
２６...貫通孔
２７...剥離シート
２８...カバー層
２９...カバーシート
３２...パッド
５０...パッケージ
５２...上部層
５４...下部層
５６...リード
５７...バンプ
５８...端子
６０...配線基板
６６，端子６７...リード
６６...リード
６７...端子
１００...シート積層体
１５０...レーザービーム

Claims (8)

1. 誘電体層を挟んで対向した内部電極を複数積層させた電極積層部を備え、該内部電極の積層方向に形成されたビア電極で前記内部電極を導通するようにしたコンデンサであって、
   誘電体層を有する第１誘電体部と、第２誘電体部とを備え、
   前記電極積層部は、
   前記内部電極としての第１電極層と第２電極層と、該第１、第２電極層間の前記誘電体層としての電極間誘電体層とを積層して有し、
   前記第１誘電体部は、コンデンサ表層側で、前記電極積層部に重なり、かつ、前記電極積層部における一層の前記電極間誘電体層の肉厚よりも厚肉で、該一層の前記電極間誘電体層の肉厚の２０倍より薄くされてなり、
   前記第２誘電体部は、
   コンデンサ表層側で、前記電極積層部間に介在され、
   前記電極積層部は、前記第２誘電体部よりもコンデンサ表層側に位置する一部積層体と、前記第２誘電体部よりもコンデンサ裏側よりの残部積層体とからなり、前記一部積層体の静電容量を前記残部積層体の静電容量より小さくし、前記第２誘電体部の厚みを前記一部積層体の厚みより大きくし、
   前記ビア電極は、第１ビア電極と第２ビア電極とからなり
   前記第１誘電体部の側から、前記電極積層部における前記内部電極の前記第１電極層と前記第２電極層をそれぞれ貫通するよう形成されている
   コンデンサ。
2. 請求項１に記載のコンデンサであって、
   前記第２誘電体部は、
   前記電極積層部の全体の肉厚に比して少なくとも５％の肉厚を有する
   コンデンサ。
3. 請求項１または請求項２に記載のコンデンサであって、
   前記第２誘電体部の厚みは、コンデンサ全体の厚みの１／３以下とされている
   コンデンサ。
4. 請求項１ないし請求項３いずれか記載のコンデンサであって、
   前記第２誘電体部は、内部電極により挟まれた誘電体層が複数積層されている
   コンデンサ。
5. 請求項１ないし請求項４いずれか記載のコンデンサの前記ビア電極に導通するように、前記第１誘電体部の側で半導体素子を接続して備える半導体素子付きコンデンサ。
6. 請求項１ないし請求項５いずれか記載のコンデンサの前記ビア電極に導通するように、前記第１誘電体部の側で電源線およびグランド線を含む配線を備えた配線基板を接続して備える配線基板一体型コンデンサ。
7. 請求項１ないし請求項６いずれか記載のコンデンサの前記ビア電極に導通するように、前記第１誘電体部と反対側のコンデンサ表面で、電源線およびグランド線を含む配線を備えた基板が接続された基板一体型コンデンサ。
8. 誘電体層を挟んで対向した内部電極を複数積層させた電極積層部を備え、該内部電極の積層方向のビア電極で前記内部電極を導通するようにしたコンデンサの製造方法であって、
   前記電極積層部における前記内部電極間に介在する一層の誘電体層の肉厚よりも厚肉の誘電材料により、第１誘電体部を形成する工程（１）と、
   前記内部電極を形成するよう、第１電極層と該電極層に対向する第２電極層となる内部電極形成材料を、前記誘電体層となる誘電材料を挟んで交互に積層しつつ、前記電極層積層部の一部となる一部積層体を形成すると共に、該一部積層体を前記第１誘電体部に重ねる工程（２）と、
   誘電体層となる誘電材料を、第２誘電体部として前記一部積層体に積層する工程（３）と、
   前記内部電極を形成するよう、第１電極層と該電極層に対向する第２電極層となる内部電極形成材料を、前記誘電体層となる誘電材料を挟んで交互に積層しつつ、前記電極層積層部の残部となる積層体を形成すると共に、該残部積層体を前記第２誘電体部に重ねる工程（４）と、
   前記積層した前記第１誘電体部と前記一部積層体と前記第２誘電体部と前記残部積層体において、前記一部積層体と前記残部積層体における積層状の前記第１電極層同士と前記第２電極層同士をそれぞれ貫通するまでの貫通孔を形成し、各貫通孔に導電性ペーストを充填する工程（５）とを有し、
   前記工程（２）〜（４）では、前記一部積層体の静電容量を前記残部積層体の静電容量より小さくし、前記第２誘電体部の厚みを前記一部積層体の厚みより大きくするようにされている
   コンデンサの製造方法。

Images