JP4651185B2 - フラッシュメモリ素子のソースコンタクトモニタリング方法 - Google Patents
フラッシュメモリ素子のソースコンタクトモニタリング方法 Download PDFInfo
- Publication number
- JP4651185B2 JP4651185B2 JP2000373148A JP2000373148A JP4651185B2 JP 4651185 B2 JP4651185 B2 JP 4651185B2 JP 2000373148 A JP2000373148 A JP 2000373148A JP 2000373148 A JP2000373148 A JP 2000373148A JP 4651185 B2 JP4651185 B2 JP 4651185B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- source contact
- voltage
- flash memory
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はフラッシュメモリのソースコンタクトモニタリング方法に関し、特にソース線をローカル相互接続(local interconnection)方法を適用して形成するフラッシュメモリ素子において、接触面積の狭いソースコンタクトが接触されたか否かをフラッシュセルの過消去セル(over erase cell)特性を用いて容易にモニタリングする方法に関する。
【０００２】
【従来の技術】
一般に、フラッシュメモリのソース線は各セルのソース間に不純物イオン注入による拡散ライン(diffusion line)を形成して半導体基板内にソース線を形成するか、ローカル相互接続方法を適用して形成する。ローカル相互接続方法でソース線を形成する場合には１６個のセル毎に形成されるソースコンタクトを形成しなくてもよいので、有効セルサイズ(effective cell size)が拡散ライン方法を適用するときより約８６％位減少し、且つ拡散抵抗によって生じる電位差が０.１Ｖから０.０１Ｖに減少するバックバイアス(back bias)効果が１／１０に減少するという長所がある。
【０００３】
しかし、ローカル相互接続方法によるソース線を有するフラッシュメモリ素子は、各セルのソースコンタクト接触面積が狭くてコンタクト不良を誘発させる虞がある。
【０００４】
図１（ａ）は従来のローカル相互接続方法が適用されたフラッシュメモリのセルアレイの平面図である。図１（ｂ）は図１（ａ）のＸ−Ｘ’線に沿ったフラッシュメモリの断面図であり、図１（ｃ）は図１（ａ）のＹ−Ｙ’線に沿ったフラッシュメモリの断面図である。
【０００５】
従来のローカル相互接続方法が適用されたフラッシュメモリは、フィールド酸化膜１２を形成することによりアクティブ領域が定義された半導体基板１１にフローティングゲート１３、コントロールゲート１４、ドレイン１５及び共通ソース１６からなる多数の単位セルを形成し、各単位セルのコントロールゲート１４が連結されてワード線を成し、各単位セルのドレイン１５にドレインコンタクト１７を形成し、各ドレインコンタクト１７を連結してビット線１７０を形成し、各単位セルの共通ソース１６にソースコンタクト１８を形成し、各ソースコンタクト１８を接続して共通ソース連結線１８０を形成してなる。
【０００６】
図１（ａ）の平面図に示すように、ソースコンタクト１８が並列に１０２４個連結され、拡散ライン方法で連結された場合より抵抗値が小さいため、メモリ特性を向上させることができる。しかし、図１（ｃ）のビット線１７０方向の断面図から分かるように、ソースコンタクト１８の接触面積が狭くてコンタクト不良が生じる虞がある。従って、ソースコンタクト１８の接触状態を注意深く観察しなければならないが、既存の方法ではこれを正確に把握することができなかった。図１（ｂ）の断面図に示すように、既存の方法では１０２４個のコンタクト中に不良状態のコンタクトが存在してもこれを確認する方法がないが、これはソース連結線が連結されている状態なので、共通ソース連結ラインの一端からいずれの電圧を印加しても不良コンタクトに関係無く電流が流れるからである。
【０００７】
【発明が解決しようとする課題】
従って、本発明の目的は、ソース線をローカル相互接続方法を適用して形成するフラッシュメモリ素子において、接触面積の狭いソースコンタクトが接触されたか否かをフラッシュセルの過消去セル特性を用いて容易にモニタリングする方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するための本発明に係るフラッシュメモリ素子のソースコンタクトモニタリング方法は、列方向に延在するアクティブ領域と、行方向に延在するワード線と、前記ワード線間のアクティブ領域に交互に接続されたドレインコンタクト及びソースコンタクトと、前記ドレインコンタクトに接続され列方向に延在するビット線と、前記ソースコンタクトを連結して、行方向に延在するローカル相互接続方法で形成された共通ソース連結線と、を有するフラッシュメモリ素子のソースコンタクトモニタリング方法であって、ワード線には共通ＶＧ端子を連結し、ソースコンタクトモニタリングを行う前記アクティブ領域列の一端部のドレインコンタクトにはＶＤ端子を連結し、ソースコンタクトモニタリングを行う前記アクティブ領域列の他端部の前記ソースコンタクトにはＶＳＳ端子を連結するが、残りのソースコンタクトにはＶＳ端子を連結する段階と、全てのセルがターンオン状態となるように過消去電圧として、前記ＶＧ端子には陰電圧を印加し、前記ＶＤ端子はフローティングさせ、前記ＶＳ端子及びＶＳＳ端子には陽電圧をそれぞれ印加する段階と、前記ＶＤ端子から前記ＶＳＳ端子への電流が流れるよう前記各端子にテスト電圧として、前記ＶＧ端子には０Ｖの電圧を印加し、前記ＶＤ端子には５Ｖ以下の電圧を印加し、前記ＶＳ端子はフローティングさせ、前記ＶＳＳ端子は接地させて電流の流れを確認する段階とを含んでなることを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明を添付図に基づいて詳細に説明する。
【００１０】
図２（ａ）は本発明の実施例に係るフラッシュメモリのソースコンタクトモニタリング方法を説明するためのセルアレイの平面図である。
【００１１】
本発明に係るローカル相互接続方法が適用されたフラッシュメモリは、フィールド酸化膜２２を形成することによりアクティブ領域が定義された半導体基板２１に、フローティングゲート２３、コントロールゲート２４、ドレイン２５及び共通ソース２６からなる多数の単位セルを形成し、各単位セルのコントロールゲート２４が連結されてワード線を成し、各単位セルのドレイン２５にドレインコンタクト２７を形成し、各ドレインコンタクト２７を連結してビット線２７０を形成し、各単位セルの共通ソース２６にソースコンタクト２８を形成し、各ソースコンタクト２８を連結して共通ソース連結線２８０を形成してなる。
【００１２】
図２（ａ）に示すように、このような構造のフラッシュメモリにおいてソースコンタクトモニタリングのために、ワードライン２４には共通ＶＧ端子４００を連結し、最初のドレインコンタクト２７にはＶＤ端子５００を連結する。最後のソースコンタクト２８にはＶＳＳ端子７００を連結するが、残りのソースコンタクト２８にはＶＳ端子６００を連結する。たとえ空間問題によってパターンが折れて隣り合うドレインコンタクト２７が分離される場合には、これらドレインコンタクト２７をドレインコンタクト連結金属配線３００で連結してＶＤ端子５００からＶＳＳ端子７００まで電流が流れるようにする。
【００１３】
図２（ｂ）は本発明のソースコンタクトモニタリング方法の原理を説明するための概念図であり、図２（ａ）も一緒に参照して本発明のソースコンタクトモニタリング原理を説明すると、次の通りである。
【００１４】
本発明はソースコンタクト２８における接触状態をモニタリングするために、まずセルの消去条件と同一の電圧を各端子、例えばＶＧ端子４００には−９Ｖの陰の高電圧を印加し、ＶＤ端子５００はフローティングさせ、ＶＳ端子６００及びＶＳＳ端子７００には５Ｖの陽の高電圧をそれぞれ印加するが、消去時間を十分長くしてＶＳ端子６００及びＶＳＳ端子７００のそれぞれに連結されたソースコンタクト２８に隣接する全てのセルのフローティングゲート２３に存在する電子が過消去されるようにするので、全てのセルはターンオン状態となるが、図２（ｂ）の○印で表わした部分のように接触不良のソースコンタクト２８が存在する場合、このソースコンタクト２８に共有された２つのセルではフローティングゲート２３に存在する電子が消去されなくてターンオフ状態で残る。ターンオフ状態のセルはゲートに電圧を印加しなければ導通状態にはなれない。このような状態で、ＶＧ端子４００には０Ｖの電圧を印加し、ＶＤ端子５００には５Ｖ以下の電圧を印加し、ＶＳ端子６００はフローティングさせ、ＶＳＳ端子７００は接地させるテスト電圧を印加すると、接触不良のソースコンタクト２８に共有された２つのセルではＶＤ端子５００からＶＳＳ端子７００への電流の流れが切れてソースコンタクト２８の接触状態をモニタリングすることができる。ＶＤ端子５００に印加される電圧はデザインされたセルの電流或いは連結されたセルの個数によって調節することができる。
【００１５】
【発明の効果】
上述したように、本発明はソース線をローカル相互接続方法を適用して形成するフラッシュメモリ素子において、ソースコンタクトにおける接触有無を効果的にモニタリングし、これを工程に反映して素子の歩留り及び信頼性を向上させることができる。
【図面の簡単な説明】
【図１】 （ａ）は、従来のフラッシュメモリのセルアレイの平面図である。（ｂ）は、図１（ａ）のＸ−Ｘ’線に沿ったフラッシュメモリの断面図である。（ｃ）は、図１（ａ）のＹ−Ｙ’線に沿ったフラッシュメモリの断面図である。
【図２】 （ａ）は、本発明の実施例に係るフラッシュメモリのソースコンタクトモニタリング方法を説明するためのセルアレイの平面図である。（ｂ）は、本発明のソースコンタクトモニタリング方法の原理を説明するための概念図である。
【符号の説明】
１１，２１…半導体基板
１２，２２…フィールド酸化膜
１３，２３…フローティングゲート
１４，２４…コントロールゲート（ワード線）
１５，２５…ドレイン
１６，２６…共通ソース
１７，２７…ドレインコンタクト
１７０，２７０…ビット線
１８，２８…ソースコンタクト
１８０，２８０…共通ソース連結線
３００…ドレインコンタクト連結金属配線
４００…ＶＧ端子
５００…ＶＤ端子
６００…ＶＳ端子
７００…ＶＳＳ端子
【発明の属する技術分野】
本発明はフラッシュメモリのソースコンタクトモニタリング方法に関し、特にソース線をローカル相互接続(local interconnection)方法を適用して形成するフラッシュメモリ素子において、接触面積の狭いソースコンタクトが接触されたか否かをフラッシュセルの過消去セル(over erase cell)特性を用いて容易にモニタリングする方法に関する。
【０００２】
【従来の技術】
一般に、フラッシュメモリのソース線は各セルのソース間に不純物イオン注入による拡散ライン(diffusion line)を形成して半導体基板内にソース線を形成するか、ローカル相互接続方法を適用して形成する。ローカル相互接続方法でソース線を形成する場合には１６個のセル毎に形成されるソースコンタクトを形成しなくてもよいので、有効セルサイズ(effective cell size)が拡散ライン方法を適用するときより約８６％位減少し、且つ拡散抵抗によって生じる電位差が０.１Ｖから０.０１Ｖに減少するバックバイアス(back bias)効果が１／１０に減少するという長所がある。
【０００３】
しかし、ローカル相互接続方法によるソース線を有するフラッシュメモリ素子は、各セルのソースコンタクト接触面積が狭くてコンタクト不良を誘発させる虞がある。
【０００４】
図１（ａ）は従来のローカル相互接続方法が適用されたフラッシュメモリのセルアレイの平面図である。図１（ｂ）は図１（ａ）のＸ−Ｘ’線に沿ったフラッシュメモリの断面図であり、図１（ｃ）は図１（ａ）のＹ−Ｙ’線に沿ったフラッシュメモリの断面図である。
【０００５】
従来のローカル相互接続方法が適用されたフラッシュメモリは、フィールド酸化膜１２を形成することによりアクティブ領域が定義された半導体基板１１にフローティングゲート１３、コントロールゲート１４、ドレイン１５及び共通ソース１６からなる多数の単位セルを形成し、各単位セルのコントロールゲート１４が連結されてワード線を成し、各単位セルのドレイン１５にドレインコンタクト１７を形成し、各ドレインコンタクト１７を連結してビット線１７０を形成し、各単位セルの共通ソース１６にソースコンタクト１８を形成し、各ソースコンタクト１８を接続して共通ソース連結線１８０を形成してなる。
【０００６】
図１（ａ）の平面図に示すように、ソースコンタクト１８が並列に１０２４個連結され、拡散ライン方法で連結された場合より抵抗値が小さいため、メモリ特性を向上させることができる。しかし、図１（ｃ）のビット線１７０方向の断面図から分かるように、ソースコンタクト１８の接触面積が狭くてコンタクト不良が生じる虞がある。従って、ソースコンタクト１８の接触状態を注意深く観察しなければならないが、既存の方法ではこれを正確に把握することができなかった。図１（ｂ）の断面図に示すように、既存の方法では１０２４個のコンタクト中に不良状態のコンタクトが存在してもこれを確認する方法がないが、これはソース連結線が連結されている状態なので、共通ソース連結ラインの一端からいずれの電圧を印加しても不良コンタクトに関係無く電流が流れるからである。
【０００７】
【発明が解決しようとする課題】
従って、本発明の目的は、ソース線をローカル相互接続方法を適用して形成するフラッシュメモリ素子において、接触面積の狭いソースコンタクトが接触されたか否かをフラッシュセルの過消去セル特性を用いて容易にモニタリングする方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するための本発明に係るフラッシュメモリ素子のソースコンタクトモニタリング方法は、列方向に延在するアクティブ領域と、行方向に延在するワード線と、前記ワード線間のアクティブ領域に交互に接続されたドレインコンタクト及びソースコンタクトと、前記ドレインコンタクトに接続され列方向に延在するビット線と、前記ソースコンタクトを連結して、行方向に延在するローカル相互接続方法で形成された共通ソース連結線と、を有するフラッシュメモリ素子のソースコンタクトモニタリング方法であって、ワード線には共通ＶＧ端子を連結し、ソースコンタクトモニタリングを行う前記アクティブ領域列の一端部のドレインコンタクトにはＶＤ端子を連結し、ソースコンタクトモニタリングを行う前記アクティブ領域列の他端部の前記ソースコンタクトにはＶＳＳ端子を連結するが、残りのソースコンタクトにはＶＳ端子を連結する段階と、全てのセルがターンオン状態となるように過消去電圧として、前記ＶＧ端子には陰電圧を印加し、前記ＶＤ端子はフローティングさせ、前記ＶＳ端子及びＶＳＳ端子には陽電圧をそれぞれ印加する段階と、前記ＶＤ端子から前記ＶＳＳ端子への電流が流れるよう前記各端子にテスト電圧として、前記ＶＧ端子には０Ｖの電圧を印加し、前記ＶＤ端子には５Ｖ以下の電圧を印加し、前記ＶＳ端子はフローティングさせ、前記ＶＳＳ端子は接地させて電流の流れを確認する段階とを含んでなることを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明を添付図に基づいて詳細に説明する。
【００１０】
図２（ａ）は本発明の実施例に係るフラッシュメモリのソースコンタクトモニタリング方法を説明するためのセルアレイの平面図である。
【００１１】
本発明に係るローカル相互接続方法が適用されたフラッシュメモリは、フィールド酸化膜２２を形成することによりアクティブ領域が定義された半導体基板２１に、フローティングゲート２３、コントロールゲート２４、ドレイン２５及び共通ソース２６からなる多数の単位セルを形成し、各単位セルのコントロールゲート２４が連結されてワード線を成し、各単位セルのドレイン２５にドレインコンタクト２７を形成し、各ドレインコンタクト２７を連結してビット線２７０を形成し、各単位セルの共通ソース２６にソースコンタクト２８を形成し、各ソースコンタクト２８を連結して共通ソース連結線２８０を形成してなる。
【００１２】
図２（ａ）に示すように、このような構造のフラッシュメモリにおいてソースコンタクトモニタリングのために、ワードライン２４には共通ＶＧ端子４００を連結し、最初のドレインコンタクト２７にはＶＤ端子５００を連結する。最後のソースコンタクト２８にはＶＳＳ端子７００を連結するが、残りのソースコンタクト２８にはＶＳ端子６００を連結する。たとえ空間問題によってパターンが折れて隣り合うドレインコンタクト２７が分離される場合には、これらドレインコンタクト２７をドレインコンタクト連結金属配線３００で連結してＶＤ端子５００からＶＳＳ端子７００まで電流が流れるようにする。
【００１３】
図２（ｂ）は本発明のソースコンタクトモニタリング方法の原理を説明するための概念図であり、図２（ａ）も一緒に参照して本発明のソースコンタクトモニタリング原理を説明すると、次の通りである。
【００１４】
本発明はソースコンタクト２８における接触状態をモニタリングするために、まずセルの消去条件と同一の電圧を各端子、例えばＶＧ端子４００には−９Ｖの陰の高電圧を印加し、ＶＤ端子５００はフローティングさせ、ＶＳ端子６００及びＶＳＳ端子７００には５Ｖの陽の高電圧をそれぞれ印加するが、消去時間を十分長くしてＶＳ端子６００及びＶＳＳ端子７００のそれぞれに連結されたソースコンタクト２８に隣接する全てのセルのフローティングゲート２３に存在する電子が過消去されるようにするので、全てのセルはターンオン状態となるが、図２（ｂ）の○印で表わした部分のように接触不良のソースコンタクト２８が存在する場合、このソースコンタクト２８に共有された２つのセルではフローティングゲート２３に存在する電子が消去されなくてターンオフ状態で残る。ターンオフ状態のセルはゲートに電圧を印加しなければ導通状態にはなれない。このような状態で、ＶＧ端子４００には０Ｖの電圧を印加し、ＶＤ端子５００には５Ｖ以下の電圧を印加し、ＶＳ端子６００はフローティングさせ、ＶＳＳ端子７００は接地させるテスト電圧を印加すると、接触不良のソースコンタクト２８に共有された２つのセルではＶＤ端子５００からＶＳＳ端子７００への電流の流れが切れてソースコンタクト２８の接触状態をモニタリングすることができる。ＶＤ端子５００に印加される電圧はデザインされたセルの電流或いは連結されたセルの個数によって調節することができる。
【００１５】
【発明の効果】
上述したように、本発明はソース線をローカル相互接続方法を適用して形成するフラッシュメモリ素子において、ソースコンタクトにおける接触有無を効果的にモニタリングし、これを工程に反映して素子の歩留り及び信頼性を向上させることができる。
【図面の簡単な説明】
【図１】 （ａ）は、従来のフラッシュメモリのセルアレイの平面図である。（ｂ）は、図１（ａ）のＸ−Ｘ’線に沿ったフラッシュメモリの断面図である。（ｃ）は、図１（ａ）のＹ−Ｙ’線に沿ったフラッシュメモリの断面図である。
【図２】 （ａ）は、本発明の実施例に係るフラッシュメモリのソースコンタクトモニタリング方法を説明するためのセルアレイの平面図である。（ｂ）は、本発明のソースコンタクトモニタリング方法の原理を説明するための概念図である。
【符号の説明】
１１，２１…半導体基板
１２，２２…フィールド酸化膜
１３，２３…フローティングゲート
１４，２４…コントロールゲート（ワード線）
１５，２５…ドレイン
１６，２６…共通ソース
１７，２７…ドレインコンタクト
１７０，２７０…ビット線
１８，２８…ソースコンタクト
１８０，２８０…共通ソース連結線
３００…ドレインコンタクト連結金属配線
４００…ＶＧ端子
５００…ＶＤ端子
６００…ＶＳ端子
７００…ＶＳＳ端子
Claims (5)
- 列方向に延在するアクティブ領域と、行方向に延在するワード線と、前記ワード線間のアクティブ領域に交互に接続されたドレインコンタクト及びソースコンタクトと、前記ドレインコンタクトに接続され列方向に延在するビット線と、前記ソースコンタクトを連結して、行方向に延在するローカル相互接続方法で形成された共通ソース連結線と、を有するフラッシュメモリ素子のソースコンタクトモニタリング方法であって、
ワード線には共通ＶＧ端子を連結し、ソースコンタクトモニタリングを行う前記アクティブ領域列の一端部のドレインコンタクトにはＶＤ端子を連結し、ソースコンタクトモニタリングを行う前記アクティブ領域列の他端部の前記ソースコンタクトにはＶＳＳ端子を連結するが、残りのソースコンタクトにはＶＳ端子を連結する段階と、
全てのセルがターンオン状態となるように過消去電圧として、前記ＶＧ端子には陰電圧を印加し、前記ＶＤ端子はフローティングさせ、前記ＶＳ端子及びＶＳＳ端子には陽電圧をそれぞれ印加する段階と、
前記ＶＤ端子から前記ＶＳＳ端子への電流が流れるよう前記各端子にテスト電圧として、前記ＶＧ端子には０Ｖの電圧を印加し、前記ＶＤ端子には５Ｖ以下の電圧を印加し、前記ＶＳ端子はフローティングさせ、前記ＶＳＳ端子は接地させて電流の流れを確認する段階と、
を含んでなることを特徴とするフラッシュメモリ素子のソースコンタクトモニタリング方法。 - ソースコンタクトモニタリングを行う２列のアクティブ領域列をドレインコンタクト連結金属配線で連結して前記ＶＤ端子からＶＳＳ端子まで電流が流れるようにすることを特徴とする請求項１記載のフラッシュメモリ素子のソースコンタクトモニタリング方法。
- 前記過消去電圧条件は、前記ＶＧ端子には−９Ｖの陰の高電圧を印加し、前記ＶＤ端子はフローティングさせ、前記ＶＳ端子及びＶＳＳ端子には５Ｖの陽の高電圧をそれぞれ印加することを特徴とする請求項１記載のフラッシュメモリ素子のソースコンタクトモニタリング方法。
- 前記過消去電圧の印加時、接触不良のソースコンタクトに共有された２つのセルではフローティングゲートに存在する電子が消去されなくてターンオフ状態で存在することを特徴とする請求項１記載のフラッシュメモリ素子のソースコンタクトモニタリング方法。
- 前記テスト電圧の印加時、接触不良のソースコンタクトが存在する場合には前記ＶＤ端子から前記ＶＳＳ端子への電流流れが切れることを特徴とする請求項１記載のフラッシュメモリ素子のソースコンタクトモニタリング方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR99-62946 | 1999-12-27 | ||
| KR1019990062946A KR100363842B1 (ko) | 1999-12-27 | 1999-12-27 | 플래쉬 메모리의 소오스 콘택 모니터링 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001196482A JP2001196482A (ja) | 2001-07-19 |
| JP4651185B2 true JP4651185B2 (ja) | 2011-03-16 |
Family
ID=19630332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000373148A Expired - Fee Related JP4651185B2 (ja) | 1999-12-27 | 2000-12-07 | フラッシュメモリ素子のソースコンタクトモニタリング方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6391665B1 (ja) |
| JP (1) | JP4651185B2 (ja) |
| KR (1) | KR100363842B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100357185B1 (ko) * | 2000-02-03 | 2002-10-19 | 주식회사 하이닉스반도체 | 비휘발성 메모리소자 및 그의 제조방법 |
| KR20040008485A (ko) * | 2002-07-18 | 2004-01-31 | 주식회사 하이닉스반도체 | 반도체소자의 테스트 패턴 형성방법 |
| JP4331070B2 (ja) | 2004-08-06 | 2009-09-16 | 株式会社東芝 | 半導体記憶装置 |
| KR100684198B1 (ko) | 2005-09-16 | 2007-02-20 | 삼성전자주식회사 | 소스 스트래핑 라인이 구비된 반도체 장치 |
| JP2009158590A (ja) * | 2007-12-25 | 2009-07-16 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR102268296B1 (ko) * | 2014-09-15 | 2021-06-24 | 삼성전자주식회사 | 불휘발성 메모리 장치 |
| CN110854092A (zh) * | 2019-11-13 | 2020-02-28 | 上海华力集成电路制造有限公司 | 共享接触孔及其刻蚀缺陷检测方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03237699A (ja) * | 1989-12-01 | 1991-10-23 | Fujitsu Ltd | 半導体記憶装置 |
| JPH077140A (ja) * | 1992-10-29 | 1995-01-10 | Sgs Thomson Microelettronica Spa | 不揮発性メモリのゲート酸化物層評価方法およびその試験装置 |
| JPH0774326A (ja) * | 1993-09-01 | 1995-03-17 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JPH1131394A (ja) * | 1997-07-09 | 1999-02-02 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置の制御方法 |
| JPH11195771A (ja) * | 1997-12-26 | 1999-07-21 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2848223B2 (ja) * | 1993-12-01 | 1999-01-20 | 日本電気株式会社 | 不揮発性半導体記憶装置の消去方法及び製造方法 |
| ATE238610T1 (de) * | 1994-03-03 | 2003-05-15 | Rohm Corp | Niederspannungs-eintransistor-flash-eeprom-zell mit fowler-nordheim programmier- und löschung |
-
1999
- 1999-12-27 KR KR1019990062946A patent/KR100363842B1/ko not_active IP Right Cessation
-
2000
- 2000-11-27 US US09/722,112 patent/US6391665B1/en not_active Expired - Lifetime
- 2000-12-07 JP JP2000373148A patent/JP4651185B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03237699A (ja) * | 1989-12-01 | 1991-10-23 | Fujitsu Ltd | 半導体記憶装置 |
| JPH077140A (ja) * | 1992-10-29 | 1995-01-10 | Sgs Thomson Microelettronica Spa | 不揮発性メモリのゲート酸化物層評価方法およびその試験装置 |
| JPH0774326A (ja) * | 1993-09-01 | 1995-03-17 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JPH1131394A (ja) * | 1997-07-09 | 1999-02-02 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置の制御方法 |
| JPH11195771A (ja) * | 1997-12-26 | 1999-07-21 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6391665B1 (en) | 2002-05-21 |
| KR20010060549A (ko) | 2001-07-07 |
| JP2001196482A (ja) | 2001-07-19 |
| KR100363842B1 (ko) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3358663B2 (ja) | 半導体記憶装置およびその記憶情報読出方法 | |
| US7939908B2 (en) | High-voltage transistor having shielding gate | |
| JPH11330426A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2003187584A (ja) | 不揮発性半導体メモリ装置及びその動作方法 | |
| JP4347922B2 (ja) | Ｆｎトンネル及び感知デバイスをもつ不揮発性の再プログラム可能な相互接続セル | |
| US20110235419A1 (en) | Non-volatile semiconductor storage device | |
| CN1230028A (zh) | 采用不接触技术减小单元面积的非易失半导体存储器 | |
| US7495960B2 (en) | Program methods for split-gate memory | |
| US7002203B2 (en) | Semiconductor memory with nonvolatile memory cell array and semiconductor device with nonvolatile memory cell array and logic device | |
| KR960010736B1 (ko) | 마스크 rom 및 그 제조방법 | |
| JP4651185B2 (ja) | フラッシュメモリ素子のソースコンタクトモニタリング方法 | |
| JP3202545B2 (ja) | 半導体記憶装置及びその設計方法 | |
| KR960000723B1 (ko) | Eeprom | |
| JP4504518B2 (ja) | フイールドプログラム可能ゲートアレイの不揮発性メモリセルを消去する方法 | |
| JPH01208795A (ja) | 半導体記憶装置 | |
| JPH0629364A (ja) | 半導体装置とそのテスト方法 | |
| US10269437B2 (en) | Non-volatile memory device and operation method of the same | |
| JP2000223597A (ja) | センストランジスタ中の書き込み可能埋込ソ―ス／ドレインを有する改善された不揮発性再書き込み可能インタ―コネクトセル | |
| JP2004055134A (ja) | フラッシュメモリのロウデコーダ及びロウデコーダを用いたフラッシュメモリセルの消去方法 | |
| JP2005203668A (ja) | 半導体記憶装置 | |
| JP3758251B2 (ja) | 半導体記憶装置 | |
| KR100317497B1 (ko) | 플래쉬 메모리 소자의 테스트 패턴 및 테스트 방법 | |
| JPH09115292A (ja) | 半導体不揮発性記憶装置 | |
| KR100332105B1 (ko) | 플래쉬 메모리 소자 및 그 프로그램 방법 | |
| JPH06325582A (ja) | 不揮発性記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |