JPH077140A - 不揮発性メモリのゲート酸化物層評価方法およびその試験装置 - Google Patents

不揮発性メモリのゲート酸化物層評価方法およびその試験装置

Info

Publication number
JPH077140A
JPH077140A JP5272484A JP27248493A JPH077140A JP H077140 A JPH077140 A JP H077140A JP 5272484 A JP5272484 A JP 5272484A JP 27248493 A JP27248493 A JP 27248493A JP H077140 A JPH077140 A JP H077140A
Authority
JP
Japan
Prior art keywords
oxide layer
voltage
gate oxide
stress
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5272484A
Other languages
English (en)
Inventor
Paolo G Cappelletti
パオロ・ジュゼッペ・カペレッティ
Leonardo Ravazzi
レオナルド・ラヴァツィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL, SGS Thomson Microelectronics SRL filed Critical STMicroelectronics SRL
Publication of JPH077140A publication Critical patent/JPH077140A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【目的】 各セルが相互に並列に電気的に接続される以
外はゲート酸化物層の品質が決定されるメモリアレイと
同一の試験装置を用いる方法を得る。 【構成】 試験装置（１０）は欠陥のあるセルのフロー
ティングゲート領域から電子を抽出するようにストレス
を電気的に印加され、そのため、帯電されていない欠陥
のないセルの電荷が残っている間セルの特性を変更す
る。この方法では、欠陥のあるセルのスレッショルドの
みが変更される。次いで、試験装置（１０）にスレッシ
ョルドより低い電圧が印加れ、セルを通る装置内の少な
くとも１つの欠陥のあるセルの存在に関連するドレイン
電流が測定される。欠陥のあるセルの数を決定するため
に電流−電圧特性の測定および分析を行う。この方法は
ＥＰＲＯＭ、ＥＥＰＲＯＭおよびフラッシュＥＥＰＲＯ
Ｍメモリのゲート酸化物の並列品質制御に適当である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、不揮発性メモリのゲ
ート酸化物層評価方法およびその試験装置に関し、特に
例えば不揮発性ＥＰＲＯＭ、ＥＥＯＲＯＭおよびフラッ
シュＥＥＯＲＯＭメモリのゲート酸化物層評価方法およ
びその試験装置に関するものである。
【０００２】
【従来の技術】上述した型の不揮発性メモリの信頼性
は、実質的にゲート酸化物層の品質に依存することが知
られており、その評価はとりわけそのセルとして図９に
示すような断面のフラッシュＥＥＰＲＯＭ１００がＥＰ
ＲＯＭメモリのものより薄いゲート酸化物層を有するフ
ラッシュＥＥＰＲＯＭメモリの場合には重要である。特
に、図９はＰ型基板１、Ｎ型ドレイン領域２、Ｎ型ソー
ス領域３、ゲート酸化物層４、フローティングゲート領
域５、インタポリ（interpoly）誘電体層６、制御ゲー
ト領域７および保護酸化物層８を示す。
【０００３】セル自身損傷を受けないようにさせる電圧
でファウラ−ノルドハイムトンネル電流によりフラッシ
ュセルを消去させるために、フラッシュＥＥＰＲＯＭメ
モリのゲート酸化物層は（ＥＰＲＯＭセルに対するほぼ
２００Åと比較して）ほぼ１１０Åの厚さを有する。従
って、ＥＥＰＲＯＭセルのトンネル酸化物と同じ機能を
行うことによってトンネル酸化物として規定され得るゲ
ート酸化物層を通るトンネル電流の通過はフローティン
グゲート領域から電子を除去させる。
【０００４】それ故、その機能に鑑みて、フラッシュセ
ルのトンネル酸化物はＥＰＲＯＭメモリの代表的な電気
的ストレスに対する耐性および消去特性の両方の点で信
頼性が保証されなければならない。故に、トンネル酸化
物層の品質の評価の有効で信頼できる方法が重要であ
る。
【０００５】目下、これは特にそのために作られたトン
ネル酸化物層ＭＯＳコンデンサを使用して行われ、（考
慮されるセルの側に依存する）そのコンデンサの面積即
ち周辺の長さはアレイのものと等価であり、試験方法自
身はコンデンサに電圧または電流ストレスを与え、コン
デンサの破壊の際の電界または全電荷を評価することか
らなる。時々ストレスの下に得られる全電流／電圧特性
が評価される。
【０００６】
【発明が解決しようとする課題】しかしながら、上記分
析および評価方法はその精度に影響を及ぼす幾つかの欠
点を提起する。まず第１に、破壊電荷または電界と同じ
工程で作られた欠陥のあるセルアレイの存在との間にあ
る相互関係があるかどうかはまだ確立されていないこと
は疑いのないところである。
【０００７】その上、上記周知の方法で得られた電流／
電圧特性を持つ場合でさえ、酸化物の不足の度合いが全
アレイ内のセルの幾つかだけに影響を及ぼすときの酸化
物の欠陥を検出することは不可能である。実際、欠陥の
あるゲート酸化物層のセルのスレッショルドの変動に対
して応答できる電流、特に平方センチメートル当たり数
個の欠陥の欠陥レベルにおける電流は、測定装置のノイ
ズレベルで提起される制限およびコンデンサの全領域の
ゲート電流の同じ時間での存在のためにめったに測定で
きない。この後者の要因は検出するための欠陥レベルが
低くなると益々もっと厳しくなり、従って、益々広い面
積のコンデンサの測定が必要になり、そのためその方法
の測定感度を損なうことになる。
【０００８】周知の冗長方法を使用した場合でさえ、た
とえ少数の欠陥のあるセルの存在はメモリの破損を生じ
る。従って、生産工程の効率およびメモリの信頼性は含
まれる欠陥の度合いに依存するので、非常に低い欠陥レ
ベルさえ検出することができる測定装置を利用できるこ
とは肝要である。
【０００９】この発明の目的は、品質の劣ったゲート酸
化物層のために欠陥のあるセルを検出する方法を提供
し、および周知の方法でかつそのために現に実施されて
いる装置と比較して改善された分析性能を提供すること
である。
【００１０】
【課題を解決するための手段】この発明によれば、請求
項１に記載されているような、例えばＥＰＲＯＭ、ＥＥ
ＰＲＯＭおよびフラッシュＥＥＰＲＯＭ等の不揮発性メ
モリのゲート酸化物層の品質の評価方法が提供される。
【００１１】実際、この発明はゲート酸化物層の品質が
決定されるメモリアレイと同一の試験装置を備え、この
試験装置はその装置内の欠陥のあるゲート酸化物層セル
のフローティングゲートから電子を抽出するだけのスト
レスを電気的に印加される。次いで、試験装置はスレッ
ショルド電圧より低いようにされ、試験装置セルを通り
かつ欠陥のあるセルの存在に関連する電流が測定され、
欠陥のあるセルの数を決定するために電流−電圧特性が
分析される。この方法では、装置内の１個の欠陥のある
セルでさえその存在を検出することができる。
【００１２】
【実施例】この発明の好適な制限のない実施例を添付図
面を参照して説明する。以下の説明では、フラッシュＥ
ＥＰＲＯＭメモリについてなされるけれども、この発明
はまたＥＰＲＯＭおよびＥＰＲＯＭ型のメモリにも適用
され得る。図１は標準メモリアレイと同一のフラッシュ
ＥＰＲＯＭメモリ試験装置１０の平面図を示し、従っ
て、図９に示すような多数のフラッシュＥＰＲＯＭメモ
リ１００を有する。しかしながら、標準アレイと同様、
図１に示すように、試験装置１０のセル１００のドレイ
ン領域は金属線によって相互に接続され、またソース領
域および制御ゲートラインが相互に接続される。特に、
図１はフィールド絶縁領域１２、共通部分１４によって
単一パッド１５に接続された金属ドレインライン１３、
単一パッド１８に接続された金属ソースライン１７、共
通部分２０によって単一パッド２１に接続されたポリシ
リコン制御ゲートライン１９、ドレイン接点２３、およ
びソース接点２４を収納する半導体材料のウエハ１の部
分を示す。フィールド絶縁領域１２が存在せずかつゲー
トラインで覆われていない領域はソースおよびドレイン
領域を構成する。
【００１３】従って、単一パッド１５、１８および２１
によって外部的にアクセクできる試験装置１０は並列接
続のセル１００の全てに電気的に等価である。試験装置
１０はウエハ自身の内側でかつ動作させる標準メモリア
レイ（その１つを図１に符号２７で示す）の次に形成し
てもよく、この場合、試験装置１０は、同じ特性（特に
ゲート酸化物層に関して）を呈し、標準メモリアレイ２
７のゲート酸化物層の品質の信頼性のある表示を与える
ため、同じ技術を使用しかつ同時に標準メモリアレイ２
７を用いて作られる。
【００１４】また、ゲート酸化物層の品質を制御するた
めに、試験装置１０は試験ウエハで形成してもよく、こ
の場合、製造方法は標準メモリアレイに付属した回路を
形成するのに必要な工程の幾つかを省くことにより簡略
化される。
【００１５】ゲート酸化物層の品質を評価するために、
試験装置１０をまず紫外線消去してセルのフローティン
グゲート領域を電気的に中和させ、この場合に、試験装
置１０のドレイン電流は試験装置１０内のセルの数だけ
掛算した各セルの電流に等しい。欠陥のあるゲート酸化
物層セルのフローティングゲート領域から電子を抽出す
る（従って、正に帯電されたままである）方法でかつ帯
電されていないその他のセルの帯電状態をそのままにす
る方法で試験装置１０にストレスを与えるとき、欠陥の
あるセルのスレッショルド電圧は下がり、一方、その他
の（欠陥のない）セルのものは帯電されないままであ
る。従って、特に、スレッショルド電圧が十分に下がる
ならば（これは通常試験装置１０の複雑さに依存し、か
つ１００万個のセル構造に対してほぼ１Ｖである）、欠
陥のあるセルのスレッショルド電圧以下のゲート電圧値
に対して、欠陥のあるセルのドレイン電流またはソース
電流はその他のセルの全ての総ドレイン電流より大き
い。
【００１６】上述のごとく、ストレスの加えられたとき
の試験装置１０の特性の変化を図２に示し、ここで、曲
線３０は暗がりでかつゼロゲート電圧（ＶG＝０）およ
び１ｎＡ以下の電流漏洩で測定された紫外線消去の試験
装置１０のゲート電圧の関数としてのソース電流を示
す。一般に、総合のソース−基板接合の空間電荷領域で
発生された光電流によってのみ決定されるソース漏洩は
光強度に強く依存し、そして、ドレイン領域はまたドレ
イン−基板接合の反転電流によって影響を受け、これは
ドレインに印加される電圧および密接に温度のいずれに
も依存する。
【００１７】制御ゲート領域（図９の７）へ負の電圧を
またソース領域（３）に正の電圧を印加した際に、フロ
ーティングゲート領域５−基板１重複領域（拡散された
ソース領域３およびドレイン領域２を含む）またはそれ
ぞれフローティングゲート領域５−ソース領域３重複領
域内のゲート酸化物層４（即ちトンネル酸化物層）の電
界はフローティングゲート領域５の方へ向けられる。印
加された電圧が欠陥のないセルのゲート酸化物層の電位
障壁を通るファウラ−ノルドハイムトンネルを避けるた
めに十分低ければ、試験装置１０に図２の曲線３０で示
す特性を与えるために、低い電界の異常なゲート電流で
欠陥のあるセルのフローティングゲート領域から失われ
るだけであり、上記特性は欠陥のあるセルのために
“尾”３１ａを呈する。
【００１８】図３は上述した電気的ストレスの１つを与
えた後の試験装置１０のドレイン電流Ｉｄ（対数目盛曲
線３３）および相互コンダクタンスＧ（ｄＩ／ｄＶG−
線形目盛曲線３４）を示す。特に、曲線３３はドレイン
−基板接合の反転電流を示す第１の部分３３ａと、多数
のセルのスレッショルド電圧の変化に基づく変更部分を
示す第２の部分３３ｂと、全アレイの介在による最終部
分３３ｃを呈する。相互コンダクタンス曲線３４は２つ
の“こぶ”３４ａおよび３４ｂを呈し、各々その他の欠
陥のないセルのスレッショルド電圧以下の電圧でターン
オンされるそれぞれの欠陥のあるセルで生じたドレイン
電流による。従って、相互コンダクタンス曲線３４は欠
陥のあるセルの数を決定し、特に１つだけでも欠陥のあ
るセルの存在を示すことを備えている。
【００１９】しかしながら、測定に基づく自動的工業目
盛ルーチンおよび相互コンダクタンス曲線の評価を案出
することが不可能なために、全アレイを評価するための
２つの代案が案出されている。
【００２０】第１の解決法によれば、試験装置は固定さ
れた期間の間所定のソース電圧またはゲート電圧によっ
てストレスを受けるようになされており、所定のソース
電流（例えば３００ｎＡ）におけるゲート電圧はストレ
スの前後で測定される。そのように測定された電圧の差
が所定の値を越えるならば、試験装置は欠陥があるもの
と考えられる。
【００２１】しかしながら、上記解決法はストレス時間
を最小にすることに関して問題を提起し、そのため、欠
陥のあるセルの低い電界での異常なゲート電流により広
く変化するストレス時間によって許容できる自動的時間
枠内で欠陥のあるアレイの検出を可能にする。
【００２２】上記問題を克服するのを提供する第２の好
適解決法は、勾配したストレスルーチンからなり、それ
によってストレス電圧は複数のステップで印加され、各
ストレス電圧印加のステップ後にアレイ特性が測定され
る。電圧勾配は特に指数関数的ゲート電流勾配に等価で
あり、そのため、欠陥のあるセルのソース電流は前の一
定ストレス解決法と比較してより迅速に検出される。
【００２３】以下に図４〜図７を参照して第２の解決法
を説明する。図に示す例では、ドレイン−基板接点漏洩
のドレイン電流とさらに光強度により生じたドレイン電
流のために、その特性はソース電流を使用して測定され
る。
【００２４】まず第１に、試験装置１０の紫外線消去
後、試験装置の電流漏洩はＶｄ＝0.05Ｖ、Ｖｇ＝Ｖｓ＝
Ｖｂ＝０Ｖ（図９）で測定され、ソース漏洩が所定のス
レッショルド（例えば１００ｎＡ）を越えると、試験装
置はさらに測定されない。また、同じくドレイン漏洩に
適用する。
【００２５】それから、試験装置の特性（“１次”特
性）は図４に示すように測定される。特に、この段階は
２つの所定のソース電流値Ｉ1およびＩ2（例えば、２０
０ｎＡおよび1.5ｍＡ）でファウラ−ノルドハイム効果
のために特性の偏位を示すのに第１に欠陥“尾”に影響
され、第２に試験装置の固有の性質を表すゲート電圧の
ＶＴＬおよびＶＴＨ値を測定することになる。
【００２６】次に、試験装置は例えばゲートについての
第１の勾配したストレス段階を受け、ここでは負のゲー
ト電圧（図７のＶG）は例えば−４Ｖからかつ例えば−
0.25の固定した増分で次第に増大し、各ストレス電圧は
例えば0.1秒の所定の時間の間維持される。ストレス電
圧ＶGの各印加後ソース電流値Ｉ1（図４）に対応するゲ
ート電圧Ｖｇの値Ｖ1が測定され、そして初期値ＶＴＬ
と比較される。その差（ＶＴＬ−Ｖ1）が所定のＤＶ値
例えば１００ｍＶ（通常、試験装置の精度に依存する）
以下であれば、上述のごとく増大したより高いストレス
電圧が印加され、そして、ストレスおよび測定が反復さ
れる。逆に、ＶＴＬ−Ｖ1≧ＤＶならば、印加されたス
トレスに関するＶG値がＶＲＬとして測定され、そし
て、第２の勾配したストレス段階が実行される。
【００２７】図５に示すように、ＶＲＬ（（ｉ＋１）番
目のストレス電圧周期に関連する）は特性（“尾”）の
0.1Ｖのシフト、次いで１以上の欠陥のあるセルのスレ
ッショルドのシフトのために応答できるストレスを表
す。
【００２８】第１のストレス段階でおけるように、第２
のストレス段階は再び直線的に増大する電圧レベルを印
加しかつ各印加後の特性を測定することからなる。特
に、第２のストレス段階では、ソース電流値Ｉ2に相当
する電圧Ｖｇが測定され、その結果得られたゲート電圧
Ｖｇの値Ｖ2を初期値ＶＴＨと比較される。ＶＴＨ−Ｖ2
＜ＤＶならば、より高いストレス電圧が印加される。逆
に、印加されたストレスに関連する値がＶＲＨとして記
憶される。
【００２９】図６に示すように、ＶＲＨは総アレイのス
レッショルド電圧の変動のための特性のシフトに対して
応答できるストレスを表し、セルのゲート酸化物層の固
有の品質に関連し、かつ製造工程パラメータおよび技術
に依存する。
【００３０】この点で、結果として得られたＶＲＬ値お
よびＶＲＨ値の差が計算され、この差が所定のスレッシ
ョルド（例えば、1.5Ｖ）を越えるならば、試験装置は
欠陥があると考えられる。また、本方法は電気的パラメ
ータおよび特定の特性値を比較し、その結果に従って類
別する付加的段階を含む。
【００３１】
【発明の効果】この発明による方法および装置の利点
は、次の説明から明らかになる。第１に、たとえストレ
ス下のゲート電流が測定装置のノイズレベル以下で、そ
れ故直接的に測定できなくとも、この発明による方法お
よび装置はセルのドレインおよびソース電流の測定を通
してゲート電流を間接的に測定でき、そのためたった１
つの欠陥のあるセルの検出が可能になる。
【００３２】第２に、メモリアレイのものと大きく異な
る構造特性の以前に使用されたコンデンサと異なって、
この発明による試験装置は、同時に形成されかつ同じ技
術を使用しているため、メモリアレイと物理的に等価で
あり、従って、試験装置の結果に基づいてアレイの品質
の直接的評価が可能である。
【００３３】第３に、上述した方法は実行するのに簡単
で容易であり、試験装置は特別な技術を要することな
く、また現存の製造工程に対する変更をすることなく、
容易に製造できる。
【００３４】しかしながら、当業者には、この発明の要
旨を逸脱することなくここで説明しかつ例示した方法お
よび装置に対する変更をなし得ることが明らかであろ
う。特に、（図８でおけるように）基板に対して、また
はドレイン領域に対して正の電圧で、（上述した実施例
におけるように）試験装置セルのゲート領域またはソー
ス領域に対して公平にストレスを印加してもよい。スレ
ッショルド電圧に達しない電流の測定はドレイン電流ま
たはソース電流を含んでもよく、一方、特性の測定はド
レイン電流またはソース電流に対立するものとして相互
コンダクタンスさえも含んでもよい。
【００３５】上述した説明はフラッシュＥＥＰＲＯＭメ
モリに関するものであったけれども、説明した方法およ
び装置はＥＰＲＯＭおよびＥＥＰＲＯＭメモリの評価に
もまた用いてもよく、この場合、試験装置は、制御ゲー
トライン、ソースラインおよびドレインラインを電気的
に接続することにより、該ＥＰＲＯＭまたはＥＥＰＲＯ
Ｍの型に物理的に等価である。最後に、印加されるスト
レスの型は必ずしも電気的でなくてもよく、たとえば、
欠陥のあるセルのフローティングゲート領域から電子の
除去を生じるならば、放射線でもよい。
【図面の簡単な説明】
【図１】この発明により用いられる試験装置の平面図で
ある。
【図２】図１の試験装置の電気的特性を示す図である。
【図３】図１の試験装置の電気的特性を示す図である。
【図４】図１の試験装置の電気的特性を示す図である。
【図５】図１の試験装置の電気的特性を示す図である。
【図６】図１の試験装置の電気的特性を示す図である。
【図７】この発明の方法の一実施例による図１の試験装
置に印加されるストレス電圧を示す図である。
【図８】この発明の方法の他の実施例による図１の試験
装置に印加されるストレス電圧を示す図である。
【図９】周知のフラッシュＥＥＰＲＯＭメモリセルの断
面図である。
【符号の説明】
１ Ｐ型基板 ２ Ｎ型ドレイン領域 ３ Ｎ型ソース領域 ４ ゲート酸化物層 ５ フローティングゲート領域 ６ インタポリ誘電体層 ７ 制御ゲート領域 １０ フラッシュＥＥＰＲＯＭメモリ試験装置 １３ 金属ドレインライン １４、２０ 共通部分 １５、１８、２１ 単一パッド １７ 金属ソースライン １９ ポリシリコン制御ゲートライン ２７ 標準メモリアレイ １００ フラッシュＥＥＰＲＯＭセル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8247 29/788 29/792 Ｈ０１Ｌ 29/78 ３７１ (72)発明者 レオナルド・ラヴァツィ イタリア国、24044 ダルミネ、ヴィア・ コンテ・ラッティ ３

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つの欠陥のある試験セル
    （１００）のフローティングゲート領域から電子を抽出
    するようなストレスを印加するステップと、続いて上記
    試験セルの特性を測定するステップとを含むことを特徴
    とする不揮発性メモリのゲート酸化物層評価方法。
  2. 【請求項２】 ストレスを印加するステップは電気的ス
    トレスの印加を含むことを特徴とする請求項１記載の不
    揮発性メモリのゲート酸化物層評価方法。
  3. 【請求項３】 特性を測定するステップは試験セル（１
    ００）に欠陥のないメモリセルの標準スレッショルド電
    圧より低い電圧を受けさせるステップを含むことを特徴
    とする請求項１または２記載の不揮発性メモリのゲート
    酸化物層評価方法。
  4. 【請求項４】 電圧がゲート電圧であることを特徴とす
    る請求項３記載の不揮発性メモリのゲート酸化物層評価
    方法。
  5. 【請求項５】 特性を測定するステップは試験セル（１
    ００）のドレイン電流を測定するステップを含むことを
    特徴とする請求項１〜４のいずれかに記載の不揮発性メ
    モリのゲート酸化物層評価方法。
  6. 【請求項６】 特性を測定するステップは試験セル（１
    ００）のソース電流を測定するステップを含むことを特
    徴とする請求項１〜４のいずれかに記載の不揮発性メモ
    リのゲート酸化物層評価方法。
  7. 【請求項７】 特性を測定するステップは試験セル（１
    ００）の相互コンダクタンスを測定するステップを含む
    ことを特徴とする請求項１〜４のいずれかに記載の不揮
    発性メモリのゲート酸化物層評価方法。
  8. 【請求項８】 ストレスを印加するステップは試験セル
    （１００）に欠陥のない標準メモリセルのトンネル電圧
    より低いストレス電圧を印加するステップを含むことを
    特徴とする請求項１〜７のいずれかに記載の不揮発性メ
    モリのゲート酸化物層評価方法。
  9. 【請求項９】 ストレスを印加するステップは試験セル
    （１００）に欠陥のある酸化物メモリセルのトンネル電
    圧より高いストレス電圧を印加するステップを含むこと
    を特徴とする請求項１〜８のいずれかに記載の不揮発性
    メモリのゲート酸化物層評価方法。
  10. 【請求項１０】 ストレス電圧を印加するステップは試
    験セル（１００）のドレインおよびソース領域に対して
    ゲート領域に負の電圧を印加するステップを含むことを
    特徴とする請求項８記載の不揮発性メモリのゲート酸化
    物層評価方法。
  11. 【請求項１１】 ストレス電圧を印加するステップは試
    験セル（１００）のドレインおよびゲート領域に対して
    ソース領域に正の電圧を印加するステップを含むことを
    特徴とする請求項８記載の不揮発性メモリのゲート酸化
    物層評価方法。
  12. 【請求項１２】 ストレス電圧を印加するステップは所
    定の期間中定電圧を印加するステップを含むことを特徴
    とする請求項８記載の不揮発性メモリのゲート酸化物層
    評価方法。
  13. 【請求項１３】 ストレス電圧を印加するステップは最
    小値から最大値へ増大する電圧を印加するステップを含
    むことを特徴とする請求項８記載の不揮発性メモリのゲ
    ート酸化物層評価方法。
  14. 【請求項１４】 増大する電圧は各ステップで増大する
    ことを特徴とする請求項１３記載の不揮発性メモリのゲ
    ート酸化物層評価方法。
  15. 【請求項１５】 多数のストレスおよび測定サイクルを
    含み、各サイクルはストレス電圧を印加し、試験セル
    （１００）の特性を測定することを含み、各サイクルに
    おけるストレス電圧は前のサイクルのものに比較して所
    定量だけ増大されることを特徴とする請求項１４記載の
    不揮発性メモリのゲート酸化物層評価方法。
  16. 【請求項１６】 ストレスを印加する前に試験セルの特
    性を測定し、そして上記ストレスの印加前後に測定され
    た特性を比較する初期ステップを含むことを特徴とする
    請求項１〜１５のいずれかに記載の不揮発性メモリのゲ
    ート酸化物層評価方法。
  17. 【請求項１７】 試験セル（１００）の特性を測定する
    初期ステップの前に上記試験セルを紫外線消去するステ
    ップを含むことを特徴とする請求項１〜１６のいずれか
    に記載の不揮発性メモリのゲート酸化物層評価方法。
  18. 【請求項１８】 試験セル（１００）は相互に電気的に
    接続されかつ単一ドレインパッド（１５）に電気的に接
    続されたドレイン領域（２）、相互に電気的に接続され
    かつ単一ソースパッド（１８）に電気的に接続されたソ
    ース領域（３）、および相互に電気的に接続されかつ単
    一ゲートパッド（２１）に電気的に接続された制御ゲー
    ト領域（７，１９）を有するセルのアレイからなる試験
    装置の一部を形成することを特徴とする請求項１〜１７
    のいずれかに記載の不揮発性メモリのゲート酸化物層評
    価方法。
  19. 【請求項１９】 標準メモリセル（１００）のアレイを
    備え、上記メモリセルが相互に電気的に接続されかつ単
    一ドレインパッド（１５）に電気的に接続されたドレイ
    ン領域（２）、相互に電気的に接続されかつ単一ソース
    パッド（１８）に電気的に接続されたソース領域
    （３）、および相互に電気的に接続されかつ単一ゲート
    パッド（２１）に電気的に接続された制御ゲート領域
    （７，１９）を有することを特徴とする不揮発性メモリ
    のゲート酸化物層評価試験装置。
JP5272484A 1992-10-29 1993-10-29 不揮発性メモリのゲート酸化物層評価方法およびその試験装置 Pending JPH077140A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP92830589A EP0594920B1 (en) 1992-10-29 1992-10-29 Method of evaluating the gate oxide of non-volatile EPROM, EEPROM and flash-EEPROM memories
IT92830589.5 1992-10-29

Publications (1)

Publication Number Publication Date
JPH077140A true JPH077140A (ja) 1995-01-10

Family

ID=8212193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5272484A Pending JPH077140A (ja) 1992-10-29 1993-10-29 不揮発性メモリのゲート酸化物層評価方法およびその試験装置

Country Status (4)

Country Link
US (2) US5515318A (ja)
EP (1) EP0594920B1 (ja)
JP (1) JPH077140A (ja)
DE (2) DE69229673T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196482A (ja) * 1999-12-27 2001-07-19 Hyundai Electronics Ind Co Ltd フラッシュメモリのソースコンタクトモニタリング方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0595775B1 (en) * 1992-10-29 1999-07-28 STMicroelectronics S.r.l. Method of evaluating the dielectric layer of nonvolatile EPROM, EEPROM and flash-EEPROM memories
EP0594920B1 (en) * 1992-10-29 1999-07-28 STMicroelectronics S.r.l. Method of evaluating the gate oxide of non-volatile EPROM, EEPROM and flash-EEPROM memories
US5682472A (en) * 1995-03-17 1997-10-28 Aehr Test Systems Method and system for testing memory programming devices
US5870407A (en) * 1996-05-24 1999-02-09 Advanced Micro Devices, Inc. Method of screening memory cells at room temperature that would be rejected during hot temperature programming tests
US6049213A (en) * 1998-01-27 2000-04-11 International Business Machines Corporation Method and system for testing the reliability of gate dielectric films
US6472233B1 (en) * 1999-08-02 2002-10-29 Advanced Micro Devices, Inc. MOSFET test structure for capacitance-voltage measurements
US6128219A (en) * 1999-10-27 2000-10-03 Stmicroelectronics, S.R.L. Nonvolatile memory test structure and nonvolatile memory reliability test method
DE10103060B4 (de) * 2000-01-26 2006-06-08 Infineon Technologies Ag Verfahren zum Testen einer ein Floating-Gate aufweisenden Speicherzelle und Anordnung zur Durchführung dieses Verfahrens
JP3848064B2 (ja) * 2000-08-07 2006-11-22 シャープ株式会社 半導体不揮発性メモリの試験方法
US6407953B1 (en) 2001-02-02 2002-06-18 Matrix Semiconductor, Inc. Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays
US7177181B1 (en) * 2001-03-21 2007-02-13 Sandisk 3D Llc Current sensing method and apparatus particularly useful for a memory array of cells having diode-like characteristics
TW520513B (en) * 2001-08-02 2003-02-11 Macronix Int Co Ltd Accelerated test method and circuit for non-volatile memory
US6684173B2 (en) 2001-10-09 2004-01-27 Micron Technology, Inc. System and method of testing non-volatile memory cells
US6768685B1 (en) 2001-11-16 2004-07-27 Mtrix Semiconductor, Inc. Integrated circuit memory array with fast test mode utilizing multiple word line selection and method therefor
AU2003207364A1 (en) * 2002-02-26 2003-09-09 Koninklijke Philips Electronics N.V. Non-volatile memory test structure and method
US6982901B1 (en) * 2003-01-31 2006-01-03 Hewlett-Packard Development Company, L.P. Memory device and method of use
US7160740B2 (en) * 2003-07-07 2007-01-09 Advanced Micro Devices, Inc. Methods of controlling properties and characteristics of a gate insulation layer based upon electrical test data, and system for performing same
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US6885214B1 (en) 2003-10-20 2005-04-26 Taiwan Semiconductor Manufacturing Company Method for measuring capacitance-voltage curves for transistors
JP2007157282A (ja) * 2005-12-07 2007-06-21 Elpida Memory Inc ウェハ・バーンイン・テスト方法、ウェハ・バーンイン・テスト装置及び半導体記憶装置
US7512509B2 (en) 2007-04-26 2009-03-31 International Business Machines Corporation M1 testable addressable array for device parameter characterization
KR101287447B1 (ko) * 2007-08-28 2013-07-19 삼성전자주식회사 이이피롬 셀, 이이피롬 셀 제조 방법 및 이이피롬 셀에서의데이터 읽기 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243937A (en) * 1979-04-06 1981-01-06 General Instrument Corporation Microelectronic device and method for testing same
US4545112A (en) * 1983-08-15 1985-10-08 Alphasil Incorporated Method of manufacturing thin film transistors and transistors made thereby
US5155701A (en) * 1985-02-08 1992-10-13 Hitachi, Ltd. Semiconductor integrated circuit device and method of testing the same
JPS62114200A (ja) * 1985-11-13 1987-05-25 Mitsubishi Electric Corp 半導体メモリ装置
US4967394A (en) * 1987-09-09 1990-10-30 Kabushiki Kaisha Toshiba Semiconductor memory device having a test cell array
US5247346A (en) * 1988-02-05 1993-09-21 Emanuel Hazani E2 PROM cell array including single charge emitting means per row
US4841482A (en) * 1988-02-17 1989-06-20 Intel Corporation Leakage verification for flash EPROM
US4829014A (en) * 1988-05-02 1989-05-09 General Electric Company Screenable power chip mosaics, a method for fabricating large power semiconductor chips
US4963825A (en) * 1989-12-21 1990-10-16 Intel Corporation Method of screening EPROM-related devices for endurance failure
JPH03283200A (ja) * 1990-03-30 1991-12-13 Toshiba Corp 不揮発性半導体記憶装置及びこれに用いられるメモリセルトランジスタのしきい値電圧の測定方法
JP2530243B2 (ja) * 1990-05-24 1996-09-04 株式会社シンク・ラボラトリー ユニット移動式現像方法及びユニット移動式現像装置
JP2635810B2 (ja) * 1990-09-28 1997-07-30 株式会社東芝 半導体記憶装置
US5243554A (en) * 1991-05-09 1993-09-07 Synaptics, Incorporated Writable analog reference voltage storage device
US5283454A (en) * 1992-09-11 1994-02-01 Motorola, Inc. Semiconductor device including very low sheet resistivity buried layer
EP0595775B1 (en) * 1992-10-29 1999-07-28 STMicroelectronics S.r.l. Method of evaluating the dielectric layer of nonvolatile EPROM, EEPROM and flash-EEPROM memories
EP0594920B1 (en) * 1992-10-29 1999-07-28 STMicroelectronics S.r.l. Method of evaluating the gate oxide of non-volatile EPROM, EEPROM and flash-EEPROM memories

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196482A (ja) * 1999-12-27 2001-07-19 Hyundai Electronics Ind Co Ltd フラッシュメモリのソースコンタクトモニタリング方法
JP4651185B2 (ja) * 1999-12-27 2011-03-16 株式会社ハイニックスセミコンダクター フラッシュメモリ素子のソースコンタクトモニタリング方法

Also Published As

Publication number Publication date
US5793675A (en) 1998-08-11
DE69229673D1 (de) 1999-09-02
EP0594920A1 (en) 1994-05-04
EP0594920B1 (en) 1999-07-28
DE69325767D1 (de) 1999-09-02
DE69229673T2 (de) 1999-12-02
DE69325767T2 (de) 1999-12-02
US5515318A (en) 1996-05-07

Similar Documents

Publication Publication Date Title
US5604699A (en) Method of evaluating the dielectric layer of nonvolatile EPROM, EEPROM and flash-EEPROM memories
JPH077140A (ja) 不揮発性メモリのゲート酸化物層評価方法およびその試験装置
US6684173B2 (en) System and method of testing non-volatile memory cells
US6091652A (en) Testing semiconductor devices for data retention
US5486772A (en) Reliability test method for semiconductor trench devices
US6606273B1 (en) Methods and systems for flash memory tunnel oxide reliability testing
US20070025167A1 (en) Method for testing a memory device, test unit for testing a memory device and memory device
JP5860545B2 (ja) フローティングゲートを有する不揮発性メモリセルのデータ保持力を試験する方法
US4963825A (en) Method of screening EPROM-related devices for endurance failure
US5394101A (en) Method for detecting mobile ions in a semiconductor device
KR100469673B1 (ko) 불휘발성메모리어레이의챠지이득과챠지손실특성검출회로
Cappelletti et al. CAST: An electrical stress test to monitor single bit failures in Flash-EEPROM structures
US20080195903A1 (en) Non-volatile memory device with built-in test control unit and methods of testing and repairing a cell array
US6815231B2 (en) Method of testing and manufacturing nonvolatile semiconductor memory
KR100250756B1 (ko) 플래쉬 이이피롬 셀의 특성 분석을 위한 테스트 셀 및 이를 이용한 플래쉬 이이피롬 셀의 특성 분석 방법
FR2786569A1 (fr) Circuit de test de cellules eeprom
US6989551B2 (en) Test structure for determining a minimum tunnel opening size in a non-volatile memory
JP3984109B2 (ja) 半導体装置の製造方法
Sikora et al. Technologies and reliability of modern embedded flash cells
JPH1084025A (ja) トンネル絶縁膜の膜質評価方法および半導体装置のスクリーニング方法
US7826287B2 (en) Testing non-volatile memory devices for charge leakage
JP2006127582A (ja) 半導体装置の製造方法
US6808945B1 (en) Method and system for testing tunnel oxide on a memory-related structure
KR970010628B1 (ko) 반도체 이피롬 소자의 검사방법
JPS59227095A (ja) 半導体記憶素子のスクリ−ニング方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040203