JP4631529B2

JP4631529B2 - トランス

Info

Publication number: JP4631529B2
Application number: JP2005133120A
Authority: JP
Inventors: 浩康北村; 幹弘山下
Original assignee: Panasonic Corp; Matsushita Electric Works Ltd
Current assignee: Panasonic Corp; Panasonic Electric Works Co Ltd
Priority date: 2005-04-28
Filing date: 2005-04-28
Publication date: 2011-02-16
Anticipated expiration: 2025-04-28
Also published as: EP1717826A3; EP1717826A2; EP1717826B1; DE602006017140D1; CN100561616C; ATE483237T1; CN1866423A; US20060244398A1; JP2006310648A

Description

本発明は、リンギングチョークコンバータ方式のスイッチング電源に用いられるトランスに関するものである。

従来から、図６に示すリンギングチョークコンバータ（ＲＣＣ：Ringing Choke Converter）方式と呼ばれる自励フライバック型のスイッチング電源に用いられるトランス１が提供されている。

図６のスイッチング電源について詳しく説明すると、交流電源の出力を整流する整流回路７と、ＦＥＴからなるスイッチング素子Ｑ１と抵抗Ｒ４との直列回路を介して整流回路の出力端間に接続された１次巻線２と、ダイオードＤ３を介して出力端間に接続された２次巻線３と、一端が接地されるとともに他端が第１のコンデンサＣ１と抵抗Ｒ２との直列回路を介してスイッチング素子Ｑ１のゲートに接続された帰還巻線４とを有するトランス１を備える。また、トランス１の１次巻線２と整流回路７との接続点と、抵抗Ｒ２とスイッチング素子Ｑ１のゲートとの接続点との間には、起動抵抗Ｒ１が接続されている。また、スイッチング素子Ｑ１のソース−ドレイン間にはダイオードＤ４が接続されている。

２次巻線３からの出力は、ダイオードＤ３で半波整流され平滑コンデンサＣ５で平滑されて出力される。また、帰還巻線４の両端間には、ダイオードＤ１と第２のコンデンサＣ２との直列回路が接続されている。トランス１の１次巻線２の両端間には、ダイオードＤ２と第３のコンデンサＣ３との直列回路が接続されている。また、第３のコンデンサＣ３の両端間には、第３のコンデンサＣ３の放電用の抵抗Ｒ５が接続されている。

上記スイッチング電源の動作を説明する。電源が投入された直後は、スイッチング素子Ｑ１がオフされているためトランス１の１次巻線２には電流が流れず、整流回路７から出力された直流出力が起動抵抗Ｒ１と抵抗Ｒ２とを介して入力されることにより、第１のコンデンサＣ１がスイッチング素子Ｑ１側の電位を正とする方向で充電される。第１のコンデンサＣ１の両端電圧が上昇すると、やがてスイッチング素子Ｑ１がオンされ、トランス１の１次巻線２に電流が流れる。この間、ダイオードＤ３により、２次巻線３には電流は流れず、トランス１にエネルギーが蓄積される。次に、トランス１の帰還巻線４に誘導された電流により第２のコンデンサＣ２が充電され、第１のコンデンサＣ１において帰還巻線４側の電位が上昇するとともにスイッチング素子Ｑ１側の電位が低下し、やがてスイッチング素子Ｑ１がオフされる。スイッチング素子Ｑ１がオフされると、トランス１に蓄積されたエネルギーにより２次巻線３に電流が誘導され、この電流がダイオードＤ３を通じて平滑コンデンサＣ５を充電する。その後再び第１のコンデンサＣ１がスイッチング素子Ｑ１側の電位を正とする方向で充電され、上記の動作を繰り返す。

また、スイッチング素子Ｑ１のゲートと抵抗Ｒ２との接続点は、トランジスタＴＲ１を介して接地されている。また、第２のコンデンサＣ２の両端間には、フォトトライアックＰＴと第４のコンデンサＣ４との直列回路が接続されている。さらに、フォトトライアックＰＴ内の発光素子ＬＤに接続されフォトトライアックＰＴをオンオフ制御する出力フィードバック回路８を備える。フォトトライアックＰＴがオンされると、ダイオードＤ１を通じて流入する電流により第４のコンデンサＣ４が充電されてトランジスタＴＲ１がオンされ、スイッチング素子Ｑ１がただちにオフされる。出力フィードバック回路８は、平滑コンデンサＣ５の両端間の電圧すなわち出力電圧を検知し、出力電圧を一定に保つようにフォトトライアックＰＴをオンオフ制御する。フォトトライアックＰＴと第４のコンデンサＣ４との接続点は、抵抗Ｒ３と抵抗Ｒ４とを介して接地されており、フォトトライアックＰＴがオフされている間は第４のコンデンサＣ４の電荷は抵抗Ｒ３と抵抗Ｒ４とを介して放電される。

この種のトランス１では、１次巻線２に電流が流れている間に磁束を蓄えるための空隙がコアに設けられるため漏れインダクタンスが大きくなりやすいので、電磁ノイズを低減するためにも漏れインダクタンスの低減が特に重要である。漏れインダクタンスを低減する方法としては、例えば導電体からなり巻線を覆って一定の電位に維持されるシールド体を設ける方法があった（例えば、特許文献１参照）。
特開平９−１７６５７号公報

ここで、上記のようなスイッチング電源は例えばＡＣアダプタのような比較的に小型の機器に用いられるので、当然、スイッチング電源に用いられるトランスにも小型化が要求される。

しかし、シールド体を設けると、シールド体そのものに加えてシールド体用の端子を設ける必要があるため、トランス１が大型化してしまう。

本発明は上記事由に鑑みて為されたものであり、その目的は、トランスを大型化させることなく漏れインダクタンス及び電磁ノイズを低減することができるトランスを提供することにある。

請求項１の発明は、リンギングチョークコンバータ方式のスイッチング電源に用いられ、スイッチング素子を介して入力側に接続される１次巻線と、出力側に接続される２次巻線と、１次巻線に接続されたスイッチング素子を駆動する帰還巻線と、絶縁材料からなり均一な外径を有する軸部と軸部の両端からそれぞれ軸部の径方向に突設された鍔部とを有するボビンとを備え、各巻線がボビンの鍔部の間で軸部に対し軸部の径方向に重なる４つの巻線層に分けて巻回されたトランスにおいて、１次巻線は最も内側の巻線層と内側から４番目の巻線層とをそれぞれ構成し、２次巻線は内側から２番目の巻線層を構成し、帰還巻線は内側から３番目の巻線層を構成し、帰還巻線が、一方の鍔部に近接する位置から他方の鍔部に近接する位置まで隙間無く巻回され、１次巻線の最も内側の巻線層における巻き始めの位置と巻き終わりの位置とが、それぞれ鍔部に近接していて、最も内側の巻線層の巻数が、内側から４番目の巻線層の巻数より多いことを特徴とする。

この発明によれば、帰還巻線により漏れインダクタンス及び電磁ノイズが低減され、且つ大型化を招くことがない。また、帰還巻線を隙間無く巻きやすくなる。さらに、最も内側の巻線層の巻数が、内側から４番目の巻線層の巻数より少ない場合に比べ、２次巻線との相互インダクタンスを向上することができる。

請求項２の発明は、請求項１の発明において、巻線のうち少なくとも１本をリッツ線で構成したことを特徴とする。

この発明によれば、全ての巻線を単線で構成する場合に比べ、高周波損失が低減される。

請求項３の発明は、請求項１の発明において、帰還巻線を銅箔で構成したことを特徴とする。

この発明によれば、帰還巻線を銅線で構成する場合に比べ、漏れインダクタンスやノイズをより低減することができる。

本発明によれば、帰還巻線が、一方の鍔部に近接する位置から他方の鍔部に近接する位置まで隙間無く巻回されているので、帰還巻線により、漏れインダクタンス及び電磁ノイズが低減される。また、１次巻線の最も内側の巻線層における巻き始めの位置と巻き終わりの位置とが、それぞれ鍔部に近接しているので、帰還巻線を隙間無く巻きやすくなる。さらに、最も内側の巻線層の巻数が、内側から４番目の巻線層の巻数より多いので、最も内側の巻線層の巻数が、内側から４番目の巻線層の巻数より少ない場合に比べ、２次巻線との相互インダクタンスを向上することができる。

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。

本実施形態は、図２に示すように、絶縁材料からなり均一な外径を有する筒状の軸部５１と軸部５１の両端からそれぞれ軸部５１の径方向に突設された鍔部５２とを有するボビン５と、磁性体からなりボビン５の軸部に挿通されたコア６と、それぞれボビン５の鍔部５２の間で軸部５１に対し軸部５１の径方向に重なる４つの巻線層に分けて巻回された１次巻線２、２次巻線３、帰還巻線４とを備える。１次巻線２は最も内側（以下、「１層目」と呼ぶ。）の巻線層２ａと内側から４番目（以下、「４層目」と呼ぶ。）の巻線層２ｂとをそれぞれ構成し、２次巻線３は内側から２番目（以下、「２層目」と呼ぶ。）の巻線層を構成し、帰還巻線４は内側から３番目（以下、「３層目」と呼ぶ。）の巻線層を構成している。１次巻線２と２次巻線３と帰還巻線４との相互の絶縁距離は、絶縁材料からなり巻線層の間に配置される層間テープ（図示せず）により、法規で要求される程度に確保される。

１次巻線２が２次巻線３を挟む２つの巻線層２ａ，２ｂに分けて巻回されていることにより、漏れインダクタンスが低減されている。また、１次巻線２の巻き数は、１層目において４層目よりも多くしている。この構成により、１次巻線２の巻き数を１層目において４層目よりも少なくする場合に比べ、１次巻線２と２次巻線３との相互インダクタンスが向上している。なお、図３に示すように、１層目の巻数をさらに多くすれば、漏れインダクタンスや電磁ノイズが増大する反面、１次巻線２と２次巻線３との相互インダクタンスをより向上することができるから、トランスの温度上昇の低減や効率の向上が可能となる。また、スイッチング素子Ｑ１等の回路部品にかかる負荷を低減してより定格の低い回路部品を用いることができる。

また、帰還巻線４は、２本の電線からなり、図１に示すように、一方の鍔部５２に近接する位置から他方の鍔部５２に近接する位置まで隙間無く巻回されている。帰還巻線４には細い電線が用いられることが多くかつ巻数が要求されないので、一般には隙間無く巻回することが難しいが、本実施形態では、帰還巻線４が２本の電線で構成されていることにより、帰還巻線４を隙間無く巻回しやすくなっている。

ここで、１次巻線２を、２次巻線３を挟む２つの巻線層２ａ，２ｂに分けて巻回する場合、２つの巻線層２ａ，２ｂでの巻数を互いに等しくすることが多い。しかし、本実施形態では、１層目の巻線層２ａにおける１次巻線を、巻き始めの位置と巻き終わりの位置とをともに鍔部５２に近接させ、かつ隙間無く巻いている。例えば１次巻線２に必要な巻き数が１５０であって、鍔部５２に近接する位置で巻き始めて、隙間無く巻き、鍔部５２に近接する位置で巻き終わるときの巻き数が８０となる場合、１層目と４層目との巻き数をそれぞれ７５とするのではなく、１層目での巻き数を８０、４層目での巻き数を７０としている。この構成により、１層目の巻線層２ａの外周面が軸方向で平坦となるから、帰還巻線４を隙間無く巻回しやすくなっている。

上記構成によれば、帰還巻線４が隙間無く巻回されていることにより、帰還巻線４によって従来例のシールド体のような効果が得られるから、漏れインダクタンス及び電磁ノイズが低減される。また、従来例のようなシールド体を追加する必要がないから大型化に繋がらない。

なお、巻線２〜４のいずれか又は全てを、複数本の素線が撚り合わされてなるリッツ線で構成してもよい。７本の素線からなるリッツ線で２次巻線３を構成した例を図４に示す。この構成を採用すれば、全ての巻線２〜４を単線で構成する場合に比べて高周波損失を低減することができる。

また、図５に示すように、帰還巻線４を銅箔で構成してもよい。図５の例では帰還巻線４を５回巻回している。この構成を採用すれば、帰還巻線４を銅線で構成する場合に比べ、漏れインダクタンス及び電磁ノイズをさらに低減することができる。

本発明の実施形態を示す断面図である。同上の概略構成を示す説明図である。同上の別の形態を示す断面図である。同上の更に別の形態を示す断面図である。同上の別の形態を示す断面図である。リンギングチョークコンバータ方式のスイッチング電源の回路の一例を示す回路図である。

符号の説明

１トランス
２１次巻線
３２次巻線
４帰還巻線
５ボビン
５１軸部
５２鍔部

Claims

リンギングチョークコンバータ方式のスイッチング電源に用いられ、スイッチング素子を介して入力側に接続される１次巻線と、出力側に接続される２次巻線と、１次巻線に接続されたスイッチング素子を駆動する帰還巻線と、絶縁材料からなり均一な外径を有する軸部と軸部の両端からそれぞれ軸部の径方向に突設された鍔部とを有するボビンとを備え、各巻線がボビンの鍔部の間で軸部に対し軸部の径方向に重なる４つの巻線層に分けて巻回されたトランスにおいて、
１次巻線は最も内側の巻線層と内側から４番目の巻線層とをそれぞれ構成し、
２次巻線は内側から２番目の巻線層を構成し、
帰還巻線は内側から３番目の巻線層を構成し、
帰還巻線が、一方の鍔部に近接する位置から他方の鍔部に近接する位置まで隙間無く巻回され、
１次巻線の最も内側の巻線層における巻き始めの位置と巻き終わりの位置とが、それぞれ鍔部に近接していて、
最も内側の巻線層の巻数が、内側から４番目の巻線層の巻数より多いことを特徴とするトランス。
巻線のうち少なくとも１本をリッツ線で構成したことを特徴とする請求項１記載のトランス。
帰還巻線を銅箔で構成したことを特徴とする請求項１記載のトランス。