JP4613932B2 - 増幅回路 - Google Patents

増幅回路 Download PDF

Info

Publication number
JP4613932B2
JP4613932B2 JP2007151190A JP2007151190A JP4613932B2 JP 4613932 B2 JP4613932 B2 JP 4613932B2 JP 2007151190 A JP2007151190 A JP 2007151190A JP 2007151190 A JP2007151190 A JP 2007151190A JP 4613932 B2 JP4613932 B2 JP 4613932B2
Authority
JP
Japan
Prior art keywords
power supply
output terminal
resistor
voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007151190A
Other languages
English (en)
Other versions
JP2008306420A (ja
Inventor
義雄 見須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Onkyo Corp
Original Assignee
Onkyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Onkyo Corp filed Critical Onkyo Corp
Priority to JP2007151190A priority Critical patent/JP4613932B2/ja
Publication of JP2008306420A publication Critical patent/JP2008306420A/ja
Application granted granted Critical
Publication of JP4613932B2 publication Critical patent/JP4613932B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Circuit For Audible Band Transducer (AREA)

Description

本発明は、単電源で動作する増幅回路に関し、詳細には、負荷としてスピーカー及びヘッドフォンが接続される増幅回路に関する。
図5は、従来の増幅回路200を示す概略回路図である。図5においては、説明を簡略化するため、右チャンネル部分のみを記載する。増幅回路200は、単電源(電源VCC)で動作するアンプIC201を備える。アンプIC201は、信号入力端子RINから入力される入力信号を所定の利得で増幅し、信号出力端子ROUTから出力する。信号出力端子ROUTは、負荷(抵抗6Ω)である右チャンネルスピーカーの正側入力端子に、スイッチ202を介して接続されている。また、右チャンネルスピーカーの負側入力端子には、負側電源ラインV−が接続されており、電源電圧VCCの2分1の電圧(1/2VCC)が供給される。アンプIC201は、電源電圧VCCが供給される電源入力端子VINを含む。図示しないが、アンプIC201は、電源入力端子VINから入力された電源電圧VCCに基づいて、バイアス電圧1/2VCCを生成し、入力端子RINから入力される入力信号のバイアス電圧を供給するバイアス回路が設けられている。そのため、バイアス電圧が1/2VCCである出力信号が信号出力端子ROUTから出力される。その結果、右チャンネルスピーカーは、正側入力端子に入力される信号出力端子ROUTからの出力信号と、負側入力端子に供給される1/2VCCとの差分値に基づいて動作される。
また、信号出力端子ROUTは、抵抗R31(例えば、470Ω)を介して、ヘッドフォンの右チャンネル入力端子が接続可能な右チャンネルヘッドフォン出力端子203Rに接続されている。ヘッドフォンの入力端子がヘッドフォン出力端子203に接続されると、マイコン210によってスイッチ202がオフ状態とされ、信号出力端子ROUTからの音声信号はスピーカーではなくヘッドフォンに供給されるようになる。
ここで、ヘッドフォンが接続されている状態で、電源VCCをオフ状態からオン状態にする場合に、以下の理由によりノイズが発生するという問題がある。すなわち、電源VCCをオン状態にすると、負側電源ラインV−の電圧(つまり、コンデンサC37の充電電圧)は瞬間的にVCCまで上昇した後、負荷抵抗R31とコンデンサC37との時定数に基づいて1/2VCCまで低下する。負荷としてスピーカーが接続されている場合には、スピーカーの抵抗が6Ωと小さいので時定数が小さくなり、負側電源ラインV−の電圧は比較的迅速に1/2VCCに達することができる。しかし、ヘッドフォンが接続されているとき、ヘッドフォン抵抗R31は470Ωでありスピーカー抵抗6Ωと比較して非常に大きいので、時定数が大きくなり、負側電源ラインV−の電圧が1/2VCCに達するまでの時間が長くなる。一方、信号出力端子からの出力信号の直流成分(バイアス電圧)は迅速に1/2VCCに達する。その結果、電源VCC投入直後には、信号出力端子ROUTからの出力信号の直流成分と、負側電源ラインV−の電圧との誤差が大きくなる。そして、アンプIC201は負側電源ラインV−の電圧が図示しないフィルタを介してフィードバックされているが、信号出力端子ROUTからの出力信号の直流成分と、負側電源ラインV−の電圧との誤差が大きくなることにより、その誤差がノイズとして出力されてしまう。
ヘッドフォンが接続されている状態で、電源VCCをオン状態からオフ状態にする場合にも、同様にノイズが発生する。すなわち、電源VCCをオフ状態にするとき、負側電源ラインV−の電圧は、抵抗R31とコンデンサC37との時定数に基づいて1/2VCCから0Vまで低下する。ヘッドフォン抵抗R31は470Ωと非常に大きいので、時定数が大きくなり、負側電源ラインV−の電圧が0Vに達するまでの時間が長くなる。一方、信号出力端子からの出力信号の直流成分(バイアス電圧)は迅速に0Vに達する。その結果、信号出力端子ROUTから出力される電圧の直流成分と、負側電源ラインV−の電圧との差分値がノイズとして出力される。
上記のような問題は、単電源で動作し、かつ、抵抗値の異なる2種類の負荷(例えばスピーカーとヘッドフォン)を接続可能な増幅回路に特有の問題である。つまり、電源VCCから負側電源ラインV−の電圧1/2VCCを生成する必要があるが、異なる抵抗値の負荷が接続されるため、抵抗値の高い負荷を接続する際には負側電源ラインV−の電圧安定に時間がかかり、その結果ノイズが発生する。
この問題を解決するために、従来の増幅回路200では、電源電圧VCCをオン状態(又はオフ状態)にする際に、信号出力端子ROUTからの出力信号をヘッドフォン出力端子203に出力されないようにするミュート回路(トランジスタQ31、Q32、抵抗R35)が設けられている。しかし、上記の通り、ヘッドフォン抵抗R31の抵抗値が470Ωと非常に大きいため負側電源ラインV−の電圧が1/2VCCに安定するまでに非常に長い時間(例えば10秒)を要し、その間継続してミュート回路を動作させ、ヘッドフォンから音声を出力されないようにする必要があるので、音声を出力開始するまでに非常に長い時間がかかり実用的ではない。
特開平9−8558号公報 特開2003−332861号公報
本発明は上記従来の課題を解決するためになされたものであり、その目的とするところは、単電源で動作し、かつ、複数の負荷(例えば、スピーカー及びヘッドフォン)に音声信号を出力する増幅回路において、抵抗値の高い負荷が接続されている状態で、電源をオン状態又は電源オフ状態にする際に発生するノイズを低減する増幅回路を提供することにある。
本発明の好ましい実施形態による増幅回路は、電源と接地電位とが接続されて、単電源で動作する増幅回路であって、入力信号が入力される信号入力端子と、入力信号を増幅した信号を負荷の一方端に供給する信号出力端子と、電源電圧の2分の1の電圧を負荷の他方端に供給する電源ラインと、該電源ラインに接続され、該電源電圧によって充放電されるコンデンサを有し、該コンデンサの電圧を該電源ラインの電圧として供給する電圧生成手段と、該信号入力端子に入力される入力信号を増幅する増幅手段と、該信号出力端子からの信号及び該電源ラインの電圧を、第1抵抗を有する第1の負荷に供給する第1負荷出力端と、該信号出力端子に第2抵抗を介して接続され、該信号出力端子からの信号及び該電源ラインの電圧を第2の負荷に供給する第2負荷出力端と、該信号出力端子と該電源ラインとの間に該第2抵抗と並列に設けられ、該第2抵抗及び該コンデンサと共に該電圧生成手段の時定数を決定する第3抵抗と、通常状態において該第3抵抗を該信号出力端子に対して開放状態とし、電源がオン状態になるとき又は電源がオフ状態になるときに該第3抵抗を該信号出力端子に対して接続状態とする時定数変更手段とを備える。
好ましい実施形態においては、前記時定数変更手段が、前記信号出力端子と前記第3抵抗と前記電源ラインとを含む経路内に設けられ、オン状態とされることにより該第3抵抗を該信号出力端子に対して接続状態とし、オフ状態とされることにより該第3抵抗を該信号出力端子に対して開放状態とするトランジスタと、
該トランジスタのオン状態及びオフ状態を制御する制御手段とを有する。
好ましい実施形態においては、前記増幅手段が、前記電源電圧がオン状態とされてから第1所定時間経過後に前記信号出力端子から信号を出力するものであり、
前記時定数変更手段が、該電源電圧がオン状態されてから第2所定時間経過後に前記第3抵抗を開放状態とし、前記電圧生成手段が、該電源電圧がオン状態されてから該第2所定時間までに該電源電圧の2分の1の電圧を生成するものであり、該第2所定時間が該第1所定時間よりも短い時間に設定される。
好ましい実施形態においては、前記第1の負荷がスピーカーであり、前記第2の負荷がヘッドフォンである。
電源がオン状態とされるとき又は電源がオフ状態とされるときに、時定数変更手段は、第3抵抗を信号出力端子に対して接続状態とすることにより、電圧生成手段の時定数を小さくすることができる。そのため、電圧生成手段のコンデンサ電圧が電源電圧の1/2の電圧又は0Vに達するまでの時間を迅速化することができ、信号出力端子の出力信号の直流成分と、電源ラインの電圧との誤差を小さくすることができ、誤差に起因するノイズを低減することができる。また、通常状態においては、第3抵抗を信号出力端子から開放状態とするので、信号出力端子の出力信号が第3抵抗に流れて無駄な電力が消費されることを防止できる。
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図1は、本発明の好ましい実施形態による増幅回路100を示す回路図である。図2は、増幅回路100の動作及び作用を説明するための回路図である。図1及び図2では、説明を簡略化するため、複数チャンネル(左チャンネル及び右チャンネル)の増幅回路100において、1チャンネル(右チャンネル)の部分のみを記載する。
増幅回路100は、単電源(片電源ともいう)VCCで動作する増幅手段を備える。増幅手段は、本例では、アンプIC101が採用され得る。アンプIC101は、差動増幅器102(図2参照)と、信号入力端子RINと、信号出力端子ROUTと、負帰還端子RNFと、電源入力端子VINと、接地端子GNDとを含む。
アンプIC201の内部構成を図2を参照して説明すると、差動増幅器102の非反転入力端子は信号入力端子RINに接続され、かつ、抵抗R11を介して負側電源ラインV−に接続されている。差動増幅器102の反転入力端子は、負帰還端子RNFに接続され、かつ、抵抗R10を介して、差動増幅器102の出力端子に接続されており、負帰還経路を形成する。差動増幅器102の出力端子は、信号出力端子ROUTに接続されている。信号入力端子RINには、抵抗R8、コンデンサC8等を介して入力信号(音声信号)が供給される。信号出力端子ROUTは、負荷抵抗RLを介して負側電源ラインV−に接続されている。ここで、負荷抵抗RLは、信号出力端子ROUTに接続される抵抗成分を模式的に示したものであり、図1では、右チャンネルスピーカーRSPの抵抗、又は、ヘッドフォン抵抗R1、さらには後述する時定数変更手段の抵抗R3である。
差動増幅器102は、電源入力端子VINから供給された電源電圧VCCに基づいて動作し、信号入力端子RINから入力された入力信号(音声信号)を所定の利得で増幅して、信号出力端子ROUTから出力する。
図示しないが、アンプIC101は、電源入力端子VINから供給された電源電圧VCCに基づいて入力信号のバイアス電圧1/2VCCを生成するバイアス生成回路、及び、信号入力端子RINから入力された入力信号にバイアス電圧を与える電圧変換回路を有している。信号入力端子RINから入力される入力信号は0Vを基準電圧とする交流信号であるが、バイアス生成回路及び電圧変換回路の機能によってバイアス電圧1/2VCCの入力信号とされて、差動増幅器102の非反転入力端子に供給される。その結果、差動増幅器102からは、バイアス電圧が1/2VCCであり、所定の利得で増幅された信号が出力される。
電源VCCと接地電位との間には、並列接続された抵抗R6及びコンデンサC6と、並列接続された抵抗R7及びコンデンサC7とが直列接続されており、その接続点に、負側電源ラインV−が接続されている。抵抗R6、R7、コンデンサC6、C7は電圧生成手段を構成し、コンデンサC7の充電電圧が負側電源ラインV−の電圧となる。抵抗R6と抵抗R7とは同じ抵抗値のものが使用され、コンデンサC6とコンデンサC7とは同じ容量のものが使用されることにより、負側電源ラインV−には、電源電圧VCCの1/2の電圧である1/2VCCが発生する。コンデンサC7の電圧は、負荷抵抗RLとコンデンサC7との時定数に基づいて充放電される。
増幅回路100全体の出力信号としては、信号出力端子ROUTの出力信号と、負側電源ラインV−の電圧の差分値(信号出力端子ROUTの出力信号から、負側電源ラインV−の電圧を減算した信号)となるので、基準電圧が0Vであって(すなわち、グランド基準で、直流成分を含まない)、入力信号がアンプIC101の利得で増幅された交流信号となる。
図1を参照し、信号出力端子ROUTは、スイッチ102を介して右チャンネルスピーカーの正側入力端子に接続されている。また、信号出力端子ROUTは、スイッチ102及び右チャンネルスピーカーと並列に、ヘッドフォン抵抗R1を介してヘッドフォン出力端子103の右チャンネルヘッドフォン出力端子103Rに接続されている。また、ヘッドフォン出力端子103の負側出力端子103Gには負側電源ラインV−が接続されており、1/2VCCが供給される。ここで、スピーカーの抵抗値は代表的には6Ωであり、ヘッドフォン抵抗R1の抵抗値は代表的には470Ωである。
ヘッドフォン出力端子103にヘッドフォンの入力端子が接続されていない場合、マイコン110がそのことを検出して、スイッチ102をオン状態にすることにより、信号出力端子ROUTからの音声信号はスピーカーの正側入力端子へと供給される。このときの負荷抵抗RLは、スピーカーの抵抗6Ωとなる。一方、ヘッドフォン出力端子103にヘッドフォンの入力端子が接続されている場合、マイコン110がそのことを検出して、スイッチ102をオフ状態にすることにより、信号出力端子ROUTからの音声信号はヘッドフォン抵抗R1を介して右チャンネルヘッドフォン出力端子103Rへと供給される。このときの負荷抵抗はヘッドフォン抵抗R1で470Ωとなる。
増幅回路100は、ヘッドフォンが接続されている状態で電源VCCをオフ状態からオン状態に、又は、オン状態からオフ状態に切り換えるときに発生するノイズを低減するために時定数変更手段をさらに備える。時定数変更手段は、電源VCCがオン状態になる時又はオフ状態になる時、信号出力端子ROUTに接続される負荷抵抗RLの抵抗値を変更することにより、負側電源ラインV−の電圧であるコンデンサC7の充電電圧を充放電する時定数を変更する。時定数は、負荷抵抗RLとコンデンサC7との積である。
すなわち、図2に示すとおり、負側電源ラインV−の電圧であるコンデンサC7の充電電圧は、電源VCCによって充電され、かつ、この電圧の充放電時間は負荷抵抗RLとコンデンサC7との時定数に応じて変化する。しかし、ヘッドフォンが接続されているときには、負荷抵抗RLは図1の抵抗R1(470Ω)になるので、時定数が大きくなり、コンデンサC7の電圧が1/2VCC又は0Vに達するまでの時間が長くなり、上記の通り、ノイズの発生につながる。本例では、時定数変更手段によって、ヘッドフォンが接続されている状態で電源VCCがオン状態になる又はオフ状態になるときに、一時的に負荷抵抗RLを小さくし、時定数を小さくすることにより、コンデンサC7の電圧が1/2VCC又は0Vに達するまでの時間を短縮し、信号出力端子ROUTの出力信号の直流成分と負側電源ラインV−の電圧との変化を概略等しくし、ノイズの発生を抑制する。
時定数変更手段は、トランジスタQ1、Q2及び抵抗R3を有し、電源VCCをオン状態又はオフ状態にする際に、トランジスタQ2をオン状態にすることで、負荷抵抗RLとして、ヘッドフォン抵抗R1と並列に、信号出力端子ROUTと負側電源ラインV−との間に対抗R3を接続状態とするものである。接続構成について説明すると、抵抗R3の一端は信号出力端子ROUTに接続され、その他端はトランジスタQ2のコレクタに接続されている。トランジスタQ2のエミッタは負側電源ラインV−に接続され、そのベースはトランジスタQ1のコレクタに接続されると共に、抵抗R5を介して電源VCCに接続されている。また、トランジスタQ1のエミッタは接地電位に接続され、そのベースにはマイコン110から制御信号(ハイレベル/ローレベル)が供給される。
電源VCCがオン状態又はオフ状態になる時(詳細には、電源VCCがオン状態又はオフ状態になったときからの所定時間)、マイコン110からローレベルの制御信号がトランジスタQ1のベースに供給され、トランジスタQ1がオフ状態になる。これにより、トランジスタQ2のベースに抵抗R5を介して電源VCCが供給され、トランジスタQ2がオン状態になる。その結果、抵抗R3が抵抗R1と並列に信号出力端子ROUTに接続された状態になり、負荷抵抗RLは抵抗R1と抵抗R3との合成抵抗((R1+R3)/R1R3)になる。抵抗R3の抵抗値は、合成抵抗がスピーカーの抵抗(例えば6Ω)と概略等しくなるような値に設定されており、例えば6.8Ωである(なお、この場合の合成抵抗は6.7Ωである)。従って、電源VCCがオン状態又はオフ状態になるときに、抵抗R3が信号出力端子ROUTに接続された状態にすることによって、時定数を小さくすることができる。
一方、通常状態(電源VCCがオン状態又はオフ状態になった際の所定時間以外の状態、つまり、負側電源ラインV−の電圧が1/2VCCに安定している状態)においては、トランジスタQ2がオフ状態とされ、抵抗R3が信号出力端子ROUTから開放(非接続)された状態になる。これにより、音声信号が抵抗R3及びトランジスタQ2に流れて無駄な消費電力が発生することが防止される。
また、抵抗R3の抵抗値、及び、抵抗R3を信号出力端子ROUTに接続する所定時間は以下のことも考慮して設定されるとよい。電源VCCがオン状態になってからアンプIC101から音声信号が出力開始されるまでの時間をTA、抵抗R3を信号出力端子ROUTに接続する所定時間をTB、電源VCCがオン状態になってから負側電源ラインV−の電圧が1/2VCCに達するまでの時間をTCとすると、TC<TB<TAとなるように設定される。例えば、TAは4.3秒、TBは4.0秒、TCは3.5秒である。
以上の構成を有する増幅回路100について、その動作を説明する。まず、電源VCCをオフ状態からオン状態にする場合の動作を説明する。図3は、電源VCCをオフ状態からオン状態にする際の動作を示す図であり、(a)はマイコン110からトランジスタQ1に供給される制御信号を、(b)はコンデンサC7の充電電圧を示す。
電源VCCがオン状態にされると、コンデンサC7の電圧は電源電圧VCCが供給されることにより瞬間的にVCCまで上昇する(時刻t1)。このとき、マイコン110からトランジスタQ1にローレベルの制御信号が供給され、トランジスタQ1がオフ状態になり、トランジスタQ2がオン状態になり、抵抗R3が信号出力端子ROUTに接続された状態になる。その結果、図2の負荷抵抗RLは抵抗R1と抵抗R3の合成抵抗6.7Ωとなり、ヘッドフォン抵抗R1(470Ω)のみが接続されている通常状態と比較して、抵抗値を非常に小さくすることができる。
そのため、抵抗R1と抵抗R3との合成抵抗と、コンデンサC7の容量と積の時定数に応じて、図2の破線で示すようにコンデンサC7から負荷抵抗RL、差動増幅器101、接地電位に向かって電流が流れて、コンデンサC7の充電電圧が放電される。抵抗R3が接続され時定数が小さくなることによって、図3(b)に示すように、コンデンサC7の電圧は短時間で(上記の時間TB(例えば4秒)以内に)1/2VCCに達することができる。
その結果、信号出力端子ROUTからの出力信号の直流成分と、負側電源ラインV−の電圧との差分を小さくすることができるので、この差分に起因するノイズの発生を抑制することができる。
そして、電源VCCがオン状態になってから所定時間(例えば4秒)経過後の時刻t2に、マイコン110からトランジスタQ1に供給される制御信号がローレベルからハイレベルに反転する。これにより、トランジスタQ1はオン状態になり、トランジスタQ2はベースに接地電位が接続された状態になり、オフ状態になる。従って、コンデンサC7の電圧が1/2VCCに達した後は、抵抗R3が信号出力端子ROUTから開放された状態となり、負荷抵抗RLはヘッドフォン用の抵抗R1のみとなる。電源VCCがオン状態になってから約4.3秒後に、信号出力端子ROUTから音声信号が出力開始されるが、この時点ではトランジスタQ2がオフ状態で抵抗R3は開放状態となっているので、抵抗R3及びトランジスタQ2に大電流が流れず、無駄な電力が消費することはない。
続いて、電源VCCがオン状態からオフ状態になる場合の動作を説明する。図4は、電源VCCをオン状態からオフ状態にする際の動作を示す図であり、(a)はマイコン110からトランジスタQ1に供給される制御信号を、(b)はコンデンサC7の充電電圧を示す。
時刻t3で電源VCCがオフ状態になると、マイコン110からの制御信号はハイレベルからローレベルに反転する。これにより、トランジスタQ1がオフ状態になり、トランジスタQ2がオン状態になり、抵抗R3が信号出力端子ROUTに接続された状態になる。その結果、図2における負荷抵抗RLは抵抗R1と抵抗R3の合成抵抗6.7Ωとなり、ヘッドフォン抵抗R1(470Ω)のみが接続されている場合と比較して、抵抗値を非常に小さくできる。
そのため、抵抗R1と抵抗R3との合成抵抗と、コンデンサC7の容量と積の時定数に応じて、図2の破線で示すようにコンデンサC7から負荷抵抗RL、差動増幅器101、接地電位に向かって電流が流れて、コンデンサC7の充電電圧が放電され、1/2VCCから0Vに向かって低下する。抵抗R3が接続され時定数が下がることによって、図4(b)に示すように、コンデンサC7の電圧は短時間で1/2VCCから0Vに達することができる。
従って、電源VCCをオフする際にも、信号出力端子ROUTからの出力信号の直流成分と、負側電源ラインV−の電圧との差分を小さくすることができるので、この差分に起因するノイズの発生を抑制することができる。なお、電源VCCがオフ状態になることで、マイコン110も所定時間後にオフ状態となるので、制御信号の出力は停止される。
以上のように、本例によると、電源VCCがオン状態になるとき又はオフ状態になるときに、抵抗R3を信号出力端子ROUTに抵抗R1と並列に接続することにより、負側電源ラインの電圧を充放電する時定数を下げて、迅速に負側電源ラインの電圧を1/2VCC又は0Vに達することで、信号出力端子からの出力信号の直流成分と負側電源ラインV−の電圧との差分を小さくし、差分に起因するノイズを低減することができる。また、従来のミュート回路と異なり、時定数を変更することでノイズを低減しているので、動作は緩やかでヘッドフォン出力に直流成分が出力されていても、音声としては聞こえない。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。本例では、右チャンネル部分についてのみ説明したが、左チャンネル部分についても上記と同様である。また、電源VCCをオン状態又はオフ状態等する際に抵抗R3を接続して時定数を低くすることを、ヘッドフォン接続時のみ行ってもよく、ヘッドフォン接続及び非接続時の両方で行ってもよい。また、増幅手段としてアンプICを使用したが、トランジスタ、抵抗及びコンデンサ等の電子部品を組み合わせて増幅手段を構成してもよい。
本発明は、例えばオーディオ用のパワーアンプとして特に好適に採用され得る。
本発明の好ましい実施形態による増幅回路を示す概略回路図である。 本発明の好ましい実施形態による増幅回路の動作を示す概略回路図である。 電源オン状態にする際の増幅回路100の動作を示す概略回路図である。 電源オフ状態にする際の増幅回路100の動作を示す概略回路図である。 従来の増幅回路を示す概略回路図である。
符号の説明
100 増幅回路
101 アンプIC
102 スイッチ
103 ヘッドフォン出力端子
110 マイコン
R3、Q2 時定数変更手段
V− 負側電源ライン

Claims (4)

  1. 電源と接地電位とが接続されて、単電源で動作する増幅回路であって、
    入力信号が入力される信号入力端子と、
    入力信号を増幅した信号を負荷の一方端に供給する信号出力端子と、
    電源電圧の2分の1の電圧を負荷の他方端に供給する電源ラインと、
    該電源ラインに接続され、該電源電圧によって充放電されるコンデンサを有し、該コンデンサの電圧を該電源ラインの電圧として供給する電圧生成手段と、
    該信号入力端子に入力される入力信号を増幅する増幅手段と、
    該信号出力端子からの信号及び該電源ラインの電圧を、第1抵抗を有する第1の負荷に供給する第1負荷出力端と、
    該信号出力端子に第2の負荷に対する負荷抵抗である第2抵抗を介して接続され、該信号出力端子からの信号を該第2抵抗を介して該第2の負荷に供給し、かつ、該電源ラインの電圧を第2の負荷に供給する第2負荷出力端と、
    該信号出力端子と該電源ラインとの間に該第2抵抗と並列に設けられ、該第2抵抗及び該コンデンサと共に該電圧生成手段の時定数を決定する第3抵抗と、
    通常状態において該第3抵抗を該信号出力端子に対して開放状態とし、電源がオン状態になるとき又は電源がオフ状態になるときに該第3抵抗を該信号出力端子に対して接続状態とする時定数変更手段とを備える、増幅回路。
  2. 前記時定数変更手段が、前記信号出力端子と前記第3抵抗と前記電源ラインとを含む経路内に設けられ、オン状態とされることにより該第3抵抗を該信号出力端子に対して接続状態とし、オフ状態とされることにより該第3抵抗を該信号出力端子に対して開放状態とするトランジスタと、
    該トランジスタのオン状態及びオフ状態を制御する制御手段とを有する、請求項1に記載の増幅回路。
  3. 前記増幅手段が、前記電源電圧がオン状態とされてから第1所定時間経過後に前記信号出力端子から信号を出力するものであり、
    前記時定数変更手段が、該電源電圧がオン状態されてから第2所定時間経過後に前記第3抵抗を開放状態とし、
    前記電圧生成手段が、該電源電圧がオン状態されてから該第2所定時間までに該電源電圧の2分の1の電圧を生成するものであり、
    該第2所定時間が該第1所定時間よりも短い時間に設定される、請求項1または2に記載の増幅回路。
  4. 前記第1の負荷がスピーカーであり、前記第2の負荷がヘッドフォンである、請求項1〜3のいずれかに記載の増幅回路。
JP2007151190A 2007-06-07 2007-06-07 増幅回路 Expired - Fee Related JP4613932B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007151190A JP4613932B2 (ja) 2007-06-07 2007-06-07 増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007151190A JP4613932B2 (ja) 2007-06-07 2007-06-07 増幅回路

Publications (2)

Publication Number Publication Date
JP2008306420A JP2008306420A (ja) 2008-12-18
JP4613932B2 true JP4613932B2 (ja) 2011-01-19

Family

ID=40234755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007151190A Expired - Fee Related JP4613932B2 (ja) 2007-06-07 2007-06-07 増幅回路

Country Status (1)

Country Link
JP (1) JP4613932B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS568303U (ja) * 1979-06-29 1981-01-24
JPS59174711U (ja) * 1983-05-07 1984-11-21 オンキヨー株式会社 増幅器
JPH0319593A (ja) * 1989-06-16 1991-01-28 Toshiba Corp 2線4線変換回路
JPH04137903A (ja) * 1990-09-28 1992-05-12 Matsushita Electric Ind Co Ltd 音声信号増幅回路
JP2004320098A (ja) * 2003-04-11 2004-11-11 Enji Sato イヤホン用ダンピング制御回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS568303U (ja) * 1979-06-29 1981-01-24
JPS59174711U (ja) * 1983-05-07 1984-11-21 オンキヨー株式会社 増幅器
JPH0319593A (ja) * 1989-06-16 1991-01-28 Toshiba Corp 2線4線変換回路
JPH04137903A (ja) * 1990-09-28 1992-05-12 Matsushita Electric Ind Co Ltd 音声信号増幅回路
JP2004320098A (ja) * 2003-04-11 2004-11-11 Enji Sato イヤホン用ダンピング制御回路

Also Published As

Publication number Publication date
JP2008306420A (ja) 2008-12-18

Similar Documents

Publication Publication Date Title
JP5331508B2 (ja) ボルテージレギュレータ
JP3697679B2 (ja) 安定化電源回路
EP2408105A1 (en) Mute control circuit and electronic device using the same
JP2008141358A (ja) 利得可変増幅回路
TWI535196B (zh) 放大器及其操作方法
JP2007233657A (ja) 増幅器とそれを用いた降圧レギュレータ及び演算増幅器
JP2014154930A (ja) 増幅回路
JP4613932B2 (ja) 増幅回路
JP5227411B2 (ja) チャージ・ポンプ回路及び半導体集積回路
JP2010171718A (ja) 演算増幅器
JP5810935B2 (ja) スイッチングアンプ
JP5081376B2 (ja) 増幅回路
JP3542022B2 (ja) レギュレータ
JP4274520B2 (ja) 発振振幅検出回路、発振回路及び発振用集積回路
JP4949931B2 (ja) ショック音抑制回路
JP6108617B2 (ja) 電圧レギュレータ回路
WO2023002744A1 (ja) 電源安定化回路
JP4412067B2 (ja) 直流電源装置
JP2007019850A (ja) Dcオフセットキャンセル回路およびこれを用いた表示装置
JP3902094B2 (ja) 増幅器
JP6036961B2 (ja) 差動増幅器
JP5857931B2 (ja) 差動増幅器
JP2020178148A (ja) オーディオ装置
JP4571070B2 (ja) 電圧生成回路およびこれを用いた信号処理回路
JP2023121617A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101004

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees