JP4592949B2 - マグネトロンスパッタリング装置 - Google Patents

マグネトロンスパッタリング装置 Download PDF

Info

Publication number
JP4592949B2
JP4592949B2 JP2000396461A JP2000396461A JP4592949B2 JP 4592949 B2 JP4592949 B2 JP 4592949B2 JP 2000396461 A JP2000396461 A JP 2000396461A JP 2000396461 A JP2000396461 A JP 2000396461A JP 4592949 B2 JP4592949 B2 JP 4592949B2
Authority
JP
Japan
Prior art keywords
substrate
target
conductive member
magnetron sputtering
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000396461A
Other languages
English (en)
Other versions
JP2002194542A (ja
Inventor
英利 下川
和男 平田
知子 松田
俊之 太田
幸弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2000396461A priority Critical patent/JP4592949B2/ja
Publication of JP2002194542A publication Critical patent/JP2002194542A/ja
Application granted granted Critical
Publication of JP4592949B2 publication Critical patent/JP4592949B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、基板の自公転機構を有するマグネトロンスパッタリング装置に係り、特に、基板への電子流入を抑えて、低温成膜を可能としたマグネトロンスパッタ装置に関する。
【0002】
【従来の技術】
マグネトロンスパッタリング法による薄膜形成は、高品質の膜が得られしかも高速成膜が可能であることから、様々な分野で実用化されている。半導体デバイスや電子部品等の製造においても例外でなく、これらデバイス等の特性を左右する重要な技術として位置づけられている。
半導体デバイスや電子部品等は近年その高性能化及び高集積化(微細化)が急速に進み、薄膜及びその形成条件等についてもより厳しい要求がなされ、例えば基板や薄膜自体の制約から成膜時の基板温度の低温化や薄膜均一性の一層の向上が求められている。また、デバイス等の低コスト化のため、以上の要求を満たした上で、複数基板の同時成膜を可能としたスループットの高い生産装置が望まれている。
【0003】
この事情を、携帯端末の送受信回路のキーデバイスとして用いられている表面弾性波(SAW)フィルタを例に挙げて説明する。
SAWフィルターは、LTO基板(リチウムタンタルオキサイド;LiTaO3)のような強誘電体基板上に櫛型形状の入力及び出力電極を形成したものである。入力電極に高周波電圧を印加すると、入力電極と強誘電体との接触面において強誘電体表面に歪みが生じ、表面弾性波が発生する。この表面弾性波は、強誘電体表面を伝播し、出力電極において電圧として出力される。この伝播される表面弾性波は、入力側および出力側の櫛型電極の形状に応じた周波数だけが通過するので、フィルターとして利用することができる。表面弾性波の周波数は、櫛型電極の膜厚とそのパターン形状により決定されるため、電極の膜厚均一性、膜質(比抵抗)等はフィルタ特性上極めて重要となる。例えば膜厚分布に関しては、高歩留まりの生産を行うには、±0.5%又はそれ以下の均一性が望まれており、生産性向上の観点から、このような均一性の高い薄膜を多数の基板に同時成膜可能な生産装置が必要となる。
【0004】
また、電極材料としては、エレクトロンマイグレーション及びストレスマイグレーション耐性の高いAlCu(例えば1%Cu)材料が好適に用いられるが、この薄膜は、成膜温度の上昇により膜中のCu元素の形態が変わって比抵抗等が変化するため、できるだけ低温で成膜する必要がある。さらに、LTO基板は焦電性を有しているため、成膜中の温度上昇によって自発分極が変化して基板ホルダーへ貼り付いてしまう場合がある。これは、すみやかな基板搬送を妨害し、生産性を著しく低下させてしまうことからも基板の温度上昇を抑制した薄膜形成法が必要となる。
以上述べたように、SAWフィルタを高い歩留まりで生産するには、高均一性薄膜の低温成膜が不可欠となり、その技術開発に向けて種々の検討が精力的に行われている。
【0005】
【発明が解決しようとする課題】
そこで、本発明者らは、まず、薄膜均一性及び高スループット生産の観点からスパッタリング方式及びその装置構成の検討を行い、図6に示すように、複数の基板をターゲットに対向させて回転させるとともに、ターゲットの周りに公転させる成膜方式を採用し、ターゲットと基板との位置関係及び公転軌道を適切に選択することにより、5枚の100mm径基板上に±0.5%以下の膜厚均一性を有するAlCu薄膜の同時成膜を実現した(特願2000−65428)。
【0006】
しかし、その一方で、AlCu膜を6分間で400nm形成すると、基板温度は90℃程度まで上昇し、基板の貼りつき等上述した問題が起こりやすくなる。基板温度上昇の防止には、基板ホルダに冷却機構を取り付けるのが一般的ではあるが、自公転方式の基板ホルダの機構は複雑でこれに冷却機構を取り付けるのは容易でなく、基板自公転機構がより複雑、大型化し、大幅なコストアップを招かざるを得なくなる。また、ターゲット−基板間距離や公転径を大きくする対策もあるが、装置の大型化、成膜速度の低下、不純物の膜への混入確率の増加という問題が多く生じるわりにはそれほどの効果得られていない。
【0007】
基板温度上昇の要因としては、基板への荷電粒子の衝撃・流入やターゲットの輻射熱等が挙げられるが、マグネトロンスパッタリング方式では、マグネトロンカソードからの漏れ磁界にのって基板に流入する電子の寄与が大きくなり、低温成膜を実現するには、基板への電子流入をいかに阻止するかが重要なポイントとなる。
【0008】
そこで、本発明者は、電子流入阻止方法について種々の調査検討を行った。このうち、例えば、真空室外周に電磁石コイルを配置し(特公昭61−27463号公報)、または、基板裏面に磁石を配置して(特開平1−309966号公報)、マグネトロンカソードからの漏れ磁界を打ち消すことにより、基板への電子流入を防止する方法が提案されているが、これらの方法は、漏れ磁界を打ち消すための磁界強度によってプラズマ状態が変化してしまうため磁界強度の調整が難しく、また、ターゲットのエロージョンに応じて定期的にこの調整を行う必要がある等の欠点がある。
【0009】
また、ターゲット中心部に補助電極をターゲット面を突出するように裏側から挿入配置し、これに正の電圧を印加するとともに、ターゲット周辺に陽極を配置するマグネトロンスパッタリング装置も開示されているが(特公昭61−27464号公報)、このように補助電極を配置すると安定した放電の維持が容易でなく、また補助電極がスパッタされて薄膜に混入してしまうという問題がある。
【0010】
その他、特開平3−215664号公報には、ターゲット周辺に、電子をトラップさせるための絶縁体シールドを配置したスパッタ装置が開示されている。この方法は、電子をトラップしてプラズマのシース電圧が低く抑えることによりターゲット温度を低くするためのものであり、漏れ磁場にのって基板に流入する電子を阻止する効果は小さい。また、このためには、ターゲットの1/5程度を絶縁体のシールドで覆う必要があり、ターゲットの利用効率が低くなるという問題がある。
【0011】
以上述べてきたように、従来の基板への電子流阻止方法には一長一短があり、装置が複雑になり、コストアップする。また、制御も難しくなり、生産装置に適した装置とは言えず、上述した要求に応えることはできていないのが現状である。
【0012】
なお、これまでSAWフィルタの電極形成について述べてきたが、例えば、低温プロセスへの移行が検討されている半導体製造プロセスにおいても事情は全く同じであり、このような状況において、本発明は、基板自公転方式の優れた特徴を生かし、薄膜均一性及び高い生産性を維持しつつ、効果的に電子の基板への流入を防止して低温成膜を可能とするマグネトロンスパッタリング装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明のマグネトロンスパッタリング装置は、ターゲットを取り付けたマグネトロンカソードと、該ターゲットに対向して自公転可能に配置された複数の基板ホルダとを有し、前記基板ホルダ上に載置される基板を自公転させながら薄膜を形成するマグネトロンスパッタリング装置において、前記ターゲット中心軸と同軸に公転軸を設けて該公転軸の周りに前記複数の基板ホルダを配置し、該公転軸の前記ターゲット側の先端部であって、前記複数の基板ホルダよりも内側の部分に導電性部材を取り付け、該導電性部材を接地又は正の電位を印加する構成としたことを特徴とする。
このように、ターゲットの中心軸と同軸に基板ホルダの公転軸を配置し、基板を自公転させる構成としたため、極めて膜厚均一性に優れた薄膜形成を同時に複数の基板について行うことができる。また、公転軸の先端部に導電性部材を配置して接地又は正の電圧を印加することにより、電子が導電性部材に流入しやすくなり、基板への流入を低減することができる。ここで、導電性部材は、基板ホルダ面よりターゲット側に突出させるのが好ましく、この効果は一層向上する。さらに、基板ホルダは電気的にフローティング状態とするのが好ましく、電子の基板への流入をより抑え、導電性部材へ流入させることができる。また、本発明は、上記のように、ターゲットと基板との間の空間に、膜が付着する部材が配置されない構成としたため、高均一な膜厚分布を得ることができる装置構成に影響を与えることはない。
【0015】
更に本発明のマグネトロンスパッタリング装置は、前記導電性部材を磁性体とするのが好ましい。公転軸先端部に磁性体を配置することにより、マグネトロンカソードからの漏れ磁界の磁力線は磁性体に吸い込まれ、基板に向かう磁力線が減少する結果、ほとんどの電子は漏れ磁界にのって磁性体に流入することになり、上述した電気的効果と相まって、基板への電子流入阻止効果は一層増大し、より低温での成膜が可能となる。
【0016】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて説明する。
図1は、本発明のマグネトロンスパッタリング装置の概略構成を示す模式的断面図である。
【0017】
図1に示すように、成膜室1には、ターゲット3を取り付けたカソード2と、基板16を保持し自公転する複数の基板ホルダ7とが配置されている。
カソード2は、絶縁体18を介して成膜室1に固定され、不図示の電源に接続されている。カソード2内部には、ターゲット3表面に環状の水平磁界を発生させるマグネット19が配置され、ターゲットのエロージョンを均一化させるためにマグネット19を回転軸20の周りに回転させる回転機構が設けられている。また、カソード2及びターゲット3を取り囲むように。接地電位のシールド17が配設されている。
【0018】
一方、各基板ホルダ7はベアリング15を介してパレット6に保持され、パレット6は磁性流体シール11により成膜室1のベース板に支持される公転軸10に連結されている。公転軸10には固定ギア8が取り付けられ、これと噛合するように各基板ホルダ回転軸14に遊星ギア9が取り付けられている。従って、モータ(不図示)により公転軸10を回転させると、パレット6は回転して基板ホルダ7は公転運動するとともに、回転運動が固定ギア8,遊星ギア9を介して伝達され、基板ホルダ7は自転する。この結果、基板16上に膜厚均一性に優れた薄膜の同時形成が可能となる。
【0019】
公転軸10の先端部には、導電性部材5がアルミナやポリイミドなどの絶縁体12を介して固定され、接地されるか若しくは直流電源に接続され正の電圧が印加される。ここで、導電性部材5は、膜厚均一性を阻害せずまたシャッタ13の開閉を妨害しない範囲内で、基板ホルダ面よりもターゲット側に突出するように配置するのが好ましい。また、パレット6、基板ホルダはフローティング状態とするのが好ましく、これらの作用により、本発明の効果は一層向上する。なお、導電性部材としては、漏れ磁界の磁力線を吸い込む効果を有する磁性体を用いるのがより好ましい。
【0020】
このような装置構成とし、成膜室内にAr等の不活性ガスを導入し、カソードに電力を供給してプラズマを発生させると、ターゲットのスパッタリングが起こり、基板上へ薄膜が堆積する。この際、導電性部材及び磁性体の作用により電子流入に起因する基板の温度上昇は抑えられるため、低温での成膜が可能となる。この理由を図2により説明する。
プラズマが発生すると、ターゲット材料の中性原子以外に、種々のイオン、電子が基板に入射することになるが、例えば図6に示した装置では、図2(a)に示すように、マグネトロンカソードの漏れ磁界(ターゲット面に垂直な成分)の磁力線は基板に向かうため、特に軽い電子はこの磁力線にのってらせん運動をしながら大量に基板に流入し、基板温度を上げる大きな要因となる。一方、図1の装置では、ターゲット中心で、対向する位置に基板ホルダ面から突出して導電性部材が取り付けられているため、電子は該部材に入射しやすくなる。さらに、該部材を例えばパーマロイのような高透磁率の磁性体とすることにより、図2(b)に示すように、漏れ磁界の磁力線は磁性体に吸い込まれ、基板方向に向かう磁力線の数は減少する。その結果、電子は漏れ磁界に沿って磁性体に入射することになり、基板に入射する電子は大幅に減少して、基板温度の上昇を抑えることができる。この効果は、基板ホルダをフローティング状態とすることで一層向上し、より低温での成膜が可能となる。
【0021】
本発明の導電性を有する磁性体は、Fe、Co、Ni等からなる種々の金属、合金の他、フェライト等絶縁性磁性体の表面を導電性膜で被膜したものも含まれる。この磁性体としては、着磁した磁石を用いることもできるが、この場合、例えば、図5に示すように、複数の磁石を着磁方向を半径方向に向け、漏れ磁界の磁力線と磁気回路を形成するように配置する。
なお、導電性部材の形状は特に制限はないが、上述したように、基板上へのスパッタ粒子の堆積を妨害することなく基板面より突出させるためには、例えば円錐台形状が好適に用いられる。
また、導電性部材に正の電圧を印加する場合、印加電圧が大きくなりすぎると異常放電等の問題が起きる場合があるため、100V程度以下とするのが好ましく、50〜100Vとするのがより好ましい。
【0022】
次に、本発明の効果を示すために、図1のマグネトロンスパッタリング装置を用いて薄膜形成を繰り返し行った実験結果を説明する。
まず、不図示の基板収納室からゲートバルブ4を通してロボットのハンドを侵入させて、100mm径シリコンウエハを5つの基板ホルダ7上に順次搭載した。ここで、ウエハの一枚にサーモラベルを貼りつけ、成膜中の温度上昇を測定した。
【0023】
Arガスを導入し、0.15Paの圧力になったところで、164mm径AlCuターゲットに1kWの電力を供給して放電を開始し、モーターを回転させて基板ホルダ7を自公転させた。同時にシャッタ13を開いて6分間成膜を行い、基板上に400nmのAlCu膜を形成した。ここで、基板面とターゲット面との距離は84mm、基板公転軌道の直径は210mmとした。また、導電性部材としては、磁性ステンレス(SUS430)を用い、その上面(65mm径)が基板ホルダ面から14mm突出するように配置した。なお、導電性部材及び基板ホルダの電位は、それぞれ接地電位及びフローティング状態とした。
成膜終了後、ロボットによりウエハを取り出し、新たに基板をホルダ上に載置して、同様の成膜を繰り返し行った。このときの基板温度変化を図3の実線に示す。また、比較のため、導電性部材を取り除いた以外は同様にして成膜を繰り返し行ったときの基板温度変化を図3の破線に示した。
【0024】
図3から明らかなように、磁性体を配置しない従来の構成では、一回の成膜で、ウエハは室温から90℃まで上昇するのに対し、磁性体を配置した構成では70℃に抑えることができる。また、成膜を繰り返すと基板ホルダの蓄熱により基板は3バッチ目で約100℃に達するのに対し、磁性体を配置した場合は、4バッチ目で85℃となり、その後一定となっている。このように、磁性体を配置することによって、基板温度の上昇を抑えることができ、低温成膜を行えることが分かる。
【0025】
また、ウエハの膜厚分布は、図4に示すように、約φ90mmの実行基板領域内で±0.28%となり、磁性体を配置しない場合(±0.30%)と同様に極めて高い均一性が得られることが確認され、本発明のスパッタリング装置により、高い薄膜均一性を有する薄膜の低温成膜が実現できることが分かる。
【0026】
なお、本発明は、DCスパッタリング装置のみならず高周波スパッタリング装置にも適用できるものである。
【発明の効果】
以上の説明で明らかなように、本発明によれば、自公転式基板ホルダーの公転軸の先端に磁性体等の導電性部材を設けることによって、膜質に優れ、膜厚分布が良好な薄膜を生産性良く作製することが可能なスパッタリング装置を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明のマグネトロンスパッタリング装置の構成例を示す模式的断面図である。
【図2】低温成膜を説明する模式図である。
【図3】成膜を繰り返したときの基板温度変化を示すグラフである。
【図4】膜厚分布を示すグラフである。
【図5】自公転式マグネトロンスパッタリング装置の模式図である。
【図6】着磁した磁性体の配置例を示す模式図である。
【符号の説明】
1 成膜室、
2 カソード、
3 ターゲット、
4 ゲートバルブ、
5 導電性部材、
6 パレット、
7 基板ホルダ、
8 固定ギア、
9 遊星ギア、
10 公転軸、
11 磁性流体シール、
12 絶縁体、
13 シャッタ、
14 基板ホルダ回転軸、
15 ベアリング、
16 基板、
17 シールド、
18 絶縁体、
19 マグネット、
20 マグネット回転軸、
21 回転シール。

Claims (3)

  1. ターゲットを取り付けたマグネトロンカソードと、該ターゲットに対向して自公転可能に配置された複数の基板ホルダとを有し、前記基板ホルダ上に載置される基板を自公転させながら薄膜を形成するマグネトロンスパッタリング装置において、
    前記ターゲット中心軸と同軸に公転軸を設けて該公転軸の周りに前記複数の基板ホルダを配置するとともに、該公転軸の前記ターゲット側の先端部であって、前記複数の基板ホルダよりも内側の部分に導電性部材を取り付け、該導電性部材を接地又は正の電位を印加する構成とすると共に、該導電性部材を磁性体としたことを特徴とするマグネトロンスパッタリング装置。
  2. 前記導電性部材は、前記基板ホルダ面よりも前記ターゲット側に突出させたことを特徴とする請求項に記載のマグネトロンスパッタ装置。
  3. 前記基板ホルダは、電気的にフローティング状態としたことを特徴とする請求項1又は2に記載のマグネトロンスパッタリング装置
JP2000396461A 2000-12-27 2000-12-27 マグネトロンスパッタリング装置 Expired - Fee Related JP4592949B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000396461A JP4592949B2 (ja) 2000-12-27 2000-12-27 マグネトロンスパッタリング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000396461A JP4592949B2 (ja) 2000-12-27 2000-12-27 マグネトロンスパッタリング装置

Publications (2)

Publication Number Publication Date
JP2002194542A JP2002194542A (ja) 2002-07-10
JP4592949B2 true JP4592949B2 (ja) 2010-12-08

Family

ID=18861742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000396461A Expired - Fee Related JP4592949B2 (ja) 2000-12-27 2000-12-27 マグネトロンスパッタリング装置

Country Status (1)

Country Link
JP (1) JP4592949B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879209B2 (en) * 2004-08-20 2011-02-01 Jds Uniphase Corporation Cathode for sputter coating
JP4234652B2 (ja) * 2004-08-26 2009-03-04 日本ピストンリング株式会社 皮膜形成用ワーク保持装置
US8097133B2 (en) * 2005-07-19 2012-01-17 Applied Materials, Inc. Evacuable magnetron chamber
JP5180796B2 (ja) * 2008-12-09 2013-04-10 芝浦メカトロニクス株式会社 マグネトロンスパッタ装置及びマグネトロンスパッタ方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147560A (ja) * 1982-02-26 1983-09-02 Nec Corp スパツタ装置用基板ホルダ治具
JPS6365069A (ja) * 1986-09-08 1988-03-23 Hitachi Ltd スパツタ装置
JPH07268623A (ja) * 1994-03-31 1995-10-17 Shinku Device:Kk イオンスパッタ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147560A (ja) * 1982-02-26 1983-09-02 Nec Corp スパツタ装置用基板ホルダ治具
JPS6365069A (ja) * 1986-09-08 1988-03-23 Hitachi Ltd スパツタ装置
JPH07268623A (ja) * 1994-03-31 1995-10-17 Shinku Device:Kk イオンスパッタ装置

Also Published As

Publication number Publication date
JP2002194542A (ja) 2002-07-10

Similar Documents

Publication Publication Date Title
TWI499682B (zh) 電漿處理腔室以及沉積薄膜的方法
TWI613308B (zh) 可配置之可變位置式封閉軌道磁電管
JP5147000B2 (ja) マグネトロンスパッタ装置
TWI573887B (zh) A vacuum processing device, a vacuum treatment method and a memory medium
JPWO2007066511A1 (ja) 成膜装置及び成膜方法
JP4942005B2 (ja) マグネトロンスパッタ装置
JP5249328B2 (ja) 薄膜の成膜方法
JP5390715B2 (ja) 不揮発性記憶素子およびその製造方法
TW201840249A (zh) 用於沉積、佈植及處理之具多反應氣體、高偏壓功率及高功率脈衝源的pvd腔室之延伸部
JP4344019B2 (ja) イオン化スパッタ方法
US20160372319A1 (en) Methods for depositing dielectric films via physical vapor deposition processes
US10283331B2 (en) PVD plasma control using a magnet edge lift mechanism
KR20010062069A (ko) 스퍼터링 증착용 플라스마 처리 장치
JP5834944B2 (ja) マグネトロンスパッタ装置及び成膜方法
TW201432079A (zh) 用於物理氣相沉積的射頻直流開放/封閉迴路可選式之磁控管
JP4592949B2 (ja) マグネトロンスパッタリング装置
JP4627835B2 (ja) スパッタリング装置及び薄膜形成方法
JP4623837B2 (ja) マグネトロンスパッタリング装置
TWI758830B (zh) 物理氣相沉積的腔室內電磁鐵
JPH11279758A (ja) 金属化合物薄膜の形成方法および成膜装置
TWI673797B (zh) 製程零件、半導體製造設備及半導體製造方法
US20080169186A1 (en) Magnetron sputtering apparatus and method of manufacturing semiconductor device
JP3712553B2 (ja) スパッタリング装置
JP4458652B2 (ja) 成膜装置
JPH079061B2 (ja) プラズマ制御マグネトロンスパッタリング法及び装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090806

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4592949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees