JPWO2007066511A1 - 成膜装置及び成膜方法 - Google Patents

成膜装置及び成膜方法 Download PDF

Info

Publication number
JPWO2007066511A1
JPWO2007066511A1 JP2007549063A JP2007549063A JPWO2007066511A1 JP WO2007066511 A1 JPWO2007066511 A1 JP WO2007066511A1 JP 2007549063 A JP2007549063 A JP 2007549063A JP 2007549063 A JP2007549063 A JP 2007549063A JP WO2007066511 A1 JPWO2007066511 A1 JP WO2007066511A1
Authority
JP
Japan
Prior art keywords
substrate
film forming
film
forming apparatus
substrate support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007549063A
Other languages
English (en)
Inventor
中村 真也
真也 中村
正 森田
正 森田
直樹 森本
森本  直樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2007066511A1 publication Critical patent/JPWO2007066511A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process
    • C23C14/541Heating or cooling of the substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225Oblique incidence of vaporised material on substrate
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50Substrate holders
    • C23C14/505Substrate holders for rotation of the substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physical Vapour Deposition (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

膜質の均一性を高めて生産性の向上を図ることができる成膜装置及び成膜方法を提供する。本発明に係る成膜装置(1)は、基板温度を調整する基板温度調整手段(加熱源10)を有し、自転する基板支持台(3)上の基板Wに対して斜め方向からスパッタ粒子を入射させて成膜する。このように、成膜時に基板温度を一定に保持することで、成膜時における基板上の温度ムラを低減して膜質の面内均一化を図ることができる。これにより、成膜層の膜厚、結晶性、成分組成比等といった膜質の一様化が図られ、例えば面内抵抗あるいは磁気抵抗効果等の素子特性のバラツキを抑えて安定した素子特性を有する抵抗変化素子を生産性高く製造することが可能となる。

Description

本発明は、MRAM(Magnetic Random Access Memory)等の多層構造の電子・半導体デバイスの製造プロセスに用いられる成膜装置及び成膜方法に関する。
例えば不揮発性メモリとして半導体メモリや強誘電体メモリ(FRAM:Ferro electric RAM)などが広く用いられているが、近年、磁気不揮発性メモリ(MRAM)、相変化型メモリ(PRAM:Phase change RAM)、CBRAM(Conductive Bridging RAM)等の抵抗変化素子が新たなメモリ素子として注目されている。
抵抗変化素子は磁性多層膜構造を有しており、これらの多層膜は半導体製造用の薄膜形成プロセスを用いて成膜される。しかし、抵抗変化素子を構成する多層膜は、膜厚や結晶性、成分組成比等といった膜質に応じて特性が大きくばらつくために、今までの半導体デバイス用途と比較して非常に高度な膜質コントロールが必要とされている。
抵抗変化素子の作製に際しては、従来より、膜中への異物の混入を防ぐために、同一装置内で真空を破らずに連続的に多層膜を成膜している(下記特許文献1参照)。多層膜の成膜方法として多くはスパッタ法が採用されており、真空チャンバ内に複数のスパッタカソードが配置されている。これら複数のスパッタカソードに取り付けられるターゲット材は、例えば互いに異種の材料で構成されて積層順に使い分けられたり、複数同時に使用されて所定の成分組成比をもった多元系材料層の成膜に供せられる。
また、基板面内の成膜均一性を高めるために、基板を自転させながらスパッタ粒子を斜め方向から基板表面に入射して成膜する方法が知られている(下記特許文献2参照)。
特開2003−253439号公報 特開2002−167661号公報
しかしながら、基板を回転させてスパッタ粒子を斜め方向から入射する成膜方法のみでは、基板の半径方向に生じる温度ムラを原因として結晶性や成分組成比が面内位置で異なったり基板間でバラツキが生じるという問題がある。温度ムラの原因としては、成膜プロセスを継続することでチャンバ内温度が変化すること、ターゲットをスパッタするプラズマの形成領域が、使用されるターゲットと基板間の相対位置関係に起因して変化すること等が挙げられる。
したがって、従来の方法では、基板面内あるいは基板間において膜の組成比や結晶性等の点で膜質の均一性が得られないことにより、面内抵抗等の素子特性のバラツキによる信頼性の低下や歩留まりの悪化が大きな問題となっている。
さらに、抵抗変化素子の製造においては、多層膜の結晶化熱処理を実施して特性の向上を図るプロセスが必要とされる。従来、この熱処理を多層膜の作製後に行っているため、成膜後の熱処理工程が別途必要となり、生産性の改善を図れないという問題もある。
本発明は上述の問題に鑑みてなされ、膜質の均一性を高めて生産性の向上を図ることができる成膜装置及び成膜方法を提供することを課題とする。
以上の課題を解決するに当たり、本発明の成膜装置は、真空チャンバと、真空チャンバの内部に配置された基板支持台と、基板支持台を自転させる基板回転機構と、スパッタターゲットが装着され基板支持台上の基板に対してスパッタ粒子を斜め方向から入射させるスパッタカソードと、基板温度を調整する基板温度調整手段とを備えている。
また、本発明の成膜方法は、自転する基板支持台上の基板に対して斜め方向からスパッタ粒子を入射させて成膜する成膜方法において、基板支持台上で基板温度を一定に保持して成膜を行うことを特徴とする。
上述のように本発明は、基板温度を調整する基板温度調整手段を設け、成膜時に基板温度を一定に保持することで、成膜時における基板上の温度ムラを低減して膜質の面内均一化を図るようにしたものである。これにより、成膜層の膜厚、結晶性、成分組成比等といった膜質の一様化が図られ、例えば面内抵抗あるいは磁気抵抗効果等の素子特性のバラツキを抑えて安定した素子特性を有する抵抗変化素子を生産性高く製造することが可能となる。
更に、上記温度調整手段によって基板温度を成膜材料の結晶化温度に設定することによって、成膜工程で膜の結晶化を同時に行うことが可能となり、多層膜形成後の結晶化熱処理を不要として生産性の更なる向上を図ることが可能となる。この場合も、基板面内において結晶化温度を一様に保つことができるので、結晶性の面内バラツキを抑えて所望の素子特性を有する抵抗変化素子を安定して作製することが可能となる。
基板温度調整手段は、基板面内において温度分布を生じさせることなく面内を一様な温度に保持できる機構のものであれば特に制限されないが、基板支持台に加熱源が内蔵されたホットプレートが好適である。なお、基板温度調整手段は上記加熱源に限定されず冷却源であってもよい。
上記ホットプレートによる基板温度調整を実効的なものとするため、基板を全面に亘って基板支持台に密着できる構成が付加されていると更に好ましい。好適には、基板支持台に静電チャック機構が併設される。
スパッタカソード(ターゲット)は1種に限らず複数種類配置することができる。これら複数のスパッタカソードは、例えば互いに異種の材料で構成されて積層順に使い分けられたり、複数同時に使用されて所定の成分組成比をもった多元系材料層の成膜に供せられる。特に、本発明によれば基板温度を面内一様に保つことができるので、成分組成比の面内バラツキを抑えて所望の素子特性を有する抵抗変化素子を安定して作製することが可能となる。
以上述べたように、本発明によれば、成膜層の膜厚、結晶性、成分組成比等といった膜質の面内一様化を図ることができる。これにより、例えば面内抵抗あるいは磁気抵抗効果等の素子特性のバラツキを抑えて安定した素子特性を有する抵抗変化素子を生産性高く製造することが可能となる。
本発明の実施の形態による成膜装置1の概略断面図である。 成膜装置1の概略平面図である。 成膜装置1の作用を説明する基板間温度分布の一実験結果である。 本発明に係る成膜装置を備えた真空処理装置の概略構成図である。
符号の説明
1 成膜装置
2 真空チャンバ
3 基板支持台
4 回転軸
5A〜5C スパッタカソード
6 処理室
7 台座
9 駆動源
10 加熱源(基板温度調整手段)
11 静電チャック用電極
14 シャッタ機構
20 真空処理装置
W 基板
以下、本発明の実施の形態について図面を参照して説明する。なお、本発明は以下の実施の形態に限定されることはなく、本発明の技術的思想に基づいて種々の変形が可能である。
図1及び図2は本発明の実施の形態による成膜装置1の概略構成図である。本実施の形態において、成膜装置1は、マグネトロンスパッタ装置として構成されている。
成膜装置1は、真空チャンバ2と、この真空チャンバ2の内部に配置された基板支持台3と、この基板支持台3を回転軸4を軸心として回転させる基板回転機構と、真空チャンバ2の内部に配置された複数(本例では3組)のスパッタカソード5A,5B,5C等を備えている。
真空チャンバ2は内部に処理室6を画成しており、図示しない真空排気手段を介して処理室6を所定の真空度にまで減圧可能とされている。また、処理室6の内部にアルゴンガス等のプロセスガスや酸素、窒素等の反応性ガスを導入するためのガス導入ノズル(図示略)が真空チャンバ2の所定位置に取り付けられている。
基板支持台3は、内部に加熱源10を有するホットプレートで構成されている。この加熱源10は、基板支持台3上に載置された基板Wを所定温度に加熱する温度調整手段として設けられており、基板Wを例えば20℃から500℃の範囲の一定温度に保持する。なお、加熱源10は抵抗加熱方式が適用される。
基板支持台3は絶縁性材料(例えばPBN:パイロリティックボロンナイトライド)で構成されており、その表面近傍の内部には静電チャック用電極11が適宜の位置に適宜の個数設置されている。これにより、基板Wを基板支持台3の表面に密着させて基板温度の面内均一化を図るようにしている。なお、基板Wは例えばシリコン基板等の半導体基板が用いられる。
基板支持台3は、金属(例えばアルミニウム)製の台座7の上に設置される。台座7はその下面中心部に回転軸4が取り付けられており、モータ等の駆動源9を介して回転可能に構成されている。これにより、基板Wをその中心のまわりに自転させる基板回転機構が構成される。なお、回転軸4は、軸受機構(図示略)や磁性流体シール8等のシール機構を介して真空チャンバ2に取り付けられている。
台座7の内部には図示せずとも冷却媒が循環する冷却ジャケットが設けられており、基板支持台3を所定温度(例えば−40℃から0℃)に冷却する基板温度調整手段の他の具体例として構成されている。この冷却媒の導入・導出管路12は、加熱源用配線10L、静電チャック用配線11L等とともに回転軸4の内部に設置されている。なお、この回転軸4の内部には更に、基板支持台4の温度を測定する図示しない熱電対等の測温手段に接続される測温用配線13Lが設置されている。
次に、スパッタカソード5A〜5Cは、図2に示すように、真空チャンバ2の上部において基板Wを中心とする同心円上に等角度間隔に配置されている。これらスパッタカソード5A〜5Cには、詳細を省略するが、処理室6内においてプラズマを形成するための高周波電源やマグネット機構等のプラズマ発生源が、各々独立して配備されているものとする。
各々のスパッタカソード5A〜5Cには基板Wに成膜する任意の材料からなるスパッタターゲットがそれぞれ保持されている。スパッタカソード5A〜5Cは、プラズマ中のアルゴンイオンによってターゲットから叩き出されたスパッタ粒子が基板Wの法線方向に対して斜め方向から入射するように各々所定角度傾斜させて真空チャンバ2に設置されている。
すなわち、本実施の形態においては、自転する基板支持台3上の基板Wに対して斜め方向からスパッタ粒子を入射させて成膜する際に、基板温度を一定に保持することで、成膜時における基板上の温度ムラをなくして膜質の面内均一化を図るようにしている。
スパッタカソード5A〜5Cに保持されるターゲットは、例えば異種の材料で構成されて積層順に使い分けられたり、複数同時に使用されて所定の成分組成比をもった3元系材料層の成膜に供せられる。なお、スパッタカソードの配置数は特に制限されず、成膜する材料に応じて1つでもよいし複数でもよい。
ターゲットの構成材料は特に限定されないが、MRAMやPRAM等の抵抗変化素子の作製においては、当該素子の少なくとも一機能層を構成する強磁性材料或いは反強磁性材料が適宜用いられる。具体的には、Ni−Fe、Co−Fe、Pt−Mn、Ge−Sb−Te系材料、磁気光学素子用途として、Tb−Sb−Fe−Co系材料等が挙げられる。これら各元素毎にターゲットを用意し複数同時にスパッタして所望の成分組成比をもった材料層を形成してもよいし、これら元素の合金ターゲットを用いることも可能である。
また、磁性多層膜素子における絶縁層や保護層、導電層を構成する材料のターゲットが用いられていてもよく、例えば、Cu、Ru、Ta、Al等、作製される素子の種類に応じてターゲット材料を選定することができる。また、酸素や窒素等の反応性ガスを導入して酸化膜や窒化膜を成膜することも可能である。
なお、スパッタカソードを複数使用して成膜する場合、個々のスパッタカソードの駆動周波数を例えば1kHz以上相互に異ならせることで、スパッタカソード間のクロストークを回避することができ、安定したプラズマ形成が可能となる。
ところで、スパッタカソードを複数設置した場合、これら複数のスパッタカソードは同時に使用される場合に限らず、任意の1つ又は全部ではない複数のスパッタカソードのみ使用して所定の材料を基板W上に成膜する場合がある。この場合、処理室6に形成されたプラズマに使用されないスパッタターゲットが曝されることによる成膜材料中への異種材料の混入(コンタミネーション)を防止するため、処理室6の内部にシャッタ機構14を設けている
シャッタ機構14は、複数枚の遮蔽板15と、これら遮蔽板15を個々に回転させる回動軸16とを備えている。各遮蔽板15は、例えば、全てのスパッタカソード5A〜5Cを覆うことができる大きさの傘状の金属板からなり、各スパッタカソード5A〜5Cの対応部位に予め開口が形成されている。そして、回動軸16を駆動させて各々の遮蔽板15の回転位置を適宜調整することにより、全てのスパッタカソードを開放させる状態と任意の1つ又は2つのスパッタターゲットのみを開口させる状態とを選択できるようにする。なお、遮蔽板15の配置数は図示の例に限られない。
そして、本実施の形態の成膜装置1は、処理室6の内部に、真空チャンバ2の内壁面への成膜材料の付着を防止するための防着板17が設置されている。この防着板17は上下方向に移動可能であり、基板支持台3に対する基板Wの着脱操作に応じて駆動される。また、基板支持台3の上面周縁に、基板Wに成膜された磁性材料の磁化方向を制御するためのマグネット18が適宜配置されていてもよい。
以上のように構成される本実施の形態の成膜装置1においては、自転する基板支持台3の上に載置された基板Wに対して斜め方向からスパッタ粒子を入射させて成膜する。これにより、基板表面にターゲット面を平行にして対向配置させる場合に比べて、膜厚分布の面内均一化を図ることが可能となる。
また、本実施の形態においては、加熱源10により基板Wを一定温度(例えば結晶化温度)に維持した状態で成膜を行うようにしている。これにより、成膜温度を室温とする従来の成膜方法と比較して、成膜処理の継続によるチャンバ内温度変化や処理室内部におけるプラズマ形成分布等の外乱成分による影響を受けにくくして、基板Wの半径方向における温度ムラを低減することが可能となる。
従って、本実施の形態によれば、基板上に堆積される材料層の成膜温度をも同時に均一化できるようになるので、結晶性や成分組成比の温度依存性の大きな材料層を基板面内において一様な結晶性、成分組成比でもって安定に形成することができるとともに膜質の均一化を図ることができる。
また、本実施の形態においては、基板面内の温度均一化だけでなく、基板間における温度の均一化も図ることができる。図3は、本発明者らが行った実験の結果の一例を示している。この実験では、8インチ径の基板表面に膜厚100nmのシリコン酸化膜を本発明の成膜方法で成膜したときの基板間温度変化を測定した。横軸は基板処理数、縦軸は基板温度であり、基板支持台の設定温度は300℃である。図3の結果から、平均基板温度は293.9℃であり、基板間の温度差を6℃以下に抑えることができた。
以上のように、本実施の形態によれば、基板上の成膜層の膜厚、結晶性、成分組成比等といった膜質の面内均一性とともに基板間の均一性を図ることができる。特に本発明においては、50nm以下に膜厚が規定される抵抗変化素子の磁性人工格子機能層の成膜に際して顕著な効果を奏し、面内抵抗あるいは磁気抵抗効果等の素子特性を有する抵抗変化素子を安定して作製することが可能となる。本発明者らの実験によれば、Ge−Sb−Te系3元磁性層を成膜し面内の結晶性を調べたところ、高い均一性が得られたことが確認されている。
また、本実施の形態によれば、基板W(基板支持台3)の設定温度を調整するだけで、基板上の成膜層の成分組成比や結晶相を制御することが可能となるので、成膜層の膜質コントロールを従来に比べて容易に行えるようになる。なお、基板温度だけでなく、スパッタカソード5A〜5Cの印加パワーを制御するこでも同様な効果を得ることができる。
更に、本実施の形態によれば、基板W(基板支持台3)の設定温度を成膜層の結晶化温度に対応させることにより、成膜と同時に結晶化を行えるようになるので、成膜後における結晶化熱処理を別途施す必要がなくなり生産性の向上を図ることが可能となる。
ところで、磁性多層膜構造を有する抵抗変化素子は、例えば図4に概略的に示す真空処理装置20を用いて作製される。この真空処理装置20は、搬送室21の周囲にゲートバルブを介して複数の処理室1A,1B,1C,1D,22,23,24,25がクラスタ状に配置されて構成されている。搬送室21は所定の真空度に減圧され、内部には基板搬送ロボット(図示略)が設置されている。処理室22は例えばロード/アンロード室として機能し、処理室23は成膜前の前処理(加熱、クリーニング等)を行うための予備室として機能する。その他の処理室は成膜室として機能し、特に処理室1A〜1Dは、図1に示した成膜装置1で構成されている。なお、成膜室の配置数等は、素子構造や成膜材料の種類に応じて適宜変更される。
真空処理装置20に装填された基板は、各成膜室を経て所定の材料層が順次積層されてMRAM,PRAM、GMR(Giant Magneto-Resistive)等の抵抗変化素子が作製される。このように、多層膜を同一真空装置内で真空を破らずに連続的に成膜することで、良質な膜を安定して形成することが可能となる。

Claims (10)

  1. 真空チャンバと、
    前記真空チャンバの内部に配置された基板支持台と、
    前記基板支持台を自転させる基板回転機構と、
    スパッタターゲットが装着され前記基板支持台上の基板に対してスパッタ粒子を斜め方向から入射させるスパッタカソードと、
    基板温度を調整する基板温度調整手段とを備えたことを特徴とする成膜装置。
  2. 前記基板温度調整手段は、前記基板支持台に内蔵された加熱源又は冷却源であることを特徴とする請求の範囲第1項に記載の成膜装置。
  3. 前記基板支持台には、静電チャック機構が設けられていることを特徴とする請求の範囲第1項に記載の成膜装置。
  4. 前記スパッタカソードは複数配置されており、その各々に対して独立したプラズマ発生源が設けられていることを特徴とする請求の範囲第1項に記載の成膜装置。
  5. 前記スパッタカソードと基板支持台との間には、任意の1つ又は複数のスパッタカソードを遮蔽するシャッタ機構が設けられていることを特徴とする請求の範囲第4項に記載の成膜装置。
  6. 前記スパッタターゲットは、抵抗変化素子の少なくとも一機能層を形成する磁性材料からなることを特徴とする請求の範囲第1項に記載の成膜装置。
  7. 自転する基板支持台上の基板に対して斜め方向からスパッタ粒子を入射させて成膜する成膜方法において、
    前記基板支持台上で基板温度を一定に保持して成膜を行うことを特徴とする成膜方法。
  8. 前記基板温度を成膜材料の結晶化温度とすることを特徴とする請求の範囲第7項に記載の成膜方法。
  9. 前記基板への成膜が、複数のスパッタカソードに同時に高周波電源を印加して行われることを特徴とする請求の範囲第7項に記載の成膜方法。
  10. 前記複数のスパッタカソードへ印加する高周波電源の電源周波数を互いに異ならせることを特徴とする請求の範囲第9項に記載の成膜方法。
JP2007549063A 2005-12-07 2006-11-22 成膜装置及び成膜方法 Pending JPWO2007066511A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005352894 2005-12-07
JP2005352894 2005-12-07
PCT/JP2006/323281 WO2007066511A1 (ja) 2005-12-07 2006-11-22 成膜装置及び成膜方法

Publications (1)

Publication Number Publication Date
JPWO2007066511A1 true JPWO2007066511A1 (ja) 2009-05-14

Family

ID=38122660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007549063A Pending JPWO2007066511A1 (ja) 2005-12-07 2006-11-22 成膜装置及び成膜方法

Country Status (6)

Country Link
US (1) US20100000855A1 (ja)
JP (1) JPWO2007066511A1 (ja)
KR (1) KR20080059304A (ja)
DE (1) DE112006003218T5 (ja)
TW (1) TW200724705A (ja)
WO (1) WO2007066511A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5584409B2 (ja) * 2008-02-21 2014-09-03 キヤノンアネルバ株式会社 スパッタリング装置およびその制御方法
JP5310283B2 (ja) * 2008-06-27 2013-10-09 東京エレクトロン株式会社 成膜方法、成膜装置、基板処理装置及び記憶媒体
JP2010126789A (ja) * 2008-11-28 2010-06-10 Shibaura Mechatronics Corp スパッタ成膜装置
JP4537479B2 (ja) * 2008-11-28 2010-09-01 キヤノンアネルバ株式会社 スパッタリング装置
JP5503905B2 (ja) * 2009-06-18 2014-05-28 株式会社アルバック スパッタ装置及びスパッタ方法
JP5480290B2 (ja) * 2009-12-04 2014-04-23 キヤノンアネルバ株式会社 スパッタリング装置、及び電子デバイスの製造方法
WO2011117916A1 (ja) * 2010-03-24 2011-09-29 キヤノンアネルバ株式会社 電子デバイスの製造方法およびスパッタリング方法
JPWO2012033198A1 (ja) * 2010-09-10 2014-01-20 株式会社アルバック スパッタ装置
JP2012219330A (ja) * 2011-04-08 2012-11-12 Ulvac Japan Ltd 相変化メモリの形成装置、及び相変化メモリの形成方法
JP5640894B2 (ja) * 2011-05-26 2014-12-17 東京エレクトロン株式会社 温度測定装置、温度測定方法、記憶媒体及び熱処理装置
JP2013057108A (ja) * 2011-09-09 2013-03-28 Ulvac Japan Ltd 多元スパッタリング装置
US8920888B2 (en) 2012-04-04 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma process, film deposition method and system using rotary chuck
EP2664690B1 (en) * 2012-05-15 2015-09-16 ZhongAo HuiCheng Technology Co. Ltd. A magnetron sputtering coating device and the preparation method of a nano-multilayer film
JP5953994B2 (ja) * 2012-07-06 2016-07-20 東京エレクトロン株式会社 成膜装置及び成膜方法
US9963777B2 (en) 2012-10-08 2018-05-08 Analog Devices, Inc. Methods of forming a thin film resistor
JP6196078B2 (ja) * 2012-10-18 2017-09-13 株式会社アルバック 成膜装置
FR3027453B1 (fr) * 2014-10-20 2017-11-24 Commissariat Energie Atomique Dispositif resistif pour circuit memoire ou logique et procede de fabrication d'un tel dispositif
JP6591568B2 (ja) * 2016-02-01 2019-10-16 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
WO2018216226A1 (ja) * 2017-05-26 2018-11-29 アドバンストマテリアルテクノロジーズ株式会社 成膜装置及び成膜方法
JP6928331B2 (ja) * 2017-11-06 2021-09-01 株式会社アルバック スパッタリング装置及びスパッタリング方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04107257A (ja) * 1990-08-29 1992-04-08 Japan Steel Works Ltd:The 多元系複合化合物膜の形成方法及び装置
JPH0794412A (ja) * 1993-09-20 1995-04-07 Mitsubishi Electric Corp 薄膜形成装置
JP2002506490A (ja) * 1998-04-27 2002-02-26 シーブイシー プロダクツ インコーポレイテッド 複数ターゲットの物理蒸着装置及び方法
JP2002167661A (ja) * 2000-11-30 2002-06-11 Anelva Corp 磁性多層膜作製装置
JP2002270682A (ja) * 2001-03-13 2002-09-20 Toshiba Corp 静電チャック装置および半導体処理装置ならびに半導体製造装置および半導体処理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287435B1 (en) * 1998-05-06 2001-09-11 Tokyo Electron Limited Method and apparatus for ionized physical vapor deposition
JP2003253439A (ja) 2002-03-01 2003-09-10 Ulvac Japan Ltd スパッタ装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04107257A (ja) * 1990-08-29 1992-04-08 Japan Steel Works Ltd:The 多元系複合化合物膜の形成方法及び装置
JPH0794412A (ja) * 1993-09-20 1995-04-07 Mitsubishi Electric Corp 薄膜形成装置
JP2002506490A (ja) * 1998-04-27 2002-02-26 シーブイシー プロダクツ インコーポレイテッド 複数ターゲットの物理蒸着装置及び方法
JP2002167661A (ja) * 2000-11-30 2002-06-11 Anelva Corp 磁性多層膜作製装置
JP2002270682A (ja) * 2001-03-13 2002-09-20 Toshiba Corp 静電チャック装置および半導体処理装置ならびに半導体製造装置および半導体処理方法

Also Published As

Publication number Publication date
KR20080059304A (ko) 2008-06-26
DE112006003218T5 (de) 2008-10-23
WO2007066511A1 (ja) 2007-06-14
US20100000855A1 (en) 2010-01-07
TW200724705A (en) 2007-07-01

Similar Documents

Publication Publication Date Title
JPWO2007066511A1 (ja) 成膜装置及び成膜方法
US9790590B2 (en) Vacuum-processing apparatus, vacuum-processing method, and storage medium
US7156961B2 (en) Sputtering apparatus and film forming method
JP2002506490A (ja) 複数ターゲットの物理蒸着装置及び方法
JP2012149339A (ja) スパッタリング装置、及び電子デバイスの製造方法
JP2009529608A (ja) スパッタ堆積システム及び使用方法
JP5249328B2 (ja) 薄膜の成膜方法
JP5503905B2 (ja) スパッタ装置及びスパッタ方法
US20090260975A1 (en) Apparatus
KR20160108186A (ko) 성막 장치
JP6023722B2 (ja) SrRuO3膜の成膜方法
JP4167833B2 (ja) 成膜装置、酸化物薄膜成膜用基板及びその製造方法
KR20140107674A (ko) 저항 변화 소자의 제조 방법 및 그 제조 장치
KR102304166B1 (ko) 산화 처리 모듈, 기판 처리 시스템 및 산화 처리 방법
US7799180B2 (en) Silver selenide sputtered films and method and apparatus for controlling defect formation in silver selenide sputtered films
TWI718479B (zh) 反強磁性膜之形成方法及磁氣記憶元件之製造方法
JP4592949B2 (ja) マグネトロンスパッタリング装置
JP2007302912A (ja) 成膜装置
JP4396885B2 (ja) マグネトロンスパッタ装置
WO2001044534A1 (fr) Procede et appareil de depot de couches minces
TW202321484A (zh) 具有旋轉底座的傾斜pvd源
JP2006336085A (ja) スパッタリング装置
JPH08176819A (ja) 薄膜処理装置
JPH05295565A (ja) 人工格子膜の製造方法およびその製造装置
JPH0375363A (ja) スパッタリング装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120410

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120418

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120608