JP2003253439A - スパッタ装置 - Google Patents
スパッタ装置Info
- Publication number
- JP2003253439A JP2003253439A JP2002055718A JP2002055718A JP2003253439A JP 2003253439 A JP2003253439 A JP 2003253439A JP 2002055718 A JP2002055718 A JP 2002055718A JP 2002055718 A JP2002055718 A JP 2002055718A JP 2003253439 A JP2003253439 A JP 2003253439A
- Authority
- JP
- Japan
- Prior art keywords
- sputtering
- film
- modules
- module
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hall/Mr Elements (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Magnetic Heads (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】クラスターツールにおいて例えば少なくとも２
層の磁性膜を含む７層以上からなる多層膜をなるべく必
要最小限の数のスパッタリングモジュールを用いて、し
かも高膜厚均一性でかつ高生産性を維持したまま成膜で
きるスパッタ装置を提供する。 【解決手段】本発明によるスパッタ装置において、各ス
パッタリングモジュールは同一円周上に配列した複数個
のスパッタリングカソードと、上記同一円周に対してそ
の中心軸線上に設けられた自転式基板ホルダーとを備
え、自転式基板ホルダーに装着した基板に対して、多層
膜の複数層を同一モジュール内で成膜するように構成さ
れる。
層の磁性膜を含む７層以上からなる多層膜をなるべく必
要最小限の数のスパッタリングモジュールを用いて、し
かも高膜厚均一性でかつ高生産性を維持したまま成膜で
きるスパッタ装置を提供する。 【解決手段】本発明によるスパッタ装置において、各ス
パッタリングモジュールは同一円周上に配列した複数個
のスパッタリングカソードと、上記同一円周に対してそ
の中心軸線上に設けられた自転式基板ホルダーとを備
え、自転式基板ホルダーに装着した基板に対して、多層
膜の複数層を同一モジュール内で成膜するように構成さ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は、多層膜を用いたデ
バイス例えば巨大磁気抵抗（ＧＭＲ：Giant Magnetic R
esistive）効果スピンバルブ、トンネル接合磁気抵抗
（ＴＭＲ：Tunneling Magnetro-Resistive）効果を用い
た磁気ヘッドやＭＲＡＭ（Magnetic RandomAccess Memo
ry）など電子・半導体デバイス製造プロセスに用いられ
るスパッタ装置に関するものである。
バイス例えば巨大磁気抵抗（ＧＭＲ：Giant Magnetic R
esistive）効果スピンバルブ、トンネル接合磁気抵抗
（ＴＭＲ：Tunneling Magnetro-Resistive）効果を用い
た磁気ヘッドやＭＲＡＭ（Magnetic RandomAccess Memo
ry）など電子・半導体デバイス製造プロセスに用いられ
るスパッタ装置に関するものである。
【０００２】
【従来の技術】巨大磁気抵抗効果スピンバルブ、トンネ
ル接合磁気抵抗効果を用いた磁気ヘッドやＭＲＡＭ（Ma
gnetic Random Access Memory）などのデバイスでは、
６〜１５層程度の人工格子多層膜（総ての層の材料が異
なっているとは限らない）が用いられている。これらの
多層膜は、同一の装置内で真空を破らず連続的に成膜す
る必要がある。もし途中で中断して大気に曝すと、膜表
面にガス分子が吸着し、その上に堆積する膜のエピタキ
シャル成長が阻害されるため良質な膜を得ることができ
ない。従ってこれらの多層膜を複数のスパッタモジュー
ルを有するクラスターツールで作成するには、膜の層数
と同じ数のモジュールを用意するか、少なくとも膜の種
類と同じ数のカソードを用意し一回に一枚のウエハ基板
を仕込み総ての層を一度に成膜するしかなかった。
ル接合磁気抵抗効果を用いた磁気ヘッドやＭＲＡＭ（Ma
gnetic Random Access Memory）などのデバイスでは、
６〜１５層程度の人工格子多層膜（総ての層の材料が異
なっているとは限らない）が用いられている。これらの
多層膜は、同一の装置内で真空を破らず連続的に成膜す
る必要がある。もし途中で中断して大気に曝すと、膜表
面にガス分子が吸着し、その上に堆積する膜のエピタキ
シャル成長が阻害されるため良質な膜を得ることができ
ない。従ってこれらの多層膜を複数のスパッタモジュー
ルを有するクラスターツールで作成するには、膜の層数
と同じ数のモジュールを用意するか、少なくとも膜の種
類と同じ数のカソードを用意し一回に一枚のウエハ基板
を仕込み総ての層を一度に成膜するしかなかった。
【０００３】添付図面の図４はそのようなプロセスに使
用される従来のスパッタ装置の一例を示している。図４
において１はローディング／アンローディング室であ
り、ローディング／アンローディング室１は二つの基板
搬送室２ａ、２ｂに接続され、各基板搬送室２ａ、２ｂ
は基板を運ぶロボット３を備え、そして二つの基板搬送
室２は中間室４により連通されている。一方の基板搬送
室２ａには二つのスパッタリングモジュール５ａ、５ｆ
が組み合され、また他方の基板搬送室２ｂには四つのス
パッタリングモジュール５ｂ、５ｃ、５ｄ、５ｅが組み
合されている。各スパッタリングモジュール５ａ〜５ｅ
にはスパッタリングターゲット６及びその下方に基板ホ
ルダー（図示していない）が配置されている。
用される従来のスパッタ装置の一例を示している。図４
において１はローディング／アンローディング室であ
り、ローディング／アンローディング室１は二つの基板
搬送室２ａ、２ｂに接続され、各基板搬送室２ａ、２ｂ
は基板を運ぶロボット３を備え、そして二つの基板搬送
室２は中間室４により連通されている。一方の基板搬送
室２ａには二つのスパッタリングモジュール５ａ、５ｆ
が組み合され、また他方の基板搬送室２ｂには四つのス
パッタリングモジュール５ｂ、５ｃ、５ｄ、５ｅが組み
合されている。各スパッタリングモジュール５ａ〜５ｅ
にはスパッタリングターゲット６及びその下方に基板ホ
ルダー（図示していない）が配置されている。
【０００４】このように構成した装置において、スパッ
タリングモジュール５ａ〜５ｅ内で基板は成膜プロセス
Ａ→Ｂ→Ｃ→Ｄ→Ｅ→Ｆと順次実施され、６層からなる
多層膜が基板上に成膜され得る。この場合、スパッタリ
ングモジュール５ａ〜５ｅ内に設けられるスパッタリン
グターゲット６は全て異なってもよいし、また一部同じ
種類のものでもよい。
タリングモジュール５ａ〜５ｅ内で基板は成膜プロセス
Ａ→Ｂ→Ｃ→Ｄ→Ｅ→Ｆと順次実施され、６層からなる
多層膜が基板上に成膜され得る。この場合、スパッタリ
ングモジュール５ａ〜５ｅ内に設けられるスパッタリン
グターゲット６は全て異なってもよいし、また一部同じ
種類のものでもよい。
【０００５】膜の層数と同じ数のスパッタリングモジュ
ールを用いた従来の装置では、総てのモジュールに基板
を仕込んでほぼ同時に成膜できるため生産性は良いが、
ＭＲＡＭや磁気ヘッドに用いるＴＭＲ膜は多くの場合、
材料の種類で６種類以上、層の数で９層以上の多層膜で
構成されているため、このような多層膜を形成できるよ
うにするためには装置が巨大となり事実上不可能であっ
た。また１つの基板を次のスパッタリングモジュールに
移すには、総てのスパッタリングモジュールの基板を順
次移すため搬送が律速となり生産性を向上することがで
きなかった。
ールを用いた従来の装置では、総てのモジュールに基板
を仕込んでほぼ同時に成膜できるため生産性は良いが、
ＭＲＡＭや磁気ヘッドに用いるＴＭＲ膜は多くの場合、
材料の種類で６種類以上、層の数で９層以上の多層膜で
構成されているため、このような多層膜を形成できるよ
うにするためには装置が巨大となり事実上不可能であっ
た。また１つの基板を次のスパッタリングモジュールに
移すには、総てのスパッタリングモジュールの基板を順
次移すため搬送が律速となり生産性を向上することがで
きなかった。
【０００６】他方、一回に１枚の基板を仕込み総ての層
を一度に成膜する装置構造では、スパッタリングモジュ
ールの数は多層膜に使用する材料の種類だけですむの
で、装置はあまり大きくしないで済むが、生産性が悪い
という問題があった。
を一度に成膜する装置構造では、スパッタリングモジュ
ールの数は多層膜に使用する材料の種類だけですむの
で、装置はあまり大きくしないで済むが、生産性が悪い
という問題があった。
【０００７】また、スパッタターゲットと基板を同一軸
上に静止対向する従来の装置構成では、基板上の膜厚の
均一性にも限界があった。
上に静止対向する従来の装置構成では、基板上の膜厚の
均一性にも限界があった。
【０００８】
【発明が解決しようとする課題】そこで、本発明は、ク
ラスターツールにおいて例えば少なくとも２層の磁性膜
を含む７層以上からなる多層膜をなるべく必要最小限の
数のスパッタリングモジュールを用いて、しかも高膜厚
均一性でかつ高生産性を維持したまま成膜できる装置を
提供することを目的としている。
ラスターツールにおいて例えば少なくとも２層の磁性膜
を含む７層以上からなる多層膜をなるべく必要最小限の
数のスパッタリングモジュールを用いて、しかも高膜厚
均一性でかつ高生産性を維持したまま成膜できる装置を
提供することを目的としている。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によれば、複数のスパッタリングモジュー
ルを取付けたクラスターツールにより多層膜を成膜する
ようにしたスパッタ装置において、各スパッタリングモ
ジュールが同一円周上に配列した複数個のスパッタリン
グカソードと、上記同一円周に対してその中心軸線上に
設けられた自転式基板ホルダーとを備え、自転式基板ホ
ルダーに装着した基板に対して、多層膜の複数層を同一
モジュール内で成膜するように構成される。
めに、本発明によれば、複数のスパッタリングモジュー
ルを取付けたクラスターツールにより多層膜を成膜する
ようにしたスパッタ装置において、各スパッタリングモ
ジュールが同一円周上に配列した複数個のスパッタリン
グカソードと、上記同一円周に対してその中心軸線上に
設けられた自転式基板ホルダーとを備え、自転式基板ホ
ルダーに装着した基板に対して、多層膜の複数層を同一
モジュール内で成膜するように構成される。
【００１０】このように構成することにより、搬送回数
は低減され、それにより基板の搬送時間は短縮され、高
スループットが可能となり、ＭＲＡＭや磁気ヘッドに用
いるＴＭＲ膜のような多層膜を形成できるようになる。
は低減され、それにより基板の搬送時間は短縮され、高
スループットが可能となり、ＭＲＡＭや磁気ヘッドに用
いるＴＭＲ膜のような多層膜を形成できるようになる。
【００１１】好ましくは、複数のスパッタリングモジュ
ールを取付けたクラスターツールにより多層膜を成膜す
る際、処理時間がかかりプロセスの律速となるスパッタ
リングモジュールの数は、処理時間のかからないプロセ
ス用のスパッタリングモジュールの数より多く設けら
れ、処理時間のかかる成膜プロセスをパラレル処理する
ように構成され得る。これにより高スループットで成膜
することが可能となる。
ールを取付けたクラスターツールにより多層膜を成膜す
る際、処理時間がかかりプロセスの律速となるスパッタ
リングモジュールの数は、処理時間のかからないプロセ
ス用のスパッタリングモジュールの数より多く設けら
れ、処理時間のかかる成膜プロセスをパラレル処理する
ように構成され得る。これにより高スループットで成膜
することが可能となる。
【００１２】また、本発明によるスパッタ装置において
は、好ましくは、各スパッタリングモジュールにおける
同一円周上に配列した複数個のスパッタリングカソード
の中心軸線と、自転式基板ホルダー上に装着された基板
の中心軸線とのオフセット量は、膜厚分布が均一となる
ように設定され得る。このように構成することにより、
オフセット成膜による高均一成膜が可能となる。
は、好ましくは、各スパッタリングモジュールにおける
同一円周上に配列した複数個のスパッタリングカソード
の中心軸線と、自転式基板ホルダー上に装着された基板
の中心軸線とのオフセット量は、膜厚分布が均一となる
ように設定され得る。このように構成することにより、
オフセット成膜による高均一成膜が可能となる。
【００１３】各スパッタリングモジュールにおける同一
円周上に配列した複数個のスパッタリングカソードには
それぞれターゲットが装着され得る。
円周上に配列した複数個のスパッタリングカソードには
それぞれターゲットが装着され得る。
【００１４】また、各スパッタリングモジュールは共通
の搬送系に接続され得る。
の搬送系に接続され得る。
【００１５】さらに、本発明によるスパッタ装置は、７
層以上の膜構成から成る多層膜を連続成膜するために、
それぞれ三つのスパッタリングカソードを備えたスパッ
タリングモジュールが少なくとも三つ設けられ得る。
層以上の膜構成から成る多層膜を連続成膜するために、
それぞれ三つのスパッタリングカソードを備えたスパッ
タリングモジュールが少なくとも三つ設けられ得る。
【００１６】
【発明の実施の形態】以下、添付図面の図１〜図３を参
照して本発明の実施の形態について説明する。図１には
本発明によるスパッタ装置の一実施の形態を示す。図示
装置は、ローディング／アンローディング室１１と、ロ
ーディング／アンローディング室１１に接続し、それぞ
れ基板を運ぶロボット１２を備えた二つの基板搬送室１
３、１４と、二つの基板搬送室１３、１４間に設けられ
た中間室１５と、一方の基板搬送室１３に組み合された
二つのスパッタリングモジュール１６、１７と、他方の
基板搬送室１４に組み合された四つのスパッタリングモ
ジュール１８、１９、２０、２１とを有している。
照して本発明の実施の形態について説明する。図１には
本発明によるスパッタ装置の一実施の形態を示す。図示
装置は、ローディング／アンローディング室１１と、ロ
ーディング／アンローディング室１１に接続し、それぞ
れ基板を運ぶロボット１２を備えた二つの基板搬送室１
３、１４と、二つの基板搬送室１３、１４間に設けられ
た中間室１５と、一方の基板搬送室１３に組み合された
二つのスパッタリングモジュール１６、１７と、他方の
基板搬送室１４に組み合された四つのスパッタリングモ
ジュール１８、１９、２０、２１とを有している。
【００１７】六つの各スパッタリングモジュール１６〜
２１には、図２及び図３に示すように、同一円周上に三
つのスパッタリングカソード２２が配置され、スパッタ
リングカソード２２にはターゲット（図示していない）
が装着される。また、これら三つのスパッタリングカソ
ード２２の中心を通る円周に対してその中心軸線上に自
転式基板ホルダー２３が設けられている。さらに、三つ
のスパッタリングカソード２２に装着されたターゲット
の中心軸線と自転式基板ホルダー２３に装着された基板
２４の中心軸線とのオフセット量は膜厚分布が均一とな
るように設定される。
２１には、図２及び図３に示すように、同一円周上に三
つのスパッタリングカソード２２が配置され、スパッタ
リングカソード２２にはターゲット（図示していない）
が装着される。また、これら三つのスパッタリングカソ
ード２２の中心を通る円周に対してその中心軸線上に自
転式基板ホルダー２３が設けられている。さらに、三つ
のスパッタリングカソード２２に装着されたターゲット
の中心軸線と自転式基板ホルダー２３に装着された基板
２４の中心軸線とのオフセット量は膜厚分布が均一とな
るように設定される。
【００１８】すなわち、各スパッタリングモジュールの
中の三つのスパッタリングカソード２２は図２及び図３
の（ａ）に示すように、自転する基板２４の上方に同一
円周上に配置されている。そして図３の（ｂ）に示すよ
うに、基板とターゲットを中心を揃えて対向の位置に置
いた場合（通常のスパッタ装置での配置）に得られる基
板上の膜厚分布曲線の位置（OFF-SETポイント）まで基
板の中心をずらして配置し、基板を回転する。こうする
ことにより変曲点近傍では曲線はほぼ直線になっている
ため、回転することにより膜厚は軸対称となり、容易に
１％程度の膜厚分布が得られることになる。このような
基板に対するカソードの配置を用いることによって、基
板上に極めて膜厚の均一性の良い薄膜を得られる。な
お、スパッタリングカソード２２に装着されたターゲッ
トの中心軸線と自転式基板ホルダー２５に装着された基
板２４の中心軸線とのオフセット量が少なすぎると、基
板上の膜厚分布は、中央部が高く周辺部が低い山型とな
り、逆に、オフセット量が大きすぎると、基板上の膜厚
分布は、中央部が低く周辺部が高い谷型となる。
中の三つのスパッタリングカソード２２は図２及び図３
の（ａ）に示すように、自転する基板２４の上方に同一
円周上に配置されている。そして図３の（ｂ）に示すよ
うに、基板とターゲットを中心を揃えて対向の位置に置
いた場合（通常のスパッタ装置での配置）に得られる基
板上の膜厚分布曲線の位置（OFF-SETポイント）まで基
板の中心をずらして配置し、基板を回転する。こうする
ことにより変曲点近傍では曲線はほぼ直線になっている
ため、回転することにより膜厚は軸対称となり、容易に
１％程度の膜厚分布が得られることになる。このような
基板に対するカソードの配置を用いることによって、基
板上に極めて膜厚の均一性の良い薄膜を得られる。な
お、スパッタリングカソード２２に装着されたターゲッ
トの中心軸線と自転式基板ホルダー２５に装着された基
板２４の中心軸線とのオフセット量が少なすぎると、基
板上の膜厚分布は、中央部が高く周辺部が低い山型とな
り、逆に、オフセット量が大きすぎると、基板上の膜厚
分布は、中央部が低く周辺部が高い谷型となる。
【００１９】また、図１に示すように、図示実施の形態
では、一方の基板搬送室１３に組み合された二つのスパ
ッタリングモジュール１６、１７は同じプロセスＡ、
Ｂ、Ｃを実行するように構成され、また、他方の基板搬
送室１４に組み合された四つのスパッタリングモジュー
ル１８、１９、２０、２１のうち三つ１８、１９、２０
は同じプロセスＤ、Ｅ、Ｆを実行するように構成され、
そして残りの一つのスパッタリングモジュール２１はプ
ロセスＧ、Ｈ、Ｉを実行するように構成されている。す
なわち、３種類のスパッタリングモジュール（チャンバ
ー）があり、各種類のスパッタリングモジュールにはそ
れぞれ異なる３種類のターゲットが搭載されている。
では、一方の基板搬送室１３に組み合された二つのスパ
ッタリングモジュール１６、１７は同じプロセスＡ、
Ｂ、Ｃを実行するように構成され、また、他方の基板搬
送室１４に組み合された四つのスパッタリングモジュー
ル１８、１９、２０、２１のうち三つ１８、１９、２０
は同じプロセスＤ、Ｅ、Ｆを実行するように構成され、
そして残りの一つのスパッタリングモジュール２１はプ
ロセスＧ、Ｈ、Ｉを実行するように構成されている。す
なわち、３種類のスパッタリングモジュール（チャンバ
ー）があり、各種類のスパッタリングモジュールにはそ
れぞれ異なる３種類のターゲットが搭載されている。
【００２０】このように構成した装置においてはプロセ
スＡ→プロセスＢ→……プロセスＨ→プロセスＩを実行
して９層の多層膜が基板上に積層される。各々のモジュ
ールの数はプロセス処理時間がなるべく等しくなるよう
調整してあり、図示実施の形態では一番時間のかかるプ
ロセスＤ〜Ｆは３つのスパッタリングモジュール１８、
１９、２０においてパラレル処理され、次いで時間のか
かるプロセスＡ〜Ｃは２つのスパッタリングモジュール
１６、１７で処理され、そして最も処理時間の短いプロ
セスＧ〜Ｉは１つのスパッタリングモジュール２１で処
理される。このようにすることにより、プロセスＡ〜Ｉ
までの処理時間を大幅に短縮できることになる。
スＡ→プロセスＢ→……プロセスＨ→プロセスＩを実行
して９層の多層膜が基板上に積層される。各々のモジュ
ールの数はプロセス処理時間がなるべく等しくなるよう
調整してあり、図示実施の形態では一番時間のかかるプ
ロセスＤ〜Ｆは３つのスパッタリングモジュール１８、
１９、２０においてパラレル処理され、次いで時間のか
かるプロセスＡ〜Ｃは２つのスパッタリングモジュール
１６、１７で処理され、そして最も処理時間の短いプロ
セスＧ〜Ｉは１つのスパッタリングモジュール２１で処
理される。このようにすることにより、プロセスＡ〜Ｉ
までの処理時間を大幅に短縮できることになる。
【００２１】
【発明の効果】以上説明してきたように、本発明によれ
ば、複数のスパッタリングモジュールを取付けたクラス
ターツールにより多層膜を成膜するようにしたスパッタ
装置において、各スパッタリングモジュールが同一円周
上に配列した複数個のスパッタリングカソードと、上記
同一円周に対してその中心軸線上に設けられた自転式基
板ホルダーとを備え、自転式基板ホルダーに装着した基
板に対して、多層膜の複数層を同一モジュール内で成膜
するように構成したことにより、搬送回数を低減でき、
それにより基板の搬送時間は短縮され、高スループット
が可能となり、その結果、ＭＲＡＭや磁気ヘッドに用い
るＴＭＲ膜のような多層膜を、必要最小限の数のスパッ
タリングモジュールを用いて、しかも高生産性を維持し
たまま連続成膜できるようになる。
ば、複数のスパッタリングモジュールを取付けたクラス
ターツールにより多層膜を成膜するようにしたスパッタ
装置において、各スパッタリングモジュールが同一円周
上に配列した複数個のスパッタリングカソードと、上記
同一円周に対してその中心軸線上に設けられた自転式基
板ホルダーとを備え、自転式基板ホルダーに装着した基
板に対して、多層膜の複数層を同一モジュール内で成膜
するように構成したことにより、搬送回数を低減でき、
それにより基板の搬送時間は短縮され、高スループット
が可能となり、その結果、ＭＲＡＭや磁気ヘッドに用い
るＴＭＲ膜のような多層膜を、必要最小限の数のスパッ
タリングモジュールを用いて、しかも高生産性を維持し
たまま連続成膜できるようになる。
【００２２】また、複数のスパッタリングモジュールを
取付けたクラスターツールにより多層膜を成膜する際、
処理時間がかかりプロセスの律速となるスパッタリング
モジュールの数を、処理時間のかからないプロセス用の
スパッタリングモジュールの数より多く設けて、処理時
間のかかる成膜プロセスをパラレル処理するように構成
することにより、多層膜を一層高いスループットで連続
成膜することが可能となる。
取付けたクラスターツールにより多層膜を成膜する際、
処理時間がかかりプロセスの律速となるスパッタリング
モジュールの数を、処理時間のかからないプロセス用の
スパッタリングモジュールの数より多く設けて、処理時
間のかかる成膜プロセスをパラレル処理するように構成
することにより、多層膜を一層高いスループットで連続
成膜することが可能となる。
【００２３】さらに、各スパッタリングモジュールにお
ける同一円周上に配列した複数個のスパッタリングカソ
ードの中心軸線と、自転式基板ホルダー上に装着された
基板の中心軸線とのオフセット量を、膜厚分布が均一と
なるように設定した場合には、高スループットで高膜厚
均一成膜を行うことができるようになる。
ける同一円周上に配列した複数個のスパッタリングカソ
ードの中心軸線と、自転式基板ホルダー上に装着された
基板の中心軸線とのオフセット量を、膜厚分布が均一と
なるように設定した場合には、高スループットで高膜厚
均一成膜を行うことができるようになる。
【図１】本発明の一つの実施の形態によるスパッタ装置
の構成を示す概略線図。
の構成を示す概略線図。
【図２】図１に示す装置における各スパッタリングモジ
ュールの構成を示す拡大概略線図。
ュールの構成を示す拡大概略線図。
【図３】（ａ） 図１に示す装置における各スパッタリ
ングモジュールのカソードと基板と配列を示す拡大概略
線図。 （ｂ）各スパッタリングモジュールにおけるカソードと
基板とのオフセット量と、基板上の膜厚分布との関係を
説明するグラフ。
ングモジュールのカソードと基板と配列を示す拡大概略
線図。 （ｂ）各スパッタリングモジュールにおけるカソードと
基板とのオフセット量と、基板上の膜厚分布との関係を
説明するグラフ。
【図４】従来の多層膜形成用スパッタ装置の構成を示す
概略線図。
概略線図。
１１：ローディング／アンローディング室
１２：基板を運ぶロボット
１３：基板搬送室
１４：基板搬送室
１５：中間室
１６：スパッタリングモジュール
１７：スパッタリングモジュール
１８：スパッタリングモジュール
１９：スパッタリングモジュール
２０：スパッタリングモジュール
２１：スパッタリングモジュール
２２：スパッタリングカソード
２３：自転式基板ホルダー
２４：基板
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 27/105 Ｈ０１Ｌ 43/12
43/12 27/10 ４４７
(72)発明者 山川 洋幸
茨城県つくば市東光台５−９−７ 株式会
社アルバック筑波超材料研究所内
(72)発明者 森本 直樹
静岡県裾野市須山1220−14 株式会社アル
バック富士裾野工場内
(72)発明者 近藤 智保
静岡県裾野市須山1220−14 株式会社アル
バック富士裾野工場内
Ｆターム(参考） 4K029 BB02 BD00 DC16 JA02 KA09
5D034 DA04
5E049 GC01
5F083 FZ10
5F103 AA08 BB36 BB38 DD30 HH04
LL20 RR01 RR08
Claims (6)
- 【請求項１】複数のスパッタリングモジュールを取付け
たクラスターツールにより多層膜を成膜するようにした
スパッタ装置において、各スパッタリングモジュールが
同一円周上に配列した複数個のスパッタリングカソード
と、上記同一円周に対してその中心軸線上に設けられた
自転式基板ホルダーとを備え、自転式基板ホルダーに装
着した基板に対して、多層膜の複数層を同一モジュール
内で成膜するように構成したことを特徴とするスパッタ
装置。 - 【請求項２】複数のスパッタリングモジュールを取付け
たクラスターツールにより多層膜を成膜する際、処理時
間がかかりプロセスの律速となるスパッタリングモジュ
ールの数を処理時間のかからないプロセス用のスパッタ
リングモジュールの数より多く設けて、処理時間のかか
る成膜プロセスをパラレル処理するように構成したこと
を特徴とする請求項１に記載のスパッタ装置。 - 【請求項３】各スパッタリングモジュールにおける同一
円周上に配列した複数個のスパッタリングカソードの中
心軸線と、自転式基板ホルダー上に装着された基板の中
心軸線とのオフセット量を、膜厚分布が均一となるよう
に設定したことを特徴とする請求項１又は２に記載のス
パッタ装置。 - 【請求項４】各スパッタリングモジュールにおける同一
円周上に配列した複数個のスパッタリングカソードにそ
れぞれターゲットが装着されていることを特徴とする請
求項１又は２に記載のスパッタ装置。 - 【請求項５】各スパッタリングモジュールが共通の搬送
系に接続されていることを特徴とする請求項１〜４のい
ずれか一項に記載のスパッタ装置。 - 【請求項６】それぞれ三つのスパッタリングカソードを
備えたスパッタリングモジュールを少なくとも三つ設
け、７層以上の膜構成から成る多層膜を連続成膜するよ
うに構成したことを特徴とする請求項１〜５のいずれか
一項に記載のスパッタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002055718A JP2003253439A (ja) | 2002-03-01 | 2002-03-01 | スパッタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002055718A JP2003253439A (ja) | 2002-03-01 | 2002-03-01 | スパッタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003253439A true JP2003253439A (ja) | 2003-09-10 |
Family
ID=28666489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002055718A Pending JP2003253439A (ja) | 2002-03-01 | 2002-03-01 | スパッタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003253439A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112006003218T5 (de) | 2005-12-07 | 2008-10-23 | Ulvac Corp., Chigasaki | Filmherstellvorrichtung und Verfahren zum Herstellen eines Films |
| JP2009044173A (ja) * | 2008-10-06 | 2009-02-26 | Canon Anelva Corp | 磁性多層膜形成装置 |
| WO2014024358A1 (ja) * | 2012-08-10 | 2014-02-13 | キヤノンアネルバ株式会社 | トンネル磁気抵抗素子の製造装置 |
| JP2018031840A (ja) * | 2016-08-23 | 2018-03-01 | 信越化学工業株式会社 | ハーフトーン位相シフトマスクブランクの製造方法、ハーフトーン位相シフトマスクブランク、ハーフトーン位相シフトマスク及びフォトマスクブランク用薄膜形成装置 |
-
2002
- 2002-03-01 JP JP2002055718A patent/JP2003253439A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112006003218T5 (de) | 2005-12-07 | 2008-10-23 | Ulvac Corp., Chigasaki | Filmherstellvorrichtung und Verfahren zum Herstellen eines Films |
| JP2009044173A (ja) * | 2008-10-06 | 2009-02-26 | Canon Anelva Corp | 磁性多層膜形成装置 |
| WO2014024358A1 (ja) * | 2012-08-10 | 2014-02-13 | キヤノンアネルバ株式会社 | トンネル磁気抵抗素子の製造装置 |
| TWI514500B (zh) * | 2012-08-10 | 2015-12-21 | Canon Anelva Corp | A device for manufacturing a magnetoresistive element |
| JPWO2014024358A1 (ja) * | 2012-08-10 | 2016-07-25 | キヤノンアネルバ株式会社 | トンネル磁気抵抗素子の製造装置 |
| JP2018031840A (ja) * | 2016-08-23 | 2018-03-01 | 信越化学工業株式会社 | ハーフトーン位相シフトマスクブランクの製造方法、ハーフトーン位相シフトマスクブランク、ハーフトーン位相シフトマスク及びフォトマスクブランク用薄膜形成装置 |
| KR20180022584A (ko) * | 2016-08-23 | 2018-03-06 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 하프톤 위상 시프트 마스크 블랭크의 제조 방법, 하프톤 위상 시프트 마스크 블랭크, 하프톤 위상 시프트 마스크 및 포토마스크 블랭크용 박막 형성 장치 |
| CN107765508A (zh) * | 2016-08-23 | 2018-03-06 | 信越化学工业株式会社 | 用于制备半色调相移掩模坯的方法、半色调相移掩模坯、半色调相移掩模和薄膜形成设备 |
| US10466582B2 (en) | 2016-08-23 | 2019-11-05 | Shin-Etsu Chemical Co., Ltd. | Method for preparing halftone phase shift mask blank, halftone phase shift mask blank, halftone phase shift mask, and thin film forming apparatus |
| US10809611B2 (en) | 2016-08-23 | 2020-10-20 | Shin-Etsu Chemical Co., Ltd. | Method for preparing halftone phase shift mask blank, halftone phase shift mask blank, halftone phase shift mask, and thin film forming apparatus |
| KR102239283B1 (ko) | 2016-08-23 | 2021-04-12 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 하프톤 위상 시프트 마스크 블랭크의 제조 방법, 하프톤 위상 시프트 마스크 블랭크, 하프톤 위상 시프트 마스크 및 포토마스크 블랭크용 박막 형성 장치 |
| KR20210041549A (ko) * | 2016-08-23 | 2021-04-15 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 하프톤 위상 시프트 마스크 블랭크의 제조 방법, 하프톤 위상 시프트 마스크 블랭크, 하프톤 위상 시프트 마스크 및 포토마스크 블랭크용 박막 형성 장치 |
| KR102329747B1 (ko) | 2016-08-23 | 2021-11-23 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 하프톤 위상 시프트 마스크 블랭크의 제조 방법, 하프톤 위상 시프트 마스크 블랭크, 하프톤 위상 시프트 마스크 및 포토마스크 블랭크용 박막 형성 장치 |
| CN107765508B (zh) * | 2016-08-23 | 2022-10-04 | 信越化学工业株式会社 | 用于制备半色调相移掩模坯的方法、半色调相移掩模坯、半色调相移掩模和薄膜形成设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100441789B1 (ko) | 자성 다층막 제작 장치 | |
| TWI528489B (zh) | Manufacturing device | |
| DE60226115T2 (de) | Sputterbeschichtungsanlage und Verfahren zur Herstellung eines Films | |
| US8900426B2 (en) | Double-layer shutter sputtering apparatus | |
| EP1633007B1 (en) | Magnetoresistance effect device and method of production of the same | |
| JPH06510565A (ja) | スループットの高いスパッタリング装置及び方法 | |
| TWI644461B (zh) | 磁阻效應元件的製造方法 | |
| WO2010026705A1 (ja) | 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体 | |
| JP2003253439A (ja) | スパッタ装置 | |
| US6733640B2 (en) | Shutter assembly having optimized shutter opening shape for thin film uniformity | |
| US6884299B2 (en) | Deposition apparatus for organic light-emitting devices | |
| JP2003060005A (ja) | 真空処理装置 | |
| WO2010026704A1 (ja) | 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体 | |
| US11767588B2 (en) | Substrate fixing device, deposition processing equipment including the same, and deposition processing method using the deposition processing equipment | |
| JP2009147351A (ja) | 磁気抵抗デバイスの製造方法及び製造装置 | |
| JP2000269568A (ja) | 磁気抵抗効果素子の製造方法 | |
| JP4340324B2 (ja) | スパッタ装置及びスパッタ成膜方法 | |
| EP3633064A2 (en) | Apparatus for depositing metal film on surface of three-dimensional object | |
| JP2020053663A (ja) | 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法 | |
| JP2009010401A (ja) | 磁気抵抗デバイスの製造方法及び製造装置 | |
| JP2020053662A (ja) | 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法 | |
| JPH04259373A (ja) | マグネトロンスパッタ装置 | |
| JP2009044173A (ja) | 磁性多層膜形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070530 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071003 |