JP4570728B2 - 半導体発光素子用エピタキシャルウェハ - Google Patents
半導体発光素子用エピタキシャルウェハ Download PDFInfo
- Publication number
- JP4570728B2 JP4570728B2 JP2000122154A JP2000122154A JP4570728B2 JP 4570728 B2 JP4570728 B2 JP 4570728B2 JP 2000122154 A JP2000122154 A JP 2000122154A JP 2000122154 A JP2000122154 A JP 2000122154A JP 4570728 B2 JP4570728 B2 JP 4570728B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- cladding layer
- growth
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体発光素子用エピタキシャルウェハに関し、更に詳しくは、赤外線を利用した光通信や空間伝送用に使用される高出力赤外発光素子を作製するためのエピタキシャルウェハに関する。
【０００２】
【従来の技術】
Ｇａ1-XＡｌXＡｓ（０＜Ｘ＜１）（以下、ＧａＡｌＡｓとする）系化合物半導体を利用した発光素子（以下、ＬＥＤとする）は赤外から赤色用の光源として広く用いられている。赤外ＬＥＤは光通信や空間伝送用に使用されているが、伝送するデータの大容量化、伝送距離の長距離化に伴い、高出力の赤外ＬＥＤへの要求が高くなっている。
【０００３】
従来から知られているように、ＧａＡｌＡｓ系ＬＥＤにおいて、シングルヘテロ構造よりもダブルへテロ構造（以下、ＤＨ構造とする）の方が出力が高く、また基板を除去することでさらなる高出力化がはかられている。
【０００４】
基板を除去するタイプ（以下、ＤＤＨ構造とする）のエピタキシャルウェハを作製する際、通常のＤＨ構造、即ちｐ型クラッド層、活性層、ｎ型クラッド層の３層構造のみをエピタキシャル成長して基板を除去すると製品の厚さが薄くなり、素子化工程におけるハンドリングが困難になると同時に、このエピタキシャルウェハから作製される素子の底面からｐｎ接合までの高さが不十分で、基材に素子を接着する際に使用する導電性ペーストが素子側面を這い上がりｐｎ接合を短絡するという問題が発生する。これを防ぐために、基板除去後の全厚と素子底面からｐｎ接合までの距離を稼ぐための第４のエピタキシャル層をＤＨ構造に付加することがＤＤＨ構造では標準的な構成になっている。第４のエピタキシャル層はバンドギャップを活性層よりも広く設計し、活性層からの発光光を吸収しないようにする。
【０００５】
徐冷法液相エピタキシャル法によるＧａＡｌＡｓ系のエピタキシャル層において、ｎ型のドーパント（ドナー）にはＴｅが一般的に使用されている。ところが、Ｔｅは偏析係数の温度依存性が大きく、成長温度が下がるにつれて偏析係数は大きくなる。ここで、前記ＤＤＨ構造の第４のエピタキシャル層としてとしてクラッド層側に厚いｎ型ＧａＡｌＡｓ層を付加しようとすると、その層厚を稼ぐために、第４のエピタキシャル層を成長させる温度範囲を広く取らざるを得なくなる。従って上記で説明したようにｎ型ＧａＡｌＡｓ層の成長開始部分ではＴｅ濃度、即ちキャリヤ濃度が低くなり、成長終了部分ではキャリヤ濃度が高くなってしまう。キャリヤ濃度が低すぎると素子のＶＦが上昇し、高すぎると結晶性が損なわ出力が低下してしまうので、この厚いｎ型ＧａＡｌＡｓ層のキャリヤ濃度を最適化する事は困難である。
【０００６】
一方、ｐ型のドーパント（アクセプタ）として一般的に使用されているＺｎは偏析係数の温度依存性が小さいので成長温度幅を大きくしてもエピタキシャル層内のキャリヤ濃度変化は小さい。
【０００７】
以上のことから、前記のＤＤＨ構造の、第４のエピタキシャル層はＤＨ構造のｐ型クラッド層側に厚いｐ型ＧａＡｌＡｓ層として付加する方が有利である。
【０００８】
【発明が解決しようとする課題】
前記第４のエピタキシャル層をｐ型クラッド層側に付加したＤＤＨ構造の採用により素子化工程におけるハンドリングが容易となり生産性が高まったが、発光出力の面では高度化した市場要求を十分に満足させるものではなかった。すなわち、この構造では出力とＶＦ（順方向電圧）がトレードオフの関係になり、出力の上昇とともにＶＦも上昇してしまうといった問題が生じている。
【０００９】
本発明はこれらの問題を解決し、ＶＦに関する要求レベルを満足し、かつ高出力が得られる、赤外ＬＥＤ用エピタキシャルウェハ、赤外ＬＥＤ、該ＬＥＤを組み込んだ光通信、空間伝送機器を提供することを目的とする。
【００１０】
【課題を解決するための手段】
ＤＤＨ構造のＬＥＤとして図１のような構造が知られている。この構造はｎ型基板を使用して徐冷法によりによりｎ型クラッド層１から順次積層し、基板を除去した後、ｎ型クラッド層１側（＝成長開始部分）を上側にしてＬＥＤを作製する。
【００１１】
図１の構造において、高出力化の要因について鋭意、研究を進めたところ、ｎ型クラッド層１のキャリヤ濃度を１〜３×１０17ｃｍ-3範囲内にすると出力が格段に向上することが明らかになった。しかし前述のように、ｎ型クラッド層のキャリヤ濃度を下げたためにＬＥＤのＶＦが上昇してしまう。本発明者は、ＶＦが上昇する要因についてさらに検討を進めたところ、ＶＦを決める要因としてはｎ型クラッド層の抵抗値よりも、ｎ型クラッド層とその表面に形成する電極間の抵抗値が高いことが原因であることを見出した。このｎ型クラッド層表面の抵抗を下げる方法について検討したところ、図２に示すようにｎ型ＧａＡｓ基板上にｎ型クラッド層６を成長する前に、キャリヤ濃度が５×１０17ｃｍ-3程度のｎ型ＧａＡｌＡｓ層５を成長させ、その後にｎ型クラッド層６を成長した構造にすると、発光の高出力化を維持したままＶＦを下げられることを見出し本発明を完成させた。
【００１２】
即ち、本願第１の発明は、ｎ型ＧａＡｓ基板上に、第１のｎ型Ｇａ1-X1ＡｌX1Ａｓ層、キャリヤ濃度が１〜３×１０17ｃｍ-3の範囲内のｎ型Ｇａ1-X2ＡｌX2Ａｓクラッド層、発光波長が８５０〜９００ｎｍの範囲内であるｐ型Ｇａ1-X3ＡｌX3Ａｓ活性層、ｐ型Ｇａ1-X4ＡｌX4Ａｓクラッド層、及び第１のｐ型Ｇａ1-X5ＡｌX5Ａｓ層を、徐冷法液相エピタキシャル成長法により順次積層し、この積層における第１のｎ型Ｇａ1-X1ＡｌX1Ａｓ層の成長後３０分以上等温保持し、その後ｎ型Ｇａ1-X2ＡｌX2Ａｓクラッド層成長溶液に浸漬し、前記ｎ型Ｇａ1-X2ＡｌX2Ａｓクラッド層の、第１のｎ型Ｇａ1-X1ＡｌX1Ａｓ層との界面から２μｍ以内の領域における炭素濃度の極大値を１×１０17原子／ｃｍ3未満とし、前記第１のｐ型Ｇａ1-X5ＡｌX5Ａｓ層にＺｎをドーピングし、前記の順次積層後に前記ｎ型ＧａＡｓ基板を除去するこことを特徴とする半導体発光素子用エピタキシャルウェハの製造方法である。
【００１３】
図２の構造において、第１のｎ型ＧａＡｌＡｓ層５とｎ型クラッド層６との間にｐ反転層が形成され、このエピタキシャルウェハから作製したＬＥＤがサイリスタ不良を示すことがあった。この反転層が形成される原因について鋭意研究を進めたところ、ｎ型クラッド層６の成長開始部分では成長が急速に進むため、本来、偏析係数が小さい炭素が、界面から２μｍ以内の領域でスパイク状に濃度が高くなっていることが原因であることがわかった。この急速成長に起因する炭素濃度スパイクはサイリスタが発生していないＬＥＤからも検出されたが、比較検討した結果、この領域における炭素濃度のスパイクのピークが３×１０17原子／ｃｍ3以下の場合はサイリスタ不良とはならないことを見出した。
【００１５】
図２の構造のＬＥＤで更に発光出力の向上について検討したところ、クラッド層の成長開始部分と成長終了部分とのＡｌ組成比の差をそれぞれ０．０２以内とすると発光出力の更なる向上がはかられることがわかった。
【００１６】
従って、本願の第２の発明は、前記ｎ型ＧａＡｌＡｓクラッド層及びｐ型ＧａＡｌＡｓクラッド層の、成長開始位置と成長終了位置のＡｌ組成比の差が、それぞれ０．０２未満であることを特徴とする第１の発明に記載の半導体ＬＥＤ用エピタキシャルウェハの製造方法に関する。
【００１７】
本発明は、上記の半導体ＬＥＤ用エピタキシャルウェハの製造方法を用いて半導体ＬＥＤ用エピタキシャルウェハ及びＬＥＤを製造することにより、特に高出力の赤外ＬＥＤを得ることができる。特に本発明のＬＥＤを、光通信や空間伝送用途に使用すると、従来得られにくかった大容量のデータ伝送、長距離データ伝送に対応できる光通信、空間伝送機器を製造することができる。
【００１８】
従って、本願第１〜第２の発明の何れか１項に記載の製造方法により得られた半導体ＬＥＤ用エピタキシャルウェハを用いてＬＥＤを作製でき、またこのＬＥＤを光通信、空間伝送機器に用いることができる。
【００１９】
【実施例】
本発明を、実施例を用いて更に詳しく説明する。
【００２０】
液相エピタキシャル成長装置内に、表１に示すような配合でＧａメタル、ＧａＡｓ多結晶、金属Ａｌ、及びドーパントを入れた５つの黒鉛製ルツボをセットした。液相エピタキシャル成長を行う際の各ルツボでの基板の浸漬温度、分離温度は表１の条件とした。
【００２１】
【表１】
実際の成長は以下のように行った。黒鉛製の基板ホルダーにｎ型ＧａＡｓ基板をセットした。これらを石英反応管にセットし、水素気流中で９４０℃まで加熱してルツボ中の原料を完全に溶解させた。
【００２２】
反応系の温度を９０５℃まで降温し、基板ホルダーを移動させてＧａＡｓ基板と第１メルトを接触させた。この状態で系の温度を８８５℃まで１℃／分の割合で降温して第１のｎ型ＧａＡｌＡｓ層を成長した。系の温度が８８５℃に到達した後、基板ホルダーを再び移動して第１メルトから分離し第２メルトと接触させた。以下同様の手順で表１に示した温度範囲で各エピタキシャル層を成長させた。
【００２３】
エピタキシャル成長終了後、成長装置を室温まで冷却し、エピタキシャルウェハを取り出した。図２の、第１のｐ型層５の表面を耐酸シートで保護して、アンモニア−過酸化水素系エッチャントでＧａＡｓ基板を選択的に除去した後、ウェーハ両面にＡｕ電極を形成し、ダイシングで３５０μｍ角に分離して素子とした。作製された素子の発光波長は８７０ｎｍ、またｎ型ＧａＡｌＡｓクラッド層の成長開始位置と成長終了位置のＡｌ組成比の差は０．０１、ｐ型ＧａＡｌＡｓクラッド層の成長開始位置と成長終了位置のＡｌ組成比の差は０．０１であった。
【００２４】
図３に図１、図２に示したＬＥＤの、ｎ型クラッド層のキャリヤ濃度とＶＦの関係を示す。図中、黒四角は図１の構造の素子における結果、白抜きの丸は、本発明の、図２の構造の素子における結果を示す。なお、図１に示した構造は、上述の成長工程のうち、第１メルトを省略した条件で成長させた。
【００２５】
図３から明らかなように、本発明の構造の素子とすることにより、従来構造に比べＶＦが低減できることがわかる。ＶＦに関してエピタキシャル層の直列抵抗の寄与が大きいとすると、図２の構造は図１の構造に第１のｎ型ＧａＡｌＡｓ層５を付加したものであるので、こちらの方がＶＦは高くなるはずだが、結果としては図３に示すように図２の構造の方が、ＶＦが低い。このことからＶＦを決める要因としては、素子表面の電極とエピタキシャル層との界面の寄与が大きく、これが第１のｎ型ＧａＡｌＡｓ層５を付加することにより改善されたことがわかる。
【００２６】
図４に図２の構造におけるｎ型クラッド層６のキャリヤ濃度とＬＥＤ出力の関係を示す。この図よりキャリヤ濃度を下げると出力が上昇することがわかるが、図３と比較すると明らかなように、出力の上昇とともにＶＦも上昇してしまう。図３に示したＶＦの上限値と図４に示した出力の目標値を同時に満足するｎ型クラッド層のキャリヤ濃度は図３、図４の比較により１〜３×１０17ｃｍ-3の範囲内であることがわかる。
【００２７】
図５にサイリスタ不良の発生した図２の構造の、ＬＥＤのＳＩＭＳ分析結果を示す。この図から明らかなように、第１のｎ型ＧａＡｌＡｓ層とｎ型クラッド層との界面で、炭素濃度のピークが存在していることがわかる。これはｎ型クラッド層積層開始時の析出が不安定なためと考えられる。アクセプタである炭素がこの部分で高くなるためｎ型層内で反転構造が形成される。この炭素濃度のスパイクを解消する方法としては、ｎ型クラッド層のキャリヤ濃度を上げて補償することも考えられるが、前記のようにｎ型クラッド層のキャリヤ濃度には最適範囲があるため、それを越える量をドープすることは特性上不利である。
【００２８】
図５に示した炭素濃度のピークを解消する方法について種々の検討を重ねた結果、第１のｎ型ＧａＡｌＡｓ層の成長が終了してからｎ型クラッド層成長用メルトへ漬換えるまでの時間を延長すると、このピーク高さが減少することがわかった。これは、漬換え前の等温保持中にメルトの過飽和分が析出する結果、漬換え時にｎ型クラッド層成長用メルトの過飽和分が減少して成長開始時の不安定さが解消されるためと考えられる。
【００２９】
図６にｎ型クラッド層用メルトへの漬換え前の等温保持時間と、図５に示した領域の炭素濃度ピーク高さとの関係を示す。図６において、白抜きの丸はサイリスタの発生しないもの、黒丸はサイリスタの発生したものを示す。この結果から、前述の漬換え前の等温保持時間を３０分以上１００分以下として炭素ピーク高さを１×１０17原子／ｃｍ3未満に制御すればサイリスタ不良を発生させないことがわかる。
【００３０】
【発明の効果】
本発明の請求項１に記載した製造方法によれば、ＤＤＨ構造のＬＥＤにおいてもＶＦを低減した高出力の赤外ＬＥＤ用エピタキシャルウェハを提供することが可能となった。
【００３１】
特に、第１の発明に記載したように、ｎ型クラッド層の、第１のｎ型層との界面から２μｍ以内の領域における炭素濃度の極大値を１×１０17原子／ｃｍ3未満とすることによりＬＥＤの更なる高出力化をはかることが可能となった。
【００３２】
また、第２の発明の製造方法により、更に高出力化を実現する半導体ＬＥＤ用エピタキシャルウェハを提供することができた。
【００３３】
特に本発明のエピタキシャルウェハを用いて製造されたＬＥＤは、赤外線を利用した光通信や空間伝送用途に適しており、本発明の高出力赤外ＬＥＤを組み込んだ光通信、空間伝送機器により、大容量データ伝送、長距離データ伝送が可能となった。
【図面の簡単な説明】
【図１】従来のＤＤＨ構造ＬＥＤを模式的に示す。
【図２】本発明のＤＤＨ構造ＬＥＤを模式的に示す。
【図３】ｎ型クラッド層のキャリヤ濃度とＶＦの関係を示す。図中、黒四角は図１の構造における結果、白抜きの丸は図２の構造における結果を示す。
【図４】ｎ型クラッド層のキャリヤ濃度と素子出力の関係を示す。
【図５】サイリスタ不良の発生した素子の、第１のｎ型ＧａＡｌＡｓ層とｎ型クラッド層界面付近の炭素濃度プロファイルを示す。
【図６】ｎ型クラッド層メルト浸漬前の等温保持時間と、第１のｎ型ＧａＡｌＡｓ層とｎ型クラッド層との界面付近の炭素濃度の関係を示す。
【符号の説明】
１ ｎ型クラッド層（ＧａＡｌＡｓ）
２ ｐ型活性層（ＧａＡｌＡｓ）
３ ｐ型クラッド層（ＧａＡｌＡｓ）
４ 第１のｐ型層（ＧａＡｌＡｓ）
５ 第１のｎ型層（ＧａＡｌＡｓ）
６ ｎ型クラッド層（ＧａＡｌＡｓ）
７ ｐ型活性層（ＧａＡｌＡｓ）
８ ｐ型クラッド層（ＧａＡｌＡｓ）
９ 第１のｐ型層（ＧａＡｌＡｓ）
１０ 図１の構造におけるｎ型クラッド層キャリヤ濃度とＶＦ（５００ｍＡ）との関係
１１ 図２の構造におけるｎ型クラッド層キャリヤ濃度とＶＦ（５００ｍＡ）との関係
【発明の属する技術分野】
本発明は、半導体発光素子用エピタキシャルウェハに関し、更に詳しくは、赤外線を利用した光通信や空間伝送用に使用される高出力赤外発光素子を作製するためのエピタキシャルウェハに関する。
【０００２】
【従来の技術】
Ｇａ1-XＡｌXＡｓ（０＜Ｘ＜１）（以下、ＧａＡｌＡｓとする）系化合物半導体を利用した発光素子（以下、ＬＥＤとする）は赤外から赤色用の光源として広く用いられている。赤外ＬＥＤは光通信や空間伝送用に使用されているが、伝送するデータの大容量化、伝送距離の長距離化に伴い、高出力の赤外ＬＥＤへの要求が高くなっている。
【０００３】
従来から知られているように、ＧａＡｌＡｓ系ＬＥＤにおいて、シングルヘテロ構造よりもダブルへテロ構造（以下、ＤＨ構造とする）の方が出力が高く、また基板を除去することでさらなる高出力化がはかられている。
【０００４】
基板を除去するタイプ（以下、ＤＤＨ構造とする）のエピタキシャルウェハを作製する際、通常のＤＨ構造、即ちｐ型クラッド層、活性層、ｎ型クラッド層の３層構造のみをエピタキシャル成長して基板を除去すると製品の厚さが薄くなり、素子化工程におけるハンドリングが困難になると同時に、このエピタキシャルウェハから作製される素子の底面からｐｎ接合までの高さが不十分で、基材に素子を接着する際に使用する導電性ペーストが素子側面を這い上がりｐｎ接合を短絡するという問題が発生する。これを防ぐために、基板除去後の全厚と素子底面からｐｎ接合までの距離を稼ぐための第４のエピタキシャル層をＤＨ構造に付加することがＤＤＨ構造では標準的な構成になっている。第４のエピタキシャル層はバンドギャップを活性層よりも広く設計し、活性層からの発光光を吸収しないようにする。
【０００５】
徐冷法液相エピタキシャル法によるＧａＡｌＡｓ系のエピタキシャル層において、ｎ型のドーパント（ドナー）にはＴｅが一般的に使用されている。ところが、Ｔｅは偏析係数の温度依存性が大きく、成長温度が下がるにつれて偏析係数は大きくなる。ここで、前記ＤＤＨ構造の第４のエピタキシャル層としてとしてクラッド層側に厚いｎ型ＧａＡｌＡｓ層を付加しようとすると、その層厚を稼ぐために、第４のエピタキシャル層を成長させる温度範囲を広く取らざるを得なくなる。従って上記で説明したようにｎ型ＧａＡｌＡｓ層の成長開始部分ではＴｅ濃度、即ちキャリヤ濃度が低くなり、成長終了部分ではキャリヤ濃度が高くなってしまう。キャリヤ濃度が低すぎると素子のＶＦが上昇し、高すぎると結晶性が損なわ出力が低下してしまうので、この厚いｎ型ＧａＡｌＡｓ層のキャリヤ濃度を最適化する事は困難である。
【０００６】
一方、ｐ型のドーパント（アクセプタ）として一般的に使用されているＺｎは偏析係数の温度依存性が小さいので成長温度幅を大きくしてもエピタキシャル層内のキャリヤ濃度変化は小さい。
【０００７】
以上のことから、前記のＤＤＨ構造の、第４のエピタキシャル層はＤＨ構造のｐ型クラッド層側に厚いｐ型ＧａＡｌＡｓ層として付加する方が有利である。
【０００８】
【発明が解決しようとする課題】
前記第４のエピタキシャル層をｐ型クラッド層側に付加したＤＤＨ構造の採用により素子化工程におけるハンドリングが容易となり生産性が高まったが、発光出力の面では高度化した市場要求を十分に満足させるものではなかった。すなわち、この構造では出力とＶＦ（順方向電圧）がトレードオフの関係になり、出力の上昇とともにＶＦも上昇してしまうといった問題が生じている。
【０００９】
本発明はこれらの問題を解決し、ＶＦに関する要求レベルを満足し、かつ高出力が得られる、赤外ＬＥＤ用エピタキシャルウェハ、赤外ＬＥＤ、該ＬＥＤを組み込んだ光通信、空間伝送機器を提供することを目的とする。
【００１０】
【課題を解決するための手段】
ＤＤＨ構造のＬＥＤとして図１のような構造が知られている。この構造はｎ型基板を使用して徐冷法によりによりｎ型クラッド層１から順次積層し、基板を除去した後、ｎ型クラッド層１側（＝成長開始部分）を上側にしてＬＥＤを作製する。
【００１１】
図１の構造において、高出力化の要因について鋭意、研究を進めたところ、ｎ型クラッド層１のキャリヤ濃度を１〜３×１０17ｃｍ-3範囲内にすると出力が格段に向上することが明らかになった。しかし前述のように、ｎ型クラッド層のキャリヤ濃度を下げたためにＬＥＤのＶＦが上昇してしまう。本発明者は、ＶＦが上昇する要因についてさらに検討を進めたところ、ＶＦを決める要因としてはｎ型クラッド層の抵抗値よりも、ｎ型クラッド層とその表面に形成する電極間の抵抗値が高いことが原因であることを見出した。このｎ型クラッド層表面の抵抗を下げる方法について検討したところ、図２に示すようにｎ型ＧａＡｓ基板上にｎ型クラッド層６を成長する前に、キャリヤ濃度が５×１０17ｃｍ-3程度のｎ型ＧａＡｌＡｓ層５を成長させ、その後にｎ型クラッド層６を成長した構造にすると、発光の高出力化を維持したままＶＦを下げられることを見出し本発明を完成させた。
【００１２】
即ち、本願第１の発明は、ｎ型ＧａＡｓ基板上に、第１のｎ型Ｇａ1-X1ＡｌX1Ａｓ層、キャリヤ濃度が１〜３×１０17ｃｍ-3の範囲内のｎ型Ｇａ1-X2ＡｌX2Ａｓクラッド層、発光波長が８５０〜９００ｎｍの範囲内であるｐ型Ｇａ1-X3ＡｌX3Ａｓ活性層、ｐ型Ｇａ1-X4ＡｌX4Ａｓクラッド層、及び第１のｐ型Ｇａ1-X5ＡｌX5Ａｓ層を、徐冷法液相エピタキシャル成長法により順次積層し、この積層における第１のｎ型Ｇａ1-X1ＡｌX1Ａｓ層の成長後３０分以上等温保持し、その後ｎ型Ｇａ1-X2ＡｌX2Ａｓクラッド層成長溶液に浸漬し、前記ｎ型Ｇａ1-X2ＡｌX2Ａｓクラッド層の、第１のｎ型Ｇａ1-X1ＡｌX1Ａｓ層との界面から２μｍ以内の領域における炭素濃度の極大値を１×１０17原子／ｃｍ3未満とし、前記第１のｐ型Ｇａ1-X5ＡｌX5Ａｓ層にＺｎをドーピングし、前記の順次積層後に前記ｎ型ＧａＡｓ基板を除去するこことを特徴とする半導体発光素子用エピタキシャルウェハの製造方法である。
【００１３】
図２の構造において、第１のｎ型ＧａＡｌＡｓ層５とｎ型クラッド層６との間にｐ反転層が形成され、このエピタキシャルウェハから作製したＬＥＤがサイリスタ不良を示すことがあった。この反転層が形成される原因について鋭意研究を進めたところ、ｎ型クラッド層６の成長開始部分では成長が急速に進むため、本来、偏析係数が小さい炭素が、界面から２μｍ以内の領域でスパイク状に濃度が高くなっていることが原因であることがわかった。この急速成長に起因する炭素濃度スパイクはサイリスタが発生していないＬＥＤからも検出されたが、比較検討した結果、この領域における炭素濃度のスパイクのピークが３×１０17原子／ｃｍ3以下の場合はサイリスタ不良とはならないことを見出した。
【００１５】
図２の構造のＬＥＤで更に発光出力の向上について検討したところ、クラッド層の成長開始部分と成長終了部分とのＡｌ組成比の差をそれぞれ０．０２以内とすると発光出力の更なる向上がはかられることがわかった。
【００１６】
従って、本願の第２の発明は、前記ｎ型ＧａＡｌＡｓクラッド層及びｐ型ＧａＡｌＡｓクラッド層の、成長開始位置と成長終了位置のＡｌ組成比の差が、それぞれ０．０２未満であることを特徴とする第１の発明に記載の半導体ＬＥＤ用エピタキシャルウェハの製造方法に関する。
【００１７】
本発明は、上記の半導体ＬＥＤ用エピタキシャルウェハの製造方法を用いて半導体ＬＥＤ用エピタキシャルウェハ及びＬＥＤを製造することにより、特に高出力の赤外ＬＥＤを得ることができる。特に本発明のＬＥＤを、光通信や空間伝送用途に使用すると、従来得られにくかった大容量のデータ伝送、長距離データ伝送に対応できる光通信、空間伝送機器を製造することができる。
【００１８】
従って、本願第１〜第２の発明の何れか１項に記載の製造方法により得られた半導体ＬＥＤ用エピタキシャルウェハを用いてＬＥＤを作製でき、またこのＬＥＤを光通信、空間伝送機器に用いることができる。
【００１９】
【実施例】
本発明を、実施例を用いて更に詳しく説明する。
【００２０】
液相エピタキシャル成長装置内に、表１に示すような配合でＧａメタル、ＧａＡｓ多結晶、金属Ａｌ、及びドーパントを入れた５つの黒鉛製ルツボをセットした。液相エピタキシャル成長を行う際の各ルツボでの基板の浸漬温度、分離温度は表１の条件とした。
【００２１】
【表１】
【００２２】
反応系の温度を９０５℃まで降温し、基板ホルダーを移動させてＧａＡｓ基板と第１メルトを接触させた。この状態で系の温度を８８５℃まで１℃／分の割合で降温して第１のｎ型ＧａＡｌＡｓ層を成長した。系の温度が８８５℃に到達した後、基板ホルダーを再び移動して第１メルトから分離し第２メルトと接触させた。以下同様の手順で表１に示した温度範囲で各エピタキシャル層を成長させた。
【００２３】
エピタキシャル成長終了後、成長装置を室温まで冷却し、エピタキシャルウェハを取り出した。図２の、第１のｐ型層５の表面を耐酸シートで保護して、アンモニア−過酸化水素系エッチャントでＧａＡｓ基板を選択的に除去した後、ウェーハ両面にＡｕ電極を形成し、ダイシングで３５０μｍ角に分離して素子とした。作製された素子の発光波長は８７０ｎｍ、またｎ型ＧａＡｌＡｓクラッド層の成長開始位置と成長終了位置のＡｌ組成比の差は０．０１、ｐ型ＧａＡｌＡｓクラッド層の成長開始位置と成長終了位置のＡｌ組成比の差は０．０１であった。
【００２４】
図３に図１、図２に示したＬＥＤの、ｎ型クラッド層のキャリヤ濃度とＶＦの関係を示す。図中、黒四角は図１の構造の素子における結果、白抜きの丸は、本発明の、図２の構造の素子における結果を示す。なお、図１に示した構造は、上述の成長工程のうち、第１メルトを省略した条件で成長させた。
【００２５】
図３から明らかなように、本発明の構造の素子とすることにより、従来構造に比べＶＦが低減できることがわかる。ＶＦに関してエピタキシャル層の直列抵抗の寄与が大きいとすると、図２の構造は図１の構造に第１のｎ型ＧａＡｌＡｓ層５を付加したものであるので、こちらの方がＶＦは高くなるはずだが、結果としては図３に示すように図２の構造の方が、ＶＦが低い。このことからＶＦを決める要因としては、素子表面の電極とエピタキシャル層との界面の寄与が大きく、これが第１のｎ型ＧａＡｌＡｓ層５を付加することにより改善されたことがわかる。
【００２６】
図４に図２の構造におけるｎ型クラッド層６のキャリヤ濃度とＬＥＤ出力の関係を示す。この図よりキャリヤ濃度を下げると出力が上昇することがわかるが、図３と比較すると明らかなように、出力の上昇とともにＶＦも上昇してしまう。図３に示したＶＦの上限値と図４に示した出力の目標値を同時に満足するｎ型クラッド層のキャリヤ濃度は図３、図４の比較により１〜３×１０17ｃｍ-3の範囲内であることがわかる。
【００２７】
図５にサイリスタ不良の発生した図２の構造の、ＬＥＤのＳＩＭＳ分析結果を示す。この図から明らかなように、第１のｎ型ＧａＡｌＡｓ層とｎ型クラッド層との界面で、炭素濃度のピークが存在していることがわかる。これはｎ型クラッド層積層開始時の析出が不安定なためと考えられる。アクセプタである炭素がこの部分で高くなるためｎ型層内で反転構造が形成される。この炭素濃度のスパイクを解消する方法としては、ｎ型クラッド層のキャリヤ濃度を上げて補償することも考えられるが、前記のようにｎ型クラッド層のキャリヤ濃度には最適範囲があるため、それを越える量をドープすることは特性上不利である。
【００２８】
図５に示した炭素濃度のピークを解消する方法について種々の検討を重ねた結果、第１のｎ型ＧａＡｌＡｓ層の成長が終了してからｎ型クラッド層成長用メルトへ漬換えるまでの時間を延長すると、このピーク高さが減少することがわかった。これは、漬換え前の等温保持中にメルトの過飽和分が析出する結果、漬換え時にｎ型クラッド層成長用メルトの過飽和分が減少して成長開始時の不安定さが解消されるためと考えられる。
【００２９】
図６にｎ型クラッド層用メルトへの漬換え前の等温保持時間と、図５に示した領域の炭素濃度ピーク高さとの関係を示す。図６において、白抜きの丸はサイリスタの発生しないもの、黒丸はサイリスタの発生したものを示す。この結果から、前述の漬換え前の等温保持時間を３０分以上１００分以下として炭素ピーク高さを１×１０17原子／ｃｍ3未満に制御すればサイリスタ不良を発生させないことがわかる。
【００３０】
【発明の効果】
本発明の請求項１に記載した製造方法によれば、ＤＤＨ構造のＬＥＤにおいてもＶＦを低減した高出力の赤外ＬＥＤ用エピタキシャルウェハを提供することが可能となった。
【００３１】
特に、第１の発明に記載したように、ｎ型クラッド層の、第１のｎ型層との界面から２μｍ以内の領域における炭素濃度の極大値を１×１０17原子／ｃｍ3未満とすることによりＬＥＤの更なる高出力化をはかることが可能となった。
【００３２】
また、第２の発明の製造方法により、更に高出力化を実現する半導体ＬＥＤ用エピタキシャルウェハを提供することができた。
【００３３】
特に本発明のエピタキシャルウェハを用いて製造されたＬＥＤは、赤外線を利用した光通信や空間伝送用途に適しており、本発明の高出力赤外ＬＥＤを組み込んだ光通信、空間伝送機器により、大容量データ伝送、長距離データ伝送が可能となった。
【図面の簡単な説明】
【図１】従来のＤＤＨ構造ＬＥＤを模式的に示す。
【図２】本発明のＤＤＨ構造ＬＥＤを模式的に示す。
【図３】ｎ型クラッド層のキャリヤ濃度とＶＦの関係を示す。図中、黒四角は図１の構造における結果、白抜きの丸は図２の構造における結果を示す。
【図４】ｎ型クラッド層のキャリヤ濃度と素子出力の関係を示す。
【図５】サイリスタ不良の発生した素子の、第１のｎ型ＧａＡｌＡｓ層とｎ型クラッド層界面付近の炭素濃度プロファイルを示す。
【図６】ｎ型クラッド層メルト浸漬前の等温保持時間と、第１のｎ型ＧａＡｌＡｓ層とｎ型クラッド層との界面付近の炭素濃度の関係を示す。
【符号の説明】
１ ｎ型クラッド層（ＧａＡｌＡｓ）
２ ｐ型活性層（ＧａＡｌＡｓ）
３ ｐ型クラッド層（ＧａＡｌＡｓ）
４ 第１のｐ型層（ＧａＡｌＡｓ）
５ 第１のｎ型層（ＧａＡｌＡｓ）
６ ｎ型クラッド層（ＧａＡｌＡｓ）
７ ｐ型活性層（ＧａＡｌＡｓ）
８ ｐ型クラッド層（ＧａＡｌＡｓ）
９ 第１のｐ型層（ＧａＡｌＡｓ）
１０ 図１の構造におけるｎ型クラッド層キャリヤ濃度とＶＦ（５００ｍＡ）との関係
１１ 図２の構造におけるｎ型クラッド層キャリヤ濃度とＶＦ（５００ｍＡ）との関係
Claims (2)
- ｎ型ＧａＡｓ基板上に、第１のｎ型Ｇａ1-X1ＡｌX1Ａｓ層、キャリヤ濃度が１〜３×１０17ｃｍ-3の範囲内のｎ型Ｇａ1-X2ＡｌX2Ａｓクラッド層、発光波長が８５０〜９００ｎｍの範囲内であるｐ型Ｇａ1-X3ＡｌX3Ａｓ活性層、ｐ型Ｇａ1-X4ＡｌX4Ａｓクラッド層、及び第１のｐ型Ｇａ1-X5ＡｌX5Ａｓ層を、徐冷法液相エピタキシャル成長法により順次積層し、この積層における第１のｎ型Ｇａ1-X1ＡｌX1Ａｓ層の成長後３０分以上等温保持し、その後ｎ型Ｇａ1-X2ＡｌX2Ａｓクラッド層成長溶液に浸漬し、前記ｎ型Ｇａ1-X2ＡｌX2Ａｓクラッド層の、第１のｎ型Ｇａ1-X1ＡｌX1Ａｓ層との界面から２μｍ以内の領域における炭素濃度の極大値を１×１０17原子／ｃｍ3未満とし、前記第１のｐ型Ｇａ1-X5ＡｌX5Ａｓ層にＺｎをドーピングし、前記の順次積層後に前記ｎ型ＧａＡｓ基板を除去するこことを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。
- ｎ型Ｇａ 1-X2 Ａｌ X2 Ａｓクラッド層及びｐ型Ｇａ 1-X4 Ａｌ X4 Ａｓクラッド層の、成長開始位置と成長終了位置のＡｌ組成比の差が、それぞれ０．０２未満であることを特徴とする請求項１に記載の半導体発光素子用エピタキシャルウェハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000122154A JP4570728B2 (ja) | 2000-04-24 | 2000-04-24 | 半導体発光素子用エピタキシャルウェハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000122154A JP4570728B2 (ja) | 2000-04-24 | 2000-04-24 | 半導体発光素子用エピタキシャルウェハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001308376A JP2001308376A (ja) | 2001-11-02 |
| JP4570728B2 true JP4570728B2 (ja) | 2010-10-27 |
Family
ID=18632669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000122154A Expired - Lifetime JP4570728B2 (ja) | 2000-04-24 | 2000-04-24 | 半導体発光素子用エピタキシャルウェハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4570728B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009026798A (ja) * | 2007-07-17 | 2009-02-05 | Hitachi Cable Ltd | 発光素子用エピタキシャルウェハ及びその製造方法並びに発光素子 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177984A (ja) * | 1986-01-31 | 1987-08-04 | Matsushita Electric Ind Co Ltd | 発光半導体装置 |
| JPH02224282A (ja) * | 1988-07-05 | 1990-09-06 | Hewlett Packard Co <Hp> | 半導体発光装置 |
| JPH0818099A (ja) * | 1994-06-30 | 1996-01-19 | Victor Co Of Japan Ltd | 半導体発光素子の製造方法 |
| JPH0846238A (ja) * | 1994-07-27 | 1996-02-16 | Sumitomo Electric Ind Ltd | 半導体多層膜及び発光ダイオードの作製方法 |
| JPH11346000A (ja) * | 1998-06-03 | 1999-12-14 | Hitachi Cable Ltd | エピタキシャルウェハ及びその製造方法並びに発光ダイオード |
| JP2000058904A (ja) * | 1998-08-05 | 2000-02-25 | Hitachi Cable Ltd | エピタキシャルウェハ及びその製造方法並びに発光ダイオード |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2681352B2 (ja) * | 1987-07-31 | 1997-11-26 | 信越半導体 株式会社 | 発光半導体素子 |
| JPH04214682A (ja) * | 1990-12-13 | 1992-08-05 | Sanyo Electric Co Ltd | 発光ダイオード |
| JPH07162035A (ja) * | 1993-12-09 | 1995-06-23 | Ricoh Co Ltd | 発光ダイオード |
| JPH098344A (ja) * | 1995-06-14 | 1997-01-10 | Hitachi Cable Ltd | 発光ダイオード及びその製造方法 |
| JP3356041B2 (ja) * | 1997-02-17 | 2002-12-09 | 昭和電工株式会社 | リン化ガリウム緑色発光素子 |
-
2000
- 2000-04-24 JP JP2000122154A patent/JP4570728B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177984A (ja) * | 1986-01-31 | 1987-08-04 | Matsushita Electric Ind Co Ltd | 発光半導体装置 |
| JPH02224282A (ja) * | 1988-07-05 | 1990-09-06 | Hewlett Packard Co <Hp> | 半導体発光装置 |
| JPH0818099A (ja) * | 1994-06-30 | 1996-01-19 | Victor Co Of Japan Ltd | 半導体発光素子の製造方法 |
| JPH0846238A (ja) * | 1994-07-27 | 1996-02-16 | Sumitomo Electric Ind Ltd | 半導体多層膜及び発光ダイオードの作製方法 |
| JPH11346000A (ja) * | 1998-06-03 | 1999-12-14 | Hitachi Cable Ltd | エピタキシャルウェハ及びその製造方法並びに発光ダイオード |
| JP2000058904A (ja) * | 1998-08-05 | 2000-02-25 | Hitachi Cable Ltd | エピタキシャルウェハ及びその製造方法並びに発光ダイオード |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001308376A (ja) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4416297B2 (ja) | 窒化物半導体発光素子、ならびにそれを使用した発光装置および光ピックアップ装置 | |
| US7646027B2 (en) | Group III nitride semiconductor stacked structure | |
| JP2010016353A (ja) | ＡｌｘＧａ（１−ｘ）Ａｓ基板、赤外ＬＥＤ用のエピタキシャルウエハ、赤外ＬＥＤ、ＡｌｘＧａ（１−ｘ）Ａｓ基板の製造方法、赤外ＬＥＤ用のエピタキシャルウエハの製造方法および赤外ＬＥＤの製造方法 | |
| US4575742A (en) | Epitaxial wafer for use in the production of an infrared LED | |
| JP4045499B2 (ja) | ＺｎＯ系半導体素子の製造方法 | |
| JP4554287B2 (ja) | Ｉｉｉ族窒化物結晶の製造方法、および半導体基板の製造方法 | |
| JP4570728B2 (ja) | 半導体発光素子用エピタキシャルウェハ | |
| JP2002324913A (ja) | Ｉｉｉ族窒化物半導体およびその作製方法および半導体装置およびその作製方法 | |
| KR20110015514A (ko) | ＡｌｘＧａ（１－ｘ）Ａｓ 기판, 적외 ＬＥＤ용의 에피택셜 웨이퍼, 적외 ＬＥＤ, ＡｌｘＧａ（１－ｘ）Ａｓ 기판의 제조 방법, 적외 ＬＥＤ용의 에피택셜 웨이퍼의 제조 방법 및 적외 ＬＥＤ의 제조 방법 | |
| EP0516162A1 (en) | Semiconductor light emitting device | |
| WO2006073077A1 (ja) | 赤外発光ダイオード及びその製造方法 | |
| JPH09129927A (ja) | 青色発光素子 | |
| JP4319291B2 (ja) | 半導体発光素子用エピタキシャル基板及び発光素子 | |
| US6388274B1 (en) | Epitaxial wafer for infrared light-emitting device and light-emitting device using the same | |
| JP2001339099A (ja) | 赤外発光ダイオード用エピタキシャルウェハ、およびこれを用いた発光ダイオード | |
| KR100430615B1 (ko) | 적외선 발광 소자용 에피택셜 웨이퍼 | |
| US6348703B1 (en) | Epitaxial wafer for infrared light-emitting device and light-emitting device using the same | |
| US6335547B1 (en) | Epitaxial wafer for infrared light-emitting device and light-emitting device using the same | |
| JP4402217B2 (ja) | 赤外発光素子用エピタキシャル基板およびこれを用いて作製した発光素子 | |
| JP3797124B2 (ja) | ｎ型ＧａＰ単結晶基板、その製造方法、ＧａＰ緑色系発光ダイオード用エピタキシャル基板およびＧａＰ緑色系発光ダイオード | |
| JP4865149B2 (ja) | 発光ダイオード用エピタキシャルウェハ、発光ダイオード、および発光ダイオード用エピタキシャルウェハの製造方法 | |
| JP2783580B2 (ja) | ダブルヘテロ型赤外光発光素子 | |
| JP2002151795A (ja) | 窒化物半導体発光素子、光ピックアップ装置、白色光源装置および表示装置 | |
| JPS5918686A (ja) | ガリウム燐発光ダイオ−ド | |
| JP2001094145A (ja) | 赤外発光素子用エピタキシャル基板およびこれを用いた発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070327 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091023 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100811 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4570728 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| EXPY | Cancellation because of completion of term |