JP2001308376A - 半導体発光素子用エピタキシャルウェハ - Google Patents

Abstract

(57)【要約】 【課題】高出力の赤外ＬＥＤを作製するためのエピタキ
シャルウェハを提供する。 【解決手段】ｎ型ＧａＡｓ基板上に、第１のｎ型ＧａＡ
ｌＡｓ層、キャリヤ濃度が１〜３×１０¹⁷ｃｍ^-3の範囲
内のｎ型ＧａＡｌＡｓクラッド層、発光波長が８５０〜
９００ｎｍの範囲内のｐ型ＧａＡｌＡｓ活性層、ｐ型Ｇ
ａＡｌＡｓクラッド層、及び第１のｐ型ＧａＡｌＡｓ層
を積層した後に、前記ｎ型ＧａＡｓ基板を除去する構造
とし、ｎ型ＧａＡｌＡｓクラッド層の第１のｎ型ＧａＡ
ｌＡｓ層との界面から２μｍ以内の領域の炭素濃度の極
大値を１×１０¹⁷原子／ｃｍ³未満、ｎ型ＧａＡｌＡｓ
クラッド層、及びｐ型ＧａＡｌＡｓクラッド層の成長開
始位置と成長終了位置とのＡｌ組成比差を０．０２未満
とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体発光素子用
エピタキシャルウェハに関し、更に詳しくは、赤外線を
利用した光通信や空間伝送用に使用される高出力赤外発
光素子を作製するためのエピタキシャルウェハに関す
る。

【０００２】

【従来の技術】Ｇａ_1-XＡｌ_XＡｓ（０＜Ｘ＜１）（以
下、ＧａＡｌＡｓとする）系化合物半導体を利用した発
光素子（以下、ＬＥＤとする）は赤外から赤色用の光源
として広く用いられている。赤外ＬＥＤは光通信や空間
伝送用に使用されているが、伝送するデータの大容量
化、伝送距離の長距離化に伴い、高出力の赤外ＬＥＤへ
の要求が高くなっている。

【０００３】従来から知られているように、ＧａＡｌＡ
ｓ系ＬＥＤにおいて、シングルヘテロ構造よりもダブル
へテロ構造（以下、ＤＨ構造とする）の方が出力が高
く、また基板を除去することでさらなる高出力化がはか
られている。

【０００４】基板を除去するタイプ（以下、ＤＤＨ構造
とする）のエピタキシャルウェハを作製する際、通常の
ＤＨ構造、即ちｐ型クラッド層、活性層、ｎ型クラッド
層の３層構造のみをエピタキシャル成長して基板を除去
すると製品の厚さが薄くなり、素子化工程におけるハン
ドリングが困難になると同時に、このエピタキシャルウ
ェハから作製される素子の底面からｐｎ接合までの高さ
が不十分で、基材に素子を接着する際に使用する導電性
ペーストが素子側面を這い上がりｐｎ接合を短絡すると
いう問題が発生する。これを防ぐために、基板除去後の
全厚と素子底面からｐｎ接合までの距離を稼ぐための第
４のエピタキシャル層をＤＨ構造に付加することがＤＤ
Ｈ構造では標準的な構成になっている。第４のエピタキ
シャル層はバンドギャップを活性層よりも広く設計し、
活性層からの発光光を吸収しないようにする。

【０００５】徐冷法液相エピタキシャル法によるＧａＡ
ｌＡｓ系のエピタキシャル層において、ｎ型のドーパン
ト（ドナー）にはＴｅが一般的に使用されている。とこ
ろが、Ｔｅは偏析係数の温度依存性が大きく、成長温度
が下がるにつれて偏析係数は大きくなる。ここで、前記
ＤＤＨ構造の第４のエピタキシャル層としてとしてクラ
ッド層側に厚いｎ型ＧａＡｌＡｓ層を付加しようとする
と、その層厚を稼ぐために、第４のエピタキシャル層を
成長させる温度範囲を広く取らざるを得なくなる。従っ
て上記で説明したようにｎ型ＧａＡｌＡｓ層の成長開始
部分ではＴｅ濃度、即ちキャリヤ濃度が低くなり、成長
終了部分ではキャリヤ濃度が高くなってしまう。キャリ
ヤ濃度が低すぎると素子のＶＦが上昇し、高すぎると結
晶性が損なわ出力が低下してしまうので、この厚いｎ型
ＧａＡｌＡｓ層のキャリヤ濃度を最適化する事は困難で
ある。

【０００６】一方、ｐ型のドーパント（アクセプタ）と
して一般的に使用されているＺｎは偏析係数の温度依存
性が小さいので成長温度幅を大きくしてもエピタキシャ
ル層内のキャリヤ濃度変化は小さい。

【０００７】以上のことから、前記のＤＤＨ構造の、第
４のエピタキシャル層はＤＨ構造のｐ型クラッド層側に
厚いｐ型ＧａＡｌＡｓ層として付加する方が有利であ
る。

【０００８】

【発明が解決しようとする課題】前記第４のエピタキシ
ャル層をｐ型クラッド層側に付加したＤＤＨ構造の採用
により素子化工程におけるハンドリングが容易となり生
産性が高まったが、発光出力の面では高度化した市場要
求を十分に満足させるものではなかった。すなわち、こ
の構造では出力とＶＦ（順方向電圧）がトレードオフの
関係になり、出力の上昇とともにＶＦも上昇してしまう
といった問題が生じている。

【０００９】本発明はこれらの問題を解決し、ＶＦに関
する要求レベルを満足し、かつ高出力が得られる、赤外
ＬＥＤ用エピタキシャルウェハ、赤外ＬＥＤ、該ＬＥＤ
を組み込んだ光通信、空間伝送機器を提供することを目
的とする。

【００１０】

【課題を解決するための手段】ＤＤＨ構造のＬＥＤとし
て図１のような構造が知られている。この構造はｎ型基
板を使用して徐冷法によりによりｎ型クラッド層１から
順次積層し、基板を除去した後、ｎ型クラッド層１側
（＝成長開始部分）を上側にしてＬＥＤを作製する。

【００１１】図１の構造において、高出力化の要因につ
いて鋭意、研究を進めたところ、ｎ型クラッド層１のキ
ャリヤ濃度を１〜３×１０¹⁷ｃｍ^-3範囲内にすると出力
が格段に向上することが明らかになった。しかし前述の
ように、ｎ型クラッド層のキャリヤ濃度を下げたために
ＬＥＤのＶＦが上昇してしまう。本発明者は、ＶＦが上
昇する要因についてさらに検討を進めたところ、ＶＦを
決める要因としてはｎ型クラッド層の抵抗値よりも、ｎ
型クラッド層とその表面に形成する電極間の抵抗値が高
いことが原因であることを見出した。このｎ型クラッド
層表面の抵抗を下げる方法について検討したところ、図
２に示すようにｎ型ＧａＡｓ基板上にｎ型クラッド層６
を成長する前に、キャリヤ濃度が５×１０¹⁷ｃｍ^-3程度
のｎ型ＧａＡｌＡｓ層５を成長させ、その後にｎ型クラ
ッド層６を成長した構造にすると、発光の高出力化を維
持したままＶＦを下げられることを見出し本発明を完成
させた。

【００１２】即ち、本願第１の発明は、ｎ型ＧａＡｓ基
板上に、第１のｎ型ＧａＡｌＡｓ層、キャリヤ濃度が１
〜３×１０¹⁷ｃｍ^-3の範囲内のｎ型ＧａＡｌＡｓクラッ
ド層、発光波長が８５０〜９００ｎｍの範囲内であるｐ
型ＧａＡｌＡｓ活性層、ｐ型ＧａＡｌＡｓクラッド層、
及び第１のｐ型ＧａＡｌＡｓ層を、液相エピタキシャル
成長法により順次積層した後に、前記ｎ型ＧａＡｓ基板
を除去することを特徴とする半導体ＬＥＤ用エピタキシ
ャルウェハに関する。

【００１３】図２の構造において、第１のｎ型ＧａＡｌ
Ａｓ層５とｎ型クラッド層６との間にｐ反転層が形成さ
れ、このエピタキシャルウェハから作製したＬＥＤがサ
イリスタ不良を示すことがあった。この反転層が形成さ
れる原因について鋭意研究を進めたところ、ｎ型クラッ
ド層６の成長開始部分では成長が急速に進むため、本
来、偏析係数が小さい炭素が、界面から２μｍ以内の領
域でスパイク状に濃度が高くなっていることが原因であ
ることがわかった。この急速成長に起因する炭素濃度ス
パイクはサイリスタが発生していないＬＥＤからも検出
されたが、比較検討した結果、この領域における炭素濃
度のスパイクのピークが３×１０¹⁷原子／ｃｍ³以下の
場合はサイリスタ不良とはならないことを見出した。

【００１４】従って、本願第２の発明は、前記ｎ型Ｇａ
ＡｌＡｓクラッド層の、第１のｎ型ＧａＡｌＡｓ層との
界面から２μｍ以内の領域における炭素濃度の極大値
が、１×１０¹⁷原子／ｃｍ³未満であることを特徴とす
る請求項１に記載の半導体ＬＥＤ用エピタキシャルウェ
ハに関する。

【００１５】図２の構造のＬＥＤで更に発光出力の向上
について検討したところ、クラッド層の成長開始部分と
成長終了部分とのＡｌ組成比の差をそれぞれ０．０２以
内とすると発光出力の更なる向上がはかられることがわ
かった。

【００１６】従って、本願の第３の発明は、前記ｎ型Ｇ
ａＡｌＡｓクラッド層及びｐ型ＧａＡｌＡｓクラッド層
の、成長開始位置と成長終了位置のＡｌ組成比の差が、
それぞれ０．０２未満であることを特徴とする請求項１
または２に記載の半導体ＬＥＤ用エピタキシャルウェハ
に関する。

【００１７】本発明は、上記の半導体ＬＥＤ用エピタキ
シャルウェハの製造方法を用いて半導体ＬＥＤ用エピタ
キシャルウェハ及びＬＥＤを製造することにより、特に
高出力の赤外ＬＥＤを得ることができる。特に本発明の
ＬＥＤを、光通信や空間伝送用途に使用すると、従来得
られにくかった大容量のデータ伝送、長距離データ伝送
に対応できる光通信、空間伝送機器を製造することがで
きる。

【００１８】従って、本願第４の発明は、請求項１〜３
の何れか１項に記載の半導体ＬＥＤ用エピタキシャルウ
ェハを用いて作製したＬＥＤ、本願第５の発明は、請求
項４に記載のＬＥＤを用いた光通信、空間伝送機器に関
する。

【００１９】

【実施例】本発明を、実施例を用いて更に詳しく説明す
る。

【００２０】液相エピタキシャル成長装置内に、表１に
示すような配合でＧａメタル、ＧａＡｓ多結晶、金属Ａ
ｌ、及びドーパントを入れた５つの黒鉛製ルツボをセッ
トした。液相エピタキシャル成長を行う際の各ルツボで
の基板の浸漬温度、分離温度は表１の条件とした。

【００２１】

【表１】 実際の成長は以下のように行った。黒鉛製の基板ホルダ
ーにｎ型ＧａＡｓ基板をセットした。これらを石英反応
管にセットし、水素気流中で９４０℃まで加熱してルツ
ボ中の原料を完全に溶解させた。

【００２２】反応系の温度を９０５℃まで降温し、基板
ホルダーを移動させてＧａＡｓ基板と第１メルトを接触
させた。この状態で系の温度を８８５℃まで１℃／分の
割合で降温して第１のｎ型ＧａＡｌＡｓ層を成長した。
系の温度が８８５℃に到達した後、基板ホルダーを再び
移動して第１メルトから分離し第２メルトと接触させ
た。以下同様の手順で表１に示した温度範囲で各エピタ
キシャル層を成長させた。

【００２３】エピタキシャル成長終了後、成長装置を室
温まで冷却し、エピタキシャルウェハを取り出した。図
２の、第１のｐ型層５の表面を耐酸シートで保護して、
アンモニア−過酸化水素系エッチャントでＧａＡｓ基板
を選択的に除去した後、ウェーハ両面にＡｕ電極を形成
し、ダイシングで３５０μｍ角に分離して素子とした。
作製された素子の発光波長は８７０ｎｍ、またｎ型Ｇａ
ＡｌＡｓクラッド層の成長開始位置と成長終了位置のＡ
ｌ組成比の差は０．０１、ｐ型ＧａＡｌＡｓクラッド層
の成長開始位置と成長終了位置のＡｌ組成比の差は０．
０１であった。

【００２４】図３に図１、図２に示したＬＥＤの、ｎ型
クラッド層のキャリヤ濃度とＶＦの関係を示す。図中、
黒四角は図１の構造の素子における結果、白抜きの丸
は、本発明の、図２の構造の素子における結果を示す。
なお、図１に示した構造は、上述の成長工程のうち、第
１メルトを省略した条件で成長させた。

【００２５】図３から明らかなように、本発明の構造の
素子とすることにより、従来構造に比べＶＦが低減でき
ることがわかる。ＶＦに関してエピタキシャル層の直列
抵抗の寄与が大きいとすると、図２の構造は図１の構造
に第１のｎ型ＧａＡｌＡｓ層５を付加したものであるの
で、こちらの方がＶＦは高くなるはずだが、結果として
は図３に示すように図２の構造の方が、ＶＦが低い。こ
のことからＶＦを決める要因としては、素子表面の電極
とエピタキシャル層との界面の寄与が大きく、これが第
１のｎ型ＧａＡｌＡｓ層５を付加することにより改善さ
れたことがわかる。

【００２６】図４に図２の構造におけるｎ型クラッド層
６のキャリヤ濃度とＬＥＤ出力の関係を示す。この図よ
りキャリヤ濃度を下げると出力が上昇することがわかる
が、図３と比較すると明らかなように、出力の上昇とと
もにＶＦも上昇してしまう。図３に示したＶＦの上限値
と図４に示した出力の目標値を同時に満足するｎ型クラ
ッド層のキャリヤ濃度は図３、図４の比較により１〜３
×１０¹⁷ｃｍ^-3の範囲内であることがわかる。

【００２７】図５にサイリスタ不良の発生した図２の構
造の、ＬＥＤのＳＩＭＳ分析結果を示す。この図から明
らかなように、第１のｎ型ＧａＡｌＡｓ層とｎ型クラッ
ド層との界面で、炭素濃度のピークが存在していること
がわかる。これはｎ型クラッド層積層開始時の析出が不
安定なためと考えられる。アクセプタである炭素がこの
部分で高くなるためｎ型層内で反転構造が形成される。
この炭素濃度のスパイクを解消する方法としては、ｎ型
クラッド層のキャリヤ濃度を上げて補償することも考え
られるが、前記のようにｎ型クラッド層のキャリヤ濃度
には最適範囲があるため、それを越える量をドープする
ことは特性上不利である。

【００２８】図５に示した炭素濃度のピークを解消する
方法について種々の検討を重ねた結果、第１のｎ型Ｇａ
ＡｌＡｓ層の成長が終了してからｎ型クラッド層成長用
メルトへ漬換えるまでの時間を延長すると、このピーク
高さが減少することがわかった。これは、漬換え前の等
温保持中にメルトの過飽和分が析出する結果、漬換え時
にｎ型クラッド層成長用メルトの過飽和分が減少して成
長開始時の不安定さが解消されるためと考えられる。

【００２９】図６にｎ型クラッド層用メルトへの漬換え
前の等温保持時間と、図５に示した領域の炭素濃度ピー
ク高さとの関係を示す。図６において、白抜きの丸はサ
イリスタの発生しないもの、黒丸はサイリスタの発生し
たものを示す。この結果から、前述の漬換え前の等温保
持時間を３０分以上１００分以下として炭素ピーク高さ
を１×１０¹⁷原子／ｃｍ³未満に制御すればサイリスタ
不良を発生させないことがわかる。

【００３０】

【発明の効果】本発明の請求項１に記載した製造方法に
よれば、ＤＤＨ構造のＬＥＤにおいてもＶＦを低減した
高出力の赤外ＬＥＤ用エピタキシャルウェハを提供する
ことが可能となった。

【００３１】特に請求項２に記載したように、ｎ型クラ
ッド層の、第１のｎ型層との界面から２μｍ以内の領域
における炭素濃度の極大値を、１×１０¹⁷原子／ｃｍ³
未満とすることによりＬＥＤの更なる高出力化をはかる
ことが可能となった。

【００３２】また請求項３に記載の構成により、更に高
出力化を実現する半導体ＬＥＤ用エピタキシャルウェハ
を提供することができた。

【００３３】特に本発明のエピタキシャルウェハを用い
て製造されたＬＥＤは、赤外線を利用した光通信や空間
伝送用途に適しており、本発明の高出力赤外ＬＥＤを組
み込んだ光通信、空間伝送機器により、大容量データ伝
送、長距離データ伝送が可能となった。

【図面の簡単な説明】

【図１】従来のＤＤＨ構造ＬＥＤを模式的に示す。

【図２】本発明のＤＤＨ構造ＬＥＤを模式的に示す。

【図３】ｎ型クラッド層のキャリヤ濃度とＶＦの関係を
示す。図中、黒四角は図１の構造における結果、白抜き
の丸は図２の構造における結果を示す。

【図４】ｎ型クラッド層のキャリヤ濃度と素子出力の関
係を示す。

【図５】サイリスタ不良の発生した素子の、第１のｎ型
ＧａＡｌＡｓ層とｎ型クラッド層界面付近の炭素濃度プ
ロファイルを示す。

【図６】ｎ型クラッド層メルト浸漬前の等温保持時間
と、第１のｎ型ＧａＡｌＡｓ層とｎ型クラッド層との界
面付近の炭素濃度の関係を示す。

【符号の説明】

１ ｎ型クラッド層（ＧａＡｌＡｓ） ２ ｐ型活性層（ＧａＡｌＡｓ） ３ ｐ型クラッド層（ＧａＡｌＡｓ） ４ 第１のｐ型層（ＧａＡｌＡｓ） ５ 第１のｎ型層（ＧａＡｌＡｓ） ６ ｎ型クラッド層（ＧａＡｌＡｓ） ７ ｐ型活性層（ＧａＡｌＡｓ） ８ ｐ型クラッド層（ＧａＡｌＡｓ） ９ 第１のｐ型層（ＧａＡｌＡｓ） １０ 図１の構造におけるｎ型クラッド層キャリヤ濃度
とＶＦ（５００ｍＡ）との関係 １１ 図２の構造におけるｎ型クラッド層キャリヤ濃度
とＶＦ（５００ｍＡ）との関係

フロントページの続き Ｆターム(参考） 4G077 AA02 AB01 BE45 CG01 ED06 EF03 HA02 5F041 AA04 CA04 CA35 CA36 CA53 CA63 CA67 CA74 CA76 FF14 5F053 AA03 AA25 BB04 DD05 FF02 GG01 HH04 JJ01 JJ03 KK02 KK04 KK08 LL02 RR03 RR11

Claims (5)

【特許請求の範囲】
1. 【請求項１】ｎ型ＧａＡｓ基板上に、第１のｎ型Ｇａ
   _1-X1Ａｌ_X1Ａｓ層、キャリヤ濃度が１〜３×１０¹⁷ｃｍ
   ^-3の範囲内のｎ型Ｇａ_1-X2Ａｌ_X2Ａｓクラッド層、発光
   波長が８５０〜９００ｎｍの範囲内であるｐ型Ｇａ_1-X3
   Ａｌ_X3Ａｓ活性層、ｐ型Ｇａ_1-X4Ａｌ_X4Ａｓクラッド
   層、及び第１のｐ型Ｇａ_1-X5Ａｌ_X5Ａｓ層を、液相エピ
   タキシャル成長法により順次積層した後に、前記ｎ型Ｇ
   ａＡｓ基板を除去することを特徴とする半導体発光素子
   用エピタキシャルウェハ。
2. 【請求項２】ｎ型Ｇａ_1-X2Ａｌ_X2Ａｓクラッド層の、第
   １のｎ型Ｇａ_1-X1Ａｌ_X1Ａｓ層との界面から２μｍ以内
   の領域における炭素濃度の極大値が、１×１０¹⁷原子／
   ｃｍ³未満であることを特徴とする請求項１に記載の半
   導体発光素子用エピタキシャルウェハ。
3. 【請求項３】ｎ型Ｇａ_1-X2Ａｌ_X2Ａｓクラッド層及びｐ
   型Ｇａ_1-X4Ａｌ_X4Ａｓクラッド層の、成長開始位置と成
   長終了位置のＡｌ組成比の差が、それぞれ０．０２未満
   であることを特徴とする請求項１または２に記載の半導
   体発光素子用エピタキシャルウェハ。
4. 【請求項４】請求項１〜３の何れか１項に記載の半導体
   発光素子用エピタキシャルウェハを用いて作製した発光
   素子。
5. 【請求項５】請求項４に記載の発光素子を用いた光通
   信、空間伝送機器。