JP4569311B2

JP4569311B2 - 半導体レーザの製造方法

Info

Publication number: JP4569311B2
Application number: JP2005041118A
Authority: JP
Inventors: 秀俊小林
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2005-02-17
Filing date: 2005-02-17
Publication date: 2010-10-27
Anticipated expiration: 2025-02-17
Also published as: JP2006228984A

Description

本発明は、半導体レーザの製造方法に関する。

活性層を含むメサ部を有する半導体レーザの製造方法として、ウェットエッチングによりメサ部を形成する方法が知られている（例えば特許文献１〜３参照）。
特開平４−１３７６８６号公報特開平３−１１２１８５号公報特開平７−０５８４１２号公報

しかしながら、ウェットエッチングによりメサ部を形成する場合、活性層の幅を制御することは通常困難である。活性層の幅がばらつくと半導体レーザのレーザ特性もばらついてしまうので、活性層の幅を高精度に制御する方法が望まれている。

活性層の形成に選択成長を用いない場合、活性層は、通常以下のように形成される。まず、エピタキシャル成長法を用いて積層体を形成する。次に、積層体上に、絶縁体からなるマスクを形成する。続いて、マスクを用いて積層体をウェットエッチング又はドライエッチングすることにより、幅１．０μｍ以下の活性層を含むメサ部を形成する。このようなメサ部を形成することにより、多モード発振を抑制する等、レーザ特性を安定化させている。

しかしながら、ドライエッチングによりメサ部を形成する場合には活性層にダメージが生じてしまう。また、ウェットエッチングによりメサ部を形成する場合には、通常サイドエッチング量の制御が困難であるので、活性層の幅を制御することが困難となる。ウェットエッチングによりメサ部を形成する場合、活性層よりもサイドエッチングレートが大きい半導体層を活性層とマスクとの間に配置することにより活性層の幅を制御することが考えられる。このような半導体層の材料は、エッチングリード材料と言われる。ところが、このような半導体層のサイドエッチングレートは、例えば、その膜質又は当該半導体層とマスクとの密着性等に依存する。このように、活性層の幅を制御する方法には未だ改善の余地がある。

そこで、本発明は、活性層の幅を高精度に制御できる半導体レーザの製造方法を提供することを目的とする。

上述の課題を解決するため、本発明の半導体レーザの製造方法は、活性層を含むメサ部を有する半導体レーザの製造方法であって、（ａ）活性層を形成するための半導体膜上に、活性層の幅に対応する幅の開口を有するキャップ層を形成するキャップ層形成工程と、（ｂ）開口に埋め込まれ開口の幅よりも大きい幅を有するマスクを形成するマスク形成工程と、（ｃ）マスクを用いて、キャップ層及び半導体膜をウェットエッチングすることによりメサ部を形成するメサ部形成工程とを含む。

本発明の半導体レーザの製造方法では、開口に埋め込まれたマスクを用いてウェットエッチングすることによりメサ部を形成するので、開口の幅を制御することにより活性層の幅を高精度に制御できる。

また、開口はドライエッチングにより形成されることが好ましい。この場合、開口の幅を高精度に制御できる。

また、開口はウェットエッチングにより形成されることが好ましい。この場合、開口を簡便に形成できる。

また、メサ部は、臭素とメタノールとの混合液を用いて形成されることが好ましい。この場合、半導体膜のサイドエッチングレートと、キャップ層のサイドエッチングレートとの比率を調整し易くなる。

本発明の半導体レーザの製造方法によれば、活性層の幅を高精度に制御できる。

以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。

図１〜図４は、本実施形態に係る半導体レーザの製造方法の各工程を模式的に示す工程断面図である。半導体レーザは、例えば、下記各工程を順に経ることによって製造される。

（積層工程）
まず、図１(ａ)に示されるように、例えば、第１導電型の半導体基板１上に、第１導電型の半導体膜２、後述する活性層３ａを形成するための半導体膜３、第２導電型の半導体膜４及びキャップ膜５を順次積層する。半導体基板１は、例えば、Ｓｎ又はＳ等がドーピングされたｎ型のＩｎＰ基板である。この場合、ＩｎＰ基板の主面は（１００）面であることが好ましい。

半導体膜２は、例えばＯＭＶＰＥ法又はＭＢＥ法等を用いて半導体基板１上に結晶成長される。半導体膜２は、例えばＳｉ等がドーピングされたｎ型のＩｎＰバッファ層である。このＩｎＰバッファ層を形成する際の原料としては、例えば、ＳｉＨ_４、Ｓｉ_２Ｈ_８、ＰＨ_３、トリメチルインジウム（ＴＭＩ）、トリエチルインジウム（ＴＥＩ）等を使用することができる。

半導体膜３は、例えば、分離閉じ込めヘテロ構造（ＳＣＨ：Separate Confinement Heterostructure）層、ウエル層及びバリア層からなる多重量子井戸（ＭＱＷ）構造を有する。分離閉じ込めヘテロ構造層、ウエル層及びバリア層の組成は、所望のレーザ特性（例えば発振波長等）に応じて適宜調整されることが好ましい。分布帰還型(ＤＦＢ)レーザを作製する場合は、このＭＱＷ構造の上あるいは下に、所望の発振波長で半導体レーザを発振させるような回折格子を作製するとよい。

半導体膜４は、例えばＺｎ又はＢｅ等がドーピングされたｐ型のＩｎＰクラッド層である。キャップ膜５は、第２導電型の半導体膜であり、例えばＺｎ又はＢｅ等がドーピングされたｐ型のＧａＩｎＡｓ層である。

（レジストマスク形成工程）
次に、図１(ｂ)に示されるように、例えば、キャップ膜５上に絶縁膜６を形成し、絶縁膜６上に、幅ｗ１の開口７ａを有するレジストマスク７を形成する。絶縁膜６は、例えばＳｉＯ_２からなる。絶縁膜６の厚さは、例えば１００ｎｍである。

レジストマスク７の開口７ａのパターン形状は、例えば、ライン状であってもよいし、ストライプ状であってもよい。レジストマスク７は、例えば以下のように形成される。まず、厚さ１μｍのレジスト膜を絶縁膜６上に塗布する。続いて、レジスト膜に、開口７ａのパターン形状に対応するパターンを有するフォトマスクを介して光を照射する。その後、露光されたレジスト膜を現像することによりレジストマスク７を形成する。フォトマスクとしては、例えば、開口７ａのパターン形状と同じパターンを有する等倍のフォトマスク、開口７ａのパターン形状と相似形のパターンを有するレチクル等を用いることができる。レチクルのパターンの幅は、例えば、ステッパ等の露光装置に依存する縮尺に応じた倍率を幅ｗ１に乗じた値である。

（絶縁マスク形成工程）
次に、図１(ｃ)に示されるように、レジストマスク７を用いて、絶縁膜６をドライエッチング又はウェットエッチングすることにより、キャップ膜５上に絶縁マスク６ａを形成する。絶縁マスク６ａは、レジストマスク７の開口７ａの幅ｗ１に対応する幅ｗ１の開口６ｂを有する。レジストマスク７の開口７ａの幅ｗ１と、絶縁マスク６ａの開口６ｂの幅ｗ１は略同じであることが好ましい。絶縁マスク６ａを形成した後、レジストマスク７を除去し、必要に応じてアッシング処理を行う。

（キャップ層形成工程）
次に、図２(ａ)に示されるように、絶縁マスク６ａを用いて、キャップ膜５をドライエッチング又はウェットエッチングすることにより、半導体膜４上にキャップ層５ａを形成する。キャップ層５ａは、半導体膜３から形成される後述の活性層３ａの幅ｗ３（図３(ｂ)参照）に対応する幅ｗ１の開口（溝）５ｄを有する。開口５ｄは、ライン状であってもよいし、ストライプ状であってもよい。本実施形態において、キャップ層５ａの開口５ｄの幅ｗ１は、絶縁マスク６ａの開口６ｂの幅ｗ１に対応し、例えば略同じであることが好ましい。

開口５ｄがドライエッチングにより形成される場合、開口５ｄの幅ｗ１を高精度に制御することができる。ドライエッチングでは、例えば、塩素ガス（Ｃｌ_２）、水素ガス（Ｈ_２）、メタンガス（ＣＨ_４）等が好適に用いられる。

開口５ｄがウェットエッチングにより形成される場合、開口５ｄを簡便に形成することができる。ウェットエッチングでは、例えば、リン酸系エッチャントが好適に用いられる。リン酸系エッチャントを用いると、半導体膜４がＩｎＰからなる場合に半導体膜４が殆どエッチングされず、キャップ層５ａがＧａＩｎＡｓからなる場合にキャップ層５ａをエッチングできる。リン酸系エッチャントの組成比は、リン酸：過酸化水素水：水＝５：１：４０であることが好ましい。

（絶縁膜形成工程）
次に、図２(ｂ)に示されるように、キャップ層５ａ及び半導体膜４上に絶縁膜８を形成する。絶縁膜８は、キャップ層５ａの開口５ｄを埋め込むように形成される。絶縁膜８は、例えば厚さ３００ｎｍのＳｉＮ膜である。

（マスク形成工程）
次に、図２(ｃ)に示されるように、例えば、絶縁膜８をエッチングすることにより、開口５ｄに埋め込まれたマスク８ａをキャップ層５ａ及び半導体膜４上に形成する。開口５ｄにはマスク８ａの一部が埋め込まれている。マスク８ａは絶縁材料からなる。マスク８ａのパターン形状は、例えば、ライン状であってもよいし、ストライプ状であってもよい。マスク８ａは、開口５ｄの幅ｗ１よりも大きい幅ｗ２を有する。幅ｗ２は、例えば、３．５〜４．０μｍであることが好ましい。庇の幅は、例えば、約１．２５〜１．５μｍであることが好ましい。

マスク８ａは、例えば以下のように形成される。まず、絶縁膜８上に厚さ１．５μｍのレジスト膜を形成する。続いて、フォトリソグラフィー法を用いてレジスト膜をパターニングすることにより、幅ｗ２を有するマスク８ａを形成する。

（メサ部形成工程）
次に、図３(ａ)に示されるように、マスク８ａを用いてキャップ層５ａをウェットエッチングすることにより、キャップ層５ｂを形成する。キャップ層５ｂは、例えば、マスク８ａの庇の下に位置するキャップ層５ａの一部分である。ウェットエッチングに用いるエッチャントとしては、例えば、上述のリン酸系エッチャント等が挙げられる。リン酸系エッチャントは、ＧａＩｎＡｓをエッチングする一方でＩｎＰを殆どエッチングしない。よって、リン酸系エッチャントを用いると、半導体膜４がＩｎＰからなる場合に半導体膜４が殆どエッチングされず、キャップ層５ａがＧａＩｎＡｓからなる場合にキャップ層５ａをエッチングできる。

次に、図３(ｂ)に示されるように、マスク８ａを用いて、キャップ層５ｂ、半導体膜４、半導体膜３、半導体膜２及び半導体基板１をウェットエッチングすることにより、メサ部２０を形成する。メサ部２０は、半導体膜２がウェットエッチングされた半導体層２ａ、半導体膜３がウェットエッチングされた活性層３ａ、及び、半導体膜４がウェットエッチングされた半導体層４ａを含む。半導体基板１はウェットエッチングされて半導体基板１ａとなる。

ウェットエッチングを行うと、キャップ層５ｂがサイドエッチングにより徐々にエッチングされる。このとき、半導体膜４、半導体膜３及び半導体膜２は、例えば、キャップ層５ｂのサイドエッチングレートＳＲ２に応じてサイドエッチングされる。ところが、キャップ層５ｂが殆ど消失すると、マスク８ａがエッチングマスクとなるので、半導体膜４、半導体膜３及び半導体膜２のサイドエッチングレートＳＲ１は低下する。したがって、得られる活性層３ａの幅ｗ３の制御性を向上することができる。半導体膜４、半導体膜３及び半導体膜２のサイドエッチングレートＳＲ１とは、例えば、半導体膜４、半導体膜３及び半導体膜２のサイドエッチングレートの平均値である。また、活性層３ａの幅ｗ３は、例えば、１μｍ以下である。活性層３ａの幅ｗ３とは、例えば、厚み方向における活性層３ａの中間地点における幅である。

なお、マスク８ａが結晶方位［０１１］に沿って延びている場合、マスク８ａの庇の下に、結晶方位［０１１］に沿ってキャップ層５ｂの一部５ｃが残存する場合がある。

メサ部２０は、臭素とメタノールとの混合液を用いて形成されることが好ましい。この場合、半導体膜２、半導体膜３及び半導体膜４のサイドエッチングレートＳＲ１と、キャップ層５ｂのサイドエッチングレートＳＲ２との比率を調整し易くなる。さらに、半導体膜２、半導体膜３及び半導体膜４がＩｎＰ系材料からなり、キャップ層５ｂがＧａＩｎＡｓ系材料からなる場合、サイドエッチングレートＳＲ２はサイドエッチングレートＳＲ１より大きくなる。この場合、サイドエッチングレートＳＲ１は、キャップ層５ｂが存在しているときには大きく、キャップ層５ｂが殆ど消失すると小さくなる。よって、キャップ層５ｂが消失すると半導体膜３がサイドエッチングされ難くなるので、活性層３ａの幅ｗ３を更に高精度に制御することができる。また、臭素とメタノールとの混合液を用いると、半導体膜２、半導体膜３及び半導体膜４の深さ方向のエッチングレートＤＲと、サイドエッチングレートＳＲ１との比率を、例えば、ＤＲ：ＳＲ１＝２：１に調整できる。

（メサ部埋め込み工程）
次に、図３(ｃ)に示されるように、メサ部２０の両側面２０ａ，２０ａ上に、第２導電型の半導体膜９及び第１導電型の半導体膜１０を順に形成する。これにより、メサ部２０は半導体膜９及び半導体膜１０によって埋め込まれる。半導体膜９は、例えばｐ型のＩｎＰ膜であり、半導体膜１０は、例えばｎ型のＩｎＰ膜である。半導体膜９及び半導体膜１０は、例えば、ＯＭＶＰＥ法又はＭＢＥ法により形成される。ＯＭＶＰＥ法では、ｐ型のドーパントとして例えばＺｎ等が用いられ、ｎ型のドーパントとして例えばＳｉ等が用いられる。ＭＢＥ法では、ｐ型のドーパントとして例えばＢｅ等が用いられ、ｎ型のドーパントとして例えばＳｉ等が用いられる。半導体膜９及び半導体膜１０を形成した後、マスク８ａを除去する。

（電極形成工程）
次に、図４(ａ)に示されるように、例えば、第２導電型の半導体層１１及び第２導電型のコンタクト層１２を順にメサ部２０上に形成する。半導体層１１は、例えばｐ型のＩｎＰクラッド層である。半導体層１２は、例えばp型のＧａＩｎＡｓコンタクト層、又はp型のＧａＩｎＡｓＰコンタクト層である。半導体層１１及び半導体層１２は、例えば、ＯＭＶＰＥ法又はＭＢＥ法により形成される。半導体層１１及び半導体層１２にドープされるドーパントとしては、例えば、上述のメサ部埋め込み工程における種々のドーパントが用いられる。

続いて、半導体基板１ａ、半導体膜９及び半導体膜１０をエッチングすることにより半導体基板１ｂ、半導体膜９ａ及び半導体膜１０ａを形成する。このとき、半導体基板１ｂ、半導体膜９ａ及び半導体膜１０ａの側面にはトレンチ１３が形成されるので、寄生容量を低減できる。

続いて、半導体層１２上に電流狭窄層１４を形成する。電流狭窄層１４は、例えばＳｉＯ_２からなり、開口１４ａを有している。さらに、電流狭窄層１４上に第１の電極１５を形成する。電極１５は、開口１４ａに埋め込まれる。電極１５は、例えばＴｉ／Ｐｔ／Ａｕ等を用いて形成される。その後、電極１５上に、例えばＡｕからなるメッキ層１６を形成する。

次に、図４(ｂ)に示されるように、例えば、半導体基板１ｂの裏面１ｄを削ることにより、厚さ１００μｍ以下の半導体基板１ｃを形成する。その後、半導体基板１ｃの裏面１ｅ上に第２の電極１７を形成する。電極１７は、例えばＡｕＧｅ／Ｎｉ／Ａｕ等を用いて形成される。

続いて、必要に応じて、半導体基板１ｃを３００μｍ以下×２５０μｍ以下のサイズのチップに細分化してもよい。このようなチップは、例えば、直径３．８ｍｍのパッケージに実装された後、ＬＣコネクタによって光ファイバと結合可能なようにＴＯＳＡ（Transmitter Optical Sub-Assembly）タイプのモジュールに実装される。

以上説明したように、本実施形態の半導体レーザの製造方法を用いると、図４(ｂ)に示されるように、活性層３ａを含むメサ部２０を有する半導体レーザ１００が製造される。この半導体レーザの製造方法では、上述のように、キャップ層５ａの開口５ｄに埋め込まれたマスク８ａを用いてメサ部２０を形成するので、開口５ｄの幅ｗ１を制御することにより活性層３ａの幅ｗ３を高精度に制御できる。半導体レーザ１００は、例えば、伝送速度４ＧＨｚ以上の光通信に好適に用いられる。

以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。

例えば、レジストマスク７及び絶縁マスク６ａを用いずに、半導体膜４上にキャップ層５ａを形成するとしてもよい。

本実施形態に係る半導体レーザの製造方法の各工程を模式的に示す工程断面図である。本実施形態に係る半導体レーザの製造方法の各工程を模式的に示す工程断面図である。本実施形態に係る半導体レーザの製造方法の各工程を模式的に示す工程断面図である。本実施形態に係る半導体レーザの製造方法の各工程を模式的に示す工程断面図である。

符号の説明

３…半導体膜、５ａ…キャップ層、５ｄ…開口、ｗ１…開口の幅、８ａ…マスク、ｗ２…マスクの幅、３ａ…活性層、ｗ３…活性層の幅、２０…メサ部、１００…半導体レーザ。

Claims

活性層を含むメサ部を有する半導体レーザの製造方法であって、
前記活性層を形成するための半導体膜上に、前記活性層の幅に対応する幅の開口を有するキャップ層を形成するキャップ層形成工程と、
前記開口に埋め込まれ前記開口の前記幅よりも大きい幅を有するマスクを形成するマスク形成工程と、
前記マスクを用いて、前記キャップ層及び前記半導体膜をウェットエッチングすることにより前記メサ部を形成するメサ部形成工程と、
を含む、半導体レーザの製造方法。
前記開口はドライエッチングにより形成される、請求項１に記載の半導体レーザの製造方法。
前記開口はウェットエッチングにより形成される、請求項１に記載の半導体レーザの製造方法。
前記メサ部は、臭素とメタノールとの混合液を用いて形成される、請求項１〜３のいずれか一項に記載の半導体レーザの製造方法。