JP4563834B2 - データ通信システム - Google Patents
データ通信システム Download PDFInfo
- Publication number
- JP4563834B2 JP4563834B2 JP2005028704A JP2005028704A JP4563834B2 JP 4563834 B2 JP4563834 B2 JP 4563834B2 JP 2005028704 A JP2005028704 A JP 2005028704A JP 2005028704 A JP2005028704 A JP 2005028704A JP 4563834 B2 JP4563834 B2 JP 4563834B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- error correction
- correction code
- ecc
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
発明の実施の形態1の構成をDMA(Direct Memory Access)機能付きデータ通信システムに応用した例である。
上述の例では、データ送信時にエラー訂正コード生成手段がエラー訂正コードを生成し、データ受信時にエラー訂正手段がエラーの訂正を行ったが、これをいずれか一方だけ行う構成にしてもよい。
10 CPU
11 書き込み先選択回路
12 ECC生成回路
13 RAM
130 データ部
131 ECC部
14 読み出し元選択回路
15 ECC訂正回路
16 シリアル通信回路
160 送信データ記憶部
161 送信ECC記憶部
162 受信データ記憶部
163 受信ECC記憶部
2 データ通信システム
20 CPU
21 ECC生成回路
22 RAM
220 データ部
221 ECC部
222 データ部
223 ECC部
23 制御回路
24 シリアル通信回路
240 送信データ記憶部
241 送信ECC記憶部
242 受信データ記憶部
243 受信ECC記憶部
25 ECC訂正回路
3 データ通信システム
30 CPU
31 書き込み先選択回路
32 ECC生成回路
33 RAM
34 ECC訂正回路
35 読み出し元選択回路
36 シリアル通信回路
330 データ部
331 ECC部
360 受信データ記憶部
361 送信データ記憶部
Claims (8)
- データに基づいてエラー訂正コードを生成するエラー訂正コード生成手段と、
前記エラー訂正コード生成手段により生成されたエラー訂正コードと、当該エラー訂正コードに対応するデータとを互いに関連付けて格納する記憶手段と、
前記記憶手段に格納されたエラー訂正コードに基づいて当該エラー訂正コードに対応するデータの訂正を行うエラー訂正手段と、
前記エラー訂正コード生成手段によって生成されたエラー訂正コードと当該エラー訂正コードと対応するデータを外部に送信するデータ送信手段と、
外部より送信されたエラー訂正コードと当該エラー訂正コードと対応するデータを受信するデータ受信手段と、
書き込み先を前記記憶手段と前記データ送信手段から選択し、選択した書き込み先に前記エラー訂正コード生成手段により生成されたエラー訂正コードと、当該エラー訂正コードに対応するデータとを互いに関連付けて書き込む書き込み先選択手段とを備え、
前記エラー訂正手段は、前記データ受信手段により受信されたエラー訂正コードに基づいて当該エラー訂正コードと対応するデータの訂正を行うデータ通信システム。 - 前記書き込み先選択手段は、入力した選択信号に基づいて書き込み先を決定することを特徴とする請求項1記載のデータ通信システム。
- 前記データ通信システムは、更に、
読み出し元を前記記憶手段と前記受信手段から選択し、選択した読み出し元からエラー訂正コードと当該エラー訂正コードと対応するデータを入力し、前記エラー訂正手段に出力する読み出し元選択手段を備えることを特徴とする請求項1または2記載のデータ通信システム。 - 前記読み出し元選択手段は、入力した選択信号に基づいて読み出し元を決定することを特徴とする請求項3記載のデータ通信システム。
- 前記データ送信手段及びデータ受信手段は、シリアル通信によるデータ送信及びデータ受信を行うことを特徴とする請求項1乃至4いずれかに記載のデータ通信システム。
- データに基づいてエラー訂正コードを生成するエラー訂正コード生成手段と、
前記エラー訂正コード生成手段により生成されたエラー訂正コードと、当該エラー訂正コードに対応するデータとを互いに関連付けて格納する記憶手段と、
前記記憶手段に格納されたエラー訂正コードに基づいて当該エラー訂正コードに対応するデータの訂正を行うエラー訂正手段と、
前記エラー訂正コード生成手段によって生成されたエラー訂正コードと当該エラー訂正コードと対応するデータを外部に送信するデータ送信手段と、
外部より送信されたエラー訂正コードと当該エラー訂正コードと対応するデータを受信するデータ受信手段と、
読み出し元を前記記憶手段と前記受信手段から選択し、選択した読み出し元からエラー訂正コードと当該エラー訂正コードと対応するデータを入力し、前記エラー訂正手段に出力する読み出し元選択手段とを備え、
前記エラー訂正手段は、前記データ受信手段により受信されたエラー訂正コードに基づいて当該エラー訂正コードと対応するデータの訂正を行うデータ通信システム。 - 前記読み出し元選択手段は、入力した選択信号に基づいて読み出し元を決定することを特徴とする請求項6記載のデータ通信システム。
- 前記データ送信手段及びデータ受信手段は、シリアル通信によるデータ送信及びデータ受信を行うことを特徴とする請求項6または7記載のデータ通信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005028704A JP4563834B2 (ja) | 2005-02-04 | 2005-02-04 | データ通信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005028704A JP4563834B2 (ja) | 2005-02-04 | 2005-02-04 | データ通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006217318A JP2006217318A (ja) | 2006-08-17 |
JP4563834B2 true JP4563834B2 (ja) | 2010-10-13 |
Family
ID=36980141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005028704A Expired - Fee Related JP4563834B2 (ja) | 2005-02-04 | 2005-02-04 | データ通信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4563834B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011145133A1 (ja) * | 2010-05-17 | 2011-11-24 | 株式会社 東芝 | 通信システム |
WO2016110973A1 (ja) * | 2015-01-07 | 2016-07-14 | 富士通株式会社 | 伝送装置および伝送方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0619801A (ja) * | 1992-07-02 | 1994-01-28 | Hitachi Ltd | 情報処理装置 |
JPH06119193A (ja) * | 1992-10-09 | 1994-04-28 | Toshiba Corp | データ処理システム |
JPH1116298A (ja) * | 1997-06-19 | 1999-01-22 | Sanyo Electric Co Ltd | 符号誤り訂正検出装置 |
JP2000137995A (ja) * | 1998-10-30 | 2000-05-16 | Nec Kyushu Ltd | 記憶装置 |
JP2002111514A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 誤り訂正符号化/復号方法、および誤り訂正符号化/復号装置 |
-
2005
- 2005-02-04 JP JP2005028704A patent/JP4563834B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0619801A (ja) * | 1992-07-02 | 1994-01-28 | Hitachi Ltd | 情報処理装置 |
JPH06119193A (ja) * | 1992-10-09 | 1994-04-28 | Toshiba Corp | データ処理システム |
JPH1116298A (ja) * | 1997-06-19 | 1999-01-22 | Sanyo Electric Co Ltd | 符号誤り訂正検出装置 |
JP2000137995A (ja) * | 1998-10-30 | 2000-05-16 | Nec Kyushu Ltd | 記憶装置 |
JP2002111514A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 誤り訂正符号化/復号方法、および誤り訂正符号化/復号装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006217318A (ja) | 2006-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4799027B2 (ja) | 記憶制御回路、記憶制御回路におけるアドレスエラーチェック方法 | |
US11393550B2 (en) | Memory system with error detection | |
US6742159B2 (en) | Address parity error processing method, and apparatus and storage for the method | |
JP2008090442A (ja) | メモリ制御装置 | |
US20130124941A1 (en) | Cyclic redundancy check code generating circuit, semiconductor memory device, amd method of driving semiconductor memory device | |
KR100717572B1 (ko) | 에러 검출 정정 장치의 제어 방법, 에러 검출 정정 장치,정보 처리 시스템, 에러 검출 정정 장치의 제어 프로그램,데이터 처리 장치 | |
JP4563834B2 (ja) | データ通信システム | |
CN108664362B (zh) | 内存镜像的处理方法、内存控制器及用户设备 | |
KR20230021949A (ko) | 메모리 장치 및 이의 동작 방법 | |
US20050066258A1 (en) | Error decoding circuit, data bus control method and data bus system | |
JP3157787B2 (ja) | 記憶装置 | |
TWI748507B (zh) | 資料存取系統及操作資料存取系統的方法 | |
KR102629457B1 (ko) | 반도체 메모리 장치, 제어 장치, 및 메모리 시스템 | |
US20150121170A1 (en) | Storing Data by an ECC Memory | |
WO2010035316A1 (ja) | メモリ制御装置およびメモリ制御方法 | |
JP4921216B2 (ja) | メモリ制御回路、記憶システム、情報処理装置、および、メモリ制御方法 | |
JP2009163863A5 (ja) | ||
JP2958087B2 (ja) | 疎通試験回路 | |
JPH0675864A (ja) | メモリエラー回復方式 | |
JP2000099410A (ja) | メモリ制御回路と情報処理装置 | |
CN115691641A (zh) | 半导体存储装置及半导体存储系统 | |
JPH0520215A (ja) | 情報処理装置 | |
JP2007235621A (ja) | データ伝送システムおよびデータ伝送方法 | |
JPS6232821B2 (ja) | ||
JPH06324950A (ja) | メモリ制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100729 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |