JP4559586B2 - 単結晶薄膜材料 - Google Patents
単結晶薄膜材料 Download PDFInfo
- Publication number
- JP4559586B2 JP4559586B2 JP2000119094A JP2000119094A JP4559586B2 JP 4559586 B2 JP4559586 B2 JP 4559586B2 JP 2000119094 A JP2000119094 A JP 2000119094A JP 2000119094 A JP2000119094 A JP 2000119094A JP 4559586 B2 JP4559586 B2 JP 4559586B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- thin film
- directional
- steel plate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Light Receiving Elements (AREA)
- Led Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Photovoltaic Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、主に半導体薄膜材料、薄膜光電変換素子材料等の分野、特にIII-Ｖ族半導体単結晶材料の分野で、従来、基板材料として使用されてきた単結晶Ｓｉ、ＧａＡｓに替って、方向性Ｓｉ鋼板を基板材料と使用することで、より安価で、且つ他の材料との一体性の増大した単結晶薄膜材料に関するものである。
【０００２】
【従来の技術】
従来、ヘテロエピタキシャル成長した単結晶薄膜材料用の基板材料としては、Ｓｉ、ＧａＡｓ、ＳｉＣ等の単結晶基板が使用されてきた。しかしながら、このような単結晶基板は、
（１）その高品位な結晶の育成には、多大な経費を必要とするので高価である、
（２）従来知られていた単結晶基板用材料は、その殆どが絶縁体や半導体などのセラミック製の材料が多かったために、特に厚みが薄くなるに従って、その剛性が著しく低下し、脆くなる、
（３）従来の単結晶基板は、原理的に引き上げ法によって作製されたものであるので、大面積化には限界がある、
等の欠点があった。
【０００３】
【発明が解決しようとする課題】
このような従来の技術の問題点を克服し、安価で高品位なヘテロエピタキシャル成長用基板材料を提供するためには、圧延及び熱処理によって作製することの可能な金属、合金、金属間化合物等の金属系の基板材料を開発することが望ましいと考えられる。しかしながら、例えば、このような金属系基板材料の内でも、体心立方鉄は、本発明の薄膜単結晶材料中のうちでも、実用上、特に重要と考えられるIII-Ｖ族薄膜単結晶材料に、その格子定数の値が近い為に、そのヘテロエピタキシャル成長用基板として有力と考えられる。しかしながら、高純度で結晶性が良く、大面積の純鉄の単結晶基板を、上記のような圧延や熱処理等の大量生産の可能な、従って安価な方法で作製することは、原理的に極めて困難である。そこで、Ｓｉ単結晶の場合と同様に、単結晶引き上げ育成法等によって作製せざるを得ない。このような引き上げ法等によって作製された純鉄の単結晶は、通常は、純度が９９．９９９％で、面積が１０mm×１０mm程度の大きさのものしか作製されておらず、それ以上のものは作製可能としても、非常に高価なものとなり、実用に適さない場合が多かった。従って、このような純鉄単結晶基板上に、ヘテロエピタキシャル成長させた単結晶薄膜材料を作製することは、実用材料を作製する上では現実的でなかった。
本発明は、このような点に鑑みなされたもので、安価で高品位な薄膜単結晶材料を提供することを課題とする。
【０００４】
【課題を解決するための手段】
本発明の要旨とするところは、
（１）方向性Ｓｉ鋼板上にIII−Ｖ族化合物である単結晶をヘテロエピタキシャル成長してなる単結晶薄膜材料、
（２）前記III−Ｖ族化合物がＧａＡｓ化合物である（１）に記載した単結晶薄膜材料、
（３）前記方向性Ｓｉ鋼板が｛１００｝＜００１＞方向性Ｓｉ鋼板である（１）又は（２）に記載した単結晶薄膜材料、
（４）前記方向性Ｓｉ鋼板が｛１１０｝＜００１＞方向性Ｓｉ鋼板である（１）又は（２）に記載した単結晶薄膜材料、
（５）前記方向性Ｓｉ鋼板の１つの単結晶領域の面積が、１ｍｍ２以上の面積を有してなる方向性Ｓｉ鋼板である（１）〜（４）のいずれかに記載した単結晶薄膜材料、
（６）前記方向性Ｓｉ鋼板の１つの単結晶領域の面積が、１ｃｍ２以上の面積を有してなる方向性Ｓｉ鋼板である（１）〜（４）のいずれかに記載した単結晶薄膜材料、
（７）前記方向性Ｓｉ鋼板の結晶方位の平均分散角が、５°以下である（１）〜（６）のいずれかに記載した単結晶薄膜材料、
（８）（１）〜（７）のいずれかに記載した単結晶薄膜材料から形成してなる半導体ディヴァイス、
（９）前記半導体ディヴァイスが発光素子である（８）に記載した半導体ディヴァイス、
（１０）前記半導体ディヴァイスが受光素子である（８）に記載した半導体ディヴァイス、
（１１）前記半導体ディヴァイスが光電変換素子である（８）に記載した半導体ディヴァイス、
（１２）（１１）に記載した半導体ディヴァイスを用いてなる太陽電池、
である。
【０００５】
【発明の実施の形態】
Ｓｉを０．１〜７．０wt％含有するＳｉ鋼板は、圧延及び熱処理を基本として、熱処理工程における１次、２次、及び３次再結晶処理を行うことによって、｛１００｝＜００１＞（Ｃｕｂｅ）、｛１１０｝＜００１＞（Ｇｏｓｓ）等に配向した厚さ０．１〜０．５mm程度の薄板を作製することが可能である。近年、これらの再結晶を利用した結晶方位制御技術等の進歩により、作製可能な単結晶粒の面積が大きくなり、またその結晶性も向上し、ロッキングカーヴの半値幅が、０．０２°（λ＝０．１５４nm）程度で、２００mm×１０００mm角程度の大面積を有する単結晶板を作製することが可能となった。本発明に使用するこのような結晶性が良好で大面積なＳｉ鋼基板の製造方法は、特に限定するものではないが、例えば、（Ａ）一次再結晶現象を利用した方法（Ｕ．Ｓ．Ｐ．２４７３１５６、特公平７−４２５５６号公報（特許第２１３６５４０号）に開示される製造方法）でも、１mm2 程度の単結晶領域を有する方向性Ｓｉ鋼板を作製することは可能であるし、また、（Ｂ）２次及び３次再結晶現象を利用した方法（例えばＵ．Ｓ．Ｐ．２５９９３４０、特公昭４０−１５６４４、特公平６−９９７５２号公報（特許第１９７１０８９号）に開示される方法）では、１cm2 程度の単結晶領域を有する方向性Ｓｉ鋼板を作製することも可能である。通常は、これらの方法の内で、様々な応用上、十分な単結晶粒面積（１cm2 程度）を有する方向性Ｓｉ鋼板を作製でき、また、製造コストの観点からも優れている２次再結晶現象を利用する（Ｂ）の製造方法が望ましい。
【０００６】
また、ヘテロエピタキシャル成長させる結晶の質を高めるためには、方向性Ｓｉ鋼板の上記＜００１＞結晶方位への集積度を高めることも重要である。結晶方位の集積度としては、これらの方位からの平均分散角が５°以下に制御することが好ましい。二次再結晶現象を利用した製造方法において、結晶方位の集積度を高め、１００cm2 を超える大きな結晶粒を得るためには、例えば、特公昭４０−１５６４４、特公平６−９９７５２号公報（特許第１９７１０８９号）に開示されたＡｌＮ等の熱的に安定なインヒビタ−を活用する方法、また、T. Nozawa et al., J. Magnetism and Magnetic Materials 58(1986)に示された温度勾配焼鈍を活用する方法等が有効である。
【０００７】
方向性Ｓｉ鋼板の結晶系は、純鉄と同様な立方晶（体心立方格子）であり、その格子定数は、Ｓｉ含有量によってａ＝０．２８６０nm（Ｓｉ：０．１wt％）からａ＝０．２８４７nm（Ｓｉ：７．０wt％）まで変化する（図１参照）。この値は図２に示すように、ヘテロエピタキシャル成長単結晶薄膜材料として有用な多くのIII-Ｖ族半導体単結晶等の格子定数のほぼ半分程度である。このような｛１００｝＜００１＞（Ｃｕｂｅ）または｛１１０｝＜００１＞（Ｇｏｓｓ）方位の方向性Ｓｉ鋼板基板上に、安定的に、且つ、高品位の薄膜結晶をヘテロエピタキシャル成長させるためには、両者の格子不整合が、２０％以下である事が望ましい。即ち、図１に示されるように、方向性Ｓｉ鋼板基板の格子定数は、Ｓｉ含有量に応じて変化するので、図２に例示されるように、ヘテロエピタキシャル成長させる半導体単結晶の格子定数に応じて、Ｓｉ鋼基板の格子定数との格子不整合が２０％以下となるようなＳｉ含有量の方向性Ｓｉ鋼板を基板として選択すれば良い。
【０００８】
このような観点から、Ｓｉ鋼基板上にヘテロエピタキシャル成長させることが可能な結晶としては、立方晶系では、ＧａＡｓ（ａ／２＝０．２８２６５nm）、ＩｎＳｂ（ａ／２＝０．３２３９nm）、ＩｎＰ（ａ／２＝０．２９３４７nm）、ＩｎＡｓ（ａ／２＝０．３０２９nm）、ＡｌＡｓ（ａ／２＝０．２８３０５５nm）、ＩｎＧａＡｓ（ａ／２＝０．２８２６５〜０．３０２９nm）、ＩｎＡｌＡｓ（ａ／２＝０．２８３０５５〜０．３０２９nm）、等が、また、六方晶系では、ＡｌＮ（ａ＝０．３１１２nm、ｃ／２＝０．２４９１nm）、ＧａＮ（ａ＝０．３１８０nm、ｃ／２＝０．２５９２５nm）、ＡｌＧａＮ（ａ＝０．３１１２〜０．３１８０nm、ｃ／２＝０．２４９１〜０．２５９２５nm）、等のIII-Ｖ族半導体単結晶があるが、それ以外でも上記のように格子定数（または、その１／２）が、ヘテロエピタキシャル成長が可能な許容範囲である２０％以内のものであれば何でも良く、例えば、III-Ｖ族単結晶の他にもＣａＦ2 （ａ／２＝０．２７３１nm）やＳｉ（ａ／２＝０．２７１５４５nm）、Ｇｅ（ａ／２＝０．２８２８７７nm）、等も成長可能である。
【０００９】
また、ここで云う薄膜とは、必ずしも均一で単一な組成のものには限らず、例えば、上記の成分を組み合わせた組成変調膜、多層薄膜、超格子、等でも良く、また、量子ドットや量子細線のように零次元的または一次元的な薄膜構造物でも良い。従って、このようにしてＰ（Ｉ）Ｎ接合、ショットキー障壁、等の各種の積層接合を作製することも可能である。
【００１０】
薄膜を作製する前の基板の処理としては、方向性Ｓｉ鋼板基板表面に付着している異物や、Ｓｉ鋼板の作製過程やその後に形成された酸化物を、有機溶剤中での超音波洗浄による除去や、機械研摩、化学研摩によって酸化物を除去するだけでも良いが、より高品位な結晶を育成するためには、アルミナ、ダイヤモンド、シリカ等の研磨材によって研磨し、基板表面を平坦化した後に、薄膜を育成した方が良い。また、このような薄膜の作製法に関しても、気相または液相からヘテロエピタキシャル成長させることのできる手法ならば何でも良く、気相法としては、ＭＢＥ、ＣＶＤ、ＰＶＤ等の様々な方法があり、また、液相法としては、ＬＰＥ等の方法がある。
【００１１】
このようにして作製した薄膜（及びその接合）の用途としては、様々なものが考えられるが、方向性Ｓｉ鋼基板の面積と結晶集積度によって、以下のように分類できる。即ち、
（Ｉ）特段の制限の無いものとしては、高電子移動トランジスター(HEMT: High Electron Mobility Transistor）や電界効果トランジスター等の電子素子、
（II）単結晶部分の面積が１mm2 以上必要なものとしては、レーザー等の発光素子、センサー等の受光素子、
（III)単結晶部分の面積が１cm2 以上で、結晶方位の集積度が５゜以下であることを必要とするものとしては、太陽電池等の光電変換素子、等がある。
【００１２】
また、特に方向性Ｓｉ鋼板基板上に光電変換素子（太陽電池）を作製する場合は、最初にｐのドーパントを含有するｐ型のＧａＡｓを厚さ２μｍの薄膜を作製し、その後、今度はｎ型のドーパントを含有するｎ型のＧａＡｓを厚さ約４０nm成長させる。ドーパントとしては、ｐ型の場合はＢｅが良く、また、ｎ型の場合はＳｉが良い。また、ドープ量は０．５〜５０ppm 程度が最適である。また、特にｎ型の場合には、ｎ型層自体がＧａＡｓである必要はなく、同じくＳｉ鋼基板上にヘテロエピタキシャル成長が期待できるアルミニウム（Ａｌ）を添加したＡｌＧａＡｓや、燐（Ｐ）やインジウム（Ｉｎ）を添加したＩｎＧａＰ等のｎ型層を使うと、更に変換効率が向上することが知られている。
【００１３】
以上のようにして、ｐｎ接合を作製した後は、通常のＧａＡｓ単結晶基板上に作製する薄膜光電変換素子と同様に、さらに性能を向上させるために、最上層には反射防止膜を堆積することが望ましい。反射防止膜としては、例えば、硫化亜鉛（ＺｎＳ）６０nm弗化マグネシウム（ＭｇＦ2 ）１２０nmの積層構造をスパッタ法等で作製すれば良い。最後に、反射防止膜を一部除去し、電極構造を作製することによって、太陽電池が完成する。
【００１４】
【実施例】
（実施例１）
｛１００｝＜００１＞方向性Ｓｉ鋼基板上に、砒素化ガリウム（ＧａＡｓ）薄膜を、ヘテロエピタキシャル成長させた例を、以下に示す。
基板は、事前にダイヤモンドを研磨材として機械研磨し、基板表面を平坦化した。基板の表面粗度は、算術平均粗さ（Ｒａ）で約０．１mmであった。研磨後、アセトン中で１０分間、超音波洗浄した後に、ＭＢＥ（Molecular Beam Epitaxy）結晶成長装置（分子線エピタキシー装置）に搬入し、結晶成長を行った。蒸着源は、金属Gaや金属As等の固体ソースを用い、ＧａとＡｓの坩堝は、それぞれ２００℃、９００℃に加熱した。ＧａＡｓ結晶成長の様子は、反射型高速電子線回折装置(RHEED (Reflective High Energy Electron Diffraction)）を用いて観察した。始めに、砒素蒸気圧１．３×１０-3Ｐａ、Ｇａ蒸気圧６．７×１０-5Ｐａの条件下において、基板との界面（バッファー）層として、基板温度３５０℃で、膜厚が３０nmに成るまで成長を行った。その後、基板温度を５５０℃に上昇させ、同様なＧａとＡｓの蒸気圧下で、膜厚が２μｍに成るまで成長を続けた後、基板温度を室温まで冷却し、ＭＢＥ装置より取り出した。
【００１５】
図３（ａ）に、ＧａＡｓ薄膜成長直前の基板表面のＲＨＥＥＤ像を示す。上下に伸びた線（ストリーク）状の回折パターンが観察されることから、方向性Ｓｉ鋼基板表面が原子レベルで平坦になっていることが分かる。次に、図３（ｂ）は、上述の条件で、ＧａＡｓ薄膜をＳｉ鋼基板表面に成長させた直後のＲＨＥＥＤ像を示す。明瞭なスポット状の回折点が観察されることから、ＧａＡｓが方向性Ｓｉ鋼板基板上にヘテロエピタキシャル成長していることが確認され、回折像の解析から、基板との方位関係は、方向性Ｓｉ鋼板［０１０］／ＧａＡｓ［０１０］であることが解った。
【００１６】
（実施例２）
以下に、本発明の技術を利用して、単結晶領域の面積が１mm2 以上の｛１００｝＜００１＞方向性Ｓｉ鋼基板上に、発光素子（ＬＥＤ）を作製した例を示す。先ず、基板上に実施例１と同様の条件で、Ｇａ及びＡｓを、坩堝温度９００℃の条件下において、微量のベリリウム（Ｂｅ）を蒸発させ、Ｂｅを５ppm 含有するｐ型のＧａＡｓを厚さ１μｍ成長させた。この上に、同様の方法でＢｅを５ppm 含有するｐ型のＡｌ０．２Ｇａ０．８Ａｓ９９．０を厚さ０．５μｍ成長させた。この上に、不純物を添加しないＧａＡｓを厚さ0.２μｍ成長させ、さらにこの上に、シリコン（Ｓｉ）を坩堝温度９５０℃の条件下において蒸発させ、Ｓｉを５０ppm 含有するｎ型のＡｌ０．２Ｇａ０．８Ａｓ９９．０を厚さ０．５μｍ成長させた。冷却後、ＭＢＥ装置より作製した薄膜を取り出し、マスクを介して真空蒸着を行い、表面の一部を覆う電極膜としてＡｕ−Ｇｅ−Ｎｉ合金を０．１μｍ成膜した。下部電極膜としては、基板の方向性Ｓｉ鋼板を利用した。以上のようにして作製した発光素子に関して、外部量子効率と発光効率を測定したところ、外部量子効率が１０％、発光効率が５１m/W であった。
【００１７】
（実施例３）
以下に、本発明の技術を利用して、｛１００｝＜００１＞方向性Ｓｉ鋼基板上に、光電変換素子（太陽電池）、及び受光素子を作製した例を示す。先ず、単結晶領域の面積が１cm2 以上で、結晶方位の平均分散角が４゜の｛１００｝＜００１＞方向性Ｓｉ鋼基板上に実施例１と同様の条件で、Ｇａ及びＡｓを、坩堝温度９００℃の条件下において、微量のベリリウム（Ｂｅ）を蒸発させ、Ｂｅを５ppm 含有するｐ型のＧａＡｓを厚さ２μｍ成長させた。その後、Ｂｅの代わりに、坩堝温度９５０℃の条件下において、微量のシリコン（Ｓｉ）を蒸発させ、Ｓｉを５０ppm 含有する厚さ約４０nmのｎ型のＧａＡｓを成長させた。冷却後、作製した薄膜をＭＢＥ装置より取り出し、マグネトロンスパタリング蒸着(MSD: Magnetron Sputtering Deposition)装置によって、反射防止膜として硫化亜鉛（ＺｎＳ）厚さ６０nm蒸着した後、更に、その上に弗化マグネシウム（ＭｇＦ2 ）を膜厚１２０nm蒸着し、最後に、反射防止膜を一部除去し、真空蒸着装置によって、櫛型電極膜としてＡｕ−Ｇｅ−Ｎｉ合金を１００nm成膜した。
成膜後、光照射下でＩ−Ｖ特性を測定したところ、図４のようなＩ−Ｖ特性を示し、光電変換効率は、約２５．７％であった。
【００１８】
【発明の効果】
本発明によれば、方向性Ｓｉ鋼板をヘテロエピタキシャル成長結晶の基板材料として使用することで、これまで使用されていたＧａＡｓやＳｉ等の半導体単結晶基板を使用する場合と同等の高品位のヘテロエピタキシャル成長結晶が育成可能で、且つ安価で、大面積な基板であり、更に、構造材などと一体化した単結晶材料、薄膜ディヴァイスを提供することが可能となる。
【図面の簡単な説明】
【図１】Ｓｉ鋼における格子定数のＳｉ添加量依存性を示す図。
【図２】方向性Ｓｉ鋼板上にヘテロエピタキシャル成長可能な結晶とその格子定数。
【図３】（ａ）ＧａＡｓ薄膜を方向性Ｓｉ鋼基板上にＭＢＥ法によってヘテロエピタキシャル成長させる前の基板表面のＲＨＥＥＤ像、（ｂ）ＧａＡｓ薄膜を方向性Ｓｉ鋼基板上にＭＢＥ法によって約２mm厚ヘテロエピタキシャル成長させた後のＧａＡｓ薄膜表面のＲＨＥＥＤ像をそれぞれ示す図。
【図４】方向性Ｓｉ鋼板上にヘテロエピタキシャル成長させて作製したＧａＡｓ光電変換素子（受光素子）のＩ−Ｖ特性曲線。
【発明の属する技術分野】
本発明は、主に半導体薄膜材料、薄膜光電変換素子材料等の分野、特にIII-Ｖ族半導体単結晶材料の分野で、従来、基板材料として使用されてきた単結晶Ｓｉ、ＧａＡｓに替って、方向性Ｓｉ鋼板を基板材料と使用することで、より安価で、且つ他の材料との一体性の増大した単結晶薄膜材料に関するものである。
【０００２】
【従来の技術】
従来、ヘテロエピタキシャル成長した単結晶薄膜材料用の基板材料としては、Ｓｉ、ＧａＡｓ、ＳｉＣ等の単結晶基板が使用されてきた。しかしながら、このような単結晶基板は、
（１）その高品位な結晶の育成には、多大な経費を必要とするので高価である、
（２）従来知られていた単結晶基板用材料は、その殆どが絶縁体や半導体などのセラミック製の材料が多かったために、特に厚みが薄くなるに従って、その剛性が著しく低下し、脆くなる、
（３）従来の単結晶基板は、原理的に引き上げ法によって作製されたものであるので、大面積化には限界がある、
等の欠点があった。
【０００３】
【発明が解決しようとする課題】
このような従来の技術の問題点を克服し、安価で高品位なヘテロエピタキシャル成長用基板材料を提供するためには、圧延及び熱処理によって作製することの可能な金属、合金、金属間化合物等の金属系の基板材料を開発することが望ましいと考えられる。しかしながら、例えば、このような金属系基板材料の内でも、体心立方鉄は、本発明の薄膜単結晶材料中のうちでも、実用上、特に重要と考えられるIII-Ｖ族薄膜単結晶材料に、その格子定数の値が近い為に、そのヘテロエピタキシャル成長用基板として有力と考えられる。しかしながら、高純度で結晶性が良く、大面積の純鉄の単結晶基板を、上記のような圧延や熱処理等の大量生産の可能な、従って安価な方法で作製することは、原理的に極めて困難である。そこで、Ｓｉ単結晶の場合と同様に、単結晶引き上げ育成法等によって作製せざるを得ない。このような引き上げ法等によって作製された純鉄の単結晶は、通常は、純度が９９．９９９％で、面積が１０mm×１０mm程度の大きさのものしか作製されておらず、それ以上のものは作製可能としても、非常に高価なものとなり、実用に適さない場合が多かった。従って、このような純鉄単結晶基板上に、ヘテロエピタキシャル成長させた単結晶薄膜材料を作製することは、実用材料を作製する上では現実的でなかった。
本発明は、このような点に鑑みなされたもので、安価で高品位な薄膜単結晶材料を提供することを課題とする。
【０００４】
【課題を解決するための手段】
本発明の要旨とするところは、
（１）方向性Ｓｉ鋼板上にIII−Ｖ族化合物である単結晶をヘテロエピタキシャル成長してなる単結晶薄膜材料、
（２）前記III−Ｖ族化合物がＧａＡｓ化合物である（１）に記載した単結晶薄膜材料、
（３）前記方向性Ｓｉ鋼板が｛１００｝＜００１＞方向性Ｓｉ鋼板である（１）又は（２）に記載した単結晶薄膜材料、
（４）前記方向性Ｓｉ鋼板が｛１１０｝＜００１＞方向性Ｓｉ鋼板である（１）又は（２）に記載した単結晶薄膜材料、
（５）前記方向性Ｓｉ鋼板の１つの単結晶領域の面積が、１ｍｍ２以上の面積を有してなる方向性Ｓｉ鋼板である（１）〜（４）のいずれかに記載した単結晶薄膜材料、
（６）前記方向性Ｓｉ鋼板の１つの単結晶領域の面積が、１ｃｍ２以上の面積を有してなる方向性Ｓｉ鋼板である（１）〜（４）のいずれかに記載した単結晶薄膜材料、
（７）前記方向性Ｓｉ鋼板の結晶方位の平均分散角が、５°以下である（１）〜（６）のいずれかに記載した単結晶薄膜材料、
（８）（１）〜（７）のいずれかに記載した単結晶薄膜材料から形成してなる半導体ディヴァイス、
（９）前記半導体ディヴァイスが発光素子である（８）に記載した半導体ディヴァイス、
（１０）前記半導体ディヴァイスが受光素子である（８）に記載した半導体ディヴァイス、
（１１）前記半導体ディヴァイスが光電変換素子である（８）に記載した半導体ディヴァイス、
（１２）（１１）に記載した半導体ディヴァイスを用いてなる太陽電池、
である。
【０００５】
【発明の実施の形態】
Ｓｉを０．１〜７．０wt％含有するＳｉ鋼板は、圧延及び熱処理を基本として、熱処理工程における１次、２次、及び３次再結晶処理を行うことによって、｛１００｝＜００１＞（Ｃｕｂｅ）、｛１１０｝＜００１＞（Ｇｏｓｓ）等に配向した厚さ０．１〜０．５mm程度の薄板を作製することが可能である。近年、これらの再結晶を利用した結晶方位制御技術等の進歩により、作製可能な単結晶粒の面積が大きくなり、またその結晶性も向上し、ロッキングカーヴの半値幅が、０．０２°（λ＝０．１５４nm）程度で、２００mm×１０００mm角程度の大面積を有する単結晶板を作製することが可能となった。本発明に使用するこのような結晶性が良好で大面積なＳｉ鋼基板の製造方法は、特に限定するものではないが、例えば、（Ａ）一次再結晶現象を利用した方法（Ｕ．Ｓ．Ｐ．２４７３１５６、特公平７−４２５５６号公報（特許第２１３６５４０号）に開示される製造方法）でも、１mm2 程度の単結晶領域を有する方向性Ｓｉ鋼板を作製することは可能であるし、また、（Ｂ）２次及び３次再結晶現象を利用した方法（例えばＵ．Ｓ．Ｐ．２５９９３４０、特公昭４０−１５６４４、特公平６−９９７５２号公報（特許第１９７１０８９号）に開示される方法）では、１cm2 程度の単結晶領域を有する方向性Ｓｉ鋼板を作製することも可能である。通常は、これらの方法の内で、様々な応用上、十分な単結晶粒面積（１cm2 程度）を有する方向性Ｓｉ鋼板を作製でき、また、製造コストの観点からも優れている２次再結晶現象を利用する（Ｂ）の製造方法が望ましい。
【０００６】
また、ヘテロエピタキシャル成長させる結晶の質を高めるためには、方向性Ｓｉ鋼板の上記＜００１＞結晶方位への集積度を高めることも重要である。結晶方位の集積度としては、これらの方位からの平均分散角が５°以下に制御することが好ましい。二次再結晶現象を利用した製造方法において、結晶方位の集積度を高め、１００cm2 を超える大きな結晶粒を得るためには、例えば、特公昭４０−１５６４４、特公平６−９９７５２号公報（特許第１９７１０８９号）に開示されたＡｌＮ等の熱的に安定なインヒビタ−を活用する方法、また、T. Nozawa et al., J. Magnetism and Magnetic Materials 58(1986)に示された温度勾配焼鈍を活用する方法等が有効である。
【０００７】
方向性Ｓｉ鋼板の結晶系は、純鉄と同様な立方晶（体心立方格子）であり、その格子定数は、Ｓｉ含有量によってａ＝０．２８６０nm（Ｓｉ：０．１wt％）からａ＝０．２８４７nm（Ｓｉ：７．０wt％）まで変化する（図１参照）。この値は図２に示すように、ヘテロエピタキシャル成長単結晶薄膜材料として有用な多くのIII-Ｖ族半導体単結晶等の格子定数のほぼ半分程度である。このような｛１００｝＜００１＞（Ｃｕｂｅ）または｛１１０｝＜００１＞（Ｇｏｓｓ）方位の方向性Ｓｉ鋼板基板上に、安定的に、且つ、高品位の薄膜結晶をヘテロエピタキシャル成長させるためには、両者の格子不整合が、２０％以下である事が望ましい。即ち、図１に示されるように、方向性Ｓｉ鋼板基板の格子定数は、Ｓｉ含有量に応じて変化するので、図２に例示されるように、ヘテロエピタキシャル成長させる半導体単結晶の格子定数に応じて、Ｓｉ鋼基板の格子定数との格子不整合が２０％以下となるようなＳｉ含有量の方向性Ｓｉ鋼板を基板として選択すれば良い。
【０００８】
このような観点から、Ｓｉ鋼基板上にヘテロエピタキシャル成長させることが可能な結晶としては、立方晶系では、ＧａＡｓ（ａ／２＝０．２８２６５nm）、ＩｎＳｂ（ａ／２＝０．３２３９nm）、ＩｎＰ（ａ／２＝０．２９３４７nm）、ＩｎＡｓ（ａ／２＝０．３０２９nm）、ＡｌＡｓ（ａ／２＝０．２８３０５５nm）、ＩｎＧａＡｓ（ａ／２＝０．２８２６５〜０．３０２９nm）、ＩｎＡｌＡｓ（ａ／２＝０．２８３０５５〜０．３０２９nm）、等が、また、六方晶系では、ＡｌＮ（ａ＝０．３１１２nm、ｃ／２＝０．２４９１nm）、ＧａＮ（ａ＝０．３１８０nm、ｃ／２＝０．２５９２５nm）、ＡｌＧａＮ（ａ＝０．３１１２〜０．３１８０nm、ｃ／２＝０．２４９１〜０．２５９２５nm）、等のIII-Ｖ族半導体単結晶があるが、それ以外でも上記のように格子定数（または、その１／２）が、ヘテロエピタキシャル成長が可能な許容範囲である２０％以内のものであれば何でも良く、例えば、III-Ｖ族単結晶の他にもＣａＦ2 （ａ／２＝０．２７３１nm）やＳｉ（ａ／２＝０．２７１５４５nm）、Ｇｅ（ａ／２＝０．２８２８７７nm）、等も成長可能である。
【０００９】
また、ここで云う薄膜とは、必ずしも均一で単一な組成のものには限らず、例えば、上記の成分を組み合わせた組成変調膜、多層薄膜、超格子、等でも良く、また、量子ドットや量子細線のように零次元的または一次元的な薄膜構造物でも良い。従って、このようにしてＰ（Ｉ）Ｎ接合、ショットキー障壁、等の各種の積層接合を作製することも可能である。
【００１０】
薄膜を作製する前の基板の処理としては、方向性Ｓｉ鋼板基板表面に付着している異物や、Ｓｉ鋼板の作製過程やその後に形成された酸化物を、有機溶剤中での超音波洗浄による除去や、機械研摩、化学研摩によって酸化物を除去するだけでも良いが、より高品位な結晶を育成するためには、アルミナ、ダイヤモンド、シリカ等の研磨材によって研磨し、基板表面を平坦化した後に、薄膜を育成した方が良い。また、このような薄膜の作製法に関しても、気相または液相からヘテロエピタキシャル成長させることのできる手法ならば何でも良く、気相法としては、ＭＢＥ、ＣＶＤ、ＰＶＤ等の様々な方法があり、また、液相法としては、ＬＰＥ等の方法がある。
【００１１】
このようにして作製した薄膜（及びその接合）の用途としては、様々なものが考えられるが、方向性Ｓｉ鋼基板の面積と結晶集積度によって、以下のように分類できる。即ち、
（Ｉ）特段の制限の無いものとしては、高電子移動トランジスター(HEMT: High Electron Mobility Transistor）や電界効果トランジスター等の電子素子、
（II）単結晶部分の面積が１mm2 以上必要なものとしては、レーザー等の発光素子、センサー等の受光素子、
（III)単結晶部分の面積が１cm2 以上で、結晶方位の集積度が５゜以下であることを必要とするものとしては、太陽電池等の光電変換素子、等がある。
【００１２】
また、特に方向性Ｓｉ鋼板基板上に光電変換素子（太陽電池）を作製する場合は、最初にｐのドーパントを含有するｐ型のＧａＡｓを厚さ２μｍの薄膜を作製し、その後、今度はｎ型のドーパントを含有するｎ型のＧａＡｓを厚さ約４０nm成長させる。ドーパントとしては、ｐ型の場合はＢｅが良く、また、ｎ型の場合はＳｉが良い。また、ドープ量は０．５〜５０ppm 程度が最適である。また、特にｎ型の場合には、ｎ型層自体がＧａＡｓである必要はなく、同じくＳｉ鋼基板上にヘテロエピタキシャル成長が期待できるアルミニウム（Ａｌ）を添加したＡｌＧａＡｓや、燐（Ｐ）やインジウム（Ｉｎ）を添加したＩｎＧａＰ等のｎ型層を使うと、更に変換効率が向上することが知られている。
【００１３】
以上のようにして、ｐｎ接合を作製した後は、通常のＧａＡｓ単結晶基板上に作製する薄膜光電変換素子と同様に、さらに性能を向上させるために、最上層には反射防止膜を堆積することが望ましい。反射防止膜としては、例えば、硫化亜鉛（ＺｎＳ）６０nm弗化マグネシウム（ＭｇＦ2 ）１２０nmの積層構造をスパッタ法等で作製すれば良い。最後に、反射防止膜を一部除去し、電極構造を作製することによって、太陽電池が完成する。
【００１４】
【実施例】
（実施例１）
｛１００｝＜００１＞方向性Ｓｉ鋼基板上に、砒素化ガリウム（ＧａＡｓ）薄膜を、ヘテロエピタキシャル成長させた例を、以下に示す。
基板は、事前にダイヤモンドを研磨材として機械研磨し、基板表面を平坦化した。基板の表面粗度は、算術平均粗さ（Ｒａ）で約０．１mmであった。研磨後、アセトン中で１０分間、超音波洗浄した後に、ＭＢＥ（Molecular Beam Epitaxy）結晶成長装置（分子線エピタキシー装置）に搬入し、結晶成長を行った。蒸着源は、金属Gaや金属As等の固体ソースを用い、ＧａとＡｓの坩堝は、それぞれ２００℃、９００℃に加熱した。ＧａＡｓ結晶成長の様子は、反射型高速電子線回折装置(RHEED (Reflective High Energy Electron Diffraction)）を用いて観察した。始めに、砒素蒸気圧１．３×１０-3Ｐａ、Ｇａ蒸気圧６．７×１０-5Ｐａの条件下において、基板との界面（バッファー）層として、基板温度３５０℃で、膜厚が３０nmに成るまで成長を行った。その後、基板温度を５５０℃に上昇させ、同様なＧａとＡｓの蒸気圧下で、膜厚が２μｍに成るまで成長を続けた後、基板温度を室温まで冷却し、ＭＢＥ装置より取り出した。
【００１５】
図３（ａ）に、ＧａＡｓ薄膜成長直前の基板表面のＲＨＥＥＤ像を示す。上下に伸びた線（ストリーク）状の回折パターンが観察されることから、方向性Ｓｉ鋼基板表面が原子レベルで平坦になっていることが分かる。次に、図３（ｂ）は、上述の条件で、ＧａＡｓ薄膜をＳｉ鋼基板表面に成長させた直後のＲＨＥＥＤ像を示す。明瞭なスポット状の回折点が観察されることから、ＧａＡｓが方向性Ｓｉ鋼板基板上にヘテロエピタキシャル成長していることが確認され、回折像の解析から、基板との方位関係は、方向性Ｓｉ鋼板［０１０］／ＧａＡｓ［０１０］であることが解った。
【００１６】
（実施例２）
以下に、本発明の技術を利用して、単結晶領域の面積が１mm2 以上の｛１００｝＜００１＞方向性Ｓｉ鋼基板上に、発光素子（ＬＥＤ）を作製した例を示す。先ず、基板上に実施例１と同様の条件で、Ｇａ及びＡｓを、坩堝温度９００℃の条件下において、微量のベリリウム（Ｂｅ）を蒸発させ、Ｂｅを５ppm 含有するｐ型のＧａＡｓを厚さ１μｍ成長させた。この上に、同様の方法でＢｅを５ppm 含有するｐ型のＡｌ０．２Ｇａ０．８Ａｓ９９．０を厚さ０．５μｍ成長させた。この上に、不純物を添加しないＧａＡｓを厚さ0.２μｍ成長させ、さらにこの上に、シリコン（Ｓｉ）を坩堝温度９５０℃の条件下において蒸発させ、Ｓｉを５０ppm 含有するｎ型のＡｌ０．２Ｇａ０．８Ａｓ９９．０を厚さ０．５μｍ成長させた。冷却後、ＭＢＥ装置より作製した薄膜を取り出し、マスクを介して真空蒸着を行い、表面の一部を覆う電極膜としてＡｕ−Ｇｅ−Ｎｉ合金を０．１μｍ成膜した。下部電極膜としては、基板の方向性Ｓｉ鋼板を利用した。以上のようにして作製した発光素子に関して、外部量子効率と発光効率を測定したところ、外部量子効率が１０％、発光効率が５１m/W であった。
【００１７】
（実施例３）
以下に、本発明の技術を利用して、｛１００｝＜００１＞方向性Ｓｉ鋼基板上に、光電変換素子（太陽電池）、及び受光素子を作製した例を示す。先ず、単結晶領域の面積が１cm2 以上で、結晶方位の平均分散角が４゜の｛１００｝＜００１＞方向性Ｓｉ鋼基板上に実施例１と同様の条件で、Ｇａ及びＡｓを、坩堝温度９００℃の条件下において、微量のベリリウム（Ｂｅ）を蒸発させ、Ｂｅを５ppm 含有するｐ型のＧａＡｓを厚さ２μｍ成長させた。その後、Ｂｅの代わりに、坩堝温度９５０℃の条件下において、微量のシリコン（Ｓｉ）を蒸発させ、Ｓｉを５０ppm 含有する厚さ約４０nmのｎ型のＧａＡｓを成長させた。冷却後、作製した薄膜をＭＢＥ装置より取り出し、マグネトロンスパタリング蒸着(MSD: Magnetron Sputtering Deposition)装置によって、反射防止膜として硫化亜鉛（ＺｎＳ）厚さ６０nm蒸着した後、更に、その上に弗化マグネシウム（ＭｇＦ2 ）を膜厚１２０nm蒸着し、最後に、反射防止膜を一部除去し、真空蒸着装置によって、櫛型電極膜としてＡｕ−Ｇｅ−Ｎｉ合金を１００nm成膜した。
成膜後、光照射下でＩ−Ｖ特性を測定したところ、図４のようなＩ−Ｖ特性を示し、光電変換効率は、約２５．７％であった。
【００１８】
【発明の効果】
本発明によれば、方向性Ｓｉ鋼板をヘテロエピタキシャル成長結晶の基板材料として使用することで、これまで使用されていたＧａＡｓやＳｉ等の半導体単結晶基板を使用する場合と同等の高品位のヘテロエピタキシャル成長結晶が育成可能で、且つ安価で、大面積な基板であり、更に、構造材などと一体化した単結晶材料、薄膜ディヴァイスを提供することが可能となる。
【図面の簡単な説明】
【図１】Ｓｉ鋼における格子定数のＳｉ添加量依存性を示す図。
【図２】方向性Ｓｉ鋼板上にヘテロエピタキシャル成長可能な結晶とその格子定数。
【図３】（ａ）ＧａＡｓ薄膜を方向性Ｓｉ鋼基板上にＭＢＥ法によってヘテロエピタキシャル成長させる前の基板表面のＲＨＥＥＤ像、（ｂ）ＧａＡｓ薄膜を方向性Ｓｉ鋼基板上にＭＢＥ法によって約２mm厚ヘテロエピタキシャル成長させた後のＧａＡｓ薄膜表面のＲＨＥＥＤ像をそれぞれ示す図。
【図４】方向性Ｓｉ鋼板上にヘテロエピタキシャル成長させて作製したＧａＡｓ光電変換素子（受光素子）のＩ−Ｖ特性曲線。
Claims (12)
- 方向性Ｓｉ鋼板上にIII−Ｖ族化合物である単結晶をヘテロエピタキシャル成長してなる単結晶薄膜材料。
- 前記III−Ｖ族化合物がＧａＡｓ化合物である請求項１記載の単結晶薄膜材料。
- 前記方向性Ｓｉ鋼板が｛１００｝＜００１＞方向性Ｓｉ鋼板である請求項１又は請求項２に記載の単結晶薄膜材料。
- 前記方向性Ｓｉ鋼板が｛１１０｝＜００１＞方向性Ｓｉ鋼板である請求項１又は請求項２に記載の単結晶薄膜材料。
- 前記方向性Ｓｉ鋼板の１つの単結晶領域の面積が、１ｍｍ２以上の面積を有してなる方向性Ｓｉ鋼板である請求項１〜４のいずれかに記載の単結晶薄膜材料。
- 前記方向性Ｓｉ鋼板の１つの単結晶領域の面積が、１ｃｍ２以上の面積を有してなる方向性Ｓｉ鋼板である請求項１〜４のいずれかに記載の単結晶薄膜材料。
- 前記方向性Ｓｉ鋼板の結晶方位の平均分散角が、５°以下である請求項１〜６のいずれかに記載の単結晶薄膜材料。
- 請求項１〜７のいずれかに記載の単結晶薄膜材料から形成してなる半導体ディヴァイス。
- 前記半導体ディヴァイスが発光素子である請求項８記載の半導体ディヴァイス。
- 前記半導体ディヴァイスが受光素子である請求項８記載の半導体ディヴァイス。
- 前記半導体ディヴァイスが光電変換素子である請求項８記載の半導体ディヴァイス。
- 請求項１１に記載の半導体ディヴァイスを用いてなる太陽電池。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000119094A JP4559586B2 (ja) | 2000-04-20 | 2000-04-20 | 単結晶薄膜材料 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000119094A JP4559586B2 (ja) | 2000-04-20 | 2000-04-20 | 単結晶薄膜材料 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001302388A JP2001302388A (ja) | 2001-10-31 |
| JP4559586B2 true JP4559586B2 (ja) | 2010-10-06 |
Family
ID=18630130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000119094A Expired - Fee Related JP4559586B2 (ja) | 2000-04-20 | 2000-04-20 | 単結晶薄膜材料 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4559586B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004266025A (ja) * | 2003-02-28 | 2004-09-24 | Japan Science & Technology Agency | 半導体薄膜電子回路素子の製造方法、その電子回路素子および電子回路装置 |
| JP2006253500A (ja) * | 2005-03-11 | 2006-09-21 | Kanagawa Acad Of Sci & Technol | 固体表面の酸素除去方法、結晶成長方法、半導体製造方法及び半導体装置 |
| JP5419160B2 (ja) * | 2009-01-07 | 2014-02-19 | 国立大学法人 鹿児島大学 | 光発電装置及びその製造方法 |
| JP5032522B2 (ja) * | 2009-02-26 | 2012-09-26 | パシフィック スピード リミテッド | 化合物半導体エピタキシャルウェハおよびその製造方法 |
| DE102014104798B4 (de) * | 2014-04-03 | 2021-04-22 | Schott Ag | Harte anti-Reflex-Beschichtungen sowie deren Herstellung und Verwendung |
| JP2021019385A (ja) * | 2019-07-18 | 2021-02-15 | 株式会社デンソー | 回転機コア及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152277A (en) * | 1980-04-25 | 1981-11-25 | Hitachi Zosen Corp | Substrate for solar cell |
| JPH0699752B2 (ja) * | 1988-11-22 | 1994-12-07 | 新日本製鐵株式会社 | 高磁束密度二方向性電磁鋼板の製造方法 |
-
2000
- 2000-04-20 JP JP2000119094A patent/JP4559586B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152277A (en) * | 1980-04-25 | 1981-11-25 | Hitachi Zosen Corp | Substrate for solar cell |
| JPH0699752B2 (ja) * | 1988-11-22 | 1994-12-07 | 新日本製鐵株式会社 | 高磁束密度二方向性電磁鋼板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001302388A (ja) | 2001-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8835988B2 (en) | Hybrid monolithic integration | |
| US5239188A (en) | Gallium nitride base semiconductor device | |
| KR101154747B1 (ko) | 희생층 상에 헤테로에피택시에 의해 ⅲ족 질화물을포함하는 자립 기판을 제조하는 방법 | |
| US10192737B2 (en) | Method for heteroepitaxial growth of III metal-face polarity III-nitrides on substrates with diamond crystal structure and III-nitride semiconductors | |
| JPH08288220A (ja) | 基板上にｉｉｉ−ｖ属窒化物半導体材料を有する素子 | |
| EP1361298A1 (en) | Semiconductor crystal growing method and semiconductor light-emitting device | |
| JP4860736B2 (ja) | 半導体構造物及びそれを製造する方法 | |
| TW201220361A (en) | Epitaxial substrate, semiconductor light-emitting device using such epitaxial substrate and fabrication thereof | |
| JP4749583B2 (ja) | 半導体基板の製造方法 | |
| US20060124956A1 (en) | Quasi group III-nitride substrates and methods of mass production of the same | |
| JP2002299253A5 (ja) | ||
| JP4449357B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法 | |
| US20190198313A1 (en) | Flexible Single-Crystal Semiconductor Heterostructures and Methods of Making Thereof | |
| JP4559586B2 (ja) | 単結晶薄膜材料 | |
| JP4035971B2 (ja) | 半導体結晶の製造方法 | |
| JP3758537B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法 | |
| JP3785566B2 (ja) | ＧａＮ系化合物半導体結晶の製造方法 | |
| JP4051311B2 (ja) | 窒化物系半導体の結晶成長方法 | |
| JPWO2019058467A1 (ja) | エピタキシャル成長用基板、エピタキシャル成長用基板の製造方法、エピタキシャル基板及び半導体素子 | |
| JP5439675B2 (ja) | 窒化物半導体形成用基板及び窒化物半導体 | |
| JP2004063819A (ja) | 結晶成長基板及び半導体発光素子の製造方法 | |
| US9487885B2 (en) | Substrate structures and methods | |
| Nanishi et al. | Plasma-excited MBE—Proposal and achievements through R&D of compound semiconductor materials and devices | |
| JP2000277440A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜、窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体装置及び窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体レーザ | |
| JP2003017412A (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090529 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100723 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4559586 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |